KR100686877B1 - Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템 - Google Patents

Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템 Download PDF

Info

Publication number
KR100686877B1
KR100686877B1 KR1020050008852A KR20050008852A KR100686877B1 KR 100686877 B1 KR100686877 B1 KR 100686877B1 KR 1020050008852 A KR1020050008852 A KR 1020050008852A KR 20050008852 A KR20050008852 A KR 20050008852A KR 100686877 B1 KR100686877 B1 KR 100686877B1
Authority
KR
South Korea
Prior art keywords
usb
usb host
controller
interface
external
Prior art date
Application number
KR1020050008852A
Other languages
English (en)
Other versions
KR20060087956A (ko
Inventor
이준찬
김달언
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050008852A priority Critical patent/KR100686877B1/ko
Publication of KR20060087956A publication Critical patent/KR20060087956A/ko
Application granted granted Critical
Publication of KR100686877B1 publication Critical patent/KR100686877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

USB 호스트 및 디바이스 기능을 지원하는 USB 시스템이 개시된다. 본 발명에 따른 USB 시스템은 외부 USB 디바이스와 데이터 통신을 수행함에 있어 논리적 계층의 인터페이스를 제어하는 USB 호스트 콘트롤러와, 외부 USB 호스트의 제어에 따라 외부 USB 호스트와의 데이터 통신을 수행하는 USB 디바이스 콘트롤러와, USB 호스트 콘트롤러 및 USB 디바이스 콘트롤러로/부터 전송되는 데이터에 대하여 물리적 인터페이스를 제어하는 제1물리층 인터페이스부와, 제1물리층 인터페이스부와 외부 USB 호스트의 연결유무를 검출하여 이벤트 신호를 출력하는 검출부 및 검출부로부터 입력되는 이벤트 신호에 따라 제1물리층 인터페이스부의 데이터 전송경로를 USB 호스트 콘트롤러 또는 USB 디바이스 콘트롤러로 전환시키는 경로 설정부를 포함하여 이루어진다.
USB, 호스트, 디바이스, 시스템 온 칩

Description

ＵＳＢ 호스트 및 디바이스 기능을 지원하는 ＵＳＢ 시스템{USB system providing function of USB host and device}
도 1a 및 도 1b는 일반적인 USB 호스트 콘트롤러 및 USB 디바이스 콘트롤러를 내장한 시스템 온 칩의 내부 구성을 도시한 도면,
도 2는 본 발명의 바람직한 실시예에 따른 USB 시스템을 내장한 시스템 온 칩의 내부 구성을 도시한 도면, 및
도 3은 도 2에 도시된 시스템 온 칩의 외부 회로 구성을 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 시스템 온 칩(SoC) 200 : USB 시스템
210 : USB 호스트 콘트롤러 220 : 제1 PHY 트랜시버
230 : USB 디바이스 콘트롤러 240 : 검출부
250 : 제2 PHY 트랜시버 260 : 경로 설정부
본 발명은 USB(Universal Serial Bus) 시스템에 관한 것으로, 보다 상세하게는, USB 호스트 및 USB 디바이스 기능을 지원하는 USB 시스템에 관한 것이다.
USB는 인텔, 마이크로 소프트, 컴팩, IBM, DEC, NEC, 노던텔레콤 등 7개의 업체가 협의하여 개발한 퍼스털 컴퓨터(PC : Personal Computer) 주변기기의 버스 규격으로서, 플러그-앤-플레이(Plug & Play), 핫스왑(Hot-Swap) 기능을 지원하므로 설치가 용이하며, 재부팅이나 셋업 과정이 불필요하므로 사용이 편리하다는 장점을 가지고 있다.
이러한 USB는 USB 호스트와 USB 디바이스로 구분되며, USB 호스트와 USB 디바이스는 각각 링크층(Link layer)의 인터페이스를 제어하는 링크칩(Link 칩)과 물리층(Physical layer)의 인터페이스를 제어하는 물리칩(PHY 칩)으로 구성된다. USB 호스트는 컴퓨팅 모듈과 같이 기능 제어를 수행하는 기기에 장착되고, USB 디바이스는 프린터나 마우스 등과 같이 기능 제어를 받는 기기에 장착된다. 최근에는 하나의 기기에 USB 호스트 또는 USB 디바이스를 모두 내장하여 해당 기기가 USB 호스트 또는 USB 디바이스의 기능을 제공하도록 하고 있다.
한편, 시스템 온 칩(System On Chip)은 하나의 반도체 칩 안에 여러 가지 기능을 포함한 집적회로(IC : Integrated Circuit)를 의미한다. 이러한 시스템 온 칩(SoC)의 개발로 시스템 사이즈를 축소할 수 있을 뿐만 아니라, 시스템 테스팅 시간이 단축시키고, 시스템 신뢰성을 향상시킬 수 있게 되었다. 시스템 온 칩(SoC)을 설계하는 방식으로는 전체 프로세서를 설계하는 방식보다는 기존 반도체 회사가 발표한 마이크로 프로세서를 코아(Core)로 사용하고, 나머지 필요한 기능 수행을 위한 회로를 추가하는 방식을 많이 사용하고 있다.
USB 호스트 및 USB 디바이스 기능을 제공하는 USB 시스템을 시스템 온 칩 (SoC)에 설계하는 방식으로는, 도 1a에 도시된 바와 같이, 링크칩인 USB 호스트 콘트롤러(10)와 USB 디바이스 콘트롤러(20)는 시스템 온 칩(SoC) 내부에 설계하고, 물리칩인 PHY 트랜시버(10-1, 20-1)는 시스템 온 칩(SoC) 외부에 별도의 칩으로 설계하는 방식과, 도 1b에 도시된 바와 같이, PHY 트랜시버(10-1, 20-1)까지 시스템 온 칩(SoC) 내부에 설계하는 방식이 있다.
도면에 도시된 바와 같이, USB 호스트 콘트롤러(10) 및 USB 디바이스 콘트롤러(20)는 PHY 트랜시버(10-1, 20-1)와 UTMI(USB 2.0 Transceiver Macrocell Interface) 규격에 의해 정의된 인터페이스를 통해 연결된다. 도 1a에서와 같이, PHY 트랜시버(10-1, 20-1)를 시스템 온 칩(SoC) 내에 포함시키지 않는 경우 시스템 온 칩(SoC)의 외부에 포트마다 수십 개의 핀(Pin)을 필요로 하므로 회로가 복잡해지는 문제점이 발생한다. 따라서, 칩 외부의 인터페이스 핀의 수를 고려하여 도 1b에 도시된 바와 같이, 물리칩까지 시스템 온 칩(SoC) 내부에 설계하는 방법이 일반화되고 있다.
도 1b는 USB 호스트 콘트롤러(10)-2포트, USB 디바이스 콘트롤러(20)-1포트를 필요로 하는 경우를 예로 들어 도시한 것이다. 도 1b에 도시된 바와 같이, USB 호스트 콘트롤러(10) 및 USB 디바이스 콘트롤러(20)에서 필요로 하는 포트의 수만큼 PHY 트랜시버(10-1, 20-1)가 요구되며, PHY 트랜시버(10-1, 20-1)의 개수만큼 외부 인터페이스 핀의 수도 늘어난다.
시스템 온 칩(SoC)을 설계함에 있어 고려해야 할 점 중 하나는 시스템 사이즈를 줄일 수 있도록 여러 가지 기능을 포함하는 집적회로(IC)를 하나의 반도체 칩 에 설계하면서도 전체 게이트(gate)의 크기와 외부 인터페이스 핀의 수를 줄이는 것이다. 그런데 도 1b에 도시된 바와 같이, USB 호스트 콘트롤러(10) 및 USB 디바이스 콘트롤러(20)에서 필요로 하는 포트의 수 만큼 PHY 트랜시버(10-1, 20-1)가 요구되는 구성은 시스템 사이즈를 줄일 수 없다. 즉, 시스템 온 칩(SoC)에 내장 하고자 하는 포트의 수만큼 시스템 온 칩(SoC) 전체의 게이트 크기는 물론 외부 인터페이스 핀의 수가 늘어나는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는, USB 호스트와 USB 디바이스 간에 물리층 인터페이스를 제공하는 트랜시버를 공유할 수 있도록 하여 외부 인터페이스 핀의 수를 줄일 수 있도록 한 USB 시스템을 제공하는 데 있다.
상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 USB 시스템은, 외부 USB 디바이스와 데이터 통신을 수행함에 있어 논리적 계층의 인터페이스를 제어하는 USB 호스트 콘트롤러; 외부 USB 호스트의 제어에 따라 상기 외부 USB 호스트와의 데이터 통신을 수행하는 USB 디바이스 콘트롤러; 상기 USB 호스트 콘트롤러 및 상기 USB 디바이스 콘트롤러로/부터 전송되는 데이터에 대하여 물리적 인터페이스를 제어하는 제1물리층 인터페이스부; 상기 제1물리층 인터페이스부와 외부 USB 호스트의 연결유무를 검출하여 이벤트 신호를 출력하는 검출부; 및 상기 검출부로부터 입력되는 이벤트 신호에 따라 상기 제1물리층 인터페이스부의 데이터 전송경로를 상기 USB 호스트 콘트롤러 또는 상기 상기 USB 디바이스 콘트롤러로 전환시키 는 경로 설정부를 포함하여 이루어진다.
상기 검출부는 상기 외부 USB 호스트가 연결되는 USB 디바이스 포트의 전원선(Vbus)과 연결되어, 상기 전원선으로부터의 전원 공급여부를 기초로 상기 제1물리층 인터페이스부와 상기 외부 USB 디바이스의 연결유무를 검출한다.
상기 경로 설정부는 상기 검출부로부터 상기 제1물리층 인터페이스부에 상기 외부 USB 호스트가 연결됨을 알리는 이벤트 신호가 수신되면, 상기 제1물리층 인터페이스부의 데이터 전송 경로를 상기 USB 호스트 콘트롤러에서 상기 USB 디바이스 콘트롤러로 전환시킨다.
한편, 상기 검출부로부터 상기 제1물리층 인터페이스와 상기 외부 USB 호스트의 연결이 해제됨을 알리는 이벤트 신호가 수신되면, 상기 경로 설정부는 상기 제1물리층 인터페이스부의 데이터 전송 경로를 상기 USB 디바이스 콘트롤러에서 상기 USB 호스트 콘트롤러로 전환시킨다.
본 발명에 따른 USB 시스템의 상기 제1물리층 인터페이스부는 상기 경로 설정부의 제어신호에 따라 상기 USB 호스트 콘트롤러의 물리적 인터페이스를 제공하는 호스트 인터페이스 모드 및 상기 USB 디바이스 콘트롤러의 물리적 인터페이스를 제공하는 디바이스 인터페이스 모드로 동작된다.
또한, 본 발명에 따른 USB 시스템의 상기 USB 호스트 콘트롤러와 외부 USB 디바이스간의 물리적 인터페이스를 제어하는 적어도 하나의 제2물리층 인터페이스부를 더 포함한다.
이하에서는 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다. 다 만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 바람직한 실시예에 따른 USB 시스템을 내장한 시스템 온 칩의 내부 구성을 도시한 도면이다.
본 발명에 따른 USB 시스템(200)은 USB 호스트 및 USB 디바이스 기능을 제공할 수 있는 기기(예컨대, 호스트 컴퓨터, 셋탑박스 등)에 장착 가능하며, 도 2에서와 같은 구조로 중앙처리장치(CPU)(110)를 포함하는 시스템 온 칩(SoC : System On Chip)(100) 내에 실장된다.
이하에서는 시스템 온 칩(SoC)(100) 내에 호스트 콘트롤러-2포트, 디바이스 콘트롤러-1포트를 지원하는 USB 시스템(200)을 설계하는 경우를 예로 들어 설명한다.
도 2에 도시된 바와 같이, 본 발명에 따른 USB 시스템(200)은 USB 호스트 콘트롤러(210), 제1 PHY 트랜시버(220), USB 디바이스 콘트롤러(230), 제2 PHY 트랜시버(240), 검출부(250) 및 경로 설정부(260)로 구성된다.
먼저, USB 호스트 콘트롤러(210)는 USB 호스트 포트(미도시)를 통해 연결된 외부 USB 디바이스와 데이터 통신을 수행하는 데 있어서 논리적 계층의 인터페이스를 제어한다. 예를 들면, USB 호스트 콘트롤러(210)는 제1 PHY 트랜시버(220) 또는 제2 PHY 트랜시버(240)를 통해 전송되는 데이터를 CPU(110)로 제공하거나, CPU(110)로부터 전송되는 데이터를 제1 PHY 트랜시버(220) 또는 제2 PHY 트랜시버 (240)로 제공하는 역할을 수행한다. USB 호스트 콘트롤러(210)와 제1 PHY 트랜시버(220)는 UTMI(USB 2.0 Transceiver Macrocell Interface) 규격에 정의된 인터페이스(예컨대, 8bit 인터페이스)에 의하여 서로 연결된다. 여기서, USB 호스트 콘트롤러(210)와 통신 가능한 외부 USB 디바이스로는, 프린터, 스캐너, 외장형 하드디스크, MP3 플레이어, 디지털 카메라 등을 들 수 있다.
제1 PHY 트랜시버(220)는 USB 호스트 콘트롤러(210) 전용 트랜시버로, USB 호스트 콘트롤러(210)의 물리적 인터페이스를 제공한다. 제1 PHY 트랜시버(220)는 USB 호스트 콘트롤러(210)와는 UTMI를 통해 병렬(Parallel) 통신을 수행하며, 외부 USB 디바이스와는 USB 케이블을 통해 직렬(Serial) 통신을 수행한다. 이에 따라, 제1 PHY 트랜시버(220)는 USB 케이블을 통해 수신되는 직렬 데이터를 병렬 데이터(예컨대, 8bit 데이터)로 변환하여 UTMI를 통해 USB 호스트 콘트롤러(210)로 전송한다. 그리고, UTMI를 통해 USB 호스트 콘트롤러(210)로부터 전송되는 병렬 데이터에 대해서는 직렬 데이터로 변환하여 USB 호스트 포트를 통해 연결된 외부 USB 디바이스에 전송한다. 또한, 제1PHY 트랜시버(220)는 UTMI에 필요한 클럭(Clock)을 생성해주는 PLL, NRZI(Non-Return to Zero, Inverted) 엔코딩/디코딩(encoding/decoding) 및 비트 채우기(Bit stuffing) 등을 처리한다.
USB 디바이스 콘트롤러(230)는 USB 디바이스 포트(미도시)를 통해 연결된 외부 USB 호스트와 데이터 통신을 수행하는 데 있어서 논리적 계층의 인터페이스를 제어한다. USB 디바이스 콘트롤러(230)는 외부 USB 호스트의 제어에 따라 외부 USB 호스트와 데이터 통신을 수행한다. 예를 들면, 외부 USB 호스트의 요청에 따라 메 모리(미도시)에 저장된 데이터를 외부 USB 호스트로 제공하거나, 외부 USB 호스트로부터 전송되는 데이터를 제공받아 메모리에 저장하는 역할을 수행한다.
제2 PHY 트랜시버(240)는 USB 호스트 콘트롤러(210) 및 USB 디바이스 콘트롤러(230) 공용 트랜시버로, 상기 USB 호스트 콘트롤러(210)와 USB 디바이스 콘트롤러(230) 모두에 대한 물리적 계층의 인터페이스를 제공한다. 보다 상세하게는, 본 발명에 따른 제2 PHY 트랜시버(240)는 경로 설정부(260)로부터의 제어신호에 따라 USB 호스트 콘트롤러(210)의 물리적 인터페이스를 제공하는 호스트 인터페이스 모드와, USB 디바이스 콘트롤러(230)의 물리적 인터페이스를 제공하는 디바이스 인터페이스 모드로 동작된다.
도 3은 도 2에 도시된 시스템 온 칩의 외부 회로 구성을 도시한 도면이다.
도 3에 도시된 바와 같이, 제1 PHY 트랜시버(220)는 제1 USB 호스트 포트(220-1)와 연결되어 있으며, 제2 PHY 트랜시버(240)는 제2 USB 호스트 포트(250-1) 및 USB 디바이스 포트(250-2)와 연결되어 있다. 제1 및 제2 USB 호스트 포트(220-1, 250-1)는 외부 USB 디바이스 포트(미도시)와 접속되는 포트이고, USB 디바이스 포트(250-2)는 외부 USB 호스트 포트(미도시)와 접속되는 포트이다. 각 USB 포트는 데이터를 전송하는 데이터선인 D+, D-와, 전원을 공급하는 전원선인 Vbus, 그리고 접지선인 GND로 구성되어 있다. 제2 USB 호스트 포트(250-1)와 USB 디바이스 포트(250-2)는 데이터선인 D+, D-를 공유한다.
검출부(250)는 제2 PHY 트랜시버(240)에 외부 USB 호스트의 연결유무를 검출하여 경로 설정부(260)로 이벤트 신호를 출력한다. 도 3에 도시된 바와 같이, 검출 부(250)는 USB 디바이스 포트(250-2)의 전원선인 Vbus선과 연결되어 있다. 통상, USB 시스템에서는 USB 호스트에서 USB 디바이스로 Vbus선을 통해 소정의 전원(예컨대, 5V)을 공급하도록 구성되어 있다. 따라서, 검출부(250)는 Vbus 선으로부터의 전원 공급여부를 기초로 외부 USB 호스트의 연결유무를 검출할 수 있다. 즉, 검출부(250)는 Vbus 선을 통해 소정의 전원이 공급되면 경로 설정부(260)로 제2 PHY 트랜시버(240)와 외부 USB 호스트가 연결됨을 알리는 이벤트 신호를 출력한다. 한편, 외부 USB 호스트가 USB 디바이스 포트(250-2)로부터 분리되면 Vbus 선으로의 전원 공급은 차단된다. 따라서, 검출부(250)는 Vbus 선으로부터의 전원 공급이 차단되면, 경로 설정부(260)는 제2 PHY 트랜시버(240)와 외부 USB 호스트의 연결이 해제됨을 알리는 이벤트 신호를 출력한다.
경로 설정부(260)는 검출부(250)로부터 입력되는 이벤트 신호에 따라 제2 PHY 트랜시버(240)의 데이터 전송 경로를 USB 호스트 콘트롤러(210) 또는 USB 디바이스 콘트롤러(230)로 전환시킨다. 또한, 경로 설정부(260)는 검출부(250)로부터의 이벤트 신호에 따라 제2 PHY 트랜시버(240)의 동작모드를 호스트 인터페이스 모드 또는 디바이스 인터페이스 모드로 전환시킨다.
예를 들면, 제2 PHY 트랜시버(240)의 동작모드가 호스트 인터페이스 모드로 설정된 상태에서, 검출부(250)로부터 제2 PHY 트랜시버(240)가 외부 USB 호스트와 연결됨을 알리는 이벤트 신호가 수신되면, 경로 설정부(260)는 제2 PHY 트랜시버(240)의 데이터 전송경로를 USB 호스트 콘트롤러(210)에서 USB 디바이스 콘트롤러(230)로 전환시킨다. 그리고, 경로 설정부(260)는 제2 PHY 트랜시버(240)를 초기화 시키도록 제2 PHY 트랜시버(240)로 초기화(reset) 신호를 전송하고, 제2 PHY 트랜시버(240)의 동작모드를 디바이스 인터페이스 모드로 전환시킨다. 이를 위해, 경로 설정부(260)는 풀업(Pull-up) 저항 및 풀다운(Pull-down) 저항을 이용하여 제2 PHY 트랜시버(240)의 D+ 및 D-에 소정 전압을 걸어준다. 제2 PHY 트랜시버(240)가 디바이스 인터페이스 모드로 동작하는 경우 외부 USB 호스트로부터의 전송되는 데이터 전송속도에 따라 D+ 및 D- 라인에 인가되는 전압이 상이하다. 예를 들면, 데이터 전송모드가 저속모드(low-speed)(1.5Mbps)인 경우 D+ 라인에 풀다운 저항을 연결하고 D- 라인에 풀업 저항을 연결하며, 데이터 전송모드가 풀모드(Full-Speed)(12Mbps)이거나 고속모드(High-speed)(480Mbps)인 경우 D+ 라인에 풀업 저항을 연결하고 D- 라인에 풀다운 저항을 연결한다.
한편, 상기와 같이 제2 PHY 트랜시버(240)가 디바이스 인터페이스 모드로 동작하고 있는 중에, 검출부(250)로부터 제2 PHY 트랜시버(240)와 외부 USB 호스트의 연결이 해제됨을 알리는 이벤트 신호가 수신되면, 경로 설정부(260)는 제2 PHY 트랜시버(240)의 데이터 전송경로를 USB 호스트 콘트롤러(210) 측으로 복귀시킨다. 그리고, 경로 설정부(260)는 제2 PHY 트랜시버(240)를 초기화시키도록 제2 PHY 트랜시버(240)로 초기화(reset) 신호를 전송하고, 제2 PHY 트랜시버(240)의 동작모드를 호스트 인터페이스 모드로 전환시킨다. 이를 위해 경로 설정부(260)는 제2 PHY 트랜시버(240)의 D+ 및 D- 라인에 풀다운 저항을 연결하여 D+ 및 D- 라인의 전압을 그라운드(GND)레벨로 다운시킨다.
한편, 이상에서는 USB 호스트 콘트롤러-2포트, USB 디바이스 콘트롤러-1포트 를 지원하는 경우를 예로 들어 설명하였지만, 이에 한정되는 것은 아니다. 즉, 호스트 콘트롤러 및 USB 디바이스 콘트롤러의 포트는 설계자의 설계 목적에 따라 달라질 수 있음은 물론이다.
또한, 이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
지금까지 설명한 바와 같이, 본 발명에 따르면, USB 호스트 및 USB 디바이스 기능을 모두 지원하는 USB 시스템 구성시 USB 호스와 SUB 디바이스 간에 PHY 트랜시버를 공유할 수 있도록 하여 PHY 트랜서버의 수를 줄일 수 있다. 특히, 본 발명에 따른 구조로 구성되는 USB 시스템을 내장하는 시스템 온 칩(SoC) 설계시 PHY 트랜시버의 수를 줄일 수 있음으로써 시스템 온 칩(SoC) 전체 게이트의 수는 물론 외부 인터페이스 핀의 수를 줄일 수 있다.

Claims (6)

  1. 외부 USB 디바이스와 데이터 통신을 수행함에 있어 논리적 계층의 인터페이스를 제어하는 USB 호스트 콘트롤러;
    외부 USB 호스트의 제어에 따라 상기 외부 USB 호스트와의 데이터 통신을 수행하는 USB 디바이스 콘트롤러;
    상기 USB 호스트 콘트롤러 및 상기 USB 디바이스 콘트롤러로/부터 전송되는 데이터에 대하여 물리적 인터페이스를 제어하는 제1물리층 인터페이스부;
    외부 USB 호스트가 연결되는 USB 디바이스 포트의 전원선(Vbus)과 연결되어, 상기 전원선으로부터의 전원 공급여부를 기초로 상기 제1물리층 인터페이스부와 상기 외부 USB 호스트의 연결유무를 검출하여 이벤트 신호를 출력하는 검출부; 및
    상기 검출부로부터 입력되는 이벤트 신호에 따라 상기 제1물리층 인터페이스부의 데이터 전송경로를 상기 USB 호스트 콘트롤러 또는 상기 상기 USB 디바이스 콘트롤러로 전환시키는 경로 설정부;를 포함하여 이루어지는 USB 시스템.
  2. 삭제
  3. 제 1항에 있어서,
    상기 경로 설정부는 상기 검출부로부터 상기 제1물리층 인터페이스부에 상기 외부 USB 호스트가 연결됨을 알리는 이벤트 신호가 수신되면, 상기 제1물리층 인터페이스부의 데이터 전송 경로를 상기 USB 호스트 콘트롤러에서 상기 USB 디바이스 콘트롤러로 전환시키는 것을 특징으로 하는 USB 시스템.
  4. 제 3항에 있어서,
    상기 경로 설정부는 상기 검출부로부터 상기 제1물리층 인터페이스와 상기 외부 USB 호스트의 연결이 해제됨을 알리는 이벤트 신호가 수신되면, 상기 제1물리층 인터페이스부의 데이터 전송 경로를 상기 USB 디바이스 콘트롤러에서 상기 USB 호스트 콘트롤러로 전환시키는 것을 특징으로 하는 USB 시스템.
  5. 제 1항에 있어서,
    상기 제1물리층 인터페이스부는 상기 경로 설정부의 제어신호에 따라 상기 USB 호스트 콘트롤러의 물리적 인터페이스를 제공하는 호스트 인터페이스 모드 및 상기 USB 디바이스 콘트롤러의 물리적 인터페이스를 제공하는 디바이스 인터페이스 모드로 동작되는 것을 특징으로 하는 USB 시스템.
  6. 제 1항에 있어서,
    상기 USB 호스트 콘트롤러와 외부 USB 디바이스간의 물리적 인터페이스를 제 어하는 적어도 하나의 제2물리층 인터페이스부;를 더 포함하는 것을 특징으로 하는 USB 시스템.
KR1020050008852A 2005-01-31 2005-01-31 Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템 KR100686877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050008852A KR100686877B1 (ko) 2005-01-31 2005-01-31 Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008852A KR100686877B1 (ko) 2005-01-31 2005-01-31 Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템

Publications (2)

Publication Number Publication Date
KR20060087956A KR20060087956A (ko) 2006-08-03
KR100686877B1 true KR100686877B1 (ko) 2007-02-23

Family

ID=37176600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008852A KR100686877B1 (ko) 2005-01-31 2005-01-31 Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템

Country Status (1)

Country Link
KR (1) KR100686877B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101592591B1 (ko) * 2010-08-25 2016-02-15 현대자동차주식회사 Ｕｓｂ 호스트 및 ｕｓｂ 디바이스 간의 전환이 가능한 멀티미디어 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306495A (ja) 2000-04-25 2001-11-02 Toshiba Corp 携帯通信端末
JP2003263253A (ja) 2002-03-07 2003-09-19 Fuji Xerox Co Ltd Ｕｓｂ装置
KR20040102976A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 Ｕｓｂ ｏｔｇ 인터페이스 블락과 ｕｓｂ ｏｔｇ인터페이싱 방법
KR20060057094A (ko) * 2004-11-23 2006-05-26 삼성전자주식회사 다중 트랜시버 지원을 위한 ｏｔｇ 링크 콘트롤 가능한ｕｓｂ 인터페이스 장치 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306495A (ja) 2000-04-25 2001-11-02 Toshiba Corp 携帯通信端末
JP2003263253A (ja) 2002-03-07 2003-09-19 Fuji Xerox Co Ltd Ｕｓｂ装置
KR20040102976A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 Ｕｓｂ ｏｔｇ 인터페이스 블락과 ｕｓｂ ｏｔｇ인터페이싱 방법
KR20060057094A (ko) * 2004-11-23 2006-05-26 삼성전자주식회사 다중 트랜시버 지원을 위한 ｏｔｇ 링크 콘트롤 가능한ｕｓｂ 인터페이스 장치 및 그 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040102976

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101592591B1 (ko) * 2010-08-25 2016-02-15 현대자동차주식회사 Ｕｓｂ 호스트 및 ｕｓｂ 디바이스 간의 전환이 가능한 멀티미디어 시스템

Also Published As

Publication number Publication date
KR20060087956A (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
KR101043842B1 (ko) Ｕｌｐｉ ｐｈｙ 인터페이스 표준을 사용하는 ｕｓｂ 2.0 링크 전력 관리 부록의 물리적 장치(ｐｈｙ) 지원
US7000057B1 (en) Method and apparatus for adding OTG dual role device capability to a USB peripheral
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
US8055919B2 (en) Port power controller for USB hubs with legacy battery charge support
EP2040174B1 (en) Card-type peripheral device
US7353315B2 (en) Bus controller with virtual bridge
US7225288B2 (en) Extended host controller test mode support for use with full-speed USB devices
JP3795725B2 (ja) 電子機器
TWI760615B (zh) 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置
JP2010086524A (ja) 省電力機能を有するブリッジ装置
KR100686877B1 (ko) Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템
US20060039408A1 (en) Budget sensor bus
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
JP4442523B2 (ja) データ転送制御装置及び電子機器
JP4699376B2 (ja) 減少した端子数を有するｐｃカードコントローラ
US7509439B2 (en) Method for maintaining register integrity and receive packet protection during ULPI PHY to LINK bus transactions
US8909821B2 (en) Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device
US20080147927A1 (en) Storage Device Interface and Storage Device with the Same
US20230394004A1 (en) M.2 add-in-card with universal flash storage (ufs)
JP4337783B2 (ja) データ転送制御装置及び電子機器
FT2232D Future Technology Devices International Ltd
TW200525366A (en) Power saving method and related device for operating USB control chip
EP1679609A1 (en) Multifunction adapter
JP2001166847A (ja) コンピュータシステムおよびクロック制御方法
KR20010110497A (ko) 노트북 피씨의 인터페이스장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee