KR100297721B1

KR100297721B1 - 반도체 장치간 신호 송수신을 위한 송신회로 및 수신회로

Info

Publication number: KR100297721B1
Application number: KR1019980045734A
Authority: KR
Inventors: 소병세; 남가표
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-10-29
Filing date: 1998-10-29
Publication date: 2001-08-07
Also published as: TW594778B; US7049849B2; JP4359364B2; US6714595B1; KR20000027735A; JP2000163172A; US20040170131A1

Abstract

본 발명은 반도체 장치간 신호 송수신을 위한 송신 회로 및 수신 회로에 관한 것으로서, 다른 반도체 장치로 신호를 전송하는 반도체 장치의 송신 회로에 있어서, 입력되는 제1 데이터와 제2 데이터를 비교하여 제1 전송 신호를 발생하고 상기 제1 전송 신호를 상기 반도체 장치의 외부로 출력하는 제1 드라이버; 및 상기 제1 전송 신호와 제3 데이터를 비교하여 제2 전송 신호를 발생하고 상기 제2 전송 신호를 상기 반도체 장치의 외부로 출력하는 제2 드라이버를 구비함으로써 반도체 장치의 데이터 송수신시 데이터의 손실이 방지된다.

Description

반도체 장치간 신호 송수신을 위한 송신 회로 및 수신 회로{Transmission circuit and receipt circuit for transmitting/receiving signal being transferred between integrated circuits}

본 발명은 송수신 회로에 관한 것으로서, 특히 반도체 장치간 전송되는 신호를 송수신하는 송수신 회로에 관한 것이다.

하나의 반도체 장치에서 다른 반도체 장치로 데이터를 전송하는데 있어서, 빠르고 정확하게 데이터를 전송하며, 전송되는 도중에 데이터에 잡음이 흡입되는 것을 방지하기 위하여 여러 가지 방법이 개발되고 있다. 현재 데이터를 전송하는 방법을 전송선의 구성 관점에서 비교해볼 때, 싱글 엔드 방식과 차동 방식으로 구분할 수가 있다.

도 1은 종래의 싱글 엔드 방식의 송수신 회로를 도시한 도면이다. 도 1을 참조하면, 종래의 싱글 엔드 방식의 송수신 회로는 반도체 장치들(101,121), 드라이버(103), 수신기(123) 및 전송선(111)을 구비한다. 반도체 장치(101)는 드라이버(103)와 패드(105)를 구비하고, 반도체 장치(121)는 수신기(123)와 패드(125)를 구비한다. 전송선(111)은 패드(105)와 패드(125) 사이에 연결된다. 드라이버(103)는 입력되는 데이터(S1)를 기준 전압(Vref)과 비교하여, 하이(high) 또는 로우(low) 레벨의 신호를 발생하여 전송선(111)에 싣는다. 상기 신호는 전송선(111)을 통하여 수신기(123)로 전달된다. 수신기(123)는 전송선(111)을 통해 전송된 상기 신호를 기준 전압(Vref)과 비교하여 원래의 데이터(S1)를 재생한다. 싱글 엔드 방식을 이용한 송수신 회로는 반향이나 그라운드 바운스(Ground Bounce) 등과 같은 동상 잡음(Common Mode Noise)이 발생할 경우에는 데이터를 쉽게 잃어버릴 수가 있다.

도 2는 종래의 차동(Differential) 방식의 송수신 회로를 도시한 도면이다. 도 2를 참조하면, 차동 방식의 송수신 회로는 반도체 장치들(201,221), 드라이버들(203,205), 수신기(223) 및 전송선들(211,213)을 구비한다. 반도체 장치(201)는 드라이버들(203,205)과 패드들(207,209)을 구비하고, 반도체 장치(221)는 수신기(223)와 패드들(225,227)을 구비한다. 패드들(207,225)과 패드들(209,227) 사이에 전송선들(211,213)이 각각 연결된다. 드라이버(203)는 입력되는 데이터(S1)를 증폭하여 전송선(211)에 싣고, 드라이버(205)는 상기 데이터(S1)의 반전 신호(S1B)를 증폭하여 전송선(213)에 싣는다. 데이터들(S1,S1B)은 각각 전송선들(211,213)을 통하여 수신기(223)로 입력된다. 수신기(223)는 전송선들(211,213)을 통하여 전송된 신호들(S1,S1B)을 상호 비교 및 증폭하여 원래의 데이터(S1)를 재생한다. 차동 방식을 이용하여 신호를 전송하면, 동상 잡음에 의한 데이터의 손실은 방지되지만, 전송선이 두 개이므로 송수신 회로의 구성이 복잡해진다. 따라서, 송수신 회로 제작 비용이 많이 소요된다.

본 발명이 이루고자하는 기술적 과제는 반도체 장치간에 전송되는 데이터의 손실을 방지하기 위한 송수신 회로를 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 전송선의 수가 적은 송수신 회로를 제공하는데 있다.

도 1은 종래의 싱글 엔드 방식의 송수신 회로를 도시한 도면.

도 2는 종래의 차동 방식의 송수신 회로를 도시한 도면.

도 3은 본 발명의 바람직한 실시예에 따른 송수신 회로를 도시한 도면.

도 4는 상기 도 3에 도시된 드라이버의 회로도.

도 5는 상기 도 3에 도시된 수신기의 회로도.

상기 기술적 과제들을 이루기 위하여 본 발명은

다른 반도체 장치로 신호를 전송하는 반도체 장치의 송신 회로에 있어서, 입력되는 제1 데이터와 제2 데이터를 비교하여 제1 전송 신호를 발생하고 상기 제1 전송 신호를 상기 반도체 장치의 외부로 출력하는 제1 드라이버; 및 상기 제1 전송 신호와 제3 데이터를 비교하여 제2 전송 신호를 발생하고 상기 제2 전송 신호를 상기 반도체 장치의 외부로 출력하는 제2 드라이버를 구비하는 반도체 장치의 송신 회로를 제공한다.

바람직하기는, 상기 제1 드라이버는 상기 제1 데이터의 전압 레벨과 상기제2 데이터의 전압 레벨이 서로 동일하면 상기 제1 전송 신호를 제1 전압 레벨로써 출력하고, 상기 제1 데이터의 전압 레벨과 상기 제2 데이터의 전압 레벨이 서로 다르면 상기 제1 전송 신호를 제2 전압 레벨로써 출력하고, 상기 제2 드라이버는 상기 제1 전송 신호의 전압 레벨과 상기 제3 데이터의 전압 레벨이 서로 동일하면 상기 제2 전송 신호를 상기 제1 전압 레벨로써 출력하고, 상기 제1 전송 신호의 전압 레벨과 상기 제3 데이터의 전압 레벨이 서로 다르면 상기 제2 전송 신호를 상기 제2 전압 레벨로써 출력한다.

바람직하기는 또한, 상기 제1 전압 레벨은 논리 로우이고 상기 제2 전압 레벨은 논리 하이이거나, 또는 상기 제1 전압 레벨은 논리 하이이고 제2 전압 레벨은 논리 로우이다.

바람직하기는 또한, 상기 송신 회로는 상기 제1 데이터에 연결되는 제1 패드; 상기 제1 전송 신호에 연결되는 제2 패드; 및 상기 제2 전송 신호에 연결되는 제3 패드를 더 구비한다.

바람직하기는 또한, 상기 제1 드라이버는 상기 제1 데이터와 상기 제2 데이터를 부정 논리곱하는 제1 논리 회로; 상기 제1 데이터와 상기 제2 데이터를 논리합하는 제2 논리 회로; 및 상기 제1 논리 회로의 출력과 상기 제2 논리 회로의 출력을 논리곱하는 제3 논리 회로를 구비한다.

상기 기술적 과제들을 이루기 위하여 본 발명은 또한,

다른 반도체 장치로부터 전송되는 신호를 수신하는 반도체 장치의 수신 회로에 있어서, 제1 전송 신호를 전송하는 제1 전송선; 제2 전송 신호를 전송하는 제2전송선; 및 상기 제1 및 제2 전송선들에 연결되며, 상기 제1 및 제2 전송 신호들을 수신하여 제1 수신 신호를 출력하는 수신기를 구비하며, 상기 제1 수신 신호는 상기 제1 및 제2 전송 신호들의 전압 레벨에 따라 다른 전압 레벨을 갖는 반도체 장치의 수신 회로를 제공한다.

바람직하기는, 상기 수신기는 상기 제1 전송 신호의 전압과 상기 제2 전송 신호의 전압의 차의 절대치가 기준 전압보다 크면 상기 제1 수신 신호를 제1 전압 레벨로써 출력하고, 상기 절대치가 상기 기준 전압보다 작으면 상기 제1 수신 신호를 제2 전압 레벨로써 출력한다.

바람직하기는 또한, 상기 제1 전압 레벨은 논리 하이이고, 상기 제2 전압 레벨은 논리 로우이거나 또는 상기 제1 전압 레벨은 논리 로우이고, 상기 제2 전압 레벨은 논리 하이이다.

바람직하기는 또한, 상기 수신 회로는 상기 제1 전송선과 상기 수신기에 연결된 제1 패드; 및 상기 제2 전송선과 상기 수신기에 연결된 제2 패드를 더 구비한다.

바람직하기는 또한, 상기 제1 전송선, 제2 전송선 및 수신기는 각각 하나 이상이다.

상기 본 발명에 의하여 전송선의 수가 적으면서도 전송되는 데이터의 손실이 방지된다.

이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 3은 본 발명의 바람직한 실시예에 따른 송수신 회로를 도시한 도면이다. 도 3을 참조하면, 본 발명에 따른 송수신 회로는 반도체 장치들(301,341,342,343), 드라이버들(311,312,313), 수신기들(351,352,353), 전송선들(331,332,333) 및 더미 전송선(330)을 구비한다. 반도체 장치(301)는 드라이버들(311,312,313)과 패드들(320,321,322,323)을 구비한다. 반도체 장치(341)는 수신기(351)와 패드들(361,362)을, 반도체 장치(342)는 수신기(352)와 패드들(363,364)을, 반도체 장치(343)는 수신기(353)와 패드들(365,366)을 구비한다.

더미 전송선(330)은 반도체 장치(301)의 내부에서 패드(320)를 통해 인가되는 데이터(D0)를 전송한다.

드라이버(311)는 데이터(D0)와 데이터(D1)를 비교하여 신호(VD1)를 생성한다. 신호(VD1)를 생성하기 위하여 드라이버(311)는 데이터(D0)의 전압 레벨과 데이터(D1)의 전압 레벨을 비교하고, 데이터들(D0,D1)의 전압 레벨들이 서로 다를 경우 드라이버(311)는 신호(VD1)를 하이 전압 레벨로써 발생시킨다. 만일, 데이터들(D0,D1)의 전압 레벨들이 동일할 경우, 드라이버(311)는 신호(VD1)를 로우 전압 레벨로써 발생시킨다. 예컨대, 데이터(D0)의 전압 레벨이 로우이고 데이터(D1)의 전압 레벨이 하이이면, 드라이버(311)는 신호(VD1)를 하이 전압 레벨로써 발생시키고, 데이터(D0)의 전압 레벨이 로우이고 데이터(D1)의 전압 레벨도 로우이면, 드라이버(311)는 신호VD1)를 로우 전압 레벨로써 발생시킨다. 드라이버(311)로부터 출력된 신호(VD1)는 패드(321)를 통하여 전송선(331)에 실리고, 전송선(331)에 실린 데이터는 패드(362)로 전달된다.

수신기(351)는 패드들(361,362)을 통해서 각각 입력되는 데이터(D0)와 신호(VD1)를 비교하여 원래의 데이터(D1)를 재생한다. 수신기(351)는 데이터(D0)의 전압 레벨과 신호(VD1)의 전압 레벨의 차의 절대값을 구한 다음, 상기 절대값을 소정 전압, 예컨대 0.8볼트와 비교한다. 이 때, 상기 절대값이 상기 소정 전압보다 크면 수신기(351)는 데이터를 하이 전압 레벨로써 출력하고, 상기 절대값이 상기 소정 전압보다 작으면 수신기(351)는 데이터를 로우 전압 레벨로써 출력한다.

여기서, 드라이버(311)는 데이터(D0)의 전압 레벨과 데이터(D1)의 전압 레벨이 다를 경우 신호(VD1)를 로우 전압 레벨로써 발생시키고, 데이터(D0)의 전압 레벨과 데이터(D1)의 전압 레벨이 동일할 경우 신호(VD1)를 하이 전압 레벨로써 발생시킬 수도 있다. 이럴 경우에는 수신기(351)는 패드들(361,362)을 통해서 각각 입력되는 데이터(D0)의 전압 레벨과 신호(VD1)의 전압 레벨의 차의 절대값이 상기 소정 전압보다 크면 데이터(D1)를 로우 전압 레벨로써 출력하고, 데이터(D0)의 전압 레벨과 신호(VD1)의 전압 레벨의 차의 절대값이 상기 소정 전압보다 작으면 데이터(D1)를 하이 전압 레벨로써 출력한다.

드라이버(312)는 신호(VD1)의 전압 레벨과 데이터(D2)의 전압 레벨을 비교하고 그 결과를 신호(VD2)로써 출력하고, 드라이버(313)는 신호(VD2)의 전압 레벨과 데이터(D3)의 전압 레벨을 비교하고 그 결과를 신호(VD3)로써 출력한다. 드라이버들(312,313)의 동작은 드라이버(311)와 동일하다. 수신기(352)는 신호(VD1)와 신호(VD2)를 비교하여 데이터(D2)를 재생하고, 수신기(353)는 신호(VD2)와 신호(VD3)를 비교하여 데이터(D3)를 재생한다. 수신기들(352,353)의 동작은수신기(351)와 동일하다.

도 3에서는 설명의 편의상 드라이버와 수신기를 각각 3개씩만 도시하였으나, 용도에 따라 4개 이상이 사용될 수 있으며, 4개 이상의 드라이버들과 수신기들이 사용될 경우의 드라이버들과 수신기들 및 전송선들의 연결 방법 및 동작은 상기 드라이버들(312,313), 수신기들(352,353) 및 전송선들(332,333)과 동일하다.

또한, 도 3에서는 더미 전송선(330)이 사용되고 있으나, 용도에 따라 더미 전송선(330)이 사용되지 않을 수도 있다. 이 때는 드라이버(311)는 데이터(D1)만 입력하고 신호(VD1)를 데이터(D1)와 동일한 전압 레벨 또는 다른 전압 레벨로써 발생시키고, 수신기(351)는 신호(VD1)만 입력하고 신호(VD1)의 전압 레벨에 따라 데이터(D1)를 재생한다.

도 4는 상기 도 3에 도시된 드라이버(311)의 회로도이다. 도 4를 참조하면, 드라이버(311)는 제1 내지 제3 논리 회로들(411,421,431)을 구비한다.

제1 논리 회로(411)는 데이터(D0)와 데이터(D1)를 입력하고, 이들을 부정 논리곱하는 낸드 게이트(NAND Gate)를 구비한다.

제2 논리 회로(421)는 데이터(D0)와 데이터(D1)를 입력하고 이들을 논리합한다. 즉, 제2 논리 회로(421)는 데이터(D0,D1) 중 어느 하나라도 논리 하이이면 논리 하이를 출력하고, 데이터(D0,D1)가 모두 논리 로우이면 논리 로우를 출력한다. 제2 논리 회로(421)는 노아 게이트(NOR Gate)(423)와 인버터(Inverter)(425)를 구비한다.

제3 논리 회로(431)는 제1 논리 회로(411)의 출력과 제2 논리 회로(421)의출력을 논리곱하여 신호(VD1)를 발생시킨다. 즉, 제3 논리 회로(431)는 제1 논리 회로(411)의 출력과 제2 논리 회로(421)의 출력 중 어느 하나라도 논리 로우이면 신호(VD1)를 논리 로우로써 발생시키고, 제1 논리 회로(411)의 출력과 제2 논리 회로(421)의 출력이 모두 논리 하이이면 신호(VD1)를 논리 하이로써 발생시킨다. 제3 논리 회로(431)는 낸드 게이트(433)와 인버터(435)를 구비한다.

도 5는 상기 도 3에 도시된 수신기(351)의 회로도이다. 도 5를 참조하면, 수신기(351)는 저항들(521∼529), NMOS 트랜지스터들(511,512) 및 인버터(541)를 구비한다. 수신기(351)는 저항들(521,523,525,527)을 통하여 데이터(D0)와 신호(VD1)를 입력하고, 인버터(541)를 통하여 데이터(D1)를 출력한다.

NMOS 트랜지스터(511)의 게이트에는 저항(521)을 통하여 데이터(D0)가 입력되고, NMOS 트랜지스터(512)의 게이트에는 신호(VD1)가 저항(525)을 통하여 입력된다. 따라서, NMOS 트랜지스터(511)는 데이터(D0)의 전압 레벨이 하이이면 턴온(turn-on)되고, 데이터(D0)의 전압 레벨이 로우이면 턴오프(turn-off)된다. 또한, NMOS 트랜지스터(512)는 신호(VD1)의 전압 레벨이 하이이면 턴온되고, 신호(VD1)의 전압 레벨이 로우이면 턴오프된다.

데이터(D1)는 데이터(D0)의 전압 레벨과 신호(VD1)의 전압 레벨에 따라 결정된다. 데이터(D0)와 신호(VD1)의 전압 레벨은 다음 4가지 경우로 구분된다.

첫째, 데이터(D0)와 신호(VD1)의 전압 레벨들이 모두 로우일 경우, NMOS 트랜지스터들(511,512)은 모두 턴오프된다. 그러면, 노드(N1)의 전압 레벨은 전원 전압(VCC)에 의하여 하이로 되고, 이것은 인버터(541)에 의해 반전되므로 데이터(D1)는 로우 전압 레벨로 된다.

둘째, 데이터(D0)는 로우 전압 레벨이고, 신호(VD1)는 하이 전압 레벨일 경우, NMOS 트랜지스터(511)는 턴오프되고, NMOS 트랜지스터(512)는 턴온된다. 그러면, 노드(N1)는 저항들(527,528)의 접합부에 전기적으로 연결된다. 따라서, 노드(N1)의 전압 레벨은 로우로 되고, 이것은 인버터(541)에 의해 반전되어 데이터(D1)는 하이 전압 레벨로 된다.

셋째, 데이터(D0)는 하이 전압 레벨이고, 신호(VD1)는 로우 전압 레벨일 경우, NMOS 트랜지스터(511)는 턴온되고, NMOS 트랜지스터(512)는 턴오프된다. 그러면, 노드(N1)는 저항들(523,524)의 접합부와 전기적으로 연결된다. 따라서, 노드(N1)의 전압 레벨은 로우로 되고, 이것은 인버터(541)에 의해 반전되어 데이터(D1)는 하이 전압 레벨로 된다.

넷째, 데이터(D0)와 신호(VD1)의 전압 레벨들이 모두 하이일 경우, NMOS 트랜지스터들(511,512)은 모두 턴온된다. 이 때, NMOS 트랜지스터들(511,512)의 에미터들은 각각 하이 전압 레벨의 신호(VD1) 및 데이터(D0)에 의해 높은 전압으로 유지되므로 NMOS 트랜지스터들(511,512)이 모두 턴온되더라도 노드(N1)의 전압은 하이 전압 레벨로 유지된다. 노드(N1)의 전압은 인버터(541)에 의해 반전되므로 데이터(D1)는 로우 전압 레벨로 된다.

상기 4가지 경우를 아래 표 1에 나타내었다.

데이터(D0)	신호(VD1)	데이터(D1)
0	0	0
0	1	1
1	0	1
1	1	0

도 5에 도시된 바와 같이 수신기(351)를 구성함으로써 드라이버(311)와 수신기(351) 사이에 연결된 전송선(331)이 하나뿐임에도 불구하고 차동 방식과 동일한 효과를 얻을 수 있다. 즉, 동상 잡음이 발생하더라도 데이터 손실이 방지된다. 또한, 전송선이 하나이기 때문에 송수신 회로의 구조가 간단하게 된다.

도 5에 도시된 수신기(351)에서는 데이터(D0)와 신호(VD1)의 전압 레벨들의 차의 절대값이 소정 전압보다 크면 데이터(D1)의 전압 레벨은 하이로 되고, 데이터(D0)와 신호(VD1)의 전압 레벨들의 차의 절대값이 상기 소정 전압보다 작으면 데이터(D1)는 논리 로우로 되지만, 인버터(541)를 사용하지 않을 경우에는 그 반대로 데이터(D0)와 신호(VD1)의 전압 레벨들의 차의 절대값이 상기 소정 전압보다 크면 데이터(D1)의 전압 레벨은 로우로 되고, 데이터(D0)와 신호(VD1)의 전압 레벨들의 차의 절대값이 상기 소정 전압보다 작으면 데이터(D1)의 전압 레벨은 하이로 된다. 이와 같이, 도 3에 도시된 수신기들(352,353)로부터 출력되는 데이터(D2,D3)의 전압 레벨들은 드라이버들(312,313)의 특성에 따라 달라질 수 있다.

도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따르면, 드라이버들(311∼313)과 수신기들(351∼353) 사이에는 전송선들(331∼333)이 각각 하나씩만 연결되므로 송수신 회로의 구성이 간단하게 되어 송수신 회로 제작비가 감소된다. 또한, 차동 방식과 동일하게 수신기들(351∼353)은 각각 입력되는 신호들(VD1∼VD3)을 각각 인접한 전송선들(330∼332)을 통해서 전송되는 신호들(D0,VD1,VD2)과 비교하여 원래의 데이터(D1,D2,D3)를 복원함으로써 데이터 손실이 방지된다.

Claims

다른 반도체 장치로 신호를 전송하는 반도체 장치의 송신 회로에 있어서,

입력되는 제1 데이터와 제2 데이터를 비교하여 제1 전송 신호를 발생하고 상기 제1 전송 신호를 상기 반도체 장치의 외부로 출력하는 제1 드라이버; 및

상기 제1 전송 신호와 제3 데이터를 비교하여 제2 전송 신호를 발생하고 상기 제2 전송 신호를 상기 반도체 장치의 외부로 출력하는 제2 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 송신 회로.
제1항에 있어서, 상기 제1 드라이버는

상기 제1 데이터의 전압 레벨과 상기 제2 데이터의 전압 레벨이 서로 동일하면 상기 제1 전송 신호를 제1 전압 레벨로써 출력하고, 상기 제1 데이터의 전압 레벨과 상기 제2 데이터의 전압 레벨이 서로 다르면 상기 제1 전송 신호를 제2 전압 레벨로써 출력하고,

상기 제2 드라이버는

상기 제1 전송 신호의 전압 레벨과 상기 제3 데이터의 전압 레벨이 서로 동일하면 상기 제2 전송 신호를 상기 제1 전압 레벨로써 출력하고, 상기 제1 전송 신호의 전압 레벨과 상기 제3 데이터의 전압 레벨이 서로 다르면 상기 제2 전송 신호를 상기 제2 전압 레벨로써 출력하는 것을 특징으로 하는 반도체 장치의 송신 회로.
제2항에 있어서, 상기 제1 전압 레벨은 논리 로우이고, 상기 제2 전압 레벨은 논리 하이인 것을 특징으로 하는 반도체 장치의 송신 회로.
제2항에 있어서, 상기 제1 전압 레벨은 논리 하이이고, 제2 전압 레벨은 논리 로우인 것을 특징으로 하는 반도체 장치의 송신 회로.
제1항에 있어서, 상기 송신 회로는

상기 제1 데이터에 연결되는 제1 패드;

상기 제1 전송 신호에 연결되는 제2 패드; 및

상기 제2 전송 신호에 연결되는 제3 패드를 더 구비하는 것을 특징으로 하는반도체 장치의 송신 회로.
제1항에 있어서, 상기 제1 드라이버는

상기 제1 데이터와 상기 제2 데이터를 부정 논리곱하는 제1 논리 회로;

상기 제1 데이터와 상기 제2 데이터를 논리합하는 제2 논리 회로; 및

상기 제1 논리 회로의 출력과 상기 제2 논리 회로의 출력을 논리곱하는 제3 논리 회로를 구비하는 것을 특징으로 하는 반도체 장치의 송신 회로.
다른 반도체 장치로부터 전송되는 신호를 수신하는 반도체 장치의 수신 회로에 있어서,

제1 전송 신호를 전송하는 제1 전송선;

제2 전송 신호를 전송하는 제2 전송선; 및

상기 제1 및 제2 전송선들에 연결되며, 상기 제1 및 제2 전송 신호들을 수신하여 제1 수신 신호를 출력하는 수신기를 구비하며,

상기 제1 수신 신호는 상기 제1 및 제2 전송 신호들의 전압 레벨에 따라 다른 전압 레벨을 갖는 것을 특징으로 하는 반도체 장치의 수신 회로.
제7항에 있어서, 상기 수신기는

상기 제1 전송 신호의 전압과 상기 제2 전송 신호의 전압의 차의 절대치가 기준 전압보다 크면 상기 제1 수신 신호를 제1 전압 레벨로써 출력하고, 상기 절대치가 상기 기준 전압보다 작으면 상기 제1 수신 신호를 제2 전압 레벨로써 출력하는 것을 특징으로 하는 반도체 장치의 수신 회로.
제8항에 있어서, 상기 제1 전압 레벨은 논리 하이이고, 상기 제2 전압 레벨은 논리 로우인 것을 특징으로 하는 반도체 장치의 수신 회로.
제7항에 있어서, 상기 수신 회로는

상기 제1 전송선과 상기 수신기에 연결된 제1 패드; 및

상기 제2 전송선과 상기 수신기에 연결된 제2 패드를 더 구비하는 것을 특징으로 하는 반도체 장치의 수신 회로.
제8항에 있어서, 상기 제1 전압 레벨은 논리 로우이고, 상기 제2 전압 레벨은 논리 하이인 것을 특징으로 하는 반도체 장치의 수신 회로.
제7항에 있어서, 상기 제1 전송선, 제2 전송선 및 수신기는 각각 하나 이상인 것을 특징으로 하는 반도체 장치의 수신 회로.