KR100342210B1 - 제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지속도 제어 기능을 지니는 트랜시버 드라이버 - Google Patents

제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지속도 제어 기능을 지니는 트랜시버 드라이버 Download PDF

Info

Publication number
KR100342210B1
KR100342210B1 KR1019990031905A KR19990031905A KR100342210B1 KR 100342210 B1 KR100342210 B1 KR 100342210B1 KR 1019990031905 A KR1019990031905 A KR 1019990031905A KR 19990031905 A KR19990031905 A KR 19990031905A KR 100342210 B1 KR100342210 B1 KR 100342210B1
Authority
KR
South Korea
Prior art keywords
transistor
node
inverter
output
driver
Prior art date
Application number
KR1019990031905A
Other languages
English (en)
Other versions
KR20000017051A (ko
Inventor
프레이타스오스카더블유.
Original Assignee
다니엘 이. 박서
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니엘 이. 박서, 페어차일드 세미컨덕터 코포레이션 filed Critical 다니엘 이. 박서
Publication of KR20000017051A publication Critical patent/KR20000017051A/ko
Application granted granted Critical
Publication of KR100342210B1 publication Critical patent/KR100342210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

출력 신호를 정형(shaping)하는 트랜시버(transceiver) 드라이버는 상기 드라이버의 출력 트랜지스터의 제어 노드에 인가되는 전류를 조종하도록 설계된 하나 이상의 용량성 요소를 포함한다. 상기 용량성 요소는 상기 출력 트랜지스터의 게이트에 턴온 및 턴오프 전위를 제공하는 인버터 가지(inverter branch)에 연결된 하나 이상의 캐패시터일 수 있다. 상기 용량성 요소는 상기 드라이버를 실질적으로 제조, 공급 전압, 및 동작 온도의 변화에 무관하게 하도록 고도로 프로그램가능한 방식으로 상기 트랜지스터의 게이트를 점진적으로 충전 또는 방전시키는 작용을 한다.

Description

제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지 속도 제어 기능을 지니는 트랜시버 드라이버{TRANSCEIVER DRIVER WITH PROGRAMMABLE EDGE RATE CONTROL INDEPENDENT OF FABRICATION PROCESS, SUPPLY VOLTAGE, AND TEMPERATURE}
기술 분야
본 발명은 한 위치에서 다른 한 위치로 전기 신호를 전송하는 회로에 관한 것이다. 구체적으로 기술하면, 본 발명은 결합된 디바이스사이로의 통신을 위해충분한 전류로 그리고 필요한 전위로 그러한 신호를 시간에 맞춰 전송하도록 설계된 출력 드라이버에 관한 것이다. 보다 구체적으로 기술하면, 본 발명은 상보형 금속-산화물-실리콘(Complementary Metal-Oxide-Silicon;CMOS) 트랜지스터를 기초로 한 출력 드라이버와 관련한 회로를 포함하여, “고(high)” 및 “저(low)”레벨사이로의 논리 신호의 천이를 조절하는 회로에 관한 것이다.
선행 기술의 설명
출력 드라이버는 원하는 진폭 및 강도의 전기 신호를 전송하는 데 사용된다. 신호 전송은 동일한 반도체를 기초로 한 칩 또는 다른 칩상에 있는 활성 디바이스를 결합하는 버스-인터페이스를 통해 생긴다. 그러한 디바이스는 서로에 인접 배치될 수 있고, 또한 서로간에 특정 간격을 두고 떨어져 있을 수 있다. 하나 이상의 버스 접속을 필요로 하는 인접 디바이스 인터페이스의 일례는 백플레인(backplane) 버스를 통해서와 같은, 계산 시스템내에서의 다른 한 인쇄 회로 보드에 대한 한 인쇄 회로 보드의 결합이다. 하나 이상의 버스 접속을 필요로 하는 원격 디바이스 인터페이스의 일례는 실제로는 음성(voice)/데이타 버스인 전화 전송 라인과 같은, 다른 한 계산 시스템에 대한 한 계산 시스템의 결합이다.
모든 계산 및 통신 시스템에 있어서의 지속적인 목적은, 가능한 한 신속하고 정확하게 전기 신호를 전송할 수 있는 것이다. 그러한 목적을 달성하기 위해, 그러한 신호는 비교적 균일한 속도, 진폭, 및 강도로 전송되는 것이 중요하다. 이러한 것은 단일의 계산(computing) 시스템 내에서는 이루어지기 쉽지만, 복수 개의 불균일한 계산 시스템의 인터페이싱이 관련되어 있는 경우에는 그러하지 않다. 프로토콜은 시스템사이 및 서브-시스템사이의 양립성을 띠기 위해 전송 속도, 진폭, 및 강도의 균일성을 제공하도록 개발되어 왔다.
서로 다른 활성 디바이스가 서로 다른 속도, 예컨대 프린터 대 메모리 디바이스와 같은 서로 다른 속도로 동작하고, 그리고 내부 동작의 함수로서 서로 다른 부하 드레인을 지니기 때문에, 각각의 디바이스는 균일한 요구량의 전송을 충족시키는 데 하나 이상의 출력 드라이버를 필요로 한다. 출력 드라이버는 버스로의 출력이전에 신호 이득을 증가시키는 데 필요하여, 공급될 신호, 또는 2 개의 신호의 결합의 전송 속도를 늦추거나 증가시키는 데 필요하다. 아무튼, 이들“출력”드라이버는 또한 번역 및 작동을 위해 상기 활성 디바이스로 다시 공급하도록 버스로 부터의 전송 신호를 수신하도록 동작할 수 있다. 이러한 2 중 동작 능력이 제공되는 경우, 이와 같이 단일화하는 드라이버는 일반적으로 트랜시버(transceiver)로서 간주된다.
디지털 시스템에서 디바이스사이로 이동하는 신호가 고 논리 레벨(즉“1”또는“온(ON)”) 및 저 논리 레벨(즉“0”또는“오프(OFF)”)중 어느 하나로서 분류된다는 것은 잘 알려져 있다. 고 논리 레벨 또는 저 논리 레벨이 전송되고 있는 지를 한정하는 특정 신호 전위는 그러한 전송과 관련된 회로를 형성하는 반도체 구성 요소에 의존한다. 디지털 신호를 발생시키는 데 사용되는 가장 일반적인 회로 구조는 그 중에서도 특히, CMOS, 트랜지스터-트랜지스터 논리(Transister-Transister Logic;TTL), 및 에미터-결합 논리(Emitter-Coupled Logic;ECL)-특히 포지티브 ECL(PECL)을 포함한다. 이들 논리 구조 각각은 고 논리 레벨 신호를 구성하는 것과 저 논리 레벨 신호를 구성하는 것사이의“스윙(swing)”의 함수로서 상이하게 동작한다.
MOS 트랜지스터의 사용에 주로 기초하는 CMOS 논리의 경우, 저 논리 레벨 신호는 일반적으로 0.0V에 있을 수 있는 저 전위 전력 레일(GND)보다 0.6볼트(V)높은 전압의 범위에서 발생된다. 고 논리 레벨 신호는 일반적으로 VCC가 공칭 5-볼트 공급원인 경우 4.5V 및 5.5V사이로 변할 수 있는 경우에나, 공칭 3.3-볼트 공급원인 경우 3.0V 및 3.6V사이로 변할 수 있는 경우에 VCC내지 VCC-0.6V의 범위에서 발생된다. 5-볼트 공급원인 경우, 고 논리 레벨 및 저 논리 레벨사이의 스윙 차는 저 논리 레벨 및 고 논리 레벨사이의 원하는 시프트(shift)가 생기게 하도록 최소한 3.9볼트이여야 한다. 그 반면에, TTL 및 ECL 논리 구조는 바이폴라 트랜지스터의 사용에 주로 기초한다. 저 논리 레벨 및 고 논리 레벨사이의 시프트에 대한 스윙 차는 CMOS 동작에 대한 것보다는 상당히 작은 데, 다시 말하면 1.0볼트 만큼 작을 수 있다. PECL 인 경우, 예를 들면 상기와 같은 스윙은 훨씬 더 근접한다. VCC에 의존하는 PECL 회로에서, 고 논리 레벨은 약 VCC-0.9V의 전위와 동일하며, 저 논리 레벨은 약 VCC-1.7V의 전위와 동일하다. 따라서, CMOS 및 비-CMOS 트랜지스터를 정합시킴에 있어서는, 전위 스윙의 변화가 한 논리 레벨로부터 다른 한 논리 레벨로의 원하는 스윙의 트리거링(triggering)을 자동적으로 보장하지 않는 것처럼 보일 수 있다. 더군다나, CMOS 신호에서의 최소 전위 스윙은 어떠한 논리 레벨의 변화에도영향을 주지 않을 수 있다. 그러나, 상기 최소 전위 스윙은 TTL- 또는 ECL-을 기초로 한 시스템에 전송되는 경우 TTL 또는 ECL 논리 값에서의 기대치 않은 변화를 야기시키기에 충분할 정도로 영향력을 미칠 수 있다.
분명한 점으로는, 논리 값에서의 기대치 않은 변화는 바람직스럽지 않다. 이들은 상당한 동작 에러를 야기시킬 수 있다. 그러므로, 특정 논리 레벨 시프트를 달성하는 데 특히 필요한 것과는 다른 과도한 신호 전위 스윙을 발생시키지 않는 트랜시버 드라이버를 제공하는 것이 중요하다. 이러한 문제는 전송 속도가 증가 됨에 따라 훨씬 더 많이 생기는 것처럼 보인다. 전송 속도를 증가시키는 것은 보다 짧은 시간내에서의 보다 많은 데이터의 전송을 가능하게 함으로써, 다방면에서 바람직스럽다. 그러나, 증가된 전송 속도에서의 이득은 종종 신호 노이즈의 증가에 의해 낮아 진다. 다시 말하면, 신호 레벨에서의 급속한 변화는 특정 트랜지스터의 돌발 스위칭 온 또는 오프에 해당하는 대기 상태 값에 대하여 발진을 만들어 낸다. 그러한 발진의 정도는 백플레인 버스상에서의 로딩뿐만 아니라 사용되는 특정 트랜지스터 시스템에 의존한다.
트랜지스터가 관심있는 보다 빠른 전송 속도를 달성하기 위하여 점차 소형화됨에 따라, 트랜지스터의 논리 출력과 관련된 해당하는 스윙 차는 감소된다. 보다 스윙 폭이 넓은 CMOS 논리 시스템이 스윙 폭이 보다 좁은 바이폴라 트랜지스터를 기초로 한 논리 시스템과 인터페이싱하는 경우, CMOS 동작과 관련된 노이즈는 스윙이 원하지 않는 트랜지스터 스위칭을 야기시키기에 충분할 정도로 발생할 수 있다. 급속한 스위칭과 함께 생기는 신호 바운스(signal bounce)는 종종 반사로 신호 에러가 생기는 전화 전송 라인과 같은 전송 매체에서의 반사를 만들어 낸다. 그러므로, 논리 레벨이 변화되는 경우에 신호 노이즈가 감소되도록 드라이버 트랜지스터의“완만한”스위칭을 가능하게 하는 것이 중요하다.
트랜시버 드라이버에서의 신호 천이를 완만하게 함에 있어서의 어느 정도의 성공을 이루는 한가지 수단은 Kuo 명의로 허여된 미국 특허 제 5,557,223 호에 기재되어 있다. 도 1에 예시되어 있는 바와 같이, CMOS를 기초로 한 신호 출력 드라이버(10)는 신호 전송의 완만한 스위칭을 야기시키도록 의도된 수단을 포함한다. 상기 Kuo 드라이버는 전송될 착신 신호(INPUT)를 수신하는 제 1 인버터(I1), 및 제 2 인버터(I2)로 형성된 제 1 인버터 단(20)을 포함한다. 그러한 구성 요소는, 제 3 인버터 단(I3), 전류 미러용 트랜지스터(M199,M197), 및 출력 트랜지스터(M202)와 함께 출력 신호(OUTPUT)를 공급하는 출력 드라이버의 비교적 일반적인 모든 구성 요소이다. 트랜지스터(M197,M199)는 그들의 결합 및 온도 보상용 게이트 드라이버(TCD1,TCD2)각각의 사용으로부터 알 수 있는 바와 같이 항상 온 상태이다. 상기 Kuo 회로는 신호 바운스 및 반사가 최소화될 수 있도록 그러한 출력 트랜지스터의 스위칭을 늦추려는 목적으로 트랜지스터(M202)의 게이트에 연결된 방전 회로(30)를 부가적으로 포함한다. 방전 회로(30)는 제 1 방전 트랜지스터(M440), 제 2 방전 트랜지스터(M441), 및 인버터(I4)를 포함한다.
Kuo 회로(10)는 트랜지스터(M202)의 방전에 있어서의 내장 지연을 제공하도록 설계되어 있다. 트랜지스터(M202)의 게이트에 고 논리 레벨을 발생시키는 노드(INPUT)에 걸린 입력 신호는 또한 트랜지스터(M440)의 게이트에 고 논리 레벨을 발생시킨다. 이는 또한 트랜지스터(M441)의 게이트에 저 논리 레벨을 발생시킨다. 그 결과, 트랜지스터(M202,M440)는 온 상태가 되고, 트랜지스터(M441)는 오프 상태가 됨으로써, 전류가 M440 및 M441을 포함하는 회로(30)의 그러한 브랜치를 통과하는 것을 방지한다. 이러한 상황은 결과적으로 저 논리 레벨 신호가 OUTPUT에 걸리게 한다. 회로(10)의 입력 신호가 M202의 게이트에 저 논리 레벨을 발생시키고 트랜지스터(M441) 및 인버터(I4)의 입력에 고 논리 레벨을 발생시키도록 스위칭되는 경우, 트랜지스터(M441)는 턴온된다. 인버터(I4)에 의해 야기되는 게이트 지연 때문에, 트랜지스터(M440)는 온 상태에 있다. 이는, I4가 트랜지스터(M440)를 스위치오프시키는 작용을 할 때까지 트랜지스터(M202)의 게이트로 부터의 전류의 우회를 초래시켜, M202의 완전 턴오프를 가능하게 한다.
도 1의 Kuo 출력 드라이버는 출력 트랜지스터(M202)의 스위칭을 완만하게 하는 데 유용하다. 그러나, 상기 방전 회로(30)와 관련한 여러 가지 결함이 있다. 구체적으로 기술하면, 반도체 디바이스의 제조와 관련한 여러 가지의 변화가 있다는 것이 잘 알려져 있다. 특히 활성 디바이스인 경우, 칩상에서 및 칩과 칩간에는 30%정도 특성이 변화될 수 있다. 예를 들면, 트랜지스터의 형성과 관련한 여러 가지의 단계 및 복잡성이 제공되는 경우, 이는 그다지 놀라운 일이 아니다. 불행하게도, 구성 요소가 점점 소형화되고 허용가능한 동작 범위가 좁혀짐에 따라 관심을 갖게 되는 바람직스럽지 못한 성능 변화를 초래시킨다. 트랜지스터(M440,M441)와 아울러, 인버터(I4)를 형성하는 데 마찬가지로 사용되는 트랜지스터 및 다른 요소의 결합의 도입이 제공되는 경우, 상기 Kuo 방전 회로는 이러한 문제를 해결할수 없다는 것이 자명하다. Kuo 는 I4가 상기 문제를 증가시키는 다중 인버터 단으로 형성될 수 있다고 제시하고 있다. 온도 및 공급 전압을 포함하는, 동작 조건에서의 여러 가지의 변화는 또한 상기 Kuo 트랜지스터의 동작 성능에 있어서의 변화를 초래시킨다.
공지되어 있지 않은 동작 성능에 있어서의 여러 가지의 변화는 공학적인 관점에서 볼 때 바람직스럽지 않다. 그 대신에, 전송 시스템의 설계자는 상기 Kuo 회로를 통해 충분히 활용가능하지 못할 것같이 보이는 일관성 및 균일성을 필요로 한다. 더욱이, 제조 및 환경 변화에 대한 감도는 설계자가 상기 출력 트랜지스터의 스위칭의 속도를 정확하게 프로그램할 수 있는 능력을 제한한다. 그러므로, 실질적으로 제조, 온도, 및 공급 전압 조건에 무관한 출력 신호를 발생시키는 트랜시버 드라이버가 필요하다. 더욱이, 신뢰할 수 있게 프로그램가능한 그와 같은 트랜시버 드라이버가 필요하다.
본 발명의 목적은 실질적으로 제조, 온도, 및 공급 전압 조건에 무관한 출력 신호를 발생시키는 트랜시버 드라이버 회로를 제공하는 것이다. 또한, 본 발명의 목적은 프로그램가능한 그와 같은 회로를 제공하는 것이다.
도 1은 Kuo에 의해 설명된 선행 기술의 출력 드라이버를 보여 주는 단순화된 회로 다이어그램.
도 2는 본 발명의 프로그램가능한 드라이버를 보여 주는 단순화된 회로 다이어그램.
도 3은 선행 기술의 Kuo 드라이버의 동작에 대한 변화 공정 조건의 효과를 보여 주는 파형 다이어그램.
도 4는 본 발명의 드라이버의 동작에 대한 변화 공정 조건의 효과를 보여 주는 파형 다이어그램.
이들 및 다른 목적은 도 1에 도시된 방전 회로를 제거하고 풀업 상태용 제 1 방전 요소 및 풀다운 상태용 제 2 방전 요소를 추가하는 상기 Kuo 회로의 수정을 통한 본 발명에서 달성된다. 도 1에 개시된 일반적인 출력 드라이버의 주된 구성요소는 실질적으로 동일한 것이다. 그러나, 본 발명의 드라이버는 인버터(I3)로서 간주되는 인버터 단에 연결된 주지된 방전 요소를 포함한다. 특히, 상기 제 1 반전 요소는 고 전위 전력 레일(VCC) 및 트랜지스터(M201)의 소오스사이에 연결되고, 상기 제 2 방전 요소는 저 전위 전력 레일(GND) 및 트랜지스터(M198)의 소오스사이에 연결되는 것이 바람직스럽다. 다시 말하면, 출력 트랜지스터(M202)의 게이트의 직접적인 조종보다는 오히려, 본 발명은 M202의 게이트에 공급되는 전류를 규제함으로써 M202의 턴온 및 턴오프를 수정한다. 한 세트의 방전 트랜지스터보다는 오히려 용량성 요소의 사용은, 초기 방전 트랜지스터 동작용으로 극복될 어떠한 한계 전압도 존재하지 않기 때문에 상기 출력 트랜지스터의 점진적인 턴온 또는 턴오프를 보장한다. 그러한 책무는 또한 비록 보다 적은 범위의 한도까지이지만 어느 정도의 노이즈를 야기시킬 수 있다.
본 발명의 제 1 및 제 2 방전 요소는 캐패시터로 형성되는 것이 바람직스럽다. 본 발명의 제조 공정은 Kuo에 의해 개시된 형태의 트랜지스터 시스템의 경우보다 공정, 온도, 및 필연적으로는 공급 전압, 변화에 실질적으로 보다 덜 민감한 잘 정의된 용량성 요소의 형성을 허용한다. 더욱이, 점차로 보다 작은 반도체 디바이스가 활용됨에 따라, 칩상의 보다 많은 공간을 점유하지 않고서 용량성 요소를 상기 제조 공정에 제공하는 것이 가능하다. 본 발명의 제조 공정은 또한 잘 정의된 용량성 요소의 제조를 가능하게 하고, 이는 다시 설계자가 비교적 엄격한 허용 한계로 상기 트랜시버 드라이버의 동작을 프로그램하는 것을 허용한다. 주로 단일의 용량성 요소인 경우, 칩상에서 및 칩과 칩간의 제조 공정의 변화는 상기 Kuo 설계에서 경험한 동작 특성보다는 동작 특성에 실질적으로 적은 영향을 준다.
그러므로, 본 발명은 고도로 프로그램가능한 에지 속도 제어 기능을 지니는 드라이버의 설계를 허용하며, 이러한 드라이버 동작은 실질적으로 제조, 공급 전압, 및 온도 변화에 무관하다. 본 발명의 이들 및 다른 이점은 이하의 바람직한 실시예, 첨부된 도면, 및 특허 청구 범위를 검토하면 자명해 질 것이다.
실시예
본 발명의 트랜시버 논리 드라이버(100)는 도 2에 도시되어 있다. 도 1의 선행 기술의 드라이버의 구성 요소와 동일한 구성 요소인 드라이버(100)의 구성 요소는 동일한 구성 요소로 지칭된다. 따라서, 인버터(I1,I2,I3)는 독립 제어형의 항상 온상태인 트랜지스터(M197,M199)가 존재하는 경우에는 동일한 것이다. 출력 트랜지스터(M202)는 또한 동일한 것이지만, 그의 동작은 본 발명의 방전 요소에 의해 수정된다. 제 1 풀다운 수정용 용량성 요소(C412) 및 제 2 풀업 수정용 용량성 요소(C240)는 본 발명의 드라이버(100)를 완성하는 데, 이는 한 위치에서 다른 한 위치로 전송하기 위해 증폭 및/또는 파 정형을 필요로 하는 어느 한 회로에 연결될 수 있다. 상기 방전 요소는 모두 상기 드라이버(100)의 설계내에 합체될 수 있지만, 트랜지스터(M202)의 동작의 풀다운 레그 또는 풀업 레그중 어느 하나의 정형만이 관심을 두는 경우에 단지 하나의 방전 요소 또는 나머지 하나의 방전 요소만을 사용하는 것이 가능하다.
상기 드라이버(100)에는 신호 발생 시스템으로 부터 전하의 형태로 논리 신호를 수신하도록 인버터(I1)가 입력 노드(INPUT)에 연결되어 있다. 인버터(I1)는 인버터(I2)에 연결되어 있다. 이들 인버터 모두는 동작을 위해 전원 레일(VCC,GND)에 연결되어 있다. 인버터(I2)의 출력은 인버터(I3)의 입력에 연결되어 있으며, 상기 인버터(I3)는 NMOS 트랜지스터(M198)의 드레인에 연결된 드레인을 지니는 PMOS 트랜지스터(M201)를 포함한다. 트랜지스터(M201)의 소오스는 항상 온상태인 PMOS 트랜지스터(M199)의 드레인에 연결되어 있다. 트랜지스터(M199)는, 당업계에 잘 알려져 있는 어느 한 방식으로 개발된 제 1 독립 신호원으로서, M199의 소오스에 연결된 VCC의 전위보다는 충분히 낮은 전위에서 연속 신호를 제공하는 VPMOS로서 지칭되어 있는 제 1 독립 신호원에 상기 트랜지스터(M199)의 게이트를 연결함으로써 온상태로 유지된다. 트랜지스터(M198)의 소오스는 항상 온상태인 트랜지스터(M197)의 드레인에 연결되어 있다. 트랜지스터(M197)는, VPMOS용으로 제공된 것과 동일한 방식으로 개발된 것이 바람직한 제 2 독립 신호원으로서, M197의 소오스에 연결된 GND의 전위보다 충분히 큰 전위에서 연속 신호를 제공하는 VNMOS로서 지칭되어 있는 제 2 독립 신호원에 상기 트랜지스터(M197)의 게이트를 연결함으로써 온상태로 유지된다. VPMOS 및 VNMOS는 다중 신호원을 제공하는 데 전류 미러 방식을 사용하여 단일의 기준 팬 아웃에 의해 발생된다는 점에 유념하여야 한다.
인버터(I3)의 출력은 출력 트랜지스터(M202)의 게이트에 연결되어 있으며, 상기 출력 트랜지스터(M202)는 GND에 연결된 소오스 및 출력 노드(OUTPUT)에 연결된 드레인을 지닌다. OUTPUT은 또한 OUTPUT에 걸린 고 논리 레벨 신호의 공급에충분한 전위를 제공하기 위하여 저항(Req)을 통해 Vhieq에 의해 식별되는 고 전위 노드에 결속되어 있는 데, 상기 고 전위 노드는 상기 드라이버(100)가 상기 드라이버의 신호를 수신하도록 설계된 회로에 연결되어 있는 점이다. OUTPUT에서 공급되는 그러한 신호는 용량성 요소(C412,C240)의 동작에 의존하다. 그러한 2 개의 요소는 선택가능한 사이즈, 캐패시턴스, 및 치수의 캐패시터인 것이 바람직스럽다. 상기 용량성 요소는 병렬로 연결된 하나 이상의 캐패시터를 포함할 수 있는 데, 상기 하나 이상의 캐패시터는 퓨즈와 같은 미세조종(trimming) 수단에 추가로 연결될 수 있다. 그러한 방식으로, 일반적인 제조 공정은 상기 드라이버를 제조하는 데 사용될 수 있으며, 설계자는 차후에 상기 미세 조종 수단을 통해 상기 제 1 또는 제 2 용량성 요소의 캐패시턴스를 동조시킬 수 있는 기회를 지니게 된다.
트랜지스터(M201)의 고 전위 노드에 연결된 저 전위 노드를 지니는 용량성 요소(C240)가 도시되어 있지만, 고려되는 변형적인 연결 배치가 존재한다. 구체적으로 기술하면, C240의 저 전위 노드는 시동 트랜지스터의 고 전위 노드에 연결될 수 있으며, 그러한 시동 트랜지스터의 저 전위 노드는 M202의 제어 노드에 연결된다. 그러한 시동 트랜지스터의 제어 노드는 하나 이상의 인버터에 연결된다. 이러한 구조는 용량성 요소(C240)의 개별 턴온을 가능하게 하지만, 어떤 극한 조건하에서는 어느 정도의 추가적인 노이즈의 잠재적인 부작용을 지닌다. 유사한 배치는 용량성 요소(C412)를 턴온하기 위해 개발될 수 있다.
동작시, 상기 드라이버(100)는 다음과 같이 작동한다. 출력트랜지스터(M202)의 게이트가 초기에 저 논리 레벨에 있는 대기 상태의 상황에서, 트랜지스터(M201)는 오프 상태이다. 그 이외에도, 트랜지스터(M198)는 온상태이며 용량성 요소(C240)는 항상 온상태인 트랜지스터(M199)를 통해 상기 전위 레일(VCC)의 전위에 이르기 까지 충전된다. 입력 노드(INPUT)에 걸린 신호가 고 논리 레벨에서 저 논리 레벨로 스위칭되는 경우, M201의 게이트에 걸린 전위는 저 레벨로 되어, 상기 트랜지스터를 턴온시킨다. 이는 상기 용량성 요소(C240)가 M202의 게이트를 충전하게 하지만, 상기 트랜지스터를 완전히 턴온하는 데 필요한 한계 전압보다 높은 전압 범위에는 있지 않다. 현재 트랜지스터(M199)를 통해 M202의 게이트에 활용가능한 전류는 이때 M202의 게이트에 걸린 전위를 VCC에 이르는 전압 범위로 올리기에 충분하다. 따라서, 그러한 트랜지스터를 턴온시키는 데 사용되는 트랜지스터(M202)의 게이트에서의 전압 스윙은 M199를 통한 전류 및 C240의 캐패시턴스의 설계 및 선택을 통해 극히 정확하게 프로그램될 수 있다. 이는 고 논리 레벨에서 저 논리 레벨로 변하는 출력 신호의 천이의 정합(tailoring)에 활용가능한 프로그래밍이다.
마찬가지 방식으로, 저 논리 레벨에서 고 논리 레벨로의 OUTPUT의 천이의 완만함과 정합은 달성될 수 있으며, 이는 용량성 요소(C412)를 통해 시간 조절된다. 다시 말하면, M202의 게이트가 고 논리 레벨 신호와 동일한 대기 상태 전위에 있는 경우, M201은 온상태이며, M198은 오프상태이고, 용량성 요소(C412)는 항상 온상태인 트랜지스터(M197)를 통해 저 전위 레일(GND)로 방전된다. INPUT에 걸린 입력신호가 저 논리 레벨에서 고 논리 레벨로 스위칭되는 경우, M202의 게이트에 걸린 전위는 트랜지스터(M198)의 턴온을 통해 고 논리 레벨에서 저 논리 레벨로 스위칭된다. 이는 다시 요소(C412)를 포함하는 브랜치를 통해 유인된 전류의 결과로서 요소(C412)의 충전이 트랜지스터(M202)의 게이트상의 전위를 낮추게 한다. 트랜지스터(M197)를 통한 전류는 이때, 트랜지스터(M202)의 게이트에 걸린 전위를 실질적으로 저 전위 레일(GND)에 이르는 전압 범위로 내리도록 트랜지스터(M198)를 통해 이동된다. 따라서, 그러한 트랜지스터를 턴오프시키는 데 사용되는 트랜지스터(M202)의 게이트에 걸린 전압 스윙은 M197을 통한 전류 및 C412의 캐패시턴스의 설계 및 선택을 통해 극히 정확하게 프로그래밍될 수 있다. 이는 저 논리 레벨에서 고 논리 레벨로 변하는 드라이버 출력 신호의 천이의 완만함 및 정합에 활용가능한 프로그래밍이다.
도 3은 상기 Kuo 드라이버(10)에 대한 고 전위 레벨에서 저 전위 레벨로의 노드(OUTPUT)에 걸린 신호의 변화 속도를 단순하게 예시한 것이다. “고속(fast)”제조 공정 및 “저속(slow)”제조 공정간의 차이가 5 나노초이상의 신호 출력 차를 만들어 낸다는 것을 알 수 있다. 이러한 경우, “고속”제조 공정은 보다 낮은 채널 저항, 보다 높은 β값 등을 제공하는 어느 한 종류의 주입 농도, 깊이 등에 있어서의 증가를 포함한다. 그에 대응하여서는, “저속”제조 공정은 결과적으로는 보다 높은 저항, 보다 낮은 β값 등을 초래하는 보다 경미한 주입 농도, 보다 얕은 이중 확산 등에 있어서의 증가에 관한 것이다. 본 발명의 드라이버(100)에 대한 제조 속도에 있어서의 동일한 변화, 즉 본 발명의 용량성 요소는 대략 2 나노초 만큼 적은 정도로 관련된 변화를 실질적으로 감소시키고, 실질적으로는 본 발며의 반도체 배치의 동작 조건하에서 감소된다. 신호 조건에서의 변화에 대한 출력 속도의 변화는 공급 전압 및 동작 온도가 변화되는 경우에 상기 드라이버(100)의 경우 훨씬 더 적어 진다는 점에 유념하여야 한다.
본 발명이 특정한 실시예를 참고로 기술되었지만, 이는 첨부된 특허 청구 범위내에서 모든 수정 및 등가 예를 포함하는 것으로 의도된 것이다.
출력 신호를 정형(shaping)하는 트랜시버(transceiver) 드라이버가 상기 드라이버의 출력 트랜지스터의 제어 노드에 인가되는 전류를 조종하도록 설계된 하나 이상의 용량성 요소를 포함함으로써,상기 드라이버를 실질적으로 제조, 공급 전압, 및 동작 온도의 변화에 무관하게 하도록 고도로 프로그램가능한 방식으로 상기 트랜지스터의 게이트를 점진적으로 충전 또는 방전시키는 작용을 한다.

Claims (17)

  1. 입력 노드 및 출력 노드를 지니는 트랜시버(transceiver) 드라이버에 있어서,
    a. 제 1 인버터 트랜지스터 및 제 2 인버터 트랜지스터를 포함하는 인버터로서, 상기 제 1 인버터 트랜지스터의 제어 노드 및 상기 제 2 인버터 트랜지스터의 제어 노드가 상기 입력 노드에 연결되어 있는 인버터;
    b. 고 전위 전력 레일 및 상기 제 1 인버터 트랜지스터의 고 전위 노드사이에 연결되고, 제 1 독립 기준 전위 소스(potential source)에 연결된 제어 노드를 구비한 제 1 의 항상 온상태인 트랜지스터;
    c. 저 전위 전력 레일 및 상기 제 2 인버터 트랜지스터의 저 전위 노드사이에 연결되고, 제 2 독립 기준 전위 소스에 연결된 제어 노드를 구비한 제 2 의 항상 온상태인 트랜지스터;
    d. 상기 고 전위 전력 레일 및 상기 제 1 인버터 트랜지스터의 고 전위 노드사이에 연결된 제 1 용량성 요소;
    e. 상기 저 전위 전력 레일 및 상기 제 2 인버터 트랜지스터의 저 전위 노드사이에 연결된 제 2 용량성 요소; 및
    f. 상기 제 1 인버터 트랜지스터의 저 전위 노드에 및 상기 제 2 인버터 트랜지스터의 고 전위 노드에 연결된 제어 노드, 및 상기 출력 노드에 연결된 고 전위 노드를 지니는 출력 트랜지스터를 포함하며,
    상기 제 1 및 제 2 용량성 요소는 상기 출력 트랜지스터에 의하여 상기 출력 노드에 전달되는 전류를 제어하는 것을 특징으로 하는 트랜시버 드라이버.
  2. 제 1 항에 있어서, 상기 제 1 용량성 요소는 단일의 캐패시터인 트랜시버 드라이버.
  3. 제 2 항에 있어서, 상기 제 2 용량성 요소는 단일의 캐패시터인 트랜시버 드라이버.
  4. 제 1 항에 있어서, 상기 제 1 용량성 요소는 서로 병렬 연결된 복수 개의 캐패시터를 포함하는 트랜시버 드라이버.
  5. 제 4 항에 있어서, 상기 제 2 용량성 요소는 서로 병렬 연결된 복수 개의 캐패시터를 포함하는 트랜시버 드라이버.
  6. 제 1 항에 있어서, 상기 입력 노드 및 상기 인버터사이에 직렬 연결된 한 쌍의 인버터를 더 포함하는 트랜시버 드라이버.
  7. 제 6 항에 있어서, 상기 제 1 인버터 트랜지스터 및 상기 제 1 의 항상 온상태인 트랜지스터가 PMOS 트랜지스터이고, 상기 제 2 인버터 트랜지스터, 상기 제 2 의 항상 온상태인 트랜지스터, 및 상기 출력 트랜지스터는 NMOS 트랜지스터인 트랜시버 드라이버.
  8. 입력 노드 및 출력 노드를 지니는 트랜시버(transceiver) 드라이버에 있어서,
    a. 제 1 인버터 트랜지스터 및 제 2 인버터 트랜지스터를 포함하는 인버터로서, 상기 제 1 인버터 트랜지스터의 제어 노드 및 상기 제 2 인버터 트랜지스터의 제어 노드가 상기 입력 노드에 연결되어 있는 인버터;
    b. 고 전위 전력 레일 및 상기 제 1 인버터 트랜지스터의 고 전위 노드사이에 연결되고, 제 1 독립 전위 소스(potential source)에 연결된 제어 노드를 구비한 제 1 의 항상 온상태인 트랜지스터;
    c. 저 전위 전력 레일 및 상기 제 2 인버터 트랜지스터의 저 전위 노드사이에 연결되고, 제 2 독립 전위 소스에 연결된 제어 노드를 구비한 제 2 의 항상 온상태인 트랜지스터;
    d. 상기 고 전위 전력 레일 및 상기 제 1 인버터 트랜지스터의 고 전위 노드사이에 연결된 용량성 요소; 및
    e. 상기 제 1 인버터 트랜지스터의 저 전위 노드에 및 상기 제 2 인버터 트랜지스터의 고 전위 노드에 연결된 제어 노드, 및 상기 출력 노드에 연결된 고 전위 노드를 지니는 출력 트랜지스터를 포함하며,
    상기 용량성 요소는 상기 출력 트랜지스터에 의하여 상기 출력 노드에 전달되는 전류를 제어하는 것을 특징으로 하는 트랜시버 드라이버.
  9. 제 8 항에 있어서, 상기 용량성 요소는 단일의 캐패시터인 트랜시버 드라이버.
  10. 제 8 항에 있어서, 상기 용량성 요소는 서로 병렬 연결된 복수 개의 캐패시터를 포함하는 트랜시버 드라이버.
  11. 제 8 항에 있어서, 상기 입력 노드 및 상기 인버터사이에 직렬 연결된 한 쌍의 인버터를 더 포함하는 트랜시버 드라이버.
  12. 제 11 항에 있어서, 상기 제 1 인버터 트랜지스터 및 상기 제 1 의 항상 온상태인 트랜지스터가 PMOS 트랜지스터이고, 상기 제 2 인버터 트랜지스터, 상기 제 2 의 항상 온상태인 트랜지스터, 및 상기 출력 트랜지스터는 NMOS 트랜지스터인 트랜시버 드라이버.
  13. 입력 노드 및 출력 노드를 지니는 트랜시버(transceiver) 드라이버에 있어서,
    a. 제 1 인버터 트랜지스터 및 제 2 인버터 트랜지스터를 포함하는 인버터로서, 상기 제 1 인버터 트랜지스터의 제어 노드 및 상기 제 2 인버터 트랜지스터의 제어 노드가 상기 입력 노드에 연결되어 있는 인버터;
    b. 고 전위 전력 레일 및 상기 제 1 인버터 트랜지스터의 고 전위 노드사이에 연결되고, 제 1 독립 전위 소스(potential source)에 연결된 제어 노드를 구비한 제 1 의 항상 온상태인 트랜지스터;
    c. 저 전위 전력 레일 및 상기 제 2 인버터 트랜지스터의 저 전위 노드사이에 연결되고, 제 2 독립 전위 소스에 연결된 제어 노드를 구비한 제 2 의 항상 온상태인 트랜지스터;
    d. 상기 저 전위 전력 레일 및 상기 제 2 인버터 트랜지스터의 저 전위 노드사이에 연결된 용량성 요소; 및
    e. 상기 제 1 인버터 트랜지스터의 저 전위 노드에 및 상기 제 2 인버터 트랜지스터의 고 전위 노드에 연결된 제어 노드, 및 상기 출력 노드에 연결된 고 전위 노드를 지니는 출력 트랜지스터를 포함하며,
    상기 용량성 요소는 상기 출력 트랜지스터에 의하여 상기 출력 노드에 전달되는 전류를 제어하는 것을 특징으로 하는 트랜시버 드라이버.
  14. 제 13 항에 있어서, 상기 용량성 요소는 단일의 캐패시터인 트랜시버 드라이버.
  15. 제 13 항에 있어서, 상기 용량성 요소는 서로 병렬 연결된 복수 개의 캐패시터를 포함하는 트랜시버 드라이버.
  16. 제 13 항에 있어서, 상기 입력 노드 및 상기 인버터사이에 직렬 연결된 한 쌍의 인버터를 더 포함하는 트랜시버 드라이버.
  17. 제 16 항에 있어서, 상기 제 1 인버터 트랜지스터 및 상기 제 1 의 항상 온상태인 트랜지스터가 PMOS 트랜지스터이고, 상기 제 2 인버터 트랜지스터, 상기 제 2 의 항상 온상태인 트랜지스터, 및 상기 출력 트랜지스터는 NMOS 트랜지스터인 트랜시버 드라이버.
KR1019990031905A 1998-08-11 1999-08-04 제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지속도 제어 기능을 지니는 트랜시버 드라이버 KR100342210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/132,595 1998-08-11
US09/132,595 US6670822B2 (en) 1998-08-11 1998-08-11 Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature
US9/132,595 1998-08-11

Publications (2)

Publication Number Publication Date
KR20000017051A KR20000017051A (ko) 2000-03-25
KR100342210B1 true KR100342210B1 (ko) 2002-06-27

Family

ID=22454763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031905A KR100342210B1 (ko) 1998-08-11 1999-08-04 제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지속도 제어 기능을 지니는 트랜시버 드라이버

Country Status (4)

Country Link
US (1) US6670822B2 (ko)
EP (1) EP0980144B1 (ko)
KR (1) KR100342210B1 (ko)
DE (1) DE69934551T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515527B2 (en) * 2001-06-22 2003-02-04 Sun Microsystems, Inc. Method for smoothing dI/dT noise due to clock transitions
US6674305B1 (en) * 2002-07-08 2004-01-06 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
US6906567B2 (en) 2003-05-30 2005-06-14 Hewlett-Packard Development Company, L.P. Method and structure for dynamic slew-rate control using capacitive elements
US6756826B1 (en) * 2003-06-12 2004-06-29 Fairchild Semiconductor Corporation Method of reducing the propagation delay and process and temperature effects on a buffer
US9000836B2 (en) * 2008-01-10 2015-04-07 Micron Technology, Inc. Voltage generator circuit
US8188769B2 (en) * 2008-05-09 2012-05-29 Analog Devices, Inc. Method and apparatus for propagation delay and EMI control
US9237039B2 (en) * 2013-06-27 2016-01-12 Stmicroelectronics S.R.L. Transceiver suitable for IO-Link devices and related IO-Link device
US10171073B2 (en) 2017-04-19 2019-01-01 Semiconductor Components Industries, Llc Regulating transition slope using differential output
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194731A (ja) 1986-02-21 1987-08-27 Hitachi Ltd Ｅｃｌ出力回路
US4752703A (en) * 1987-04-23 1988-06-21 Industrial Technology Research Institute Current source polarity switching circuit
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
US5198699A (en) * 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5120992A (en) 1991-07-03 1992-06-09 National Semiconductor Corporation CMOS output driver with transition time control circuit
JPH0535200A (ja) 1991-07-31 1993-02-12 Hitachi Ltd 表示装置とその駆動方法
DE4131783C1 (ko) 1991-09-24 1993-02-04 Siemens Ag, 8000 Muenchen, De
US5218239A (en) 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
EP0702813B1 (en) 1993-06-08 2001-08-22 National Semiconductor Corporation Programmable cmos bus and transmission line driver
WO1994029962A1 (en) 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5557223A (en) 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5539341A (en) 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
EP0678983B1 (en) 1994-04-22 1998-08-26 STMicroelectronics S.r.l. Output buffer current slew rate control integrated circuit
JP2748865B2 (ja) 1994-09-27 1998-05-13 日本電気株式会社 出力回路
US5548233A (en) 1995-02-28 1996-08-20 Motorola, Inc. Circuit and method of biasing a drive transistor to a data bus
KR0149653B1 (ko) 1995-03-31 1998-12-15 김광호 반도체 메모리장치의 건레벨신호의 입력회로
US5729165A (en) 1996-04-04 1998-03-17 National Science Council 1.5v full-swing bootstrapped CMOS large capacitive-load driver circuit suitable for low-voltage deep-submicron CMOS VLSI
US5731711A (en) 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port
US5757249A (en) 1996-10-08 1998-05-26 Lucent Technologies Inc. Communication system having a closed loop bus structure

Also Published As

Publication number Publication date
EP0980144A3 (en) 2000-05-24
US6670822B2 (en) 2003-12-30
EP0980144A2 (en) 2000-02-16
KR20000017051A (ko) 2000-03-25
EP0980144B1 (en) 2006-12-27
DE69934551T2 (de) 2007-07-05
DE69934551D1 (de) 2007-02-08
US20030094970A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
US5970255A (en) System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
EP0493873B1 (en) CMOS output buffer circuit with ground bounce reduction
US5568062A (en) Low noise tri-state output buffer
JP4689796B2 (ja) ２つの電源を有するシステムのためのパワー・オン・リセット回路
EP1469603B1 (en) Slew rate controlled output buffer circuit
US6094086A (en) High drive CMOS output buffer with fast and slow speed controls
JPH05291940A (ja) 漸次的ターンオンｃｍｏｓドライバ
JPH08251001A (ja) 出力ドライブ回路、及びプルアップ駆動トランジスタを制御する方法
US5489862A (en) Output driver with slew and skew rate control
US6559676B1 (en) Output buffer circuit
EP0606727B1 (en) Automatic control of buffer speed
KR100342210B1 (ko) 제조 공정, 공급 전압, 및 온도에 무관한 프로그램가능한 에지속도 제어 기능을 지니는 트랜시버 드라이버
JPH06104725A (ja) 半導体集積回路
JPH09121151A (ja) データ出力バッファ
US6958626B2 (en) Off chip driver
US6130549A (en) Output driver of an integrated semiconductor chip
US20060061395A1 (en) Semiconductor integrated circuit
KR20000017305A (ko) 스위칭 잡음을 감소시키는 회로
US11811411B2 (en) Glitch filter system
US5160860A (en) Input transition responsive CMOS self-boost circuit
JP3146829B2 (ja) 半導体集積回路
US6236255B1 (en) Output impedance adjustment circuit
US11108396B2 (en) Multivoltage high voltage IO in low voltage technology
KR20050073982A (ko) 반도체 장치에서의 출력 드라이버
JP3654484B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee