JP4359364B2 - インタフェース - Google Patents
インタフェース Download PDFInfo
- Publication number
- JP4359364B2 JP4359364B2 JP23085699A JP23085699A JP4359364B2 JP 4359364 B2 JP4359364 B2 JP 4359364B2 JP 23085699 A JP23085699 A JP 23085699A JP 23085699 A JP23085699 A JP 23085699A JP 4359364 B2 JP4359364 B2 JP 4359364B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- voltage level
- transmission line
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はインタフェースに係り、特に半導体装置間データを伝送するインタフェースに関する。
【０００２】
【従来の技術】
ある半導体装置から他の半導体装置へデータを伝送する際に、早く正確にデータを伝送し、伝送される途中でデータに雑音が混入することを防止するための種々の方法が開発されている。現在データを伝送する方法を伝送線の構成観点から比較してみる時、シングルエンド方式と差動方式とに大別できる。
【０００３】
図１は従来のシングルエンド方式のインタフェースを示した図面である。図１を参照すれば、従来のシングルエンド方式のインタフェースは半導体装置101,121 、ドライバ103 、受信機123 及び伝送線111 を備える。半導体装置101 はドライバ103 とパッド105 とを備え、半導体装置121 は受信機123 とパッド125 とを備える。伝送線111 はパッド105 とパッド125 との間に接続される。ドライバ103 は入力されるデータS1を基準電圧Vrefと比較し、ハイ又はローレベルの信号を発生して伝送線111 に載せる。信号は伝送線111 を通じて受信機123 へ伝達される。受信機123 は伝送線111 を通じて伝送された前記信号を基準電圧Vrefと比較して元来のデータS1を再生する。
【０００４】
【発明が解決しようとする課題】
しかし、シングルエンド方式を用いるインタフェースは反響やグラウンドバウンス(Ground Bounce) 等のような同相雑音(Common Mode Noise) が発生する場合にはデータを失いやすくなる場合がある。
【０００５】
図２は従来の差動方式のインタフェースを示した図面である。図２を参照すれば、差動方式のインタフェースは半導体装置201,221 、ドライバ203,205 、受信機223 及び伝送線211,213 を備える。半導体装置201 はドライバ203,205 とパッド207,209 とを備え、半導体装置221 は受信機223 とパッド225,227 とを備える。パッド207,225 とパッド209,227 との間に伝送線211,213 が各々接続される。ドライバ203 は入力されるデータS1を増幅して伝送線211 に載せ、ドライバ205 は前記データS1の反転データS1B を増幅して伝送線213 に載せる。データS1、S1B は各々伝送線211,213 を通じて受信機223 へ入力される。受信機223 は伝送線211,213 を通じて伝送された信号S1、 S1Bを相互比較及び増幅して元来のデータS1を再生する。 差動方式を用いてデータを伝送すれば、同相雑音によるデータの損失は防止されるが、伝送線が二本なのでインタフェースの構成が複雑になる。従って、インタフェースの製作コストが高くつく。
【０００６】
本発明の目的は半導体装置間に伝送されるデータの損失を防止できるインタフェースを提供することにある。
本発明の他の目的は伝送線の数が少ないインタフェースを提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１のインタフェースは、一端に印加された第１データを他端へ伝送するダミー伝送線と、前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、第(n-2)(n=3,4,…) 信号と入力される第ｎデータとを比較して第(n-1) 信号を発生する多数個のドライバと、前記第(n-1) 信号を伝送する多数本の伝送線と、前記第(n-2) 信号と前記第(n-1) 信号とを比較して前記第ｎデータを復元する多数個の受信機とを備えることを特徴とする。
【０００８】
本発明の第２のインタフェースは、一端に印加された第１データを他端へ伝送するダミー伝送線と、前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、入力される第３データと前記第１信号とを比較して第２信号を発生する第２ドライバと、前記第２信号を伝送する第２伝送線と、前記第１信号と前記第２信号とを比較して前記第３データを復元する第２受信機とを備えることを特徴とする。
【０００９】
本発明の第３のインタフェースは、第１データに応答して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、前記第１伝送線を通じて伝送された第１信号に応答して前記第１データを復元する第１受信機と、第(n-1)(n=2,3,…) 信号と第ｎデータとを比較して第ｎ信号を発生する多数個のドライバと、前記第ｎ信号を伝送する多数本の伝送線と、前記第(n-1) 信号と前記第ｎ信号とを比較して前記第ｎデータを復元する多数個の受信機とを備えることを特徴とする。
【００１０】
以上の本発明によるインタフェースによれば、伝送線の数が少ないながらも伝送されるデータの損失が防止される。
【００１１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施の形態を詳細に説明する。
図３は本発明の望ましい実施の形態によるインタフェースを示した図面である。図３を参照すれば、本発明に係るインタフェースは半導体装置301,341,342,343 、ドライバ311,312,313 、受信機351,352,353 、伝送線331,332,333 及びダミー伝送線330 を備える。半導体装置301 はドライバ311,312,313 とパッド320,321,322,323 とを備える。半導体装置341 は受信機351 とパッド361,362 とを、半導体装置342 は受信機352 とパッド363,364 とを、半導体装置343 は受信機353 とパッド365,366 とを備える。
【００１２】
ダミー伝送線330 は半導体装置301 の内部でパッド320 を通じて印加されるデータD0を伝送する。
ドライバ311 はデータD0とデータD1とを比較して信号VD1 を生成する。信号VD1 を生成するためにドライバ311 はデータD0の電圧レベルとデータD1の電圧レベルとを比較し、データD0、D1の電圧レベルが相異なる場合ドライバ311 は信号VD1 をハイ電圧レベルとして発生させる。もし、データD0、D1の電圧レベルが同一の場合、ドライバ311 は信号VD1 をロー電圧レベルとして発生させる。したがって、例えば、データD0の電圧レベルがローであり、データD1の電圧レベルがハイなら、ドライバ311 は信号VD1 をハイ電圧レベルとして発生させ、データD0の電圧レベルがローであり、データD1の電圧レベルもローなら、ドライバ311 は信号VD1 をロー電圧レベルとして発生させる。ドライバ311 から出力された信号VD1 はパッド321 を通じて伝送線331 に載せられ、伝送線331 に載せられたデータはパッド362 へ伝達される。
【００１３】
受信機351 はパッド361,362 を通じて各々入力されるデータD0と信号 VD1とを比較して元来のデータD1を再生する。受信機351 はデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値を求めた後、その絶対値を所定電圧、例えば0.8 ボルトと比較する。この際、前記絶対値が前記所定電圧より高ければ受信機351 はデータをハイ電圧レベルとして出力し、前記絶対値が前記所定電圧より低ければ受信機351 はデータをロー電圧レベルとして出力する。
【００１４】
ここで、ドライバ311 はデータD0の電圧レベルとデータD1の電圧レベルが違う場合信号VD1 をロー電圧レベルとして発生させ、データD0の電圧レベルとデータD1の電圧レベルが同一の場合信号VD1 をハイ電圧レベルとして発生させることもできる。このような場合には受信機351 はパッド361,362 を通じて各々入力されるデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より高ければデータD1をロー電圧レベルとして出力し、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1をハイ電圧レベルとして出力する。
【００１５】
ドライバ312 は信号VD1 の電圧レベルとデータD2の電圧レベルとを比較してその結果を信号VD2 として出力し、ドライバ313 は信号VD2 の電圧レベルとデータD3の電圧レベルとを比較してその結果を信号VD3 として出力する。ドライバ312,313 の動作はドライバ311 と同一である。受信機352 は信号VD1 と信号VD2 とを比較してデータD2を再生し、受信機353 は信号VD2 と信号VD3 とを比較してデータD3を再生する。受信機352,353 の動作は受信機351 と同一である。
【００１６】
図３では説明の便宜上ドライバと受信機とを各々三個ずつ示したが、用途に応じて四個以上を使用でき、四個以上のドライバと受信機が使用される場合のドライバと受信機及び伝送線の接続方法及び動作は前記ドライバ312,313 、受信機352,353 及び伝送線332,333 と同一である。
又、図３ではダミー伝送線330 が使用されているが、用途に応じてダミー伝送線330 を使用しないこともできる。この際はドライバ311 はデータD1のみ入力して信号VD1 をデータD1と同一の電圧レベル又は異なる電圧レベルとして発生させ、受信機351 は信号VD1 のみを入力して信号VD1 の電圧レベルに応じてデータD1を再生する。
【００１７】
図４は前記図３に示されたドライバ311 の回路図である。図４を参照すれば、ドライバ311 は第１乃至第３論理回路411,421,431 を備える。
第１論理回路411 はデータD0とデータD1とを入力し、これを否定論理積するナンドゲートである。
第２論理回路421 はデータD0とデータD1とを入力してこれを論理和する。即ち、第２論理回路421 はデータD0、D1のうちいずれか一つでも論理ハイなら論理ハイを出力し、データD0、D1が全て論理ローなら論理ローを出力する。第２論理回路421 はノアゲート423 とインバータ425 とを備える。
【００１８】
第３論理回路431 は第１論理回路411 の出力と第２論理回路421 の出力とを論理積して信号VD1 を発生させる。即ち、第３論理回路431 は第１論理回路411 の出力と第２論理回路421 の出力のうちいずれか一つでも論理ローなら信号VD1 を論理ローとして発生させ、第１論理回路411 の出力と第２論理回路421 の出力が全て論理ハイなら信号VD1 を論理ハイとして発生させる。第３論理回路431 はナンドゲート433 とインバータ435 とを備える。
【００１９】
図５は前記図３に示された受信機351 の回路図である。図５を参照すれば、受信機351 は抵抗521 〜529 、NMOSトランジスタ511,512 及びインバータ541 を備える。受信機351 は抵抗521,523,525,527 を通じてデータD0と信号VD1 とを入力し、インバータ541 を通じてデータD1を出力する。
【００２０】
NMOSトランジスタ511 のゲートには抵抗521 を通じてデータD0が入力され、NMOSトランジスタ512 のゲートには信号VD1 が抵抗525 を通じて入力される。従って、NMOSトランジスタ511 はデータD0の電圧レベルがハイならターンオンされ、データD0の電圧レベルがローならターンオフされる。又、NMOSトランジスタ512 は信号VD1 の電圧レベルがハイならターンオンされ、信号VD1 の電圧レベルがローならターンオフされる。
【００２１】
データD1はデータD0の電圧レベルと信号VD1 の電圧レベルに応じて決定される。データD0と信号VD1 の電圧レベルは次の四つの場合に大別される。
一番目に、データD0と信号VD1 の電圧レベルが全てローの場合、NMOSトランジスタ511,512 は全てターンオフされる。ソースると、ノ−ドN1の電圧レベルは電源電圧VCC によりハイになり、これはインバータ541 により反転されるのでデータD1はロー電圧レベルになる。
二番目に、データD0はロー電圧レベルであり、信号VD1 はハイ電圧レベルの場合、NMOSトランジスタ511 はターンオフされ、NMOSトランジスタ512 はタ−オンされる。そうすると、ノ−ドN1は抵抗527,528 の接合部に電気的に接続される。従ってノ−ドN1の電圧レベルはローになり、これはインバータ541 により反転されてデータD1はハイ電圧レベルになる。
三番目に、データD0はハイ電圧レベルであり、信号VD1 はロー電圧レベルの場合、NMOSトランジスタ511 はターンオンされ、NMOSトランジスタ512 はターンオフされる。そうすると、ノ−ドN1は抵抗523,524 の接合部と電気的に接続される。従って、ノ−ドN1の電圧レベルはローになり、これはインバータ541 により反転されてデータD1はハイ電圧レベルになる。
四番目に、データD0と信号VD1 の電圧レベルが全てハイの場合、NMOSトランジスタ511,512 は全てターンオンされる。この際、NMOSトランジスタ511,512 のソースは各々ハイ電圧レベルの信号VD1 及びデータD0により高い電圧に保たれるのでNMOSトランジスタ511,512 が全てターンオンされてもノ−ドN1の電圧はハイ電圧レベルに保たれる。ノ−ドN1の電圧はインバータ541 により反転されるのでデータD1はロー電圧レベルになる。
以上の四つの場合を下記の表１に示した。
【表１】
【００２２】
そして、図５に示されたように受信機351 を構成することによりドライバ311 と受信機351 との間に接続された伝送線331 が一本だけにもかかわらず信号を比較して差動方式と同一の効果を得られる。即ち、同相雑音が発生してもデータ損失が防止される。又、伝送線が一本なのでインタフェースの構造が簡単になる。
【００２３】
なお、図５に示された受信機351 ではデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が所定電圧より高ければデータD1の電圧レベルはハイになり、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1は論理ローになるが、インバータ541 を使用しない場合には逆にデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より高ければデータD1の電圧レベルはローになり、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1の電圧レベルはハイになる。このように、図３に示された受信機352,353 から出力されるデータD2、D3の電圧レベルはドライバ312,313 の特性に応じて異なる場合もある。
【００２４】
以上、本発明の望ましい実施の形態が開示された。ここで特定した用語が使用されたが、これはただ本発明を説明するための目的で使用されたのであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。ゆえに、本技術分野の通常の知識を持つ者ならこれより多様な変形及び均等な他の実施の形態が容易に考えられる。従って、本発明の真正な技術的保護範囲は特許請求の範囲の技術的思想により決められるべきである。
【００２５】
【発明の効果】
以上詳細に説明したように本発明のインタフェースによれば、ドライバと受信機との間には伝送線が各々一本ずつのみ接続されるのでインタフェースの構成が簡単になり、インタフェース製作コストが下がる。又、差動方式と同様に受信機は各々入力される信号を各々隣接した伝送線を通じて伝送される信号と比較して元来のデータを復元することによりデータ損失が防止される。
【図面の簡単な説明】
【図１】従来のシングルエンド方式のインタフェースを示す回路図。
【図２】従来の差動方式のインタフェースを示す回路図。
【図３】本発明の望ましい実施の形態によるインタフェースを示すブロック図。
【図４】図３に示されたドライバの回路図。
【図５】図３に示された受信機の回路図。
【符号の説明】
301,341,342,343 半導体装置
311,312,313 ドライバ
331,332,333 伝送線
351,352,353 受信機
330 ダミー伝送線
D0、D1、D2、D3 データ
VD1 、VD2 、VD3 信号
【発明の属する技術分野】
本発明はインタフェースに係り、特に半導体装置間データを伝送するインタフェースに関する。
【０００２】
【従来の技術】
ある半導体装置から他の半導体装置へデータを伝送する際に、早く正確にデータを伝送し、伝送される途中でデータに雑音が混入することを防止するための種々の方法が開発されている。現在データを伝送する方法を伝送線の構成観点から比較してみる時、シングルエンド方式と差動方式とに大別できる。
【０００３】
図１は従来のシングルエンド方式のインタフェースを示した図面である。図１を参照すれば、従来のシングルエンド方式のインタフェースは半導体装置101,121 、ドライバ103 、受信機123 及び伝送線111 を備える。半導体装置101 はドライバ103 とパッド105 とを備え、半導体装置121 は受信機123 とパッド125 とを備える。伝送線111 はパッド105 とパッド125 との間に接続される。ドライバ103 は入力されるデータS1を基準電圧Vrefと比較し、ハイ又はローレベルの信号を発生して伝送線111 に載せる。信号は伝送線111 を通じて受信機123 へ伝達される。受信機123 は伝送線111 を通じて伝送された前記信号を基準電圧Vrefと比較して元来のデータS1を再生する。
【０００４】
【発明が解決しようとする課題】
しかし、シングルエンド方式を用いるインタフェースは反響やグラウンドバウンス(Ground Bounce) 等のような同相雑音(Common Mode Noise) が発生する場合にはデータを失いやすくなる場合がある。
【０００５】
図２は従来の差動方式のインタフェースを示した図面である。図２を参照すれば、差動方式のインタフェースは半導体装置201,221 、ドライバ203,205 、受信機223 及び伝送線211,213 を備える。半導体装置201 はドライバ203,205 とパッド207,209 とを備え、半導体装置221 は受信機223 とパッド225,227 とを備える。パッド207,225 とパッド209,227 との間に伝送線211,213 が各々接続される。ドライバ203 は入力されるデータS1を増幅して伝送線211 に載せ、ドライバ205 は前記データS1の反転データS1B を増幅して伝送線213 に載せる。データS1、S1B は各々伝送線211,213 を通じて受信機223 へ入力される。受信機223 は伝送線211,213 を通じて伝送された信号S1、 S1Bを相互比較及び増幅して元来のデータS1を再生する。 差動方式を用いてデータを伝送すれば、同相雑音によるデータの損失は防止されるが、伝送線が二本なのでインタフェースの構成が複雑になる。従って、インタフェースの製作コストが高くつく。
【０００６】
本発明の目的は半導体装置間に伝送されるデータの損失を防止できるインタフェースを提供することにある。
本発明の他の目的は伝送線の数が少ないインタフェースを提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１のインタフェースは、一端に印加された第１データを他端へ伝送するダミー伝送線と、前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、第(n-2)(n=3,4,…) 信号と入力される第ｎデータとを比較して第(n-1) 信号を発生する多数個のドライバと、前記第(n-1) 信号を伝送する多数本の伝送線と、前記第(n-2) 信号と前記第(n-1) 信号とを比較して前記第ｎデータを復元する多数個の受信機とを備えることを特徴とする。
【０００８】
本発明の第２のインタフェースは、一端に印加された第１データを他端へ伝送するダミー伝送線と、前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、入力される第３データと前記第１信号とを比較して第２信号を発生する第２ドライバと、前記第２信号を伝送する第２伝送線と、前記第１信号と前記第２信号とを比較して前記第３データを復元する第２受信機とを備えることを特徴とする。
【０００９】
本発明の第３のインタフェースは、第１データに応答して第１信号を発生する第１ドライバと、前記第１信号を伝送する第１伝送線と、前記第１伝送線を通じて伝送された第１信号に応答して前記第１データを復元する第１受信機と、第(n-1)(n=2,3,…) 信号と第ｎデータとを比較して第ｎ信号を発生する多数個のドライバと、前記第ｎ信号を伝送する多数本の伝送線と、前記第(n-1) 信号と前記第ｎ信号とを比較して前記第ｎデータを復元する多数個の受信機とを備えることを特徴とする。
【００１０】
以上の本発明によるインタフェースによれば、伝送線の数が少ないながらも伝送されるデータの損失が防止される。
【００１１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施の形態を詳細に説明する。
図３は本発明の望ましい実施の形態によるインタフェースを示した図面である。図３を参照すれば、本発明に係るインタフェースは半導体装置301,341,342,343 、ドライバ311,312,313 、受信機351,352,353 、伝送線331,332,333 及びダミー伝送線330 を備える。半導体装置301 はドライバ311,312,313 とパッド320,321,322,323 とを備える。半導体装置341 は受信機351 とパッド361,362 とを、半導体装置342 は受信機352 とパッド363,364 とを、半導体装置343 は受信機353 とパッド365,366 とを備える。
【００１２】
ダミー伝送線330 は半導体装置301 の内部でパッド320 を通じて印加されるデータD0を伝送する。
ドライバ311 はデータD0とデータD1とを比較して信号VD1 を生成する。信号VD1 を生成するためにドライバ311 はデータD0の電圧レベルとデータD1の電圧レベルとを比較し、データD0、D1の電圧レベルが相異なる場合ドライバ311 は信号VD1 をハイ電圧レベルとして発生させる。もし、データD0、D1の電圧レベルが同一の場合、ドライバ311 は信号VD1 をロー電圧レベルとして発生させる。したがって、例えば、データD0の電圧レベルがローであり、データD1の電圧レベルがハイなら、ドライバ311 は信号VD1 をハイ電圧レベルとして発生させ、データD0の電圧レベルがローであり、データD1の電圧レベルもローなら、ドライバ311 は信号VD1 をロー電圧レベルとして発生させる。ドライバ311 から出力された信号VD1 はパッド321 を通じて伝送線331 に載せられ、伝送線331 に載せられたデータはパッド362 へ伝達される。
【００１３】
受信機351 はパッド361,362 を通じて各々入力されるデータD0と信号 VD1とを比較して元来のデータD1を再生する。受信機351 はデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値を求めた後、その絶対値を所定電圧、例えば0.8 ボルトと比較する。この際、前記絶対値が前記所定電圧より高ければ受信機351 はデータをハイ電圧レベルとして出力し、前記絶対値が前記所定電圧より低ければ受信機351 はデータをロー電圧レベルとして出力する。
【００１４】
ここで、ドライバ311 はデータD0の電圧レベルとデータD1の電圧レベルが違う場合信号VD1 をロー電圧レベルとして発生させ、データD0の電圧レベルとデータD1の電圧レベルが同一の場合信号VD1 をハイ電圧レベルとして発生させることもできる。このような場合には受信機351 はパッド361,362 を通じて各々入力されるデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より高ければデータD1をロー電圧レベルとして出力し、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1をハイ電圧レベルとして出力する。
【００１５】
ドライバ312 は信号VD1 の電圧レベルとデータD2の電圧レベルとを比較してその結果を信号VD2 として出力し、ドライバ313 は信号VD2 の電圧レベルとデータD3の電圧レベルとを比較してその結果を信号VD3 として出力する。ドライバ312,313 の動作はドライバ311 と同一である。受信機352 は信号VD1 と信号VD2 とを比較してデータD2を再生し、受信機353 は信号VD2 と信号VD3 とを比較してデータD3を再生する。受信機352,353 の動作は受信機351 と同一である。
【００１６】
図３では説明の便宜上ドライバと受信機とを各々三個ずつ示したが、用途に応じて四個以上を使用でき、四個以上のドライバと受信機が使用される場合のドライバと受信機及び伝送線の接続方法及び動作は前記ドライバ312,313 、受信機352,353 及び伝送線332,333 と同一である。
又、図３ではダミー伝送線330 が使用されているが、用途に応じてダミー伝送線330 を使用しないこともできる。この際はドライバ311 はデータD1のみ入力して信号VD1 をデータD1と同一の電圧レベル又は異なる電圧レベルとして発生させ、受信機351 は信号VD1 のみを入力して信号VD1 の電圧レベルに応じてデータD1を再生する。
【００１７】
図４は前記図３に示されたドライバ311 の回路図である。図４を参照すれば、ドライバ311 は第１乃至第３論理回路411,421,431 を備える。
第１論理回路411 はデータD0とデータD1とを入力し、これを否定論理積するナンドゲートである。
第２論理回路421 はデータD0とデータD1とを入力してこれを論理和する。即ち、第２論理回路421 はデータD0、D1のうちいずれか一つでも論理ハイなら論理ハイを出力し、データD0、D1が全て論理ローなら論理ローを出力する。第２論理回路421 はノアゲート423 とインバータ425 とを備える。
【００１８】
第３論理回路431 は第１論理回路411 の出力と第２論理回路421 の出力とを論理積して信号VD1 を発生させる。即ち、第３論理回路431 は第１論理回路411 の出力と第２論理回路421 の出力のうちいずれか一つでも論理ローなら信号VD1 を論理ローとして発生させ、第１論理回路411 の出力と第２論理回路421 の出力が全て論理ハイなら信号VD1 を論理ハイとして発生させる。第３論理回路431 はナンドゲート433 とインバータ435 とを備える。
【００１９】
図５は前記図３に示された受信機351 の回路図である。図５を参照すれば、受信機351 は抵抗521 〜529 、NMOSトランジスタ511,512 及びインバータ541 を備える。受信機351 は抵抗521,523,525,527 を通じてデータD0と信号VD1 とを入力し、インバータ541 を通じてデータD1を出力する。
【００２０】
NMOSトランジスタ511 のゲートには抵抗521 を通じてデータD0が入力され、NMOSトランジスタ512 のゲートには信号VD1 が抵抗525 を通じて入力される。従って、NMOSトランジスタ511 はデータD0の電圧レベルがハイならターンオンされ、データD0の電圧レベルがローならターンオフされる。又、NMOSトランジスタ512 は信号VD1 の電圧レベルがハイならターンオンされ、信号VD1 の電圧レベルがローならターンオフされる。
【００２１】
データD1はデータD0の電圧レベルと信号VD1 の電圧レベルに応じて決定される。データD0と信号VD1 の電圧レベルは次の四つの場合に大別される。
一番目に、データD0と信号VD1 の電圧レベルが全てローの場合、NMOSトランジスタ511,512 は全てターンオフされる。ソースると、ノ−ドN1の電圧レベルは電源電圧VCC によりハイになり、これはインバータ541 により反転されるのでデータD1はロー電圧レベルになる。
二番目に、データD0はロー電圧レベルであり、信号VD1 はハイ電圧レベルの場合、NMOSトランジスタ511 はターンオフされ、NMOSトランジスタ512 はタ−オンされる。そうすると、ノ−ドN1は抵抗527,528 の接合部に電気的に接続される。従ってノ−ドN1の電圧レベルはローになり、これはインバータ541 により反転されてデータD1はハイ電圧レベルになる。
三番目に、データD0はハイ電圧レベルであり、信号VD1 はロー電圧レベルの場合、NMOSトランジスタ511 はターンオンされ、NMOSトランジスタ512 はターンオフされる。そうすると、ノ−ドN1は抵抗523,524 の接合部と電気的に接続される。従って、ノ−ドN1の電圧レベルはローになり、これはインバータ541 により反転されてデータD1はハイ電圧レベルになる。
四番目に、データD0と信号VD1 の電圧レベルが全てハイの場合、NMOSトランジスタ511,512 は全てターンオンされる。この際、NMOSトランジスタ511,512 のソースは各々ハイ電圧レベルの信号VD1 及びデータD0により高い電圧に保たれるのでNMOSトランジスタ511,512 が全てターンオンされてもノ−ドN1の電圧はハイ電圧レベルに保たれる。ノ−ドN1の電圧はインバータ541 により反転されるのでデータD1はロー電圧レベルになる。
以上の四つの場合を下記の表１に示した。
【表１】
そして、図５に示されたように受信機351 を構成することによりドライバ311 と受信機351 との間に接続された伝送線331 が一本だけにもかかわらず信号を比較して差動方式と同一の効果を得られる。即ち、同相雑音が発生してもデータ損失が防止される。又、伝送線が一本なのでインタフェースの構造が簡単になる。
【００２３】
なお、図５に示された受信機351 ではデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が所定電圧より高ければデータD1の電圧レベルはハイになり、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1は論理ローになるが、インバータ541 を使用しない場合には逆にデータD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より高ければデータD1の電圧レベルはローになり、データD0の電圧レベルと信号VD1 の電圧レベルとの差の絶対値が前記所定電圧より低ければデータD1の電圧レベルはハイになる。このように、図３に示された受信機352,353 から出力されるデータD2、D3の電圧レベルはドライバ312,313 の特性に応じて異なる場合もある。
【００２４】
以上、本発明の望ましい実施の形態が開示された。ここで特定した用語が使用されたが、これはただ本発明を説明するための目的で使用されたのであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。ゆえに、本技術分野の通常の知識を持つ者ならこれより多様な変形及び均等な他の実施の形態が容易に考えられる。従って、本発明の真正な技術的保護範囲は特許請求の範囲の技術的思想により決められるべきである。
【００２５】
【発明の効果】
以上詳細に説明したように本発明のインタフェースによれば、ドライバと受信機との間には伝送線が各々一本ずつのみ接続されるのでインタフェースの構成が簡単になり、インタフェース製作コストが下がる。又、差動方式と同様に受信機は各々入力される信号を各々隣接した伝送線を通じて伝送される信号と比較して元来のデータを復元することによりデータ損失が防止される。
【図面の簡単な説明】
【図１】従来のシングルエンド方式のインタフェースを示す回路図。
【図２】従来の差動方式のインタフェースを示す回路図。
【図３】本発明の望ましい実施の形態によるインタフェースを示すブロック図。
【図４】図３に示されたドライバの回路図。
【図５】図３に示された受信機の回路図。
【符号の説明】
301,341,342,343 半導体装置
311,312,313 ドライバ
331,332,333 伝送線
351,352,353 受信機
330 ダミー伝送線
D0、D1、D2、D3 データ
VD1 、VD2 、VD3 信号
Claims (13)
- 一端に印加された第１データを他端へ伝送するダミー伝送線と、
前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、
前記第１信号を伝送する第１伝送線と、
この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、
第(n-2)(n=3,4,…) 信号と入力される第ｎデータとを比較して第(n-1) 信号を発生する多数個のドライバと、
前記第(n-1) 信号を伝送する多数本の伝送線と、
前記第(n-2) 信号と前記第(n-1) 信号とを比較して前記第ｎデータを復元する多数個の受信機と
を備えることを特徴とするインタフェース。 - 前記第１ドライバは前記第１データの電圧レベルと前記第２データの電圧レベルが同一なら前記第１信号を第１電圧レベルとして出力し、前記第１データの電圧レベルと前記第２データの電圧レベルが相異なると前記第１信号を第２電圧レベルとして出力することを特徴とする請求項１に記載のインタフェース。
- 前記第１電圧レベルは論理ローであり、第２電圧レベルは論理ハイであることを特徴とする請求項２に記載のインタフェース。
- 前記多数個のドライバは各々、前記第(n-2) 信号の電圧レベルと前記第ｎデータの電圧レベルが同一なら前記第(n-1) 信号を第１電圧レベルとして出力し、前記第(n-2) 信号の電圧レベルと前記第ｎデータの電圧レベルが相異なると前記第(n-1) 信号を第２電圧レベルとして出力することを特徴とする請求項１に記載のインタフェース。
- 前記第１電圧レベルは論理ローであり、第２電圧レベルは論理ハイであることを特徴とする請求項４に記載のインタフェース。
- 前記第１ドライバは、
前記第１データと前記第２データとを否定論理積する第１論理回路と、
前記第１データと前記第２データとを論理和する第２論理回路と、
前記第１論理回路の出力と前記第２論理回路の出力とを論理積する第３論理回路と
を備えることを特徴とする請求項１に記載のインタフェース。 - 前記多数個のドライバは各々、
前記第(n-2) 信号と前記第ｎデータとを入力する否定論理積回路と、
前記第(n-2) 信号と前記第ｎデータとを入力する論理和回路と、
前記否定論理積回路の出力と前記論理和回路の出力とを入力する論理積回路とを備えることを特徴とする請求項１に記載のインタフェース。 - 前記第１受信機は、
前記ダミー伝送線を通じて伝送された第１データの電圧と前記第１伝送線を通じて伝送された第１信号の電圧との差の絶対値が所定電圧を有する基準電圧より高ければ前記第２データを第１電圧レベルとして出力し、前記絶対値が前記基準電圧より低ければ前記第２データを第２電圧レベルとして出力することを特徴とする請求項１に記載のインタフェース。 - 前記第１電圧レベルは論理ハイであり、第２電圧レベルは論理ローであることを特徴とする請求項８に記載のインタフェース。
- 前記多数個の受信機は各々、前記第(n-2) 伝送線を通じて伝送された第(n-2) 信号の電圧と前記第(n-1) 伝送線を通じて伝送された第(n-1) 信号の電圧との差の絶対値が所定電圧を有する基準電圧より高ければ前記第ｎデータを第１電圧レベルとして出力し、前記絶対値が前記基準電圧より低ければ前記第ｎデータを第２電圧レベルとして出力することを特徴とする請求項１に記載のインタフェース。
- 前記第１電圧レベルは論理ハイであり、第２電圧レベルは論理ローであることを特徴とする請求項10に記載のインタフェース。
- 一端に印加された第１データを他端へ伝送するダミー伝送線と、
前記第１データと入力される第２データとを比較して第１信号を発生する第１ドライバと、
前記第１信号を伝送する第１伝送線と、
この第１伝送線を通じて伝送された第１信号と前記ダミー伝送線を通じて伝送された第１データとを比較して前記第２データを復元する第１受信機と、
入力される第３データと前記第１信号とを比較して第２信号を発生する第２ドライバと、
前記第２信号を伝送する第２伝送線と、
前記第１信号と前記第２信号とを比較して前記第３データを復元する第２受信機と
を備えることを特徴とするインタフェース。 - 第１データに応答して第１信号を発生する第１ドライバと、
前記第１信号を伝送する第１伝送線と、
前記第１伝送線を通じて伝送された第１信号に応答して前記第１データを復元する第１受信機と、
第(n-1)(n=2,3,…) 信号と第ｎデータとを比較して第ｎ信号を発生する多数個のドライバと、
前記第ｎ信号を伝送する多数本の伝送線と、
前記第(n-1) 信号と前記第ｎ信号とを比較して前記第ｎデータを復元する多数個の受信機と
を備えることを特徴とするインタフェース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045734A KR100297721B1 (ko) | 1998-10-29 | 1998-10-29 | 반도체 장치간 신호 송수신을 위한 송신회로 및 수신회로 |
| KR1998P-45734 | 1998-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000163172A JP2000163172A (ja) | 2000-06-16 |
| JP4359364B2 true JP4359364B2 (ja) | 2009-11-04 |
Family
ID=19556071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23085699A Expired - Fee Related JP4359364B2 (ja) | 1998-10-29 | 1999-08-17 | インタフェース |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6714595B1 (ja) |
| JP (1) | JP4359364B2 (ja) |
| KR (1) | KR100297721B1 (ja) |
| TW (1) | TW594778B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4517502B2 (ja) * | 2000-12-12 | 2010-08-04 | ソニー株式会社 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
| US7557790B2 (en) | 2003-03-12 | 2009-07-07 | Samsung Electronics Co., Ltd. | Bus interface technology |
| US20060050820A1 (en) * | 2003-06-02 | 2006-03-09 | Hirotsugu Kawada | Data transmission device and data transmission method |
| US20060002482A1 (en) * | 2004-06-30 | 2006-01-05 | Clinton Walker | Signal drive de-emphasis for memory bus |
| KR100744141B1 (ko) * | 2006-07-21 | 2007-08-01 | 삼성전자주식회사 | 싱글 엔디드 신호 라인의 가상 차동 상호 연결 회로 및가상 차동 신호 방식 |
| JP5669338B2 (ja) | 2007-04-26 | 2015-02-12 | 株式会社日立製作所 | 半導体装置 |
| US11569808B2 (en) * | 2020-11-02 | 2023-01-31 | Texas Instruments Incorporated | Wide high voltage swing input comparator stage with matching overdrive |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755738A (en) * | 1972-05-01 | 1973-08-28 | Bell Telephone Labor Inc | Passband equalizer for phase-modulated data signals |
| US3906347A (en) * | 1973-10-11 | 1975-09-16 | Hycom Inc | Transversal equalizer for use in double sideband quadrature amplitude modulated system |
| EP0453600B1 (de) * | 1990-04-25 | 1997-02-26 | Deutsche ITT Industries GmbH | Paralleladdierwerk |
| JPH0993118A (ja) * | 1995-09-22 | 1997-04-04 | Kawasaki Steel Corp | パストランジスタ論理回路 |
-
1998
- 1998-10-29 KR KR1019980045734A patent/KR100297721B1/ko not_active IP Right Cessation
-
1999
- 1999-02-24 TW TW088102733A patent/TW594778B/zh not_active IP Right Cessation
- 1999-08-17 JP JP23085699A patent/JP4359364B2/ja not_active Expired - Fee Related
- 1999-10-26 US US09/426,609 patent/US6714595B1/en not_active Expired - Fee Related
-
2004
- 2004-03-05 US US10/794,680 patent/US7049849B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100297721B1 (ko) | 2001-08-07 |
| US7049849B2 (en) | 2006-05-23 |
| KR20000027735A (ko) | 2000-05-15 |
| TW594778B (en) | 2004-06-21 |
| US20040170131A1 (en) | 2004-09-02 |
| JP2000163172A (ja) | 2000-06-16 |
| US6714595B1 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541535A (en) | CMOS simultaneous transmission bidirectional driver/receiver | |
| US7088166B1 (en) | LVDS input circuit with extended common mode range | |
| US7034567B2 (en) | Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch | |
| US20060132179A1 (en) | Low voltage differential signaling drivers including branches with series resistors | |
| EP0812068A2 (en) | High speed differential output driver with common reference | |
| US4994690A (en) | Split level bus | |
| US5990701A (en) | Method of broadly distributing termination for buses using switched terminators | |
| JP4359364B2 (ja) | インタフェース | |
| US7005891B2 (en) | Data transmission circuit for universal serial bus system | |
| US20040036512A1 (en) | Variable drive current driver circuit | |
| US6580292B2 (en) | Universal PECL/LVDS output structure | |
| US5982191A (en) | Broadly distributed termination for buses using switched terminator logic | |
| JPH11186896A (ja) | 半導体装置 | |
| JP4439124B2 (ja) | データ依存駆動強度制御ロジックを備えたバス・ドライバ | |
| US5793222A (en) | Input circuit | |
| JP3159247B2 (ja) | 入力回路 | |
| JPS6152047A (ja) | データバスシステム | |
| JPH03278744A (ja) | Ｒｓ２３２ｃラインレシーバｉｃ | |
| US7616039B2 (en) | Memory reset apparatus | |
| US7403042B2 (en) | Flip-flop, integrated circuit, and flip-flop resetting method | |
| US6111450A (en) | Operating voltage adapting buffer | |
| US7301375B2 (en) | Off-chip driver circuit and data output circuit using the same | |
| JPS5931266B2 (ja) | ２レベル信号駆動回路網 | |
| US7064581B2 (en) | Bus interface and method for coupling a bus device to a bus | |
| JPH0583113A (ja) | 半導体集積回路装置とマイクロプロセツサ及びマイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |