JPH09326193A - Ｉｃメモリカード - Google Patents

Ｉｃメモリカード

Info

Publication number
JPH09326193A
JPH09326193A JP8141836A JP14183696A JPH09326193A JP H09326193 A JPH09326193 A JP H09326193A JP 8141836 A JP8141836 A JP 8141836A JP 14183696 A JP14183696 A JP 14183696A JP H09326193 A JPH09326193 A JP H09326193A
Authority
JP
Japan
Prior art keywords
circuit
card
data
signal
special operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8141836A
Other languages
English (en)
Inventor
Tsuneharu Kasai
恒春 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP8141836A priority Critical patent/JPH09326193A/ja
Priority to EP97924314A priority patent/EP0940767A4/en
Priority to US09/194,584 priority patent/US6272570B1/en
Priority to PCT/JP1997/001897 priority patent/WO1997046967A1/ja
Publication of JPH09326193A publication Critical patent/JPH09326193A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/346—Cards serving only as information carrier of service
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features

Abstract

(57)【要約】 【課題】保存用データ以外の特殊なデータを受け渡すこ
とにより、複数或は拡張された機能を持つＩＣメモリカ
ードを提供すること。 【解決手段】アトリビュートメモリの奇数アドレス領域
への制御信号を出力する奇数アトリビュート制御回路
と、アトリビュートメモリの奇数アドレス領域に保存用
データ以外のデータ受け渡しが可能なデータ格納回路
と、データ格納回路にアクセスする信号を選択する信号
選択回路と、データ格納回路内のデータに従って動作す
る特殊動作回路をＩＣメモリカードに備えることにより
構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＰＣＭＣＩＡメモリ
カード仕様に準拠したインターフェースにより外部シス
テムとデータの送受信を行うＩＣメモリカードに関し、
特にＩＣメモリカードにデータ保存以外の機能を持たせ
る、或はＩＣメモリカードの機能を拡張する手段に関す
る。
【０００２】
【従来の技術】従来のＰＣＭＣＩＡメモリカード仕様で
動作するＩＣメモリカードは図７に示すようにコモンメ
モリ回路７６へのアクセスと、ＩＣメモリカードの属性
が格納されているアトリビュートメモリ領域７３の偶数
アドレスに配置されたカード属性メモリ回路７４へのア
クセスのみ有効とされており、ＩＣメモリカードは有効
とされるデータの受け渡しを使って動作していた。外部
システム７８はコネクタ７１とインターフェース回路７
２及び偶数アトリビュート制御回路７７を通してコモン
メモリ回路７６とカード属性メモリ回路７４にアクセス
するが、奇数アトリビュート領域７５へのアクセスは無
効とされているためにこの領域にアクセス可能な機能を
設けていなかった。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような方法では、ＩＣメモリカードに保存用データ以外
の特殊なデータ、或は命令を送りデータ保存以外の機能
を実現しようとする場合、仕様に従ったデータ受け渡し
のみが禍根であるため、保存用データと特殊なデータと
を区別することができず、特殊なデータの受け渡しを本
来の機能に影響を与えることなく実現することは困難で
ある等の問題があった。
【０００４】この問題を解決するため、本発明の目的
は、保存用データ以外の特殊なデータを受け渡すことに
より、データ保存以外の機能も実現できるＩＣメモリカ
ードを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、アトリビュートメモリ領域の奇数アドレ
ス領域への制御信号を出力する奇数アトリビュート制御
回路と、アトリビュートメモリ領域の奇数アドレス領域
に保存用データ以外のデータ受け渡しが可能なデータ格
納回路と、データ格納回路内のデータに従って動作する
特殊動作回路をＩＣメモリカードに備えることにより構
成される。
【０００６】データ格納回路を備えたことにより、外部
システムからＰＣＭＣＩＡ規格に準拠しない指示を送る
ことができ、ＩＣメモリカードはその指示に従いデータ
保存以外の機能動作、拡張機能動作をすることができ
る。
【０００７】
【発明の実施の形態】外部システムと接続するためのコ
ネクタと、該コネクタを通したカードアドレスバスとカ
ードデータバスとカード制御信号を用いて前記外部シス
テムと送受信を行うインターフェース回路と、該インタ
フェース回路を通して信号の送受信を行い前記外部シス
テムが保存用データを格納するためのコモンメモリ回路
と、前記外部システムがＩＣメモリカードの種類を知る
ためにアクセスするアトリビュートメモリ領域と、該ア
トリビュートメモリ領域の偶数アドレスに配置されカー
ドの属性情報が格納されたカード属性メモリ回路と、該
カード属性メモリ回路と信号の送受信を行うための偶数
制御信号を生成する偶数アトリビュート制御回路とを備
えたＩＣメモリカードに、前記コモンメモリ回路とは異
なる動作を行う特殊動作回路と前記アトリビュートメモ
リ領域内の奇数アドレスに配置され前記特殊動作回路に
渡すデータ或は前記特殊動作回路から渡されるデータ格
納を、前記外部システムがＩＣメモリカードの機能を損
なうことなしに実現するデータ格納回路と、前記カード
制御信号から前記データ格納回路を制御する奇数制御信
号を生成する機能を備えた奇数アトリビュート制御回路
と、前記奇数制御信号を用いて前記外部システムから出
力されるカード制御信号と前記インタフェース回路を通
して入出力される前記データ格納回路にアクセスするた
めのコモンアドレスバスとコモンデータバスを選択する
機能と、特殊動作選択信号を用いて前記特殊動作回路か
ら出力される特殊動作制御信号と前記特殊動作回路から
生成される前記データ格納回路にアクセスするための特
殊動作アドレスバスと特殊動作データバスを選択する機
能を持つ信号選択回路とを備えたことを特徴とするＩＣ
メモリカードである。
【０００８】
【実施例】以下、本発明による実施例を図面をもとに説
明する。図１は本発明によるＩＣメモリカードの構成
図、図２は本実施例で構成されるＩＣメモリカードの動
作を表すタイミングチャートである。コネクタ１１に接
続されている外部システム１１０はコネクタ１１を通し
てＣＥ１，ＣＥ２、ＲＥＧ、リードストローブ信号（以
下、カードＯＥという）、ライトストローブ信号（以
下、カードＷＥという）等のカード制御信号を用いて本
ＩＣメモリカードに対しアクセスを行う。ここで、ＣＥ
１，ＣＥ２はＬＯＷレベル時、外部システム１１０が本
ＩＣメモリカードをアクセスしていることを表す信号で
あり、ＲＥＧ信号はＨＩＧＨレベルの時に本ＩＣメモリ
カードのコモンメモリ回路１６を、ＬＯＷレベル時にア
トリビュートメモリ領域１３をアクセスしていることを
表す信号である。
【０００９】外部システム１１０がコモンメモリ回路１
６をアクセスする場合、インターフェース回路１２は図
２の波形１に示されるようにカード制御信号からコモン
メモリ回路リードストローブ信号（以下、コモンＯＥと
いう）、コモンメモリ回路ライトストローブ信号（以
下、コモンＷＥという）といった、コモンメモリ回路１
６を動作させるために必要なコモン制御信号を生成す
る。また、外部システム１１０より出力されるカードア
ドレスバス、カードデータバスからコモンメモリ回路１
６で使われるアドレス信号（以下、コモンアドレスバス
という）、データ信号（以下、コモンデータバスとい
う）を生成する働きもある。波形１の領域Ｂ及びＣに示
されるように、ＣＥ１またはＣＥ２がＬＯＷレベルで、
ＲＥＧがＨＩＧＨレベルの時にカードＯＥ、カードＷＥ
信号のＬＯＷレベルがコモンＯＥ、コモンＷＥ信号に出
力される。
【００１０】領域Ａに示されるようにＣＥ１、ＣＥ２両
信号がＨＩＧＨレベル、或はＲＥＧがＬＯＷレベルに時
はコモンＯＥ、コモンＷＥはＨＩＧＨレベルに固定され
る。コモンメモリ回路１６はコモン制御信号に従って動
作し、必要な場合は、コネクタ１１を通して外部システ
ム１１０にデータを出力する。例えば領域Ｂにおいて、
コモンメモリ回路１６はコモンＯＥがＬＯＷレベルの時
に外部システム１１０から出力されているカードアドレ
スバスにより指定されるアドレス内のデータをコモンデ
ータバスに出力する。また、領域Ｃにおいては、コモン
ＷＥの立ち上がり時に外部システム１１０からのカード
アドレスバスにより指定されるコモンメモリ回路１６内
のアドレスにデータを書き込む。
【００１１】アトリビュートメモリ領域１３に対するア
クセスは波形２で示される。偶数アトリビュート制御回
路１１１及び奇数アトリビュート制御回路１８はカード
制御信号からアトリビュートメモリ領域１３をアクセス
するために必要な信号である偶数制御信号と奇数制御信
号を生成する。領域Ｅに示すように、ＣＥ１或はＣＥ２
及びＲＥＧがＬＯＷレベルでカードアドレスバスの最下
位ビット（以下、カードＡ０という）がＬＯＷレベルの
時、アトリビュートメモリ領域１３の偶数アドレス領域
がアクセスされ、カード属性メモリ回路１４への偶数制
御信号がＬＯＷレベルとなりアクセス許可状態（以下、
イネーブルという）になる。
【００１２】領域Ｆは奇数アドレス領域へのアクセスを
示し、ＣＥ１或はＣＥ２及びＲＥＧがＬＯＷレベルでカ
ードＡ０信号がＨＩＧＨレベルの時、データ格納回路１
５への奇数制御信号がイネーブルになる。領域Ｄのよう
にＲＥＧがＨＩＧＨレベルの時は偶数制御信号、奇数制
御信号共ＨＩＧＨレベル固定である。
【００１３】奇数制御信号がイネーブルになると信号選
択回路１９はインタフェース回路１２が出力するコモン
アドレスバス、コモンデータバス、及び外部システム１
１０が出力するカードＯＥ信号、カードＷＥ信号といっ
たカード制御信号を選択し、外部システム１１０のデー
タ格納回路１５へのアクセスを可能にする。波形３に示
されるように、奇数制御信号がＬＯＷレベルの時はカー
ドＯＥ、カードＷＥ、最下位ビットを除くコモンアドレ
スバス（以下、コモンＡ１〜ｎという）が選択される。
特殊動作回路１７より特殊動作選択信号が出力されると
信号選択回路１９が特殊動作回路１７から出力されるア
ドレス信号（以下、特殊動作アドレスバスという）、デ
ータ信号（以下、特殊動作データバスという）、及び特
殊動作制御信号であるリードストローブ信号（以下、特
殊動作ＯＥという）とライトストローブ信号（以下、特
殊動作ＷＥという）を選択し、特殊動作回路１７はデー
タ格納回路１５をアクセスすることができる。これによ
り、特殊動作回路１７はデータ格納回路１５に対して読
みだし、書き込みが可能となる。
【００１４】次に、図３、４、５、６を用いてより詳細
な説明を行う。図３は本発明における奇数アトリビュー
ト制御回路１８の回路例である。カードＡ０，ＲＥＧ，
ＣＥ１，ＣＥ２はＰＣＭＣＩＡインターフェースの信号
である。カードＡ０はアドレスの最下位ビット、ＲＥＧ
はＬＯＷレベル時アトリビュートメモリアクセスを表す
信号であり、ＣＥ１，ＣＥ２はカードイネーブル信号
で、ＬＯＷレベル時にカードがアクセスされていること
を表す。奇数制御信号はＣＥ１またはＣＥ２がＬＯＷレ
ベルで、かつカードＡ０がＨＩＧＨレベル、ＲＥＧがＬ
ＯＷレベル時にのみＨＩＧＨレベルとなり、ＡＮＤ３ａ
から出力される。
【００１５】図４は本発明における信号選択回路１９の
回路例である。コモンＡ１とコモンＡ２はコモンアドレ
スバスのビット１と２、特殊動作Ａ１と特殊動作Ａ２は
特殊動作回路１７がデータ格納回路１５をアクセスする
時に出力する特殊動作アドレスバスのビット１と２であ
る。カードＷＥ、カードＯＥ、特殊動作ＷＥ、特殊動作
ＯＥはそれぞれ外部システム１１０からのライトストロ
ーブ信号、外部システム１１０からのリードストローブ
信号、特殊動作回路１７からのライトストローブ信号、
特殊動作回路１７からのリードストローブ信号である。
【００１６】コモンＡ１、コモンＡ２、カードＷＥ、カ
ードＯＥは奇数制御信号がＨＩＧＨレベル時セレクタ４
ａ、セレクタ４ｂ、セレクタ４ｃ、セレクタ４ｄを通し
て選択され、奇数ＡＴＲＡ１、奇数ＡＴＲＡ２，奇数Ａ
ＴＲＷＥ、奇数ＡＴＲＯＥとして出力される。そして、
特殊動作選択信号がＨＩＧＨレベル時は特殊動作Ａ１、
特殊動作Ａ２、特殊動作ＷＥ、特殊動作ＯＥが選択され
る。本実施例においてアドレス信号は２ビット使ってい
るが、ビット数が多い場合にはアドレス信号数分セレク
タを設けることになる。また、チップセレクト信号のよ
うな他の信号が必要とされる回路においても同様にセレ
クタを介することにより、外部システム１１０からの信
号と特殊動作回路１７からの信号を選択することが可能
になる。データ信号についても奇数制御信号、特殊動作
選択信号を用いて選択する。
【００１７】奇数制御信号がＨＩＧＨレベル、カードＷ
ＥがＬＯＷレベル時、バッファ４ａがオン状態となり外
部システム１１０のデータ信号であるコモンデータバス
の最下位ビット（以下、コモンＤ０という）が奇数ＡＴ
ＲＤ０として出力され、外部システム１１０からデータ
格納回路１５への書き込みが可能となる。奇数制御信号
がＨＩＧＨレベル、カードＷＥがＨＩＧＨレベル時、バ
ッファ４ｂがオン状態となり奇数ＡＴＲＤ０がコモンＤ
０として出力され、外部システム１１０からデータ格納
回路１５の読みだしが可能となる。一方、特殊動作選択
信号がＨＩＧＨレベル、特殊動作ＷＥがＬＯＷレベル
時、バッファ４ｃがオン状態となり特殊動作回路１７の
データ信号である特殊動作データバスの最下位ビット
（以下、特殊動作Ｄ０という）が奇数ＡＴＲＤ０として
出力され、特殊動作回路１７からデータ格納回路１５へ
の書き込みが可能となる。特殊動作選択信号がＨＩＧＨ
レベル、特殊動作ＷＥがＨＩＧＨレベル時、バッファ４
ｄがオン状態となり奇数ＡＴＲＤ０が特殊動作Ｄ０とし
て出力され、特殊動作回路１７からデータ格納回路１５
の読みだしが可能となる。データ信号が８ｂｉｔの場
合、奇数ＡＴＲＤ１〜Ｄ７の選択回路についても同様の
回路構成で実現可能である。
【００１８】次に、データ格納回路１５について図５に
従って説明する。データ格納回路１５は２ビットのアド
レスをデコードするためのＡＮＤ５ａ〜ＡＮＤ５ｄとそ
れらから作られる信号により選択されるレジスタ５ａ〜
５ｄにより構成される。アドレス信号である奇数ＡＴＲ
Ａ１、奇数ＡＴＲＡ２が両方共ＬＯＷレベル時、ＡＮＤ
５ａからＨＩＧＨレベルが出力され、レジスタ５ａのア
クセスが許可される。同様に、奇数ＡＴＲＡ１、奇数Ａ
ＴＲＡ２のレベルに従いレジスタ５ｂ〜５ｄへのアクセ
スが行われる。本実施例では４個のレジスタを用いてい
るが、アドレス信号の数を増やすことによりレジスタの
数も増やすことができる。各レジスタはＤＦＦ５ａ〜５
ｃで表される８個のＤ型フリップフロップとバッファ５
ａ〜５ｃで表される８個の３ステートバッファとＡＮＤ
５ｅ、ＡＮＤ５ｆにより構成される。外部システム１１
０或は特殊動作回路１７がレジスタ５ａにデータを書き
込む場合、カードＡ１、Ａ２或は特殊動作Ａ１，Ａ２を
両方ＬＯＷレベルにすることにより奇数ＡＴＲＡ１，Ａ
２がＬＯＷレベルになる。その状態で奇数ＡＴＲＷＥが
ＬＯＷレベルからＨＩＧＨレベルに変化する時に奇数Ａ
ＴＲＤ０〜Ｄ７に出力されているデータがＤＦＦ５ａ〜
ＤＦＦ５ｃ内に取り込まれる。
【００１９】読み出し時は奇数ＡＴＲＯＥをＬＯＷレベ
ルにすることによりバッファ５ａ〜５ｃがオン状態にな
りＤＦＦ５ａ〜５ｃに保持されているデータが奇数ＡＴ
ＲＤ０〜Ｄ７に出力される。尚、レジスタ４ｂ〜４ｄに
ついても同様の動作を行う。また、本実施例においてデ
ータ格納回路１５はＤ型フリップフロップにより構成さ
れているが、ＳＲＡＭ，ＦＬＡＳＨメモリ、ＥＥＰＲＯ
Ｍ、ラッチ回路等の書き込み、読み出しができるデバイ
スであれば良い。また、格納されるデータを変更する必
要がない場合にはＰＲＯＭ，マスクＲＯＭ等の読み出し
専用デバイスを用いることも可能である。
【００２０】続いて特殊動作回路１７について図６を用
いて説明する。本実施例では、特殊動作回路１７の機能
として設定された時間から時間をカウントする時計機能
を取り上げている。データ格納回路１５に外部デバイス
１１０から時計設定データが書き込まれているとする
と、ＣＰＵ６１はまず特殊動作アドレスバスである特殊
動作Ａ０〜Ａ１５を出力する。この時、特殊動作Ａ１
４、Ａ１５共ＨＩＧＨレベルを出力することによりＡＮ
Ｄ６ｂを通して特殊動作選択信号がＨＩＧＨレベルにな
り、信号選択回路１９が特殊動作回路１７からの信号を
選択する。また、特殊動作アドレスバスの特殊動作Ａ
１，Ａ２のレベルによりデータ格納回路１５内の４個の
レジスタの１つが選択される。次に、特殊動作ＯＥをＬ
ＯＷレベルにすることにより、選択されたレジスタから
特殊動作データバスに時計設定データが出力される。
【００２１】ＣＰＵ６１は読み出された時計設定データ
を時計装置６２に設定するために、特殊動作Ａ１４にＬ
ＯＷレベル、特殊動作Ａ１５にＨＩＧＨレベルを出力す
る。これによりＡＮＤ６ａから出力される時計装置制御
信号がＨＩＧＨレベルとなり、時計装置６２が選択され
る。同時に特殊動作Ａ０〜Ａ１３に時計装置６２が持つ
複数のレジスタの中から特定のレジスタを選択するレベ
ルと、特殊動作データバスにデータ格納回路１５より読
み出してきたデータを出力する。次に、ＣＰＵ６１は特
殊動作ＷＥをＬＯＷレベルにすることにより、時計装置
６２内の選択されたレジスタにデータが書き込まれる。
時計装置６２は設定されたデータで指定される時間から
時計動作を開始する。本実施例の場合、データ格納回路
１５からの読み出しと時計装置６２への書き込みを説明
したが、データ格納回路１５への書き込み、時計装置６
２からの読み出しを同様に行うことができる。
【００２２】
【発明の効果】パーソナルコンピュータから特殊なデー
タを送ることができるため、ＩＣメモリカードに時計機
能を持たせたとすると、時刻設定データを送ることがで
きる。また、ＩＣメモリカードにそのメモリ内容を表示
させる機能がある場合には、パスワードをＩＣメモリカ
ードに送り設定しておき、表示時にパスワードを入力し
ないと内容を見ることができないといったセキュリティ
機能を持たせることも可能である。さらに、ＩＣメモリ
カード側に受け取ったデータをプログラムと認識するよ
うなプログラムを組み込んだマイコンを搭載することに
より、ＩＣメモリカードの拡張機能を入れ替えることも
可能になる。
【００２３】ＩＣメモリカードからパーソナルコンピュ
ータへのデータ転送も可能なため、ＩＣメモリカードに
シリアル通信機能を備え外部デバイスから受け取ったデ
ータをパーソナルコンピュータに送る等、独立した第二
機能を持たせることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例を示すＩＣメモリカードの構成
図である。
【図２】本発明の実施例におけるＩＣメモリカードの動
作を示すタイミングチャートである。
【図３】本発明の実施例における奇数アトリビュート制
御回路の回路図である。
【図４】本発明の実施例における信号選択回路の回路図
である。
【図５】本発明の実施例におけるデータ格納回路の回路
図である。
【図６】本発明の実施例における特殊動作回路の構成図
である。
【図７】ＩＣメモリカードの従来例を示す構成図であ
る。
【符号の説明】
１１ コネクタ １２ インターフェース回路 １３ アトリビュートメモリ領域 １４ カード属性メモリ回路 １５ データ格納回路 １６ コモンメモリ回路 １７ 特殊動作回路 １８ 奇数アトリビュート制御回路 １９ 信号選択回路 １１０ 外部システム １１１ 偶数アトリビュート制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 5/00 ３０１ Ｇ０６Ｋ 19/00 Ｎ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 外部システムと接続するためのコネクタ
    と、該コネクタを通したカードアドレスバスとカードデ
    ータバスとカード制御信号を用いて前記外部システムと
    送受信を行うインターフェース回路と、該インタフェー
    ス回路を通して信号の送受信を行い前記外部システムが
    保存用データを格納するためのコモンメモリ回路と、前
    記外部システムがＩＣメモリカードの種類を知るために
    アクセスするアトリビュートメモリ領域と、該アトリビ
    ュートメモリ領域の偶数アドレスに配置されカードの属
    性情報が格納されたカード属性メモリ回路と、該カード
    属性メモリ回路と信号の送受信を行うための偶数制御信
    号を生成する偶数アトリビュート制御回路とを備えたＩ
    Ｃメモリカードであって、前記コモンメモリ回路とは異
    なる動作を行う特殊動作回路と、前記アトリビュートメ
    モリ領域内の奇数アドレスに配置され前記特殊動作回路
    に渡すデータ或は前記特殊動作回路から渡されるデータ
    格納を前記外部システムがＩＣメモリカードの機能を損
    なうことなしに実現するデータ格納回路と、前記カード
    制御信号から前記データ格納回路を制御する奇数制御信
    号を生成する機能を備えた奇数アトリビュート制御回路
    と、前記奇数制御信号を用いて前記外部システムから出
    力されるカード制御信号と前記インタフェース回路を通
    して入出力される前記データ格納回路にアクセスするた
    めのコモンアドレスバスとコモンデータバスを選択する
    機能と、特殊動作選択信号を用いて前記特殊動作回路か
    ら出力される特殊動作制御信号と前記特殊動作回路から
    生成される前記データ格納回路にアクセスするための特
    殊動作アドレスバスと特殊動作データバスを選択する機
    能を持つ信号選択回路とを備えたことを特徴とするＩＣ
    メモリカード。
JP8141836A 1996-06-04 1996-06-04 Ｉｃメモリカード Pending JPH09326193A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8141836A JPH09326193A (ja) 1996-06-04 1996-06-04 Ｉｃメモリカード
EP97924314A EP0940767A4 (en) 1996-06-04 1997-06-04 INTEGRATED CIRCUIT MEMORY CARD
US09/194,584 US6272570B1 (en) 1996-06-04 1997-06-04 IC memory card
PCT/JP1997/001897 WO1997046967A1 (fr) 1996-06-04 1997-06-04 Carte a memoire en circuit integre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8141836A JPH09326193A (ja) 1996-06-04 1996-06-04 Ｉｃメモリカード

Publications (1)

Publication Number Publication Date
JPH09326193A true JPH09326193A (ja) 1997-12-16

Family

ID=15301278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8141836A Pending JPH09326193A (ja) 1996-06-04 1996-06-04 Ｉｃメモリカード

Country Status (4)

Country Link
US (1) US6272570B1 (ja)
EP (1) EP0940767A4 (ja)
JP (1) JPH09326193A (ja)
WO (1) WO1997046967A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517502B2 (ja) * 2000-12-12 2010-08-04 ソニー株式会社 Ｉｃカード、ｉｃカードシステムおよびデータ処理装置
DE102007050463A1 (de) * 2006-11-16 2008-05-21 Giesecke & Devrient Gmbh Verfahren zum Zugriff auf einen tragbaren Speicherdatenträger mit Zusatzmodul und tragbarer Speicherdatenträger
US8117370B2 (en) * 2008-02-06 2012-02-14 Broadcom Corporation IC for handheld computing unit of a computing device
CN101645054B (zh) * 2009-08-25 2011-07-13 中兴通讯股份有限公司 一种数据采集卡、数据采集卡的扩展控制系统及其方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829169A (en) * 1985-07-01 1989-05-09 Toppan Moore Company, Inc. IC card having state marker for record access
JPH01296361A (ja) * 1988-05-25 1989-11-29 Mitsubishi Electric Corp メモリカード
US5303198A (en) * 1990-09-28 1994-04-12 Fuji Photo Film Co., Ltd. Method of recording data in memory card having EEPROM and memory card system using the same
JPH04262433A (ja) 1991-02-15 1992-09-17 Mitsubishi Electric Corp メモリカード
JP3058209B2 (ja) 1991-11-14 2000-07-04 セイコーエプソン株式会社 周辺装置カードおよび情報処理装置
US5375222A (en) * 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
US5436621A (en) * 1993-07-02 1995-07-25 Motorola, Inc. Messaging peripheral with secure message data function
AU1265195A (en) * 1993-12-06 1995-06-27 Telequip Corporation Secure computer memory card
JPH07271928A (ja) * 1994-03-29 1995-10-20 Hitachi Ltd 非接触並列データ転送装置およびメモリカード
JPH07296132A (ja) 1994-04-28 1995-11-10 Oki Electric Ind Co Ltd Ｉｃメモリカード
JPH08147438A (ja) 1994-11-25 1996-06-07 Mitsubishi Electric Corp Ｐｃカード
JP3746540B2 (ja) * 1995-06-07 2006-02-15 オリンパス株式会社 画像処理装置
US5818029A (en) * 1995-10-03 1998-10-06 Intermart Systems Method and apparatus for connecting PCMCIA cards to computer interfaces
US5761732A (en) * 1996-06-28 1998-06-02 Intel Corporation Interleaving for memory cards

Also Published As

Publication number Publication date
EP0940767A1 (en) 1999-09-08
WO1997046967A1 (fr) 1997-12-11
EP0940767A4 (en) 1999-11-17
US6272570B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
JP4550439B2 (ja) Ｅｃｃ制御装置
US5056013A (en) In-circuit emulator
JP2762138B2 (ja) メモリコントロールユニット
EP0398189A2 (en) Noncacheable address random access memory
EP0757316A1 (en) External device selection unit for data processor
JP3673015B2 (ja) 半導体装置における周辺デバイス識別方法
JPH09326193A (ja) Ｉｃメモリカード
US5317750A (en) Microcontroller peripheral expansion bus for access to internal special function registers
US6079623A (en) Apparatus for mapping memory PCMCIA cards into I/O window address space to select an internal register and perform read and write operations using an index mechanism
US5396611A (en) Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space
US6742073B1 (en) Bus controller technique to control N buses
US7395399B2 (en) Control circuit to enable high data rate access to a DRAM with a plurality of areas
US20020188771A1 (en) Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
JPS59104800A (ja) 画像メモリのパリテイ・チエツク方式
JPH03105402A (ja) 外部記憶装置を利用可能な電子機器
US7555580B2 (en) Multi-function PC card
JP2968636B2 (ja) マイクロコンピュータ
JPH03269893A (ja) メモリカード
JP3251265B2 (ja) メモリ出力制御回路
JPH04118730A (ja) メモリアクセス回路
JPH0793249A (ja) 拡張バスを有するｃｐｕボードおよびイン・サーキット・エミュレータ
JPH044451A (ja) コンピュータシステム
JPS59219780A (ja) グラフイツクメモリ・アクセス回路
JPH08106784A (ja) 同期式メモリ制御方式及び装置
JPH0290345A (ja) メモリシステム