JP3058209B2 - 周辺装置カードおよび情報処理装置 - Google Patents
周辺装置カードおよび情報処理装置Info
- Publication number
- JP3058209B2 JP3058209B2 JP3298796A JP29879691A JP3058209B2 JP 3058209 B2 JP3058209 B2 JP 3058209B2 JP 3298796 A JP3298796 A JP 3298796A JP 29879691 A JP29879691 A JP 29879691A JP 3058209 B2 JP3058209 B2 JP 3058209B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- hard disk
- peripheral device
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカードスロットに
装着可能な周辺装置カードおよびこれを装着して使用す
ることができる情報処理装置（以下、パソコンとい
う。）に関するものである。
装着可能な周辺装置カードおよびこれを装着して使用す
ることができる情報処理装置（以下、パソコンとい
う。）に関するものである。
【０００２】
【従来の技術】従来のパソコンの中にはＩＣカードのス
ロットを備えたものがあった。特に、携帯性に優れたノ
ートパソコンは、重量のあるフロッピィディスク装置の
代わりに、軽量なＩＣメモリカードを使用するタイプの
製品が多い。ところで、ＩＣカードのスロットは、ＩＣ
メモリカードインタフェースしか持っていないため、こ
のスロットにＩＣメモリカード以外の入出力装置を直接
装着することはできなかった。一部、ＪＥＩＤＡ Ｖｅ
ｒ３規格のＩＣメモリカードインタフェースには、Ｉ／
Ｏアクセスが可能なインタフェースが存在したが、これ
も割込み信号がないなど実際に入出力装置を使うには不
適当であった。そこで、最近のパソコンの中には、ＩＣ
メモリカードインタフェースとＪＥＩＤＡ Ｖｅｒ４．
１以後の規格のＩ／Ｏカードインタフェースのいずれの
インタフェースをも持ったＩＣカードスロットを備え
て、ＩＣメモリカード以外の入出力装置も装着可能なも
のが製品化されている。このようなパソコンにＩＣメモ
リカード以外の入出力装置を装着する場合、まずＩＣメ
モリカードインタフェースで装着されたカード内に備え
られたアトリビュートメモリをアクセスし、このアトリ
ビュートメモリから、装着されたカードがＩＣメモリカ
ード以外の入出力装置であることを判断すると、以後の
アクセスインタフェースをＩ／Ｏカードインタフェース
に切り換えるのである。この処理によって、メモリ以外
の入出力装置も利用することができるようになった。Ｊ
ＥＩＤＡ Ｖｅｒ４．１規格については、米国において
は規格ＰＣＭＣＩＡに相当する。
ロットを備えたものがあった。特に、携帯性に優れたノ
ートパソコンは、重量のあるフロッピィディスク装置の
代わりに、軽量なＩＣメモリカードを使用するタイプの
製品が多い。ところで、ＩＣカードのスロットは、ＩＣ
メモリカードインタフェースしか持っていないため、こ
のスロットにＩＣメモリカード以外の入出力装置を直接
装着することはできなかった。一部、ＪＥＩＤＡ Ｖｅ
ｒ３規格のＩＣメモリカードインタフェースには、Ｉ／
Ｏアクセスが可能なインタフェースが存在したが、これ
も割込み信号がないなど実際に入出力装置を使うには不
適当であった。そこで、最近のパソコンの中には、ＩＣ
メモリカードインタフェースとＪＥＩＤＡ Ｖｅｒ４．
１以後の規格のＩ／Ｏカードインタフェースのいずれの
インタフェースをも持ったＩＣカードスロットを備え
て、ＩＣメモリカード以外の入出力装置も装着可能なも
のが製品化されている。このようなパソコンにＩＣメモ
リカード以外の入出力装置を装着する場合、まずＩＣメ
モリカードインタフェースで装着されたカード内に備え
られたアトリビュートメモリをアクセスし、このアトリ
ビュートメモリから、装着されたカードがＩＣメモリカ
ード以外の入出力装置であることを判断すると、以後の
アクセスインタフェースをＩ／Ｏカードインタフェース
に切り換えるのである。この処理によって、メモリ以外
の入出力装置も利用することができるようになった。Ｊ
ＥＩＤＡ Ｖｅｒ４．１規格については、米国において
は規格ＰＣＭＣＩＡに相当する。
【０００３】
【発明が解決しようとする課題】ところで、ハードディ
スク装置の小型化によって、ＩＣカードのスロットに直
接挿入できるものも作れるようになってきた。しかし、
ハードディスク装置のインタフェースは上述したＩ／Ｏ
カードインタフェースと異なるため、ＩＣカードのスロ
ットにハードディスク装置を直接装着しても、動作させ
ることができなかった。また、厚さがＩＣカードよりあ
るため、そのままでは実装できないといった問題点もあ
った。本発明は、このような問題点を解決し、ハードデ
ィスク装置のような周辺装置をＩＣカードのスロットに
直接装着して、動作させることのできる周辺装置カード
および情報処理装置を提供することを目的とする。
スク装置の小型化によって、ＩＣカードのスロットに直
接挿入できるものも作れるようになってきた。しかし、
ハードディスク装置のインタフェースは上述したＩ／Ｏ
カードインタフェースと異なるため、ＩＣカードのスロ
ットにハードディスク装置を直接装着しても、動作させ
ることができなかった。また、厚さがＩＣカードよりあ
るため、そのままでは実装できないといった問題点もあ
った。本発明は、このような問題点を解決し、ハードデ
ィスク装置のような周辺装置をＩＣカードのスロットに
直接装着して、動作させることのできる周辺装置カード
および情報処理装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の周辺装置カードは、所定のインターフェー
スを有する周辺装置と、この周辺装置の所定のインター
フェースとＩ／Ｏカードインタフェースとを交換する変
換回路とを有するものである。また、本発明の情報処理
装置は、ＩＣメモリカードおよびＩ／Ｏカードのいずれ
のインタフェースでもアクセスできるＩＣカードスロッ
トに、ハードディスク装置等の周辺装置を搭載した本発
明の周辺装置カードを装着した場合、インタフェースを
切り替えて周辺装置にアクセスするものである。
に、本発明の周辺装置カードは、所定のインターフェー
スを有する周辺装置と、この周辺装置の所定のインター
フェースとＩ／Ｏカードインタフェースとを交換する変
換回路とを有するものである。また、本発明の情報処理
装置は、ＩＣメモリカードおよびＩ／Ｏカードのいずれ
のインタフェースでもアクセスできるＩＣカードスロッ
トに、ハードディスク装置等の周辺装置を搭載した本発
明の周辺装置カードを装着した場合、インタフェースを
切り替えて周辺装置にアクセスするものである。
【０００５】
【作用】本発明の周辺装置カードおよび情報処理装置に
よれば、周辺装置を搭載した本発明のカードを本発明の
情報処理装置のＩＣカードスロットに装着すると、Ｉ／
Ｏカードインタフェースをハードディスクインタフェー
スに変換してアクセスするので、周辺装置へのデータの
書き込みやデータの読み出しが容易に行える。
よれば、周辺装置を搭載した本発明のカードを本発明の
情報処理装置のＩＣカードスロットに装着すると、Ｉ／
Ｏカードインタフェースをハードディスクインタフェー
スに変換してアクセスするので、周辺装置へのデータの
書き込みやデータの読み出しが容易に行える。
【０００６】
【実施例】以下、添付図面を参照して、本発明の情報処
理装置の一実施例について説明する。図１は、パソコン
１０とハードディスクが搭載されたハードディスクカー
ド２０との接続状態を示すブロック図である。同図よ
り、パソコン１０には、ＩＣメモリカードインタフェー
スの回路とＩ／Ｏカードインタフェースの回路とを切り
換えるスイッチ１１と、Ｉ／Ｏレジスタをアクセスする
アドレスが偶数バイトであることを示すＣＥ１信号、奇
数バイトであることを示すＣＥ２信号を生成する信号生
成回路１２と、ハードディスクカード２０と接続するコ
ネクタ部１３とが備えられている。ハードディスクカー
ド２０には、パソコン１０のコネクタ部１３と接続する
接続部２１と、ＩＣメモリカードインタフェースの回路
とＩ／Ｏカードインタフェースの回路とを切り換えるス
イッチ２２と、ＣＥ１信号とＣＥ２信号を入力してＩ／
Ｏアドレス空間の１Ｆ０Ｈ〜１Ｆ７Ｈを示すＣＳ０信号
と３Ｆ０Ｈ〜３Ｆ７Ｈを示すＣＳ１信号に変換する変換
回路２３と、パソコン１０からのＲＥＳＥＴ信号を入力
してＲＥＳＥＴ信号のパルス幅を一定時間（２５μｓ）
だけ延ばしたＨＤＲＥＳＥＴ信号に変換する変換回路２
４と、大容量記憶媒体であるハードディスク装置２５
と、ハードディスクカード２０の属性データが格納され
たアトリビュートメモリ２６とが備えられている。この
ようなパソコン１０およびハードディスクカード２０の
外観を図２の斜視図に示す。同図は、縦積みした２段の
スロット１４にハードディスクカード２０を挿入する状
態を示している。つまり、現状ではハードディスク装置
２５の小型化に限界があり、ＩＣカードの筐体内にハー
ドディスク装置２５を格納することは不可能である。こ
のため、上部に膨らみが生じてしまうので、この部分を
上段のスロットに収めているのである。つまり、図３
（ａ）のように、通常は２枚のＩＣメモリカード３０、
３１が挿入可能なスロット１４に対して、図３（ｂ）に
示すように、１枚のハードディスクカード２０を挿入し
ているのである。
理装置の一実施例について説明する。図１は、パソコン
１０とハードディスクが搭載されたハードディスクカー
ド２０との接続状態を示すブロック図である。同図よ
り、パソコン１０には、ＩＣメモリカードインタフェー
スの回路とＩ／Ｏカードインタフェースの回路とを切り
換えるスイッチ１１と、Ｉ／Ｏレジスタをアクセスする
アドレスが偶数バイトであることを示すＣＥ１信号、奇
数バイトであることを示すＣＥ２信号を生成する信号生
成回路１２と、ハードディスクカード２０と接続するコ
ネクタ部１３とが備えられている。ハードディスクカー
ド２０には、パソコン１０のコネクタ部１３と接続する
接続部２１と、ＩＣメモリカードインタフェースの回路
とＩ／Ｏカードインタフェースの回路とを切り換えるス
イッチ２２と、ＣＥ１信号とＣＥ２信号を入力してＩ／
Ｏアドレス空間の１Ｆ０Ｈ〜１Ｆ７Ｈを示すＣＳ０信号
と３Ｆ０Ｈ〜３Ｆ７Ｈを示すＣＳ１信号に変換する変換
回路２３と、パソコン１０からのＲＥＳＥＴ信号を入力
してＲＥＳＥＴ信号のパルス幅を一定時間（２５μｓ）
だけ延ばしたＨＤＲＥＳＥＴ信号に変換する変換回路２
４と、大容量記憶媒体であるハードディスク装置２５
と、ハードディスクカード２０の属性データが格納され
たアトリビュートメモリ２６とが備えられている。この
ようなパソコン１０およびハードディスクカード２０の
外観を図２の斜視図に示す。同図は、縦積みした２段の
スロット１４にハードディスクカード２０を挿入する状
態を示している。つまり、現状ではハードディスク装置
２５の小型化に限界があり、ＩＣカードの筐体内にハー
ドディスク装置２５を格納することは不可能である。こ
のため、上部に膨らみが生じてしまうので、この部分を
上段のスロットに収めているのである。つまり、図３
（ａ）のように、通常は２枚のＩＣメモリカード３０、
３１が挿入可能なスロット１４に対して、図３（ｂ）に
示すように、１枚のハードディスクカード２０を挿入し
ているのである。
【０００７】次に、本実施例の動作について説明する。
パソコン１０及びハードディスクカード２０は初期状態
として、スイッチ１１およびスイッチ２２を共にＩＣメ
モリカードインタフェースにしている。パソコン１０
は、アトリビュートメモリ２６のデータを読み出し、ハ
ードディスクカード２０の属性データを入手する。この
属性データから、接続された装置がハードディスクカー
ド２０であることをパソコン１０側は認識して、スイッ
チ１１およびスイッチ２２を共にＩ／Ｏカードインタフ
ェースの回路側に切り換える。この切換え以後は、Ｉ／
Ｏカードインタフェースの信号の一部を変換回路２３、
２４で変換し、この変換後の信号でハードディスク装置
２５が制御できるようになる。Ｉ／Ｏカードインタフェ
ースを備えた入出力装置内のＩ／Ｏレジスタへのアクセ
スは、ＣＥ１信号と、ＣＥ２信号と、アドレスと、ＩＯ
ＲＤ信号（Ｉ／Ｏリード）またはＩＯＷＲ信号（Ｉ／Ｏ
ライト）を使って行う。ＣＥ１信号は偶数バイトをアク
セスするときに“Ｌ”（ローレベル）となり、ＣＥ２信
号は奇数バイトをアクセスするときに“Ｌ”となる信号
である。通常、あるＩ／Ｏアドレス空間のときに、ＣＥ
１信号、ＣＥ２信号を“Ｌ”とし、この時のアドレスを
デコードして複数のＩ／Ｏレジスタの中のひとつを選択
して、それにＩＯＲＤ信号、ＩＯＷＲ信号を使って、所
望のＩ／Ｏレジスタのアクセスを行うのである。ＣＥ１
信号、ＣＥ２信号は、Ｉ／Ｏレジスタのアドレスの偶数
バイトでＣＥ１信号を、奇数バイトでＣＥ２信号を
“Ｌ”にしなければならない。また、ハードディスク装
置の仕様の一つであるＡＴインタフェースのハードディ
スク装置をそのまま使用する場合を想定すると、ハード
ディスク装置２５で使用するＩ／Ｏレジスタのアドレス
は、１Ｆ０Ｈ〜１Ｆ７Ｈ、３Ｆ０Ｈ〜３Ｆ７Ｈである。
したがって、ＣＥ１信号を“Ｌ”にする偶数バイトのア
ドレスは、１Ｆ０Ｈ、１Ｆ２Ｈ、１Ｆ４Ｈ、１Ｆ６Ｈ、
３Ｆ０Ｈ、３Ｆ２Ｈ、３Ｆ４Ｈ、３Ｆ６Ｈとなり、ＣＥ
２信号を“Ｌ”にする奇数バイトのアドレスは、１Ｆ１
Ｈ、１Ｆ３Ｈ、１Ｆ５Ｈ、１Ｆ７Ｈ、３Ｆ１Ｈ、３Ｆ３
Ｈ、３Ｆ５Ｈ、３Ｆ７Ｈとなる。アドレス（A0〜A15 ）
とＣＥ１信号、ＣＥ２信号との関係の表を次に示す。
パソコン１０及びハードディスクカード２０は初期状態
として、スイッチ１１およびスイッチ２２を共にＩＣメ
モリカードインタフェースにしている。パソコン１０
は、アトリビュートメモリ２６のデータを読み出し、ハ
ードディスクカード２０の属性データを入手する。この
属性データから、接続された装置がハードディスクカー
ド２０であることをパソコン１０側は認識して、スイッ
チ１１およびスイッチ２２を共にＩ／Ｏカードインタフ
ェースの回路側に切り換える。この切換え以後は、Ｉ／
Ｏカードインタフェースの信号の一部を変換回路２３、
２４で変換し、この変換後の信号でハードディスク装置
２５が制御できるようになる。Ｉ／Ｏカードインタフェ
ースを備えた入出力装置内のＩ／Ｏレジスタへのアクセ
スは、ＣＥ１信号と、ＣＥ２信号と、アドレスと、ＩＯ
ＲＤ信号（Ｉ／Ｏリード）またはＩＯＷＲ信号（Ｉ／Ｏ
ライト）を使って行う。ＣＥ１信号は偶数バイトをアク
セスするときに“Ｌ”（ローレベル）となり、ＣＥ２信
号は奇数バイトをアクセスするときに“Ｌ”となる信号
である。通常、あるＩ／Ｏアドレス空間のときに、ＣＥ
１信号、ＣＥ２信号を“Ｌ”とし、この時のアドレスを
デコードして複数のＩ／Ｏレジスタの中のひとつを選択
して、それにＩＯＲＤ信号、ＩＯＷＲ信号を使って、所
望のＩ／Ｏレジスタのアクセスを行うのである。ＣＥ１
信号、ＣＥ２信号は、Ｉ／Ｏレジスタのアドレスの偶数
バイトでＣＥ１信号を、奇数バイトでＣＥ２信号を
“Ｌ”にしなければならない。また、ハードディスク装
置の仕様の一つであるＡＴインタフェースのハードディ
スク装置をそのまま使用する場合を想定すると、ハード
ディスク装置２５で使用するＩ／Ｏレジスタのアドレス
は、１Ｆ０Ｈ〜１Ｆ７Ｈ、３Ｆ０Ｈ〜３Ｆ７Ｈである。
したがって、ＣＥ１信号を“Ｌ”にする偶数バイトのア
ドレスは、１Ｆ０Ｈ、１Ｆ２Ｈ、１Ｆ４Ｈ、１Ｆ６Ｈ、
３Ｆ０Ｈ、３Ｆ２Ｈ、３Ｆ４Ｈ、３Ｆ６Ｈとなり、ＣＥ
２信号を“Ｌ”にする奇数バイトのアドレスは、１Ｆ１
Ｈ、１Ｆ３Ｈ、１Ｆ５Ｈ、１Ｆ７Ｈ、３Ｆ１Ｈ、３Ｆ３
Ｈ、３Ｆ５Ｈ、３Ｆ７Ｈとなる。アドレス（A0〜A15 ）
とＣＥ１信号、ＣＥ２信号との関係の表を次に示す。
【０００８】
【表１】
【０００９】この表より、アドレス（A0〜A15 ）を入力
してＣＥ１信号、ＣＥ２信号を生成する信号生成回路１
２が構成できる。この信号生成回路１２の回路図を図４
（ａ）に示す。同図より、信号生成回路１２は、７入力
のＮＯＲ回路１２１が入力信号Ａ３、Ａ１０〜Ａ１５の
反転入力の論理積を取ってＡＮＤ回路１２２に与える。
つまり、これらの入力信号がオール“Ｌ”（ローレベ
ル）のときに、ＮＯＲ回路１２１から“Ｈ”（ハイレベ
ル）の信号を出力するのである。また、５入力のＡＮＤ
回路１２３が入力信号Ａ４〜Ａ８の論理積を取ってＡＮ
Ｄ回路１２２に与える。つまり、これらの入力信号がオ
ール“Ｈ”のときに、ＡＮＤ回路１２３から“Ｈ”の信
号を出力するのである。ＡＮＤ回路１２２では、このよ
うな入力信号の論理積を取ってＮＡＮＤ回路１２４およ
びＮＡＮＤ回路１２５に与える。また、入力信号Ａ０を
ＮＡＮＤ回路１２４に、反転入力をＮＡＮＤ回路１２５
にそれぞれ与える。これらの信号を入力して、ＮＡＮＤ
回路１２５からはＣＥ１信号を、ＮＡＮＤ回路１２４か
らはＣＥ２信号をそれぞれ出力する。
してＣＥ１信号、ＣＥ２信号を生成する信号生成回路１
２が構成できる。この信号生成回路１２の回路図を図４
（ａ）に示す。同図より、信号生成回路１２は、７入力
のＮＯＲ回路１２１が入力信号Ａ３、Ａ１０〜Ａ１５の
反転入力の論理積を取ってＡＮＤ回路１２２に与える。
つまり、これらの入力信号がオール“Ｌ”（ローレベ
ル）のときに、ＮＯＲ回路１２１から“Ｈ”（ハイレベ
ル）の信号を出力するのである。また、５入力のＡＮＤ
回路１２３が入力信号Ａ４〜Ａ８の論理積を取ってＡＮ
Ｄ回路１２２に与える。つまり、これらの入力信号がオ
ール“Ｈ”のときに、ＡＮＤ回路１２３から“Ｈ”の信
号を出力するのである。ＡＮＤ回路１２２では、このよ
うな入力信号の論理積を取ってＮＡＮＤ回路１２４およ
びＮＡＮＤ回路１２５に与える。また、入力信号Ａ０を
ＮＡＮＤ回路１２４に、反転入力をＮＡＮＤ回路１２５
にそれぞれ与える。これらの信号を入力して、ＮＡＮＤ
回路１２５からはＣＥ１信号を、ＮＡＮＤ回路１２４か
らはＣＥ２信号をそれぞれ出力する。
【００１０】一方、ハードディスク装置２５には、ＣＳ
０（チップセレクト０）とＣＳ１（チップセレクト１）
という信号があり、これらの信号はそれぞれ別のＩ／Ｏ
レジスタ空間１Ｆ０Ｈ〜１Ｆ７Ｈと３Ｆ０Ｈ〜３Ｆ７Ｈ
を指定している。つまり、Ｉ／Ｏレジスタ空間が１Ｆ０
Ｈ〜１Ｆ７ＨのときにＣＳ０信号を“Ｌ”に、Ｉ／Ｏレ
ジスタ空間が３Ｆ０Ｈ〜３Ｆ７ＨのときにＣＳ１信号を
“Ｌ”としなければならない。これらの信号と、アドレ
スと、ＩＯＲＤ信号と、ＩＯＷＲ信号とからハードディ
スク装置２５内にあるＩ／Ｏレジスタにアクセスするこ
とができる。ハードディスク装置２５内にあるＩ／Ｏレ
ジスタの偶数バイトと奇数バイトの指定は、アドレス信
号Ａ０によって行われ、ＣＥ１信号、ＣＥ２信号が参照
されることはない。そこで、本実施例ではＣＥ１信号、
ＣＥ２信号を変換回路２３で変換して、ＣＳ０信号とＣ
Ｓ１信号を生成している。変換回路２３の回路図を図４
（ｂ）に示す。同図より、ＮＡＮＤ回路２３１がＣＥ１
信号とＣＥ２信号の反転入力の論理和を取って、ＮＡＮ
Ｄ回路２３２とＮＡＮＤ回路２３３に与える。また、入
力信号Ａ９をＮＡＮＤ回路２３２に、反転入力をＮＡＮ
Ｄ回路２３３にそれぞれ与える。これらの信号を入力し
て、ＮＡＮＤ回路２３３からはＣＳ０信号を、ＮＡＮＤ
回路２３２からはＣＳ１信号をそれぞれ出力する。変換
回路２３で生成されたＣＳ０信号とＣＳ１信号を用いる
ことにより、パソコン１０からハードディスク装置２５
にアクセスすることができる。なお、上記実施例は、Ａ
Ｔ互換のハードディスク装置に対しての変換処理である
ので、その他の仕様のインタフェースを備えたハードデ
ィスク装置はアドレスが異なるので、別の変換回路が必
要となるが方式は同じである。
０（チップセレクト０）とＣＳ１（チップセレクト１）
という信号があり、これらの信号はそれぞれ別のＩ／Ｏ
レジスタ空間１Ｆ０Ｈ〜１Ｆ７Ｈと３Ｆ０Ｈ〜３Ｆ７Ｈ
を指定している。つまり、Ｉ／Ｏレジスタ空間が１Ｆ０
Ｈ〜１Ｆ７ＨのときにＣＳ０信号を“Ｌ”に、Ｉ／Ｏレ
ジスタ空間が３Ｆ０Ｈ〜３Ｆ７ＨのときにＣＳ１信号を
“Ｌ”としなければならない。これらの信号と、アドレ
スと、ＩＯＲＤ信号と、ＩＯＷＲ信号とからハードディ
スク装置２５内にあるＩ／Ｏレジスタにアクセスするこ
とができる。ハードディスク装置２５内にあるＩ／Ｏレ
ジスタの偶数バイトと奇数バイトの指定は、アドレス信
号Ａ０によって行われ、ＣＥ１信号、ＣＥ２信号が参照
されることはない。そこで、本実施例ではＣＥ１信号、
ＣＥ２信号を変換回路２３で変換して、ＣＳ０信号とＣ
Ｓ１信号を生成している。変換回路２３の回路図を図４
（ｂ）に示す。同図より、ＮＡＮＤ回路２３１がＣＥ１
信号とＣＥ２信号の反転入力の論理和を取って、ＮＡＮ
Ｄ回路２３２とＮＡＮＤ回路２３３に与える。また、入
力信号Ａ９をＮＡＮＤ回路２３２に、反転入力をＮＡＮ
Ｄ回路２３３にそれぞれ与える。これらの信号を入力し
て、ＮＡＮＤ回路２３３からはＣＳ０信号を、ＮＡＮＤ
回路２３２からはＣＳ１信号をそれぞれ出力する。変換
回路２３で生成されたＣＳ０信号とＣＳ１信号を用いる
ことにより、パソコン１０からハードディスク装置２５
にアクセスすることができる。なお、上記実施例は、Ａ
Ｔ互換のハードディスク装置に対しての変換処理である
ので、その他の仕様のインタフェースを備えたハードデ
ィスク装置はアドレスが異なるので、別の変換回路が必
要となるが方式は同じである。
【００１１】また、Ｉ／Ｏカードインタフェースの信号
の中のＲＥＳＥＴ信号は、ハードディスク装置２５で必
要とするパルス幅より狭いので、変換回路２４で一定の
パルス幅（２５μｓ）を備えたＨＤＲＥＳＥＴ信号に変
換しなければならない。この変換回路２４の回路図を図
５（ａ）に示す。同図より、ＲＥＳＥＴ信号は遅延用の
ワンショット回路２４１とＮＯＲ回路２４２の入力とし
て与えられる。ワンショット回路２４１では、入力信号
の立ち上がりから一定時間“Ｈ”のパルスを発生させて
ＮＯＲ回路２４２に出力する。また、ワンショット回路
２４１の反転出力がパソコン１０にＲＤＹ／ＢＳＹ信号
として与えられる。入力信号の“Ｈ”のパルス幅をワン
ショット回路２４１で広げている間、“Ｌ”のＲＤＹ／
ＢＳＹ信号がパソコン１０に与えられるので、パソコン
１０はハードディスクカード２０がビジー状態であるこ
とを把握する。つまり、この間はハードディスクカード
２０はリセット状態なので、パソコン１０はハードディ
スクカード２０へのアクセスを禁止するのである。ＮＯ
Ｒ回路２４２では、ワンショット回路２４１からの出力
信号とＲＥＳＥＴ信号との論理和を取ってＨＤＲＥＳＥ
Ｔ信号として出力する。ＲＥＳＥＴ信号とＨＤＲＥＳＥ
Ｔ信号との関係を図５（ｂ）の波形図に示す。同図よ
り、２５μｓより短いパルス幅のＲＥＳＥＴ信号から約
２５μｓのパルス幅のＨＤＲＥＳＥＴ信号が生成されて
いるのが分かる。
の中のＲＥＳＥＴ信号は、ハードディスク装置２５で必
要とするパルス幅より狭いので、変換回路２４で一定の
パルス幅（２５μｓ）を備えたＨＤＲＥＳＥＴ信号に変
換しなければならない。この変換回路２４の回路図を図
５（ａ）に示す。同図より、ＲＥＳＥＴ信号は遅延用の
ワンショット回路２４１とＮＯＲ回路２４２の入力とし
て与えられる。ワンショット回路２４１では、入力信号
の立ち上がりから一定時間“Ｈ”のパルスを発生させて
ＮＯＲ回路２４２に出力する。また、ワンショット回路
２４１の反転出力がパソコン１０にＲＤＹ／ＢＳＹ信号
として与えられる。入力信号の“Ｈ”のパルス幅をワン
ショット回路２４１で広げている間、“Ｌ”のＲＤＹ／
ＢＳＹ信号がパソコン１０に与えられるので、パソコン
１０はハードディスクカード２０がビジー状態であるこ
とを把握する。つまり、この間はハードディスクカード
２０はリセット状態なので、パソコン１０はハードディ
スクカード２０へのアクセスを禁止するのである。ＮＯ
Ｒ回路２４２では、ワンショット回路２４１からの出力
信号とＲＥＳＥＴ信号との論理和を取ってＨＤＲＥＳＥ
Ｔ信号として出力する。ＲＥＳＥＴ信号とＨＤＲＥＳＥ
Ｔ信号との関係を図５（ｂ）の波形図に示す。同図よ
り、２５μｓより短いパルス幅のＲＥＳＥＴ信号から約
２５μｓのパルス幅のＨＤＲＥＳＥＴ信号が生成されて
いるのが分かる。
【００１２】次に、ＩＣメモリカード３０とハードディ
スクカード２０との対比を図６〜図８を用いて行う。図
６（ａ）、（ｂ）は、ＩＣメモリカード３０およびハー
ドディスクカード２０の断面図である。図６（ａ）よ
り、ＩＣメモリカード３０はステンレス製カバー板３０
１、３０２とカード枠３０３を筐体にして、内部にプリ
ント基板３０４を有して構成されている。プリント基板
３０４の両面には、メモリＩＣ３０５〜３１０が備えら
れている。ＩＣメモリカード３０とコネクタ部１３との
接続は、プリント基板３０４の一端をコネクタピン１３
１で挟んで行う。また、図６（ｂ）より、ハードディス
クカード２０はステンレス製カバー板２０１、２０２と
カード枠２０３を筐体にして、内部にプリント基板２０
４を有し、さらにプリント基板２０４上にハードディス
ク本体２５を備えて構成されている。プリント基板２０
４には、ＲＯＭ２０５〜２０７などが備えられ、ドライ
ブコントローラやＩ／Ｏカードインタフェースが格納さ
れている。図７は、ＩＣメモリカード３０の分解図であ
る。同図より、ＩＣメモリカードは、ステンレス製カバ
ー板３０１と、メモリＩＣが搭載されたプリント基板３
０４と、カード枠３０３と、ステンレス製カバー板３０
２と、コネクタ１３とに分解できることが分かる。ま
た、図８はハードディスクカード２０の分解図である。
同図より、ハードディスクカード２０は、ステンレス製
カバー板２０２と、ハードディスク本体２５と、ＲＯＭ
などが搭載されたプリント基板２０４と、カード枠２０
３と、ステンレス製カバー板２０１と、コネクタ１３と
に分解できることが分かる。
スクカード２０との対比を図６〜図８を用いて行う。図
６（ａ）、（ｂ）は、ＩＣメモリカード３０およびハー
ドディスクカード２０の断面図である。図６（ａ）よ
り、ＩＣメモリカード３０はステンレス製カバー板３０
１、３０２とカード枠３０３を筐体にして、内部にプリ
ント基板３０４を有して構成されている。プリント基板
３０４の両面には、メモリＩＣ３０５〜３１０が備えら
れている。ＩＣメモリカード３０とコネクタ部１３との
接続は、プリント基板３０４の一端をコネクタピン１３
１で挟んで行う。また、図６（ｂ）より、ハードディス
クカード２０はステンレス製カバー板２０１、２０２と
カード枠２０３を筐体にして、内部にプリント基板２０
４を有し、さらにプリント基板２０４上にハードディス
ク本体２５を備えて構成されている。プリント基板２０
４には、ＲＯＭ２０５〜２０７などが備えられ、ドライ
ブコントローラやＩ／Ｏカードインタフェースが格納さ
れている。図７は、ＩＣメモリカード３０の分解図であ
る。同図より、ＩＣメモリカードは、ステンレス製カバ
ー板３０１と、メモリＩＣが搭載されたプリント基板３
０４と、カード枠３０３と、ステンレス製カバー板３０
２と、コネクタ１３とに分解できることが分かる。ま
た、図８はハードディスクカード２０の分解図である。
同図より、ハードディスクカード２０は、ステンレス製
カバー板２０２と、ハードディスク本体２５と、ＲＯＭ
などが搭載されたプリント基板２０４と、カード枠２０
３と、ステンレス製カバー板２０１と、コネクタ１３と
に分解できることが分かる。
【００１３】次に、本発明の応用例について図９〜図１
４を用いて説明する。図９は、３段のスロット５１を備
えたパソコン５０の構成を示す斜視図である。同図よ
り、パソコン５０には、縦積みした３段のスロット５１
が備えられている。このスロットには、通常３枚のＩＣ
カードを装着できるが、上段にＩＣメモリカード３０
を、中段と下段を使ってハードディスクカード２０を装
着することもできる。また、この装着位置は、逆でもよ
い。つまり、上段と中段を使ってハードディスクカード
２０を、下段にＩＣメモリカード３０を装着してもよ
い。さらに、スロットは２段として、上段の開口部を上
方に広げて、ハードディスクカード２０の凸部を収納で
きるようにし、下段にＩＣメモリカード３０、上段にハ
ードディスクカード２０を装着してもよい。なお、スロ
ット５１を３段にしたのは、単なる例示であって、４段
以上にしてもよく、この場合に装着できるＩＣカードお
よびハードディスクカードの組合せは、非常に多くな
る。図１０は、３段のスロット５１のソケット５２、５
３、５４の形状を示す断面図である。同図より、各ソケ
ットは、凸部ストッパ５２ａ、５３ａ、５４ａと凹部ス
トッパ５２ｂ、５３ｂ、５４ｂを備えている。これらの
ストッパがあるので、複数段スロットを積み重ねても互
いにずれることがない。図１１は、３段のスロット５１
を用いたときの、ＩＣメモリカード３０などを取り出す
イジェクトスイッチ５５〜５７の配置を示す外観図であ
る。図１１（ａ）から分かるように、中段のイジェクト
スイッチ５６を上段および下段のイジェクトスイッチ５
５、５７の反対位置に備えることによって、それぞれの
イジェクトスイッチの操作性を向上させている。また、
図１１（ｂ）は、ＩＣメモリカード３０やハードディス
クカード２０をスロット５１に挿入する際の、裏向きの
挿入を禁止する機構を示している。同図のように、ＩＣ
メモリカード３０やハードディスクカード２０の一方の
側面部の上半分と、もう一方の側面部の中央に溝３０
ａ、３０ｂを設け、スロット５１の対応する位置に出っ
張り５１ａ、５１ｂを設けている。そして、挿入時に
は、溝３０ａと出っ張り５１ａ、溝３０ｂと出っ張り５
１ｂが、それぞれ噛み合うので、この向きの挿入だけが
許される。図１２〜図１４は、ＩＣメモリカードのイン
タフェースとＩ／Ｏカードのインタフェースを比較した
図である。同図でのポイントは、Ｎｏｔｅｓ欄に２〜５
の番号が記載されている端子は独立端子として使用しな
ければならないが、それ以外の端子は並列に接続できる
点である。つまり、スロットを複数段縦積みすると接続
線がそれだけ複雑になるが、並列接続できる端子につい
ては共通の接続線で済むため、複雑さが緩和されるので
ある。並列接続できる端子は、１〜６番、８〜１５番、
１７番、１９〜３２番、３４番、３５番、３７〜４１
番、４３番、４６〜５１番、５３〜５７番、６４〜６６
番、６８番の５２本の端子である。ただし、これらの端
子についても独立していることが望ましく、並列接続す
るかどうかは本発明の要点ではない。
４を用いて説明する。図９は、３段のスロット５１を備
えたパソコン５０の構成を示す斜視図である。同図よ
り、パソコン５０には、縦積みした３段のスロット５１
が備えられている。このスロットには、通常３枚のＩＣ
カードを装着できるが、上段にＩＣメモリカード３０
を、中段と下段を使ってハードディスクカード２０を装
着することもできる。また、この装着位置は、逆でもよ
い。つまり、上段と中段を使ってハードディスクカード
２０を、下段にＩＣメモリカード３０を装着してもよ
い。さらに、スロットは２段として、上段の開口部を上
方に広げて、ハードディスクカード２０の凸部を収納で
きるようにし、下段にＩＣメモリカード３０、上段にハ
ードディスクカード２０を装着してもよい。なお、スロ
ット５１を３段にしたのは、単なる例示であって、４段
以上にしてもよく、この場合に装着できるＩＣカードお
よびハードディスクカードの組合せは、非常に多くな
る。図１０は、３段のスロット５１のソケット５２、５
３、５４の形状を示す断面図である。同図より、各ソケ
ットは、凸部ストッパ５２ａ、５３ａ、５４ａと凹部ス
トッパ５２ｂ、５３ｂ、５４ｂを備えている。これらの
ストッパがあるので、複数段スロットを積み重ねても互
いにずれることがない。図１１は、３段のスロット５１
を用いたときの、ＩＣメモリカード３０などを取り出す
イジェクトスイッチ５５〜５７の配置を示す外観図であ
る。図１１（ａ）から分かるように、中段のイジェクト
スイッチ５６を上段および下段のイジェクトスイッチ５
５、５７の反対位置に備えることによって、それぞれの
イジェクトスイッチの操作性を向上させている。また、
図１１（ｂ）は、ＩＣメモリカード３０やハードディス
クカード２０をスロット５１に挿入する際の、裏向きの
挿入を禁止する機構を示している。同図のように、ＩＣ
メモリカード３０やハードディスクカード２０の一方の
側面部の上半分と、もう一方の側面部の中央に溝３０
ａ、３０ｂを設け、スロット５１の対応する位置に出っ
張り５１ａ、５１ｂを設けている。そして、挿入時に
は、溝３０ａと出っ張り５１ａ、溝３０ｂと出っ張り５
１ｂが、それぞれ噛み合うので、この向きの挿入だけが
許される。図１２〜図１４は、ＩＣメモリカードのイン
タフェースとＩ／Ｏカードのインタフェースを比較した
図である。同図でのポイントは、Ｎｏｔｅｓ欄に２〜５
の番号が記載されている端子は独立端子として使用しな
ければならないが、それ以外の端子は並列に接続できる
点である。つまり、スロットを複数段縦積みすると接続
線がそれだけ複雑になるが、並列接続できる端子につい
ては共通の接続線で済むため、複雑さが緩和されるので
ある。並列接続できる端子は、１〜６番、８〜１５番、
１７番、１９〜３２番、３４番、３５番、３７〜４１
番、４３番、４６〜５１番、５３〜５７番、６４〜６６
番、６８番の５２本の端子である。ただし、これらの端
子についても独立していることが望ましく、並列接続す
るかどうかは本発明の要点ではない。
【００１４】なお、本実施例では、ハードディスク装置
２５を搭載したハードディスクカード２０について説明
したが、ハードディスク装置２５以外の他のメディア、
例えば、光ディスク装置、フロッピィディスク装置、Ｒ
ＡＭディスク装置などを搭載したカードについても、同
様に本発明は対応できる。
２５を搭載したハードディスクカード２０について説明
したが、ハードディスク装置２５以外の他のメディア、
例えば、光ディスク装置、フロッピィディスク装置、Ｒ
ＡＭディスク装置などを搭載したカードについても、同
様に本発明は対応できる。
【００１５】
【発明の効果】本発明の情報処理装置であれば、ハード
ディスク装置を搭載したカードを装着した場合でも、ハ
ードディスク装置へのデータの書き込みやデータの読み
出しが容易に行うことができる。このため、ＩＣカード
用のスロットしか持たない情報処理装置であっても、大
容量の外部記憶装置であるハードディスク装置の装備が
可能となった。
ディスク装置を搭載したカードを装着した場合でも、ハ
ードディスク装置へのデータの書き込みやデータの読み
出しが容易に行うことができる。このため、ＩＣカード
用のスロットしか持たない情報処理装置であっても、大
容量の外部記憶装置であるハードディスク装置の装備が
可能となった。
【図１】本実施例の情報処理装置のブロック図である。
【図２】本実施例の情報処理装置の外観を示す斜視図で
ある。
ある。
【図３】本実施例の情報処理装置への挿入を示す斜視図
である。
である。
【図４】信号生成回路の回路図である。
【図５】変換回路の回路図である。
【図６】ＩＣカードおよびハードディスクカードの断面
図である。
図である。
【図７】ＩＣカードの分解図である。
【図８】ハードディスクカードの分解図である。
【図９】情報処理装置の構成を示す斜視図である。
【図１０】ソケットの形状を示す断面図である。
【図１１】イジェクトスイッチの配置を示す外観図であ
る。
る。
【図１２】ＩＣカードおよびＩ／Ｏカードのインタフェ
ースの比較図である。
ースの比較図である。
【図１３】ＩＣカードおよびＩ／Ｏカードのインタフェ
ースの比較図である。
ースの比較図である。
【図１４】ＩＣカードおよびＩ／Ｏカードのインタフェ
ースの比較図である。
ースの比較図である。
１０…パソコン、１１…スイッチ、１２…信号生成回
路、１３…コネクタ部、２０…ハードディスクカード、
２１…接続部、２２…スイッチ、２３…変換回路、２４
…変換回路、２５…ハードディスク装置、２６…アトリ
ビュートメモリ
路、１３…コネクタ部、２０…ハードディスクカード、
２１…接続部、２２…スイッチ、２３…変換回路、２４
…変換回路、２５…ハードディスク装置、２６…アトリ
ビュートメモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−213715（ＪＰ，Ａ) 特開 平３−158913（ＪＰ，Ａ) 特開 平３−30007（ＪＰ，Ａ) 特開 平４−356785（ＪＰ，Ａ) 特開 平５−36221（ＪＰ，Ａ) 実開 平２−63139（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/08 G06K 17/00
Claims (5)
- 【請求項１】 ＩＣメモリカードインタフェースおよび
ＪＥＩＤＡ Ｖｅｒ４．１以後の規格のＩ／Ｏカードイ
ンタフェースとを切替可能に備えたカードであって、 所定のインターフェースを有する周辺装置と、 前記周辺装置の所定のインターフェースと前記Ｉ／Ｏカ
ードインタフェースとを交換する変換回路とを有するこ
とを特徴とする周辺装置カード。 - 【請求項２】 前記変換回路は、リセット信号の幅を拡
張する回路を有することを特徴とする請求項１記載の周
辺装置カード。 - 【請求項３】 前記変換回路は、偶数バイトと奇数バイ
トのアドレス空間をそれぞれ指定する２種類の信号を、
連続した論理アドレス空間をそれぞれ指定する２種類の
信号に変換する回路を有することを特徴とする請求項１
または２に記載の周辺装置カード。 - 【請求項４】 前記周辺装置は、ハードディスク装置、
光ディスク装置、フロッピィディスク装置またはＲＡＭ
ディスク装置のいずれかを有することを特徴とする請求
項１〜３のいずれか一項に記載の周辺装置カード。 - 【請求項５】 請求項１〜４のいずれかに記載の周辺装
置カードを取り外し可能に装着するためのＩＣカードス
ロットを有し、前記周辺装置カードが装着された場合に
は、前記Ｉ／Ｏカードインタフェースに切り替えて前記
周辺装置にアクセスを行うことを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298796A JP3058209B2 (ja) | 1991-11-14 | 1991-11-14 | 周辺装置カードおよび情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298796A JP3058209B2 (ja) | 1991-11-14 | 1991-11-14 | 周辺装置カードおよび情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05134820A JPH05134820A (ja) | 1993-06-01 |
| JP3058209B2 true JP3058209B2 (ja) | 2000-07-04 |
Family
ID=17864335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298796A Expired - Fee Related JP3058209B2 (ja) | 1991-11-14 | 1991-11-14 | 周辺装置カードおよび情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058209B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06312593A (ja) | 1993-04-28 | 1994-11-08 | Toshiba Corp | 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法 |
| JPH0737049A (ja) * | 1993-07-23 | 1995-02-07 | Toshiba Corp | 外部記憶装置 |
| JPH07134723A (ja) * | 1993-11-09 | 1995-05-23 | Fujitsu Ltd | 端末装置 |
| JP3383398B2 (ja) * | 1994-03-22 | 2003-03-04 | 株式会社東芝 | 半導体パッケージ |
| JPH0964240A (ja) | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US6022763A (en) * | 1996-05-10 | 2000-02-08 | Kabushiki Kaisha Toshiba | Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof |
| JPH09326193A (ja) | 1996-06-04 | 1997-12-16 | Citizen Watch Co Ltd | Ｉｃメモリカード |
| JPH09327990A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | カード型記憶装置 |
| JPH10302030A (ja) * | 1997-02-28 | 1998-11-13 | Toshiba Corp | 接続装置、および情報処理装置 |
| JP3700348B2 (ja) * | 1997-11-05 | 2005-09-28 | 松下電器産業株式会社 | 電子部品放熱装置 |
| KR100353519B1 (ko) * | 1999-12-22 | 2002-09-19 | 주식회사 현대오토넷 | 카 오디오의 엠피쓰리 플레이어 |
| JP2002197415A (ja) * | 2000-12-27 | 2002-07-12 | Fujitsu Ltd | データ記憶装置 |
| US7702848B2 (en) * | 2004-06-10 | 2010-04-20 | Marvell World Trade Ltd. | Adaptive storage system including hard disk drive with flash interface |
| US7617359B2 (en) * | 2004-06-10 | 2009-11-10 | Marvell World Trade Ltd. | Adaptive storage system including hard disk drive with flash interface |
| US7814245B2 (en) * | 2006-10-05 | 2010-10-12 | Lsi Corporation | Apparatus and methods for improved SATA device interaction without a SAS expander |
-
1991
- 1991-11-14 JP JP3298796A patent/JP3058209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05134820A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058209B2 (ja) | 周辺装置カードおよび情報処理装置 | |
| US7162549B2 (en) | Multimode controller for intelligent and “dumb” flash cards | |
| EP2085887B1 (en) | Flashtoaster for reading several types of flash memory cards with or without a PC | |
| US6658516B2 (en) | Multi-interface memory card and adapter module for the same | |
| EP1102172B1 (en) | Dual interface memory card and adapter module for the same | |
| KR970004523B1 (ko) | 퍼스널 컴퓨터 시스템 | |
| USRE44628E1 (en) | System and method for expansion of a computer | |
| JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびｉｃカード | |
| US20030084220A1 (en) | Active adapter chip for use in a flash card reader | |
| EP0658851A2 (en) | PCMCIA-format cable | |
| CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
| US7597268B2 (en) | Memory module which includes a form factor connector | |
| US5495586A (en) | Computer system having memory card/disk storage unit used as external storage device | |
| EP1146428A1 (en) | Multi-interface memory card and adapter module for the same | |
| US5548777A (en) | Interface control system for a CD-ROM driver by memory mapped I/O method having a predetermined base address using an ISA BUS standard | |
| US5734840A (en) | PCI and expansion bus riser card | |
| EP0467595A2 (en) | Personal computer with connector assembly having integral retainer | |
| EP0493888A2 (en) | Personal computer with local memory expansion capability | |
| US4958323A (en) | Semiconductor file memory | |
| US7377432B2 (en) | Interface converting apparatus | |
| EP0754319B1 (en) | Dasd capacity in excess of 528 megabytes apparatus and method for personal computers | |
| US5550991A (en) | Personal computer system having high speed local processor bus and storage controller with FIFO memory coupled directly thereto | |
| USRE39052E1 (en) | System and method for expansion of a computer | |
| US20030191882A1 (en) | Integrated multi-function storing means | |
| US6567874B1 (en) | Signal switch apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |