KR102244643B1 - 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 - Google Patents

전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 Download PDF

Info

Publication number
KR102244643B1
KR102244643B1 KR1020190089268A KR20190089268A KR102244643B1 KR 102244643 B1 KR102244643 B1 KR 102244643B1 KR 1020190089268 A KR1020190089268 A KR 1020190089268A KR 20190089268 A KR20190089268 A KR 20190089268A KR 102244643 B1 KR102244643 B1 KR 102244643B1
Authority
KR
South Korea
Prior art keywords
power
standby
mode
chipset
signal
Prior art date
Application number
KR1020190089268A
Other languages
English (en)
Other versions
KR20210012114A (ko
Inventor
김명자
Original Assignee
주식회사 리퓨터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 리퓨터 filed Critical 주식회사 리퓨터
Priority to KR1020190089268A priority Critical patent/KR102244643B1/ko
Publication of KR20210012114A publication Critical patent/KR20210012114A/ko
Application granted granted Critical
Publication of KR102244643B1 publication Critical patent/KR102244643B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

컴퓨터의 전원공급장치인 SMPS(Switching Mode Power Supply)에서 시스템의 전원상태 신호를 활용하여 특정모드에서 절전과 대기전력 차단을 제어하도록 함으로써 시스템 구현을 단순화하고, 최대 절전과 안정성을 확보하도록 한 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법에 관한 것으로서, 파워 온(PWRON#) 신호를 입력받고 이에 응하여 신호선 단자들을 통해 현재 전원 모드를 알리는 칩셋(PCH) 및 파워 버튼이 활성화되면 이를 인식하고, 상기 칩셋으로부터 신호선 단자들을 통해 전달되는 현재 전원 모드를 인식하고, 인식한 현재 전원 모드에 따라 상기 칩셋의 대기전력을 통제하는 전원공급장치로 절전 장치를 구현하며, 전원공급장치는 인식한 현재 전원 모드가 최대절전모드이면 상기 칩셋에 공급되는 대기전력을 차단하고, 상기 인식한 현재 전원 모드가 절전/대기모드이면 상기 칩셋에 3VSB의 저전압의 동작전압을 인가하여, 절전을 구현한다.

Description

전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법{Switching mode power supply built-in standby power cut-off apparatus and method}
본 발명은 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법에 관한 것으로, 특히 컴퓨터의 전원공급장치인 SMPS(Switching Mode Power Supply)에서 시스템의 전원상태 신호를 활용하여 특정모드에서 절전과 대기전력 차단을 제어하도록 함으로써 시스템 구현을 단순화하고, 최대 절전과 안정성을 확보하도록 한 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법에 관한 것이다.
일반적으로, 컴퓨터 전원공급장치는 도 1에 도시한 바와 같이, SMPS와 같은 파워서플라이(20)가 메인 보드(10)의 SIO(12)와 24핀으로 연결되어 있으며, 그 중 하나는 +5V의 스탠바이 전압(+5VSB)의 인가용이다.
사용자가 PC 케이스의 파워스위치(미 도시됨)를 누르면, 이와 기구적으로 연결된 파워 버튼(13)이 눌려지고, 파워 버튼(13)이 SIO(12)로 제1 신호(PWRBTN#)를 보내며, 다시 SIO(12)는 파워서플라이(20)로 파워 온 신호선(PSON#)을 활성화하며, 칩셋(14)으로는 제2 신호(PWRBTN#_SB)를 발생한다. 파워서플라이(20)는 CPU(11) 및 칩셋(14)으로 파워굳 신호(PWROK)를 보내서 이를 알리며, 이후 메인 보드로 파워가 공급되도록 한다.
도 1에서 미설명 부호 15는 칩셋의 리셋 버튼이며, 16은 배터리이고, 17은 리쥼 리셋(17)이며, 18은 LAN이다. 그 외에도, CPU 및 칩셋과 연결된 AC, FWH, 슈퍼IO(19), AGP 슬롯, PCI 슬롯, IDE 등이 접속되어 있다.
한편, 전술한 바와 같이, 파워서플라이(20)와 메인보드 간에는 비작동시에도 +5V의 대기전력이 인가되는바, 시동 버튼의 인식 및 원격시동의 인식 등을 위해 약 1W의 대기 전력을 필요로 한다.
그리고 이는 개별적으로는 결코 높지 않은 소비전력이나, 하나의 기관 전체로는, 나아가 국가 전체로는 막대한 에너지의 낭비로 이어지게 된다.
이러한 문제점을 해결하기 위하여, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치에 대한 종래의 기술이 하기의 <특허문헌 1>로 제안되었다.
<특허문헌 1> 에 개시된 종래기술은 도 2에 도시한 바와 같이, CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 제1 배터리(16), LAN(18) 및 슈퍼IO(19)를 갖는 메인 보드(10), 상기 메인 보드(10)에 전원을 공급하는 SMPS(20), 상기 SMPS(20)의 대기전력 공급을 제어하는 마이컴(30), 상기 메인보드(10)와 SMPS(20) 간의 신호 및 대기전력 커넥팅을 매개하는 파워 커넥터(60), 및 상기 마이컴(30)의 제어에 따라 대기 전력 온/오프를 스위칭하는 스위칭소자(40)를 포함하여 구성된다. 여기서 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭 소자(40)에 의해 제어함으로써, 메인보드(10)에 공급되는 대기전원을 통제한다.
즉, 상기 <특허문헌 1> 에 개시된 종래기술의 전원공급장치는, 도 2에서 보는 바와 같이, 파워 커넥터(60)가 메인보드(10)와 SMPS(20) 간의 신호 및 대기전력 커넥팅을 매개하는바, SMPS(20)와 상기 파워 커넥터와는 23개 핀으로 접속되고, 대신 하나의 핀인 +5V 대기전력선(+5VSB)은 파워 커넥터 대신 마이컴(30) 및 스위칭소자(40)와 접속되어 진다는 점이 도 1의 종래의 전원공급장치와 상이하다.
상기 스위칭 소자(40)는, 파워스위치용 IC이거나, FET 회로로 이루어질 수 있다. 이외에도, 마이컴(30)은, SMPS(20)로부터 SMPS굳 신호(PS_ON#) 혹은 파워굳 신호(PWR_ON) 중의 어느 하나 혹은 양자 모두의 신호를 SMPS(20)로부터 수신받는다. 상기 파워굳 신호(PWR_ON)는 CPU(11) 및 칩셋(14)으로도 인가된다.
한편, 상기 마이컴(30)은 또한, 외부의 케이스 파워 스위치(50)로부터의 스위칭 신호(CASE_PWR_BTN)에 의해 대기전력 공급 개시 동작을 시작하게 되며, 이에 따라 +5V의 대기전력(+5VSB)을 상기 스위칭 소자(40)를 통해 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 되는바, 상기 스위칭 소자(40)는 상기 마이컴(30)의 제어신호(5VSB_SW)가 '온'일 경우에, 상기 SMPS(20)로부터의 +5V 대기전력(+5VSB)을 5V 대기신호(P5V_STBY)로서 메인보드(10)로 인가하게 된다.
SMPS(20) 파워 커넥터로부터 메인보드(10) 파워 커넥터로 PC 정상동작 전력 +12V 및 -12V 라인, +5V 대기전력선 및 +3.3V 전력선, 그리고 파워굳(PWR_ON) 신호가 간다. 다만, 5V 대기전력선(5VSB)은, 스위칭 장치(40)로 가며, 다시 스위칭 장치(40)에서 메인보드 파워 커넥터로 대기 전력 신호(P5V_STBY)가 간다.
더욱이, 마이컴(30)으로부터 스위칭 소자(40)로 대기전원 스위치 신호(5VSB_SW)가, 그리고 메인 파워 버튼(12)으로 파워 버튼 신호(MB_PWR_BTN)가 간다. 역으로, 메인보드(10) 파워 커넥터로부터 SMPS(20) 파워 커넥터로 SMPS굳(PS_ON#) 신호가 간다.
이들 동작을 더 상세히 설명하면, 먼저, 상기 마이컴(30)은 파워 전원의 대기전력(+5VSB)을 상기 스위칭 소자(40)에 의해 제어함으로써, 메인보드에 공급되는 전원을 통제하는데, 보통 전원이 오프되는 것은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 마이컴에서 감지하여, 전원이 오프일 경우에는 5V 대기전원을 오프해 주면 된다. 즉, 이 경우, 메인보드에 대기전력이 공급되지 않기 때문에, 컴퓨터의 전원을 켤 수 없는 것이다.
한편, PC 사용자가 케이스 파워 스위치(50)를 누르면, 이 신호에 의해 마이컴(30)이 활성화되며, 마이컴은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 감지하여, 전원이 온일 경우에는 스위칭 소자(40)로의 제어신호(5VSB_SW)를 턴온하여, 5V 대기전원(+5VSB)이 메인보드로 인가되도록 하는 것이다.
아울러, 메인보드의 파워 버튼(13)이 온되면, SIO(12)로 입출력 개시명령이 하달되고, SIO(12)는 파워 커넥터(60)를 통해 SMPS(20)로 파워서플라이굳(PS_ON#)신호를 발생하는바, SMPS는 상황이 정상일 경우, 파워굳(PWR_ON) 신호를 역시 커넥터(60)를 통해 메인보드(10)로 전달하면서, 메인보드 동작 전원(+12V)을 활성화한다.
따라서, 상기 <특허문헌 1> 에 의하면, 컴퓨터 기동 시스템의 대기전력에 해당하는 1W의 대기전력을 소비하지 않고, 마이컴의 대기전력에 해당하는 0.1W 정도의 대기전력만으로 스탠바이 및 컴퓨터 기동이 가능해 진다는 장점이 있다.
그런데 시스템 전원 '온' 및 '오프' 상태만을 갖는 종래의 시스템과 달리, 최근의 PC들은 S1 내지 S5 모드를 채택하여, 다양하게 세분화된 모드를 채택하고 그에 따라 속도와 자원 활용도를 높인 가장 효율적인 시스템 동작을 하게 된다. 참고로, S0 모드는 컴퓨터 동작 모드이고, S1 모드는 프로세서가 아이들(idle) 상태로서 저전력 공급 상태이나 여전히 램에 전원이 공급되어야 하는 상태이고, S2 모드는 프로세서가 딥슬립(deep sleep) 상태이나 여전히 램에 전원이 공급되는 상태이며, S3모드(절전/대기모드)의 경우는 데이터를 메모리에 저장하고 최소 전원을 유지하는 방식이기 때문에 이 경우에도 여전히 +5V SB를 OFF하면 안된다. 이때 DDR 메모리의 타입에 따라 조금씩 다르게 출력되지만 VDD 전원이 12 ~ 15V가 계속 유지되는바, 이때에는 메모리와 RTC 등 일부에만 전원이 공급된다. 반면, S4 모드(최대절전모드)에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, 전원 OFF와 거의 동일한 상태가 된다. 이때에는 메모리의 VDD 전원은 전원 OFF 때와 같이 0V 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인 바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 12 ~ 15V를 출력하게 된다.
따라서, 이와 같은 최근의 S0 ~ S5 모드를 갖는 시스템은, 상기 <특허문헌 1>의 경우에도, 이러한 대기전력을 차단하기 위해서는 전원의 상태를 모두 확인할 필요가 있다. 전원 상태를 확인하는 방법으로는 1) SMPS 내부에 인가되는 전류를 측정하거나, 2) '파워굳' 등의 몇 가지 신호를 더 확인하여 체크한다.
전류를 체크하는 경우 고가의 ADC(Analog to Digital Converter) 및 주변회로가 필요하여 대기전력 1W를 줄이는 비용대비 효용가치가 없으며, 또한 '파워굳' 등의 신호를 통하여 체크하는 경우 하나의 신호로 모든 전원을 확인할 수 없기 때
문에 여러 신호를 입력받고 전원상태를 체크하기 위하여 복잡한 구조를 가지고 있어 생산 효율성이 떨어진다는 문제점이 발생한다.
이러한 문제를 개선하기 위해서 종래에 제안된 기술이 하기의 <특허문헌 2> 에 개시되어 있다.
<특허문헌 2> 에 개시된 종래기술은 도 3에 도시한 바와 같이, 메인 보드, SMPS, 마이컴, 파워 커넥터, 제1 스위칭소자 및 메모리로 공급되는 전압(VDD)을 감지하여 마이컴으로 통보하는 감지부를 포함하되, PC 전원 스위치가 '온'인가 여부를 판단하는 단계, '온'인 경우에는, 파워컨트롤 신호(PWR_CTRL)를 활성화하여 제1 스위칭 소자로 출력하고, 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보내는 단계, 제2 스위칭 소자로 스위칭아웃(SW_OUT) 신호를 출력하여 제2 스위칭 소자의 트랜지스터가 턴온되게 하고, 메인보드의 파워버튼으로 PS_ON# 신호를 인가하여 파워버튼 및 메인보드의 슈퍼I/O의 PS_ON 회로를 통해 커넥터의 PS_ON# 단자를 활성화하여, 메인보드를 동작시키는 단계, 이후, 메인보드의 시스템 메모리로 공급되는 전압(VDD)을 체크하는 단계, 감지된 전압(VDD)이 일정 기준 전압(Vr) 미만인지 여부를 판단하는 단계, 및 일정 기준 전압(Vr) 이상이면, +5VSB 전원 '온' 상태를 그대로 유지하며, 그렇지 않은 경우에는 파워컨트롤 신호(PWR_CTRL)를 비활성화하여, 제1 스위칭 소자로 출력하고, 이에 응하여 제1 스위칭 소자는 파워 출력 신호(PWR_OUT)를 디스에이블시켜 시스템 대기전력을 '오프'시키는 단계를 포함한다. 이러한 구성을 통해, 시스템 메모리 전원을 활용하여 대기전력을 차단한다.
또한, 컴퓨터 시스템에서 절전을 위해 제안된 또 다른 종래기술이 하기의 <특허문헌 3> 에 개시되어 있다.
<특허문헌 3> 에 개시된 종래기술은 도 4에 도시한 바와 같이, 메인 보드에서 수퍼 IO(19)와 ATX 파워 커넥터(60) 사이에 제1 스위칭부(40) 및 상기 수퍼 IO(19)와 칩셋(PCH)(14) 사이에 제2 스위칭부(41)가 추가되어 이루어진다.
일반적인 컴퓨터 시스템에서의 전원 공급은, SMPS와 같은 파워 서플라이에서 메인 보드로 ATX 파워 커넥터(60)를 통해 이루어지는바, 이를 일례로 5VSB 전원선을 통해 적절히 제어하는 마이컴과 같은 장치를 통해 절전을 행하게 된다.
최근에는 수퍼 IO(19)에서 ATX 파워 커넥터(60)를 통해 SMPS와 같은 파워 서플라이로부터 전원을 공급받는바, 파워 버튼(13)이 활성화되면, 이를 수퍼 IO(19) 내의 파워 상태 검출기(19b)가 인식하여, 칩셋(14)으로 파워온(PWRON#) 신호를 출력하고, 이에 응하여 칩셋(14)은 수퍼 IO(19)로 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 알리며, 이에 응하여 상기 수퍼 IO(19) 내의 파워 상태 검출기(19b)는 제1 스위칭부(40)를 통해 ATX 파워 커넥터(60)로부터 동작 전원을 공급받아 수퍼 IO(19) 동작을 개시하게 된다.
수퍼 IO(19) 내의 파워 상태 검출기(19b)가 상기 파워 버튼(13) 활성화를 인식하고, 칩셋(14)으로 파워온(PWRON#) 신호를 출력하면, 이에 응하여 칩셋(14)으로부터의 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 파악하는 점까지는 종래기술과 동일하나, 현재 모드에 따라 GPIO 포트를 통해 상이한 동작을 행하도록 프로그래밍 된다. 참고로, 일반적으로 수퍼 IO칩에는 약 50개 정도
의 GPIO(General Purpose Input Output) 포트가 있는바, 이들은 BIOS에 의해 특정 목적의 포트로 프로그래밍이 될 수 있고, 그 중에서 어느 두 개의 포트를 'GPIO A' 포트 및 'GPIO B' 포트로 사용하게 된다.
칩셋(14)으로부터의 'SLP_4' 신호선 단자를 통해 현재 전원 상태가 S4 모드(최대절전모드)라고 판단될 경우에는, 상기 수퍼 IO(19)의 파워 상태 검출기(19b)는 'GPIO B' 포트를 통해 상기 제1 스위칭부(40)의 제3 트랜지스터(Q3)의 제어단에 'L'신호를 출력하며 동시에 상기 수퍼IO(19)는 PSON# 신호를 활성화하여 상기 ATX 파워커넥터(60)로 출력하게 된다. 결국, 상기 제1 스위칭부(40)의 상기 제3 트랜지스터(Q3) 및 제1 트랜지스터(Q1)의 스위칭 동작에 의해, 상기 제1 스위칭부(40)의 출력단(OUT)의 신호(5VSB_ATX)에는 하이(5V) 전압이 실리게 되며, 따라서 일종의 전압 레귤레이터인 PMOS(10d) 및 LDO(10e)로 각각 인가되는바, 상기 PMOS(10d)의 출력인 5VSB가 시스템의 제1 동작 전원으로 되어 후술하는 제2 스위칭부(41)의 동작 전원이 되며, 상기 LDO(10e)의 출력인 3VSB는 제2 동작 전원으로 상기 수퍼IO(19)의 동작 전원으로 인가되어 진다. 따라서, 상기 수퍼 IO(19) 및 'GPIO B' 포트를 이용함으로써, 종래기술에 비해 별도의 추가적인 장치를 사용하지 않으면서도, 컴퓨터 시스템의 기동시 전력 절감이 가능하게 된다.
계속해서, 상기 수퍼 IO(19)는 현재 전원 상태가 S3 모드(절전/대기모드)로 진행하는지를 판단하게 되는바, 칩셋(14)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S3 모드(절전/대기모드)라고 판단될 경우에는, 상기 수퍼 IO(19)의 'GPIO A' 포트를 통해 상기 제2 스위칭부(41)의 입력측에 'L'신호를 출력하게 되며, 상기 제2 스위칭부(41)는 제2 스위칭부(41)의 출력을 저전압(3VSB)으로 하여, 수퍼 IO 및 칩셋(14)의 전원단자(3VSB/5VSB 단자) 및 칩셋의 'PWRBTN#' 단자에 인가하게 된다.
이때, 상기 제2 스위칭부(41)는 입력측에 'H'신호가 입력되면 종래대로 고전압(5VSB)을 출력하나, 입력측에 'L'신호가 입력되면, 최소 전원만 유지하면 되고 5V의 고전압이 필요없는 경우이므로 저전압(3VSB)으로 조절하여 출력함으로써, 결국 전체 소비전력을 절약할 수 있게 된다.
한편, 계속해서 상기 수퍼 IO(19)는 현재 전원 상태가 S3 모드(절전/대기모드)로 진행된 후, 다시 S2 이하의 동작 모드로 진행 여부를 판단하게 되는바(즉, S0(컴퓨터 동작 모드), S1(아이들모드) 또는 S2(딥슬립모드): 이하 'S2 이하 모드' 또는 '동작모드'로 통칭한다), 칩셋(14)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S2 이하 모드(동작모드)라고 판단될 경우에는, 상기 수퍼 IO(19)의 'GPIO A' 포트를 통해 상기 제2 스위칭부(41)의 입력측에 'H'신호를 출력하게 되며, 상기 제2 스위칭부(41)는 제2 스위칭부(41)의 출력을 고전압(5VSB)으로 하여, 수퍼 IO 및 칩셋(14)의 전원 단자(3VSB/5VSB 단자) 및 칩셋의 'PWRBTN#' 단자에 인가하게 된다.
한편, 칩셋(14)으로부터의 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 파악한 결과, 'SLP_4'가 'L'인 경우에는, 이미 컴퓨터 시스템이 부팅 후에 최대절전모드로 된 것이므로, 'SLP_3' 신호선 단자를 검출하여, 'SLP_3'가 'H'인 경우에는 시스템을 웨이크업 시키고, 바로 'GPIO A' 포트를 통해 상기 제2 스위칭부(41)의 입력측에 'H'신호를 출력하여, 상기 제2 스위칭부(41)의 출력을 고전압(5VSB)으로 하여, 수퍼 IO 및 칩셋(14)의 전원 단자(3VSB/5VSB 단자) 및 칩셋의 'PWRBTN#' 단자에 인가하게 된다.
물론, 칩셋(14)으로부터의 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 파악한 결과, 'SLP_4'가 'L'이며 'SLP_3'도 'L'인 경우에는, 당연히 컴퓨터 시스템이 동작 중인 것이므로, 'GPIO A' 포트를 통해 상기 제2 스위칭부(41)의 입력측에 'H'신호를 계속해서 출력하여, 상기 제2 스위칭부(41)의 출력을 고전압(5VSB)으로 유지하게 된다.
마지막으로, 이와 같이 컴퓨터 시스템이 동작 중이므로 'GPIO A' 포트를 통해 상기 제2 스위칭부(41)의 입력측에 'H'신호를 계속해서 출력하여 상기 제2 스위칭부(41)의 출력을 고전압(5VSB)으로 유지하다가, PWR_OFF 신호가 감지되면, 상기 수퍼 IO(19)의 파워 상태 검출기(19b)는 'GPIO B' 포트를 통해 상기 제1 스위칭부(40)의 제3트랜지스터(Q3)의 제어단에 'H'신호를 출력하며, 따라서 상기 제1 스위칭부(40)의 상기 제3 트랜지스터(Q3) 및 제1 트랜지스터(Q1)의 스위칭 동작에 의해, 상기 제1 스위칭부(40)의 출력단(OUT)의 신호(5VSB_ATX)에는 제로전압(0V)이 걸리게 되고, PMOS(10d) 및 LDO(10e)의 출력도 0V가 되면서, 결국 상기 수퍼IO(19)의 동작이 오프되며, 역시, 상기 수퍼 IO칩(19) 및 'GPIO B' 포트를 이용함으로써, 종래기술에 비해 별도의 추가적인 장치를 사용하지 않으면서도, 컴퓨터 시스템의 종료시에도 조기에 전력 소모를 방지할 수 있어, 전체적인 전력 절감이 가능하게 된다.
대한민국 등록특허 10- 1328393호(2013.11.06. 등록)(대기전력이 절감되는 컴퓨터 전원공급장치) 대한민국 등록특허 10-1623756(2016.05.18. 등록)(시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법) 대한민국 등록특허 10-1692538호(2016.12.28. 등록)(GPIO 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법)
그러나 상기와 같은 <특허문헌 3> 에 개시된 종래기술은 대기전력을 최소화하고, 동작 중에도 소비 전력을 최소화하는 것은 가능하나, 이를 위해 별도의 수퍼 IO 칩을 전원공급장치인 SMPS와는 별도로 구현해야 하므로, 대기전력 차단을 위한 기술 구성이 복잡하고, 다수의 구성을 기존 시스템에 구현해야 하므로 전체적인 시스템 생산성이 낮아지고, 안정성이 저하되는 단점이 있다.
따라서 본 발명은 상기와 같은 종래기술에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서, 컴퓨터의 전원공급장치인 SMPS(Switching Mode Power Supply)에서 시스템의 전원상태 신호를 활용하여 특정모드에서 절전과 대기전력 차단을 제어하도록 함으로써 시스템 구현을 단순화하고, 최대 절전과 안정성을 확보하도록 한 전원공급장치 내장형 컴퓨터 시스템의 절전 장치 및 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 대기전력 차단장치를 컴퓨터의 전원공급장치인 SMPS에 내장시켜 일체로 구성함으로써, 생산성을 높이고, 연결이나 작업이 용이하도록 하여 가격대비 효율성이 높은 전원공급장치 내장형 컴퓨터 시스템의 절전 장치 및 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 "전원공급장치 내장형 컴퓨터 시스템의 절전장치"는 파워 온 신호를 입력받고 이에 응하여 신호선 단자들을 통해 현재 전원 모드를 알리는 칩셋(PCH); 파워 버튼이 활성화되면 이를 인식하고, 상기 칩셋으로부터 신호선 단자들을 통해 전달되는 현재 전원 모드를 인식하고, 인식한 현재 전원 모드에 따라 상기 칩셋의 대기전력을 통제하는 전원공급장치를 포함하고,
상기 전원공급장치는 인식한 현재 전원 모드가 최대절전모드이면 상기 칩셋에 공급되는 대기전력을 차단하고, 상기 인식한 현재 전원 모드가 절전/대기모드이면 상기 칩셋에 3VSB의 저전압의 동작전압을 인가하는 것을 특징으로 한다.
상기에서 전원공급장치는 상기 칩셋의 대기 전력 차단시 파워 라인 감지를 통해 대기 전력의 재개를 결정하며, 대기 전력의 재개로 결정되면 상기 칩셋에 대기 전력을 자동으로 공급하는 것을 특징으로 한다.
상기 전원공급장치는 상기 칩셋과 신호선으로 연결되어 현재 전원 모드 신호를 입력받아 파워상태를 감지하는 파워상태 감지부; 파워 버튼과 연결된 파워 라인의 임피던스 변화를 감지하는 파워 라인 감지부; 입력되는 상용 교류 전원을 다수의 직류 전원으로 변환하여 메인 전원 및 대기 전력을 공급하는 메인 컨버터; 상기 파워상태 감지부에서 감지한 현재 전원 모드와 상기 파워 라인 감지부에서 감지한 임피던스 변화 감지 값에 따라 상기 칩셋의 대기 전력 공급 및 차단을 통제하는 대기전력 제어부; 상기 대기 전력 제어부의 제어에 따라 상기 메인 컨버터에서 상기 칩셋으로 인가되는 대기 전력을 공급 또는 차단하는 대기전력 스위칭부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전방법은, (a) 컴퓨터 시스템의 전원공급장치 내부에 마련된 대기전력 제어부에서 시스템 대기 전원이 오프된 상태에서, PC 파워 버튼이 '온'인지 여부를 판단하여, PC 파워 버튼이 '온'되면 칩셋과 연결된 신호선들을 통해 현재 전원 모드를 검출하는 단계; (b) 상기 대기전력 제어부에서 검출한 현재 전원 모드가 절전/대기모드이면 칩셋에 대기전력을 공급하여 웨이크업시키는 단계; (c) 상기 대기전력 제어부에서 검출한 현재 전원 모드가 최대절전모드이면 상기 칩셋 및 메인보드의 대기전력을 차단하는 단계; (d) 상기 대기전력 제어부에서 상기 칩셋 및 메인보드의 대기전력을 차단한 상태에서, 파워 라인 감지부를 통해 파워 라인의 임피던스를 감지하고, 상기 파워 라인의 임피던스가 감지되지 않으면 상기 대기전력 차단 상태를 유지하고, 상기 파워 라인의 임피던스가 감지되면 상기 칩셋 및 메인보드에 대기전원을 공급하는 단계를 포함하는 것을 특징으로 한다.
상기에서 (b)단계는 현재의 전원 모드가 절전/대기모드이면 상기 칩셋에 3VSB의 저전압의 동작전압을 인가하여 웨이크업시키는 것을 특징으로 한다.
본 발명에 따르면 컴퓨터의 전원공급장치인 SMPS(Switching mode power supply)에 대기전력 차단장치를 내장시켜 시스템 구현을 단순화하고, 안정성 향상을 도모할 수 있는 장점이 있다.
또한, 본 발명에 따르면 대기전력 차단장치를 컴퓨터의 전원공급장치인 SMPS에 내장시켜 일체로 구성함으로써 생산성을 높이고, 연결이나 작업이 용이하도록 하여 가격대비 효율성이 높은 전원공급장치 내장형 절전장치 및 방법을 제공할 수 있는 효과가 있다.
도 1은 일반적인 컴퓨터 전원공급장치의 개념도,
도 2는 종래 대기전력이 절감되는 컴퓨터 전원공급장치의 제1 실시 예 블록도,
도 3은 종래 대기전력이 절감되는 컴퓨터 전원공급장치의 제2 실시 예 블록도,
도 4는 종래 대기전력이 절감되는 컴퓨터 전원공급장치의 제3 실시 예 블록도,
도 5는 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전장치의 블록도,
도 6은 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전방법을 보인 흐름도이다.
이하 본 발명의 바람직한 실시 예에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법을 첨부된 도면을 참조하여 상세하게 설명한다.
<실시 예1>
도 1은 본 발명의 바람직한 실시 예에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전장치의 구성도로서, 전원공급장치(200), 파워 버튼(300), 버튼운영체제(OS)(150), ROM 바이오스(ROM BIOS)(140), 중앙처리장치(130), 메모리(120) 및 칩셋(PCH)(110)을 포함한다.
여기서 전원공급장치(200)와 파워 버튼(300)을 제외한 나머지 구성 즉, 운영체제(OS)(150), ROM 바이오스(ROM BIOS)(140), 중앙처리장치(130), 메모리(120) 및 칩셋(PCH)(110)을 컴퓨터에 일반적으로 구비된 메인보드라고 할 수 있다.
칩셋(PCH)(110)은 상기 전원공급장치(200)로부터 파워 온(PWRON#) 신호를 입력받고 이에 응하여 신호선 단자들을 통해 현재 전원 모드를 상기 전원공급장치(200)에 알리는 역할을 한다. 여기서 전원 모드는 배경 기술에 설명한 바와 같이, S0 - S5와 같은 모드가 있으나, 본 발명에서는 전원 모드로 절전/대기모드인 S3 모드와 최대절전모드인 S4 모드에 대해서만 언급하기로 한다. 나머지 전원 모드에 대해서는 종래 컴퓨터 시스템의 동작과 동일하게 이루어진다.
전원공급장치(200)는 컴퓨터 시스템에 일반적으로 구비되어 전원을 공급해주는 SMPS(Switching Mode Power Supply)와 같은 전원공급장치를 이용하며, 파워 버튼(300)이 활성화되면 이를 인식하고, 상기 칩셋(110)으로부터 신호선 단자들을 통해 전달되는 현재 전원 모드를 인식하고, 인식한 현재 전원 모드에 따라 상기 칩셋(110)의 대기전력을 통제하는 역할을 한다. 여기서 대기전력은 칩셋 이외에 나머지 메인보드를 구성하는 장치의 대기전력을 포함할 수 있다. 칩셋의 대기전력은 이하 메인보드의 대기전력이라고 볼 수 있다.
상기 전원공급장치(200)는 인식한 현재 전원 모드가 최대절전모드(S4 모드)이면 상기 칩셋(110)에 공급되는 대기전력을 차단하고, 상기 인식한 현재 전원 모드가 절전/대기모드(S3 모드)이면 상기 칩셋(110)에 3VSB의 저전압의 동작전압을 인가한다.
바람직하게, 상기 전원공급장치(200)는 상기 칩셋(110)의 대기 전력 차단시 파워 라인 감지를 통해 대기 전력의 재개를 결정하며, 대기 전력의 재개로 결정되면 상기 칩셋(110)에 대기 전력을 자동으로 공급한다.
이러한 전원공급장치(200)는 상기 칩셋(110)과 신호선(SLP_4, SLP_3)으로 연결되어 현재 전원 모드 신호를 입력받아 파워상태를 감지하는 파워상태 감지부(220), 파워 버튼(300)과 연결된 파워 라인의 임피던스 변화를 감지하는 파워 라인 감지부(230), 입력되는 상용 교류 전원을 다수의 직류 전원(+3.3V, 12V, -12V, 3VSBV, 5VSB)으로 변환하여 메인 전원 및 대기 전력을 공급하는 메인 컨버터(210), 상기 파워상태 감지부(220)에서 감지한 현재 전원 모드와 상기 파워 라인 감지부(230)에서 감지한 임피던스 변화 감지 값에 따라 상기 칩셋(110)의 대기 전력 공급 및 차단을 통제하는 대기전력 제어부(240), 상기 대기 전력 제어부(240)의 제어에 따라 상기 메인 컨버터(210)에서 상기 칩셋(110)으로 인가되는 대기 전력을 공급 또는 차단하는 대기전력 스위칭부(250)를 포함한다.
여기서 대기전력 스위칭부(250)는 상기 칩셋(110)에 5VSB의 고전압을 동작전압으로 인가하거나, 3VSB의 저전압을 동작전압(대기전력)으로 인가한다.
이와 같이 구성된 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전장치의 동작을 구체적으로 설명하면 다음과 같다.
먼저, 컴퓨터 시스템에서의 전원 공급은, SMPS와 같은 전원공급장치(200)에서 메인 보드로 ATX 파워 커넥터를 통해 이루어진다.
파워 버튼(300)이 활성화되면(ON 상태), 이를 전원공급장치(200) 내의 파워라인 감지부(230)에서 감지하고, 대기전력 제어부(240)에서 파워 버튼(300)의 활성화가 인식되면 대기전력 스위칭부(250)를 통해 메인 보드의 칩셋(110)으로 파워온(PWRON#) 신호를 출력한다. 칩셋(110)은 파워온 신호에 응하여 전원공급장치(200)로 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 알린다.
상기 전원공급장치(200) 내의 파워 상태 감지부(220)는 상기 메인 컨버터(210)로부터 동작 전원을 공급받아 동작을 개시하게 된다.
동작 개시를 시작하면 파워상태 감지부(220)는 상기 칩셋(110)으로부터 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 전달되는 현재 전원 모드를 감지하고, 이를 대기전력 제어부(240)에 전달한다.
상기 대기전력 제어부(240)는 칩셋(110)으로부터의 'SLP_4' 신호선 단자를 통해 현재 전원 상태가 S4 모드(최대절전모드)라고 판단될 경우에는, 대기전력 스위칭부(250)에 칩셋(110)의 전력 제어 신호(PWR-CTRL 신호)를 전달한다. 여기서 전력 제어신호는 대기전력 차단신호, 3VSB 저전압 동작전압 인가신호, 5VSB 고전압 동작전압 인가신호 중 어느 하나일 수 있다.
여기서 현재 컴퓨터 시스템의 전원 모드가 최대절전모드인 S4 모드이면, 전력 제어 신호로 대기전력 차단신호를 전달한다.
이러한 대기전력 차단신호에 응하여 대기전력 스위칭부(250)는 칩셋(110)에 공급되는 대기전력을 차단하여, 컴퓨터 시스템이 최대절전모드이면 칩셋을 포함하는 메인보드의 대기전력을 차단하여 절전을 실현한다.
다음으로, 상기 대기전력 제어부(240)는 칩셋(110)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S3 모드(절전/대기모드)라고 판단될 경우에는, 대기전력 스위칭부(250)에 칩셋(110)의 전력 제어 신호(PWR-CTRL 신호)를 전달한다. 여기서 전력 제어신호는 대기전력 차단신호, 3VSB 저전압 동작전압 인가신호, 5VSB 고전압 동작전압 인가신호 중 어느 하나일 수 있다.
여기서 현재 컴퓨터 시스템의 전원 모드가 절전/대기모드인 S3 모드이면, 전력 제어 신호로 3VSB 저전압 동작전압 인가신호를 전달한다.
이러한 3VSB 저전압 동작전압 인가신호에 응하여 대기전력 스위칭부(250)는 칩셋(110)에 3VSB 저전압 동작전압을 대기전력으로 공급한다. 여기서 칩셋(110)의 이전 상태가 대기전력 차단상태이면 상기 3VSB 저전압 동작전압에 의해 칩셋(110)은 웨이크업이 된다. 물론 메인보드에도 대기전력이 공급되어 웨이크업 상태가 된다.
이렇게 컴퓨터 시스템이 절전/대기모드이면 3VSB 저전압만 공급전압으로 공급하여, 메인 보드에 공급되는 전력을 최소화하여 절전을 구현한다.
이후, 컴퓨터 시스템의 전원 모드가 동작 모드로 변경이 되면, 대기전력 제어부(240)는 대기전력 스위칭부(250)에 전력 제어 신호(PWR-CTRL 신호)로 5VSB 고전압 동작전압 인가신호를 전달한다. 이러한 전력 제어 신호에 응하여 대기전력 스위칭부(250)는 칩셋(110)에 5VSB 고전압 동작전압을 인가하여, 컴퓨터 시스템이 정상적으로 동작하도록 한다. 여기서 칩셋(110)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S2 이하 모드(동작모드)라는 전원 상태 신호도 파워상태 감지부(220)에 전달된다.
한편, 상기와 같은 과정을 통해 메인 보드의 칩셋(110)의 대기 전력을 차단한 상태에서, 파워 라인 감지부(230)는 지속적으로 파워 라인의 임피던스를 감지하여, 임피던스가 감지되면 임피던스 감지 신호를 대기전력 제어부(240)에 전달한다.
여기서 파워 라인의 임피던스는 파워 버튼(300)이 '온'되는 시점에서만 짧게 발생하고, 이후 파워 버튼(300)이 '오프' 상태를 유지하면 임피던스 변화가 없게 된다. 파워 버튼(300)은 PC 전원 버튼이 눌러지면 그 순간만 온 상태가 되고 이후 즉시 '오프' 상태가 되는 토글 스위치 형태이다.
대기전력 제어부(240)는 파워 라인 감지부(230)에 의해 임피던스 감지 신호가 발생하면, 파워 버튼(300)이 '온'된 것으로 판단을 하고, 대기전원 제어신호(PWR_CTRL)를 활성화하여 대기전력 스위칭부(250)로 출력한다.
대기전력 스위칭부(250)는 활성화된 대기전력 제어신호에 대응하여, 내부의 전력 스위치를 온 상태로 만들어, 상기 메인 컨버터(210)에서 생성된 대기전원(+3VSB)을 칩셋(110)으로 공급하여, 웨이크업이 이루어지도록 한다.
이와 같이 본 발명은 컴퓨터 시스템의 전원 모드를 감지하는 구성, 대기전력을 제어하는 구성, 파워 라인 임피던스를 감지하는 구성, 대기전력을 스위칭하는 기술 구성, 상용 교류 전원을 변환하여 다수의 직류 전원을 공급하는 전원 공급 구성을 SMPS와 같은 단일의 전원공급장치에 일체형으로 구현함으로써, 대기전력 차단장치의 구성을 단순화할 수 있으며, 이를 통해 시스템의 안정성 향상을 도모할 수 있다. 특히, 기존과 같이 전원공급장치와 별도로 대기전력 차단장치를 별개로 구현함으로써, 발생하는 시스템의 복잡함을 해소하고, 별도의 대기전력 차단장치의 구현시 필수적으로 발생하는 신호선 연결 공정이나 공간 차지 등을 제거할 수 있어, 대기전력 차단장치의 구현시에도 생산성을 높일 수 있게 된다.
<실시 예2>
도 6은 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전방법을 보인 흐름도로서, (a) 컴퓨터 시스템의 전원공급장치(200) 내부에 마련된 대기전력 제어부(240)에서 시스템 대기 전원이 오프된 상태에서, PC 파워 버튼이 '온'인지 여부를 판단하여, PC 파워 버튼이 '온'되면 칩셋(110)과 연결된 신호선들을 통해 현재 전원 모드를 검출하는 단계(S101 - S103), (b) 상기 대기전력 제어부(240)에서 검출한 현재 전원 모드가 절전/대기모드이면 칩셋(110)에 대기전력을 공급하여 웨이크업시키는 단계(S140 - S106), (c) 상기 대기전력 제어부(240)에서 검출한 현재 전원 모드가 최대절전모드이면 상기 칩셋(110)의 대기전력을 차단하는 단계(S140, S107), (d) 상기 대기전력 제어부(240)에서 상기 칩셋(110)의 대기전력을 차단한 상태에서, 파워 라인 감지부(230)를 통해 파워 라인의 임피던스를 감지하고, 상기 파워 라인의 임피던스가 감지되지 않으면 상기 대기전력 차단 상태를 유지하고, 상기 파워 라인의 임피던스가 감지되면 상기 칩셋(110)에 대기전원을 공급하는 단계를 포함한다.
이와 같이 구성된 본 발명에 따른 전원공급장치 내장형 컴퓨터 시스템의 절전장치의 동작을 구체적으로 설명하면 다음과 같다.
먼저, 컴퓨터 시스템에서의 전원 공급은, SMPS와 같은 전원공급장치(200)에서 메인 보드로 ATX 파워 커넥터를 통해 이루어진다.
단계 S101과 같이 시스템 대기전원이 오프(off)된 상태에서, 단계 S102와 같이 파워 버튼(300)이 활성화되면(ON 상태), 이를 전원공급장치(200) 내의 파워라인 감지부(230)에서 감지하고, 대기전력 제어부(240)에서 파워 버튼(300)의 활성화가 인식되면 대기전력 스위칭부(250)를 통해 메인 보드의 칩셋(110)으로 파워온(PWRON#) 신호를 출력한다.
단계 S103에서 칩셋(110)은 파워온 신호에 응하여 전원공급장치(200)로 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 현재 전원 상태(모드)를 알린다.
상기 전원공급장치(200) 내의 파워 상태 감지부(220)는 상기 메인 컨버터(210)로부터 동작 전원을 공급받아 동작을 개시하게 된다.
동작 개시를 시작하면 파워상태 감지부(220)는 상기 칩셋(110)으로부터 'SLP_4' 및 'SLP_3' 신호선 단자들을 통해 전달되는 현재 전원 모드를 감지하고, 이를 대기전력 제어부(240)에 전달한다.
상기 대기전력 제어부(240)는 단계 S104에서 칩셋(110)으로부터의 'SLP_4' 신호선 단자를 통해 현재 전원 상태가 S4 모드(최대절전모드)라고 판단될 경우에는, 대기전력 스위칭부(250)에 칩셋(110)의 전력 제어 신호(PWR-CTRL 신호)를 전달한다. 여기서 전력 제어신호는 대기전력 차단신호, 3VSB 저전압 동작전압 인가신호, 5VSB 고전압 동작전압 인가신호 중 어느 하나일 수 있다.
여기서 현재 컴퓨터 시스템의 전원 모드가 최대절전모드인 S4 모드이면, 전력 제어 신호로 대기전력 차단신호를 전달한다.
이러한 대기전력 차단신호에 응하여 대기전력 스위칭부(250)는 단계 S107에서 칩셋(110)에 공급되는 대기전력을 차단하여, 컴퓨터 시스템이 최대절전모드이면 칩셋(110)을 포함하는 메인보드의 대기전력을 차단하여 절전을 실현한다.
다음으로, 상기 대기전력 제어부(240)는 단계 S105와 같이 칩셋(110)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S3 모드(절전/대기모드)라고 판단될 경우에는, 대기전력 스위칭부(250)에 칩셋(110)의 전력 제어 신호(PWR-CTRL 신호)를 전달한다. 여기서 전력 제어신호는 대기전력 차단신호, 3VSB 저전압 동작전압 인가신호, 5VSB 고전압 동작전압 인가신호 중 어느 하나일 수 있다.
여기서 현재 컴퓨터 시스템의 전원 모드가 절전/대기모드인 S3 모드이면, 전력 제어 신호로 3VSB 저전압 동작전압 인가신호를 전달한다.
이러한 3VSB 저전압 동작전압 인가신호에 응하여 대기전력 스위칭부(250)는 단계 S106으로 이동하여 칩셋(110)에 3VSB 저전압 동작전압을 대기전력으로 공급한다. 여기서 칩셋(110)의 이전 상태가 대기전력 차단상태이면 상기 3VSB 저전압 동작전압에 의해 칩셋(110)은 웨이크업이 된다. 물론 메인보드에도 대기전력이 공급되어 웨이크업 상태가 된다.
이렇게 컴퓨터 시스템이 절전/대기모드이면 3VSB 저전압만 공급전압으로 공급하여, 칩셋 및 메인 보드에 공급되는 전력을 최소화하여 절전을 구현한다.
이후, 컴퓨터 시스템의 전원 모드가 동작 모드로 변경이 되면, 대기전력 제어부(240)는 대기전력 스위칭부(250)에 전력 제어 신호(PWR-CTRL 신호)로 5VSB 고전압 동작전압 인가신호를 전달한다. 이러한 전력 제어 신호에 응하여 대기전력 스위칭부(250)는 칩셋(110)에 5VSB 고전압 동작전압을 인가하여, 컴퓨터 시스템이 정상적으로 동작하도록 한다. 여기서 칩셋(110)으로부터의 'SLP_3' 신호선 단자를 통해 현재 전원 상태가 S2 이하 모드(동작모드)라는 전원 상태 신호도 파워상태 감지부(220)에 전달된다.
한편, 상기와 같은 과정을 통해 메인 보드의 칩셋(110)의 대기 전력을 차단한 상태에서, 파워 라인 감지부(230)는 단계 S108과 같이 지속적으로 파워 라인의 임피던스를 감지하여, 임피던스가 감지되면 임피던스 감지 신호를 대기전력 제어부(240)에 전달한다.
여기서 파워 라인의 임피던스는 파워 버튼(300)이 '온'되는 시점에서만 짧게 발생하고, 이후 파워 버튼(300)이 '오프' 상태를 유지하면 임피던스 변화가 없게 된다. 파워 버튼(300)은 PC 전원 버튼이 눌러지면 그 순간만 온 상태가 되고 이후 즉시 '오프' 상태가 되는 토글 스위치 형태이다.
대기전력 제어부(240)는 단계 S109에서 파워 라인 감지부(230)에 의해 임피던스 감지 신호가 발생하면, 파워 버튼(300)이 '온'된 것으로 판단을 하고, 대기전원 제어신호(PWR_CTRL)를 활성화하여 대기전력 스위칭부(250)로 출력한다.
대기전력 스위칭부(250)는 단계 S110에서 활성화된 대기전력 제어신호에 대응하여, 내부의 전력 스위치를 온 상태로 만들어, 상기 메인 컨버터(210)에서 생성된 대기전원(+3VSB)을 칩셋(110)으로 공급하여, 웨이크업이 이루어지도록 한다.
이와 같이 본 발명은 컴퓨터 시스템의 전원 모드를 감지하는 구성, 대기전력을 제어하는 구성, 파워 라인 임피던스를 감지하는 구성, 대기전력을 스위칭하는 기술 구성, 상용 교류 전원을 변환하여 다수의 직류 전원을 공급하는 전원 공급 구성을 SMPS와 같은 단일의 전원공급장치에 일체형으로 구현함으로써, 대기전력 차단장치의 구성을 단순화할 수 있으며, 이를 통해 시스템의 안정성 향상을 도모할 수 있다. 특히, 기존과 같이 전원공급장치와 별도로 대기전력 차단장치를 별개로 구현함으로써, 발생하는 시스템의 복잡함을 해소하고, 별도의 대기전력 차단장치의 구현시 필수적으로 발생하는 신호선 연결 공정이나 공간 차지 등을 제거할 수 있어, 대기전력 차단장치의 구현시에도 생산성을 높일 수 있게 된다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명하다.
110: 칩셋(PCH)
120: 메모리
130: 중앙처리장치(CPU)
140: 롬 바이오스(ROM BIOS)
150: 운영체제(OS)
200: 전원공급장치
210: 메인 컨버터
220: 파워상태 감지부
230: 파워라인 감지부
240: 대기전력 제어부
250: 대기전력 스위칭부

Claims (5)

  1. 컴퓨터 전원공급장치에 일체형으로 내장되어 칩셋을 포함하는 메인보드의 대기전력을 제어하여 절전을 구현하는 장치로서,
    파워 온(PWRON#) 신호를 입력받고 이에 응하여 신호선 단자들을 통해 현재 전원 모드를 알리는 칩셋(PCH); 및
    파워 버튼이 활성화되면 이를 인식하고, 상기 칩셋으로부터 신호선 단자들을 통해 전달되는 현재 전원 모드를 인식하고, 인식한 현재 전원 모드에 따라 상기 칩셋의 대기전력을 통제하는 전원공급장치를 포함하고,
    상기 전원공급장치는 인식한 현재 전원 모드가 최대절전모드이면 상기 칩셋에 공급되는 대기전력을 차단하고, 상기 인식한 현재 전원 모드가 절전/대기모드이면 상기 칩셋에 3VSB의 저전압의 동작전압을 인가하며,
    상기 전원공급장치는 상기 칩셋의 대기 전력 차단시 파워 라인 감지를 통해 대기 전력의 재개를 결정하며, 대기 전력의 재개로 결정되면 상기 칩셋에 대기 전력을 자동으로 공급하는 것을 특징으로 하는 전원공급장치 내장형 컴퓨터 시스템의 절전장치.
  2. 삭제
  3. 청구항 1에서, 상기 전원공급장치는 상기 칩셋과 신호선으로 연결되어 현재 전원 모드 신호를 입력받아 파워상태를 감지하는 파워상태 감지부; 파워 버튼과 연결된 파워 라인의 임피던스 변화를 감지하는 파워 라인 감지부; 입력되는 상용 교류 전원을 다수의 직류 전원으로 변환하여 메인 전원 및 대기 전력을 공급하는 메인 컨버터; 상기 파워상태 감지부에서 감지한 현재 전원 모드와 상기 파워 라인 감지부에서 감지한 임피던스 변화 감지 값에 따라 상기 칩셋의 대기 전력 공급 및 차단을 통제하는 대기전력 제어부; 상기 대기 전력 제어부의 제어에 따라 상기 메인 컨버터에서 상기 칩셋으로 인가되는 대기 전력을 공급 또는 차단하는 대기전력 스위칭부를 포함하는 것을 특징으로 하는 전원공급장치 내장형 컴퓨터 시스템의 절전장치.
  4. 컴퓨터 전원공급장치에 일체형으로 내장되어 칩셋을 포함하는 메인보드의 대기전력을 제어하여 절전을 구현하는 청구항 1 또는 청구항 3중 어느 하나의 청구항에 기재된 전원공급장치 내장형 컴퓨터 시스템의 절전장치를 이용하여 컴퓨터 시스템의 절전을 구현하는 방법으로서,
    (a) 컴퓨터 시스템의 전원공급장치 내부에 마련된 대기전력 제어부에서 시스템 대기 전원이 오프된 상태에서, PC 파워 버튼이 '온'인지 여부를 판단하여, PC 파워 버튼이 '온'되면 칩셋과 연결된 신호선들을 통해 현재 전원 모드를 검출하는 단계;
    (b) 상기 대기전력 제어부에서 검출한 현재 전원 모드가 절전/대기모드이면 칩셋에 대기전력을 공급하여 웨이크업시키는 단계;
    (c) 상기 대기전력 제어부에서 검출한 현재 전원 모드가 최대절전모드이면 상기 칩셋 및 메인보드의 대기전력을 차단하는 단계; 및
    (d) 상기 대기전력 제어부에서 상기 칩셋 및 메인보드의 대기전력을 차단한 상태에서, 파워 라인 감지부를 통해 파워 라인의 임피던스를 감지하고, 상기 파워 라인의 임피던스가 감지되지 않으면 상기 대기전력 차단 상태를 유지하고, 상기 파워 라인의 임피던스가 감지되면 상기 칩셋 및 메인보드에 대기전원을 공급하는 단계를 포함하고,
    상기 (b)단계는 현재의 전원 모드가 절전/대기모드이면 상기 칩셋에 3VSB의 저전압의 동작전압을 인가하여 웨이크업시키는 것을 특징으로 하는 전원공급장치 내장형 컴퓨터 시스템의 절전방법.

  5. 삭제
KR1020190089268A 2019-07-24 2019-07-24 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 KR102244643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190089268A KR102244643B1 (ko) 2019-07-24 2019-07-24 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190089268A KR102244643B1 (ko) 2019-07-24 2019-07-24 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법

Publications (2)

Publication Number Publication Date
KR20210012114A KR20210012114A (ko) 2021-02-03
KR102244643B1 true KR102244643B1 (ko) 2021-04-26

Family

ID=74571711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089268A KR102244643B1 (ko) 2019-07-24 2019-07-24 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법

Country Status (1)

Country Link
KR (1) KR102244643B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609835B1 (ko) * 2023-04-21 2023-12-05 주식회사 이엘텍 휴대용 미용기기 및 이의 대기전력 관리방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739501B1 (ko) * 2016-10-13 2017-05-24 서평테크(주) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230378B1 (ko) * 2011-02-14 2013-02-06 엘아이지넥스원 주식회사 Atx 시스템의 온/오프 기능을 제어하기 위한 장치
KR101328393B1 (ko) 2013-06-10 2013-11-13 (주)엔텍 대기전력이 절감되는 컴퓨터 전원공급장치
KR101623756B1 (ko) 2015-12-24 2016-05-24 사회복지법인 한국소아마비협회 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
KR101692538B1 (ko) 2016-07-11 2017-01-03 주식회사 리퓨터 Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
KR101721412B1 (ko) * 2017-02-13 2017-03-31 주식회사 늑대와여우컴퓨터 운영 상태에 따른 컴퓨터 본체 전원 제어장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739501B1 (ko) * 2016-10-13 2017-05-24 서평테크(주) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법

Also Published As

Publication number Publication date
KR20210012114A (ko) 2021-02-03

Similar Documents

Publication Publication Date Title
KR101623756B1 (ko) 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
KR101328393B1 (ko) 대기전력이 절감되는 컴퓨터 전원공급장치
US9026828B2 (en) Systems and methods for reducing power at system-on-chip
EP2239647B1 (en) Motherboard with electronic device for reducing power consumption during sleep mode of computer motherboard
US7783905B2 (en) Method for reducing power consumption of a computer system in the working state
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
KR101815239B1 (ko) 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법
US7516347B2 (en) Electronic device having power-down mode and method of reducing power consumption
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
US8250393B2 (en) Power management method and related chipset and computer system
KR101739501B1 (ko) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법
JP3150567U (ja) コンピューターマザーボードのシャットダウン時の電力消費を減少させる電子装置
US9678554B2 (en) Low power mode operation when charging a device
US20120042184A1 (en) Computer motherboard capable of reducing power consumption in suspend
US20100185884A1 (en) Standby power saving system and computer power-on and power-off method thereof
US9195297B2 (en) Bridging device for connecting to a host executes a power saving operation or a polling operation according to status detected by the connection detector
KR101805879B1 (ko) Mpsc의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법
KR102256136B1 (ko) 오프셋모드를 활용하여 코어전원을 제어하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법
KR100392451B1 (ko) 휴대용 컴퓨터 시스템 및 그의 제어방법
KR101741225B1 (ko) Sio를 이용한 컴퓨터 시스템의 전력 절감 장치 및 방법
KR101753338B1 (ko) Pwm 제어 신호를 이용한 컴퓨터 시스템의 단계적인 대기전력 절감 장치 및 방법
KR101929044B1 (ko) Pwm 제어 ic를 통한 시스템 에너지 절감 방법
US9235246B2 (en) Computing device and power supply method of connection module
KR101872245B1 (ko) Me 테스트 포트 신호를 활용한 에너지 절감 방법
KR102214153B1 (ko) Vid를 이용한 컴퓨터 시스템의 에너지 절감 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant