CN210742351U - 一种宽电压多通道数字io系统 - Google Patents
一种宽电压多通道数字io系统 Download PDFInfo
- Publication number
- CN210742351U CN210742351U CN201921160436.1U CN201921160436U CN210742351U CN 210742351 U CN210742351 U CN 210742351U CN 201921160436 U CN201921160436 U CN 201921160436U CN 210742351 U CN210742351 U CN 210742351U
- Authority
- CN
- China
- Prior art keywords
- circuit
- wide
- voltage
- power supply
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及一种宽电压多通道数字IO系统，包括FPGA电路、驱动级电路、对外接口、与FPGA电路连接的总线接口、SDRAM电路、时针电路、DSS电路以及系统电源，所述驱动级电路连接有与待测电路板的逻辑电源相连的驱动电源，所述驱动级电路包括均与FPGA电路、对外接口相连的驱动电路、比较电路以及由两个电阻和一个运算放大器所组成的基准产生电路。本实用新型通过将驱动级电路的驱动电压与被测电路的逻辑电源直接相连，其输出逻辑电平与被测电路逻辑电平完全相同，使得得到的输入逻辑比较电压具有自适应的特点，不需要人工调整。
Description
技术领域
本实用新型涉及电子测试测量领域，具体为一种宽电压多通道数字IO系统。
背景技术
随着电子产业的迅速发展，针对电子产品的测试设备也变得尤为重要，现有技术对电子产品测试一般都会用到功能测试，对于数字电路系统而言，最有效的测试工具就是数字IO板卡。
目前，国内已有一些多通道数字IO系统产品，但存在的普遍问题是输出电压仅为有限的几个电压，例如：“中国专利204229395(公开日为2015年3月25日)公开了一种多通道高速同步数字IO系统，该系统的输出驱动级使用程控切换电源电路在5V、3.3V、2.5V、和1.8V四种电源之间灵活切换，缺点是如果其后级待测试电路不是这几种电压，就无法使用该数字IO系统进行测试，应用场合受到限制。
发明内容
为了解决上述技术问题，本实用新型提出了一种宽电压多通道数字IO系统。
本实用新型所要解决的技术问题采用以下技术方案来实现：
一种宽电压多通道数字IO系统，包括FPGA电路、驱动级电路、对外接口、与FPGA电路连接的总线接口、SDRAM电路、时针电路、DSS电路以及系统电源，所述驱动级电路连接有与待测电路板的逻辑电源相连的驱动电源,所述驱动级电路包括均与FPGA电路、对外接口相连的驱动电路、比较电路以及由两个电阻和一个运算放大器所组成的基准产生电路。
进一步地，所述驱动电路由宽电压高速驱动器组成，所述宽电压高速驱动器的逻辑输入、使能信号均与FPGA电路连接，输出与对外接口连接。
进一步地，所述宽电压高速驱动器的输出逻辑高电平与其VH引脚电压相同，输出逻辑低电平与其VL引脚电压相同；所述宽电压高速驱动器的VS+引脚与驱动电源连接，VS-引脚、VL引脚和GND均接地。
进一步地，所述比较电路由宽电压高速比较器组成，所述宽电压高速比较器的同相端与对外接口连接，反相端与基准产生电路连接，输出逻辑与FPGA电路连接。
进一步地，所述总线接口为PCI、PXI、VXI、USB中任意一种。
进一步地，所述SDRAM电路由两个均与FPGA电路连接的SDRAM芯片组成。
本实用新型的有益效果是：
本实用新型通过将驱动级电路的驱动电压与被测电路的逻辑电源直接相连，其输出逻辑电平与被测电路逻辑电平完全相同，使得得到的输入逻辑比较电压具有自适应的特点，不需要人工调整。
附图说明
下面结合附图和实施例对本实用新型进一步说明：
图1为本实用新型的系统框图；
图2为本实用新型中的32位驱动电路的原理图；
图3为本实用新型中32位比较电路和基准电路的原理图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合附图以及实施例对本实用新型进一步阐述。
如图1至图3所示，一种宽电压多通道数字IO系统，包括FPGA电路1、驱动级电路、对外接口2、与FPGA电路1连接的总线接口3、SDRAM电路4、时针电路5、DSS电路6以及系统电源7,所述对外接口2与待测电路板相连。
具体地，所述系统电源7产生3.3V和1.2的电压给FPGA电路1供电，产生3.3V的电压给SDRAM电路4、时针电路5、DSS电路6供电；所述SDRAM电路4是由两个两个均与FPGA电路1连接的SDRAM芯片组成；所述时针电路5能够产生50MHz的频率信号传递给FPGA电路1；所述DSS电路6能够产生20Hz-40MHz的连续可调信号传递给FPGA电路1，以用于调节输出数字波形频率；所述总线接口3与外界的上位机连接，用于通信，所述总线接口3可以为PCI、PXI、VXI、USB中的任意一种。
所述驱动级电路由32个驱动电路9、32个比较电路和一个基准产生电路组成，另外，所述驱动级电路连接有与待测电路板的逻辑电源相连的驱动电源8。
如图2所示，所述驱动电路9由一个宽电压高速驱动器组成，所述宽电压高速驱动器的输出逻辑高电平与其VH引脚电压即驱动电源8相同，其输出逻辑低电平与其VL引脚电压相同，其输出电压最大可达16V，频率可达40MHz；所述宽电压高速驱动器的逻辑输入VIN与FPGA相连且为0-3.3V逻辑电平；所述宽电压高速驱动器的使能信号OE与FPGA相连且为0-3.3V逻辑电平；所述宽电压高速驱动器的VS+引脚与+5V即系统电源7相连；所述宽电压高速驱动器的VS-引脚、VL引脚和GND都接地；所述VH引脚即驱动电源8与被测电路板的逻辑电源相连。
如图3所示，所述比较电路10由宽电压高速比较器组成，所述宽电压高速比较器的输入电压可达16V以上，且其同相端与对外接口2连接，反相端与基准产生电路11连接，其输出逻辑与FPGA电路1连接且为0-3.3V逻辑电平。
所述基准产生电路11由电阻R1、电阻R2和一个运算放大器组成，其中电阻R1的阻值为30K，电阻R2为10K。所述电阻R1的一端与宽电压高速驱动器的VH引脚电压即驱动电源8连接，另一端与电阻R2连接；所述电阻R2的另一端与GND连接；所述电阻R1、电阻R2相连接的信号与运算放大器的同相端连接，所述运算放大器的输出与其反相端连接，并且连接到所述宽电压高速比较器的反相端上。
与现有的传统数字IO板卡的输出电压只有3.3V和5V两种电压，当外部待测电路板的IO接口不是这两种电压时，就只能通过额外的电压转换电路使电压匹配的情况相比，本实用新型的输出驱动电路使用了额外的驱动电源8，该驱动电源8与待测电路板的逻辑电源相连接，这样数字IO的输出逻辑电压与待测电路板的输出电压完全匹配，另外，本实用新型使用宽电压比较器作为输入级，这使得任何电压的输入信号都能够自动转换成FPGA电路1能够识别的3.3V逻辑信号。
使用时，计算机软件编辑数字波形和掩码波形，将波形保存成二进制文件，接着通过总线接口3与宽电压多通道数字IO板卡连接，再将需要发送的数据传输到宽电压多通道数字IO板卡上，宽电压多通道数字IO板卡接收到数据后保存到其中一个SDRAM芯片中，当所有的数据全部传输结束后，宽电压多通道数字IO板卡将SDRAM中的数据保存在FPGA电路1内部的FIFO中，按照输出时针电路5将数据输出到驱动级电路中，驱动级电路桨数据转换成与驱动电源8相同的逻辑信号，接着与待测电路板自动完成电平匹配，同时采样端口数据，通过宽电压高速比较器将从待测电路板上传来的输入信号转换成FPGA电路1能够识别的3.3V逻辑信号，并将其传输给FPGA电路1，FPGA电路1将接收到的数据保存在另一个SDRAM芯片中，最后通过总线接口3返回计算机中。
以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (6)
1.一种宽电压多通道数字IO系统，其特征在于：包括FPGA电路(1)、驱动级电路、对外接口(2)、与FPGA电路(1)连接的总线接口(3)、SDRAM电路(4)、时针电路(5)、DSS电路(6)以及系统电源(7)，所述驱动级电路连接有与待测电路板的逻辑电源相连的驱动电源(8),所述驱动级电路包括均与FPGA电路(1)、对外接口(2)相连的驱动电路(9)、比较电路(10)以及由两个电阻和一个运算放大器所组成的基准产生电路(11)。
2.根据权利要求1所述的一种宽电压多通道数字IO系统，其特征在于：所述驱动电路(9)由宽电压高速驱动器组成，所述宽电压高速驱动器的逻辑输入、使能信号均与FPGA电路(1)连接，输出与对外接口(2)连接。
3.根据权利要求2所述的一种宽电压多通道数字IO系统，其特征在于：所述宽电压高速驱动器的输出逻辑高电平与其VH引脚电压相同，输出逻辑低电平与其VL引脚电压相同；所述宽电压高速驱动器的VS+引脚与驱动电源(8)连接，VS-引脚、VL引脚和GND均接地。
4.根据权利要求1所述的一种宽电压多通道数字IO系统，其特征在于：所述比较电路(10)由宽电压高速比较器组成，所述宽电压高速比较器的同相端与对外接口(2)连接，反相端与基准产生电路(11)连接，输出逻辑与FPGA电路(1)连接。
5.根据权利要求1所述的一种宽电压多通道数字IO系统，其特征在于：所述总线接口(3)为PCI、PXI、VXI、USB中任意一种。
6.根据权利要求1所述的一种宽电压多通道数字IO系统，其特征在于：所述SDRAM电路(4)由两个均与FPGA电路(1)连接的SDRAM芯片组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921160436.1U CN210742351U (zh) | 2019-07-23 | 2019-07-23 | 一种宽电压多通道数字io系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921160436.1U CN210742351U (zh) | 2019-07-23 | 2019-07-23 | 一种宽电压多通道数字io系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210742351U true CN210742351U (zh) | 2020-06-12 |
Family
ID=71010184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921160436.1U Active CN210742351U (zh) | 2019-07-23 | 2019-07-23 | 一种宽电压多通道数字io系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210742351U (zh) |
-
2019
- 2019-07-23 CN CN201921160436.1U patent/CN210742351U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109901002B (zh) | 连接器的引脚连接测试系统及其方法 | |
| CN103283148B (zh) | 具有预加重的电压模式驱动器 | |
| US9252748B2 (en) | Passive capture adapter circuit for sensing signals of a high-speed circuit | |
| US20090251192A1 (en) | Self-calibration circuit for usb chips and method thereof | |
| CN108490241B (zh) | 一种高带宽小信号高精度峰值检波装置 | |
| CN210742351U (zh) | 一种宽电压多通道数字io系统 | |
| CN112684234A (zh) | 示波器的探头识别方法和示波器 | |
| CN206057879U (zh) | 一种基于微控制器的多路长距离一线总线主机驱动电路 | |
| US20200256914A1 (en) | Slew Rate Programming in Automatic Test Equipment (ATE) | |
| CN110988651A (zh) | 电子电路产品的驱动采集装置和检测装置 | |
| US6717439B2 (en) | Data transmitting/receiving buffer | |
| CN207541221U (zh) | 使用usb且具电压可调功能的jtag控制装置 | |
| Liu et al. | Multi-functional serial communication interface design based on FPGA | |
| CN103513129B (zh) | 测试装置 | |
| JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| CN208334480U (zh) | 一种高带宽小信号高精度峰值检波装置 | |
| TWI738937B (zh) | 差分時脈信號的測試系統及其方法 | |
| CN112557778A (zh) | 一种基于LabWindows/CVI的移相器自动测试平台 | |
| JP3375597B2 (ja) | 差分信号の交差電圧をテストするための装置及びその方法 | |
| US6838907B1 (en) | Supplying logic values for sampling on high-speed interfaces | |
| WO2023105865A1 (ja) | プロトコル判定回路およびプロトコル切替回路 | |
| JP3971165B2 (ja) | 半導体試験装置 | |
| CN110085267B (zh) | 一种弥补器件差异的调节电路 | |
| CN220650856U (zh) | 一种usb3.0测试波形触发电路 | |
| JP4395156B2 (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |