JP3971165B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP3971165B2 JP3971165B2 JP2001354219A JP2001354219A JP3971165B2 JP 3971165 B2 JP3971165 B2 JP 3971165B2 JP 2001354219 A JP2001354219 A JP 2001354219A JP 2001354219 A JP2001354219 A JP 2001354219A JP 3971165 B2 JP3971165 B2 JP 3971165B2
- Authority
- JP
- Japan
- Prior art keywords
- termination
- driver
- dut
- load current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、被試験デバイス（ＤＵＴ）の出力ピンの電流駆動能力が小さい場合において、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置に関する。特に、同軸線路の終端に備える所定終端抵抗の他端側から印加する終端電圧をＤＵＴの出力レベルに対応して動的に変更可能な終端装置を備える半導体試験装置に関する。また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施可能な終端装置をピンエレクトロニクスに備える半導体試験装置に関する。
【０００２】
【従来の技術】
図１は半導体試験装置の概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、論理比較器ＤＣとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については省略する。
【０００３】
本願に係るピンエレクトロニクスＰＥには、ドライバＤＲと、第１終端電源ＶＴ１と、第１伝送線路ＣＢ１と、第２伝送線路ＣＢ２と、第２終端抵抗ＲＴ２と、第２終端電源ＶＴ２と、コンパレータＣＰと、その他を備える。ここで、第１伝送線路ＣＢ１と第２伝送線路ＣＢ２は特性インピーダンスが５０Ωの同軸ケーブル等の伝送線路と仮定する。
【０００４】
ドライバＤＲはトライステート型の出力インピーダンスが５０Ωのドライバであって、ドライバ出力機能、オープン機能及び終端機能を備えている。ドライバ出力機能として動作するときには、ＦＣから所定タイミングに規定されたドライバパターン信号ＤＲＰと、ドライバイネーブル信号ＤＲＥとの両論理信号を受けて、出力振幅を規定するハイレベル電源ＶＩＨとローレベル電源ＶＩＬとに基づく振幅に変換したドライバ波形信号Ｖｄｒを、第１伝送線路ＣＢ１を介してＤＵＴのＩＣピンへ供給し、更にＤＵＴ端の信号は第２伝送線路ＣＢ２を介してコンパレータＣＰ側の５０Ωの第２終端抵抗ＲＴ２に伝送されて５０Ωで終端される。これにより、第１伝送線路ＣＢ１及び第２伝送線路ＣＢ２が所定に終端される結果所定の波形品質を維持している。
尚、終端抵抗を外してハイインピーダンスモードでのデバイス測定を行う場合には、線路開放端とＤＵＴ出力端とで反射を繰り返すので波形歪みを生じたり、セットリング時間が遅くなったりする結果、コンパレータ側で受けたときに、適正なるタイミングでの測定が困難となる。
【０００５】
次に、ドライバＤＲが終端機能として動作するドライバ側終端モードのときには、ドライバ波形信号Ｖｄｒの発生がドライバイネーブル信号ＤＲＥに基づいてオープン状態に制御される。そして、ＤＵＴのＩＣピンから発生するＤＵＴ出力信号Ｖｄｕｔを第１伝送線路ＣＢ１を介して受けて約５０Ωの等価内部インピーダンスの第１終端抵抗ＲＴ１を介して第１終端電源ＶＴ１へ接続する。この結果、当該線路の終端機能を実現する。これにより、第１伝送線路ＣＢ１への無用な反射を解消している。
【０００６】
第２終端電源ＶＴ２は、第２終端抵抗ＲＴ２の他端に接続されていて所望の第２終端電圧ＶＴ２ｖを供給する可変電源である。この第２終端抵抗ＲＴ２に流れる電流量ｉ２は、（Ｖｄｕｔ−ＶＴ２ｖ）／５０Ωの電流量である。ＣＭＯＳ等の場合の終端電圧では、負荷電流が少なくなるように、中間電圧が適用される。例えば出力レベル３ｖ／０ｖの３ｖ振幅と仮定した場合、中間電圧である１．５ｖが第２終端電圧ＶＴ２ｖとして適用される。この場合の負荷電流量ｉ２は１．５ｖ／５０Ω＝３０ｍＡとなる。
コンパレータＣＰは、第２終端抵抗ＲＴ２の直近に配置されて、ＤＵＴのＩＣピンからのＤＵＴ出力信号Ｖｄｕｔを所定の波形品質で受けて、所望のしきい値であるハイ／ロー電圧（ＶＯＨ／ＶＯＬ）に基づいて論理信号ＣＰＤに変換した結果をＤＣへ供給する。
【０００７】
次に、図２は従来の、本願に係るドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
ドライバＤＲの内部原理要素は第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第１終端抵抗ＲＴ１とを備える。
第１スイッチＳＷ１は、超高速動作が可能なトランジスタスイッチであって、ドライバパターン信号ＤＲＰがローレベルのときはローレベル電源ＶＩＬに基づくローレベル側の所定電圧を出力端から出力し、ドライバパターン信号ＤＲＰがハイレベルのときはハイレベル電源ＶＩＨに基づくハイレベル側の所定電圧を出力端から出力する。
【０００８】
第２スイッチＳＷ２は、超高速動作が可能なトランジスタスイッチ機能を備えるドライバ出力段であって、第１に、ドライバイネーブル信号ＤＲＥがアサートのときには通常のドライバとして機能する。即ち、第１スイッチＳＷ１からの電圧レベルを受けて所定の駆動能力、所定のスルーレート、所定の第１終端抵抗ＲＴ１となるドライバ波形信号Ｖｄｒを出力端から発生する。ここで、第１終端抵抗ＲＴ１はトランジスタスイッチの内部インピーダンスを含んで出力インピーダンスが約５０Ωとなるように形成されている。
【０００９】
第２に、ドライバイネーブル信号ＤＲＥがネゲートのときにはオープン機能であるハイインピーダンスモード、又は終端機能であるドライバ側終端モードとして機能する。一方の、第３スイッチＳＷ３がＯＦＦ状態のときにはハイインピーダンスモードとして機能する。
他方の、第３スイッチＳＷ３がＯＮ状態のときにはドライバ側終端モードとして機能する。このとき、第１終端抵抗ＲＴ１の他端には第１終端電源ＶＴ１が接続される。このときの第１終端抵抗ＲＴ１もトランジスタスイッチの内部インピーダンスを含んで、出力端側から見たときの出力インピーダンスが約５０Ωとなるように形成されている。このとき、ＤＵＴからドライバ側へ流れる電流量ｉ１は、（Ｖｄｕｔ−ＶＴ１ｖ）／５０Ωの電流量である。
【００１０】
第３スイッチＳＷ３は、超高速動作が可能なトランジスタスイッチであって、ハイインピーダンスモードとして動作させるか、ドライバ側終端モードとして動作させるかを切り替えるスイッチであり、外部からの設定制御により指定できる。
【００１１】
次に、図３は従来の、ＤＵＴ出力電圧と終端電圧ＶＴとの関係を示す図である。図において、終端電圧ＶＴは第１終端電圧ＶＴ１ｖと第２終端電圧ＶＴ２ｖの両方とも同一の終端電圧条件とする。また、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨを３．０ｖとしロー側ＤＵＴ出力電圧ＶｏｕｔＬを０．０ｖと仮定すると、終端電圧ＶＴは中間の１．５ｖが適用される。この結果、図３Ａ、Ｂに示すように、電位差ΔＶＬ、ΔＶＨは１．５ｖでの終端となる。
これによれば、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨ又はロー側ＤＵＴ出力電圧ＶｏｕｔＬにおいて、ＤＵＴのＩＣピンから流れる全体の電流量は、ｉ１＋ｉ２＝（１．５ｖ／５０Ω）＋（１．５ｖ／５０Ω）＝３０ｍＡ＋３０ｍＡ＝６０ｍＡの大きな電流負荷となる。
【００１２】
上記６０ｍＡの電流量を駆動できるファンアウトの大きな出力端子であれば問題はない。しかし、駆動能力が１０〜２０ｍＡと小電流能力の出力端子を備えるデバイスではデバイス測定上の支障が生じてくる。第１に、図３Ｃ、Ｄに示すように、重い負荷電流に伴って出力波形の振幅が低下してしまう。このことは、適正なる負荷条件での試験が行われない結果、デバイスの諸特性を所定負荷条件で測定することができない難点がある。また、重い負荷電流によって出力波形の振幅が低下したりして、タイミング測定の誤差要因ともなってくる。これらの観点において従来形態の終端装置を備えるピンエレクトロニクス構成においては実用上の難点がある。
更に、過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴでは内部発熱による半導体のジャンクション温度上昇に伴って出力特性が変動して所望の温度条件での試験が困難となってしまう。
【００１３】
【発明が解決しようとする課題】
上述説明したように従来のピンエレクトロニクスの構成では、駆動能力が小さい出力端子を備えるデバイスの場合において、適正なる負荷条件での試験ではないのでデバイスの諸特性を所定の負荷条件で測定することができない難点がある。また、重い負荷電流によって出力波形の振幅が低下したりして、タイミング測定の誤差要因となってくる難点がある。
そこで、本発明が解決しようとする課題は、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置を提供することである。
また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施できる終端装置をピンエレクトロニクスに備える半導体試験装置を提供することである。
【００１４】
【課題を解決するための手段】
第１の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置である。
上記発明によれば、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置が実現できる。
【００１５】
次に、第２の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減してコンパレータＣＰの入力端で受けるＤＵＴ出力信号Ｖｄｕｔの波形品質を向上可能とする負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
【００１６】
次に、第３の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
【００１７】
次に、第４の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
当該チャンネルのコンパレータＣＰへ供給する期待値ＥＸＰに基づいて、ＤＵＴの電流駆動能力に対応してＤＵＴの当該出力端から出力するハイレベルとローレベルに同期して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備えてコンパレータＣＰの入力端で受けるＤＵＴ出力信号Ｖｄｕｔの波形品質が向上可能となる、ことを特徴とする半導体試験装置がある。
【００１８】
次に、第５の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路がドライバＤＲ側の第１伝送線路ＣＢ１とコンパレータ側の第２伝送線路ＣＢ２に２分岐する伝送線路の構成のとき、上記負荷電流低減手段は、ドライバＤＲ側を所定の負荷電流で終端できるドライバ終端装置２０と、コンパレータ側を所定の負荷電流で終端できるコンパレータ終端装置３０との両方を備える、ことを特徴とする上述半導体試験装置がある。
【００１９】
次に、第６の解決手段を示す。ここで第７図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路（第１伝送線路ＣＢ１）でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、上記負荷電流低減手段は、コンパレータＣＰの近くに備える所定の負荷電流で終端できるコンパレータ終端装置３０である、ことを特徴とする上述半導体試験装置がある。
【００２０】
次に、第７の解決手段を示す。ここで第８図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路（第１伝送線路ＣＢ１）でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、上記負荷電流低減手段は、ドライバＤＲ内部に備える所定の負荷電流で終端できるドライバ終端装置２０である、ことを特徴とする上述半導体試験装置がある。
【００２１】
次に、第８の解決手段を示す。
上述負荷電流低減手段の一態様としては、ＤＵＴから出力されるＤＵＴ出力信号Ｖｄｕｔのハイレベルとローレベルに対応してパターン発生器ＰＧから発生して当該チャンネルのコンパレータＣＰへ供給する期待値ＥＸＰを適用し、これに基づいて終端抵抗の他端へ供給するハイ側とロー側の終端電圧レベルを動的に切り替え制御する、ことを特徴とする上述半導体試験装置がある。
【００２２】
次に、第９の解決手段を示す。
上述ドライバＤＲ側を所定の負荷電流で終端できる上記ドライバ終端装置２０の一態様は、第１ハイレベル終端電源ＶＴ１Ｈと第１ローレベル終端電源ＶＴ１Ｌと第１終端電源切り替えスイッチＳＷ４と第１終端抵抗ＲＴ１とを備え、
上記第１ハイレベル終端電源ＶＴ１ＨはＤＵＴがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第１ローレベル終端電源ＶＴ１ＬはＤＵＴがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記第１終端抵抗ＲＴ１はドライバＤＲの出力端から内部回路を見たときの等価的なインピーダンスを所定の終端抵抗と見なし、
上記第１終端電源切り替えスイッチＳＷ４はパターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、これに同期したタイミングで上記第１ハイレベル終端電源ＶＴ１Ｈ若しくは上記第１ローレベル終端電源ＶＴ１Ｌを上記第１終端抵抗ＲＴ１の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つＤＵＴのＩＣピンから流れる負荷電流を所定に低減できる結果、ＤＵＴの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
【００２３】
次に、第１０の解決手段を示す。
上述コンパレータＣＰの近くに備える所定の負荷電流で終端できる上記コンパレータ終端装置３０の一態様は、第２ハイレベル終端電源ＶＴ２Ｈと第２ローレベル終端電源ＶＴ２Ｌと第２終端電源切り替えスイッチＳＷ５と第２終端抵抗ＲＴ２とを備え、
上記第２ハイレベル終端電源ＶＴ２ＨはＤＵＴがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第２ローレベル終端電源ＶＴ２ＬはＤＵＴがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記終端電源切り替えスイッチＳＷ４はパターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、これに同期したタイミングで上記第２ハイレベル終端電源ＶＴ２Ｈ若しくは上記第２ローレベル終端電源ＶＴ２Ｌを上記第２終端抵抗ＲＴ２の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つＤＵＴのＩＣピンから流れる負荷電流を所定に低減できる結果、ＤＵＴの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
【００２４】
次に、第１１の解決手段を示す。
ドライバの出力をＯＮ／ＯＦＦ制御するドライバイネーブル信号ＤＲＥを波形整形器ＦＣから受けるドライバ構成のとき、ドライバＤＲ側を終端する上記ドライバ終端装置２０は、上記ドライバイネーブル信号ＤＲＥに基づいてドライバの出力をＯＦＦ状態に制御するときにおいて、第２スイッチＳＷ２で当該ドライバ側を終端装置として機能させる、ことを特徴とする上述半導体試験装置がある。
【００２５】
次に、第１２の解決手段を示す。ここで第９図は、本発明に係る解決手段の一例を示している。
上述負荷電流低減手段の一態様は、伝送線路を終端する終端抵抗と、前記終端抵抗に供給する終端電源との間に定電流装置（例えば第１電流制限手段８１と第２電流制限手段８２）を直列に挿入して備え、ＩＣピンの出力端に接続されている伝送線路及び前記定電流源を接続する線路と、接地電位との間に設けられ、前記終端抵抗に流れる負荷電流の交流成分を前記接地電位にバイパスする交流成分バイパス手段を更に備え、上記定電流装置は外部から所定の電流量に制御可能な定電流装置である、ことを特徴とする上述半導体試験装置がある。
【００２６】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【００２７】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
【００２８】
本発明について、図４と図５と図６とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２９】
図４は本発明の、終端装置と関連するピンエレクトロニクスを示す図である。図５はこの要部構成である。図５に示す要部構成要素は、従来の構成要素に対してドライバ終端装置２０とコンパレータ終端装置３０とを備える。
【００３０】
一方のドライバ終端装置２０には、第１ハイレベル終端電源ＶＴ１Ｈと、第１ローレベル終端電源ＶＴ１Ｌと、第１終端電源切り替えスイッチＳＷ４とを備える。更にパターン発生器ＰＧから発生する期待値ＥＸＰを制御信号として適用している。
第１ハイレベル終端電源ＶＴ１Ｈは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがハイレベルのときに適用するハイ側の所定電圧を、第１終端電源切り替えスイッチＳＷ４の一端へ供給する。
【００３１】
上記第１ローレベル終端電源ＶＴ１Ｌは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがローレベルのときに適用するロー側の所定電圧を、第１終端電源切り替えスイッチＳＷ４の他端へ供給する。
【００３２】
第１終端電源切り替えスイッチＳＷ４は、高速のトランジスタスイッチであって、パターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、この期待値ＥＸＰがハイレベルのときには第１ハイレベル終端電源ＶＴ１Ｈを出力し、期待値ＥＸＰがローレベルのときには第１ローレベル終端電源ＶＴ１Ｌを出力する。これが第１終端抵抗ＲＴ１の他端に供給される結果、期待値ＥＸＰに同期した動的な同期終端電圧で終端できることとなる。
【００３３】
上記ドライバ終端装置２０によれば、第１伝送線路ＣＢ１の遠端に備えるドライバ内の第１終端抵抗ＲＴ１によって５０Ωの特定インピーダンスで終端が実現される。且つ、ＤＵＴ出力のＩＣピンからドライバ側へ流れる負荷電流は、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる結果、負荷電流が大幅に低減できる。従って、適正なる負荷条件でのデバイス試験ができる結果、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が改善できる。
【００３４】
他方のコンパレータ終端装置３０には、第２ハイレベル終端電源ＶＴ２Ｈと、第２ローレベル終端電源ＶＴ２Ｌと、第２終端電源切り替えスイッチＳＷ５とを追加している。更にパターン発生器ＰＧから発生する期待値ＥＸＰを制御信号として適用している。
【００３５】
第２ハイレベル終端電源ＶＴ２Ｈは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがハイレベルのときに適用するハイ側の所定電圧を、第２終端電源切り替えスイッチＳＷ５の一端へ供給する。
【００３６】
第２ローレベル終端電源ＶＴ２Ｌは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがローレベルのときに適用するロー側の所定電圧を、第２終端電源切り替えスイッチＳＷ５の他端へ供給する。
【００３７】
第２終端電源切り替えスイッチＳＷ５は、高速のトランジスタスイッチであって、パターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、この期待値ＥＸＰがハイレベルのときには第２ハイレベル終端電源ＶＴ２Ｈを出力し、期待値ＥＸＰがローレベルのときには第２ローレベル終端電源ＶＴ２Ｌを出力する。これが第２終端抵抗ＲＴ２の他端に供給される結果、期待値ＥＸＰに同期した動的な終端電圧で終端できることとなる。
【００３８】
上記コンパレータ終端装置３０によれば、第２伝送線路ＣＢ２の遠端に備える第２終端抵抗ＲＴ２によって５０Ωの特定インピーダンスで終端が実現される。且つ、ＤＵＴ出力のＩＣピンから流れる負荷電流は、期待値ＥＸＰに同期した動的な終端電圧であり、不良では無い正常なデバイスの場合において、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる結果、負荷電流が大幅に低減できる。従って、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が大幅に改善できる利点が得られる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰは適切なるタイミングで論理信号が出力できる結果、ストローブ信号ＳＴＢによるタイミング測定の測定精度が一層向上できる利点が得られる。
【００３９】
次に、図６のＤＵＴ出力信号と期待値と同期終端電圧との関係を説明するタイミングチャートである。ここで３つのサイクルＣ１、Ｃ２、Ｃ３において、ＤＵＴが出力する信号はロー側ＤＵＴ出力電圧ＶｏｕｔＬ、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨ、ロー側ＤＵＴ出力電圧ＶｏｕｔＬが出力され、これに対応して良否判定を行う期待値はロー側終端電圧ＶＴＬ、ハイ側終端電圧ＶＴＨ、ロー側終端電圧ＶＴＬを発生する場合と仮定する。
【００４０】
第１サイクルＣ１では、期待値”Ｌ”に基づいてロー側終端電圧ＶＴＬで同期終端され、そのときの電位差ΔＶＬは（ＶＴＬ−ＶｏｕｔＬ）となる（図６Ｂ参照）。ここで、ロー側終端電圧ＶＴＬ（図６Ａ参照）は任意に設定できるからして、ＤＵＴの駆動能力に対応した負荷電流となるように設定できる。例えば、負荷電流ｉ１を１０ｍＡに規定したい場合、電位差ΔＶＬを５０Ω×１０ｍＡ＝５００ｍＶの電位差となるようにロー側終端電圧ＶＴＬ（図６Ａ参照）を設定すれば良い。
第２サイクルＣ２では、期待値”Ｈ”に基づいてハイ側終端電圧ＶＴＨで同期終端され、そのときの電位差ΔＶＬは（ＶＴＨ−ＶｏｕｔＨ）となる（図６Ｄ参照）。従って、同様にして、負荷電流ｉ１を１０ｍＡに規定したい場合、電位差ΔＶＬは５０Ω×１０ｍＡ＝５００ｍＶの電位差となるようにハイ側終端電圧ＶＴＨ（図６Ｃ参照）を設定すれば良い。
【００４１】
上述した発明構成例によれば、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる終端装置構成としたことにより、大幅に負荷電流が低減できる結果、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が大幅に改善できる利点が得られる。従って、従来のように過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰは適切なるタイミングで論理信号が出力できる結果、ストローブ信号ＳＴＢによるタイミング測定の測定精度が一層向上できる利点が得られる。
また、従来のように過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴに対する内部発熱による半導体のジャンクション温度上昇に伴い、時間の経過と共に出力特性が変動する測定上の不具合も解消できる。
【００４２】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、図７の１本の伝送線路でＤＵＴと接続する形態の場合で、上述コンパレータ終端装置３０を適用する他の構成例に対しても、上述と同様に負荷電流の低減効果が得られる。
【００４３】
また、図８の１本の伝送線路でＤＵＴと接続する形態の場合で、上述ドライバ終端装置２０を適用する他の構成例に対しても、上述と同様に負荷電流の低減効果が得られる。
【００４４】
また、図９の第１電流制限手段８１と第２電流制限手段８２を適用する他の構成例がある。第１電流制限手段８１は直流的には定電流作用を示し、高周波的にはバイパス作用を示すドライバ側に対する定電流終端装置であって、可変定電流源ＣＣ１と交流成分バイパス手段Ｃ５とを備える。第２電流制限手段８２は前記第１電流制限手段８１と同様であって、コンパレータ側に対する定電流終端装置である。
可変定電流源ＣＣ１は、外部から定電流量を制御が可能な定電流装置である。これにより、所望電流以上のシンク方向及びソース方向の負荷電流に対して電流制限が可能となる。これによれば、期待値ＥＸＰを使用する必要性が無くなる。交流成分バイパス手段Ｃ５は、波形の立ち上がり部位や立下がり部位等の交流的な急峻な変動に対応できるように所望の小さな容量でアースへバイパスさせるものである。例えば、５０Ωの第１終端抵抗ＲＴ１を２ナノ秒程度のＣＲ時定数で終端したい場合の容量値は４０ピコファラッドを適用する。これによれば、急峻な波形における終端が行えるので、ドライバ端での波形歪みを実用的に改善できる。
【００４５】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる終端装置としたことにより、大幅に負荷電流が低減できる結果、ＤＵＴ出力信号の電流駆動能力が小さいＤＵＴの場合において、波形品質の劣化が大幅に改善できる利点が得られる。従って、従来のように過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。また、過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰによって適切なるタイミングで論理信号が出力できる結果、一層精度の良いタイミング測定が可能となる利点が得られる。
従って、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能となる利点が得られる。また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施できる利点が得られる。
また、従来のように過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴに対する内部発熱による半導体のジャンクション温度上昇に伴い、時間の経過と共に出力特性が変動する不具合を防止できる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】半導体試験装置の概念構成図である。
【図２】従来の、本願に係るドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
【図３】従来の、ＤＵＴ出力電圧と終端電圧との関係を示す図である。
【図４】本発明の、終端装置と関連するピンエレクトロニクスを示す図である。
【図５】本発明の、ドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
【図６】ＤＵＴ出力信号と期待値と同期終端電圧との関係を説明するタイミングチャートである。
【図７】本発明の、１本の伝送線路でＤＵＴと接続する形態の場合で、コンパレータ終端装置を適用する他の構成例である。
【図８】本発明の、１本の伝送線路でＤＵＴと接続する形態の場合で、ドライバ終端装置を適用する他の構成例である。
【図９】本発明の、電流制限方式の第１電流制限手段と第２電流制限手段を適用する他の構成例である。
【符号の説明】
ＣＢ１ 第１伝送線路
ＣＣ１ 可変定電流源
ＲＴ１ 第１終端抵抗
ＳＷ１ 第１スイッチ
ＶＴ１ 第１終端電源
ＶＴ１Ｈ 第１ハイレベル終端電源
ＶＴ１Ｌ 第１ローレベル終端電源
ＣＢ２ 第２伝送線路
ＲＴ２ 第２終端抵抗
ＳＷ２ 第２スイッチ
ＶＴ２ 第２終端電源
ＶＴ２Ｈ 第２ハイレベル終端電源
ＶＴ２Ｌ 第２ローレベル終端電源
ＳＷ３ 第３スイッチ
ＳＷ４ 第１終端電源切り替えスイッチ
ＳＷ５ 第２終端電源切り替えスイッチ
Ｃ５ 交流成分バイパス手段
２０ ドライバ終端装置
３０ コンパレータ終端装置
８１ 第１電流制限手段
８２ 第２電流制限手段
ＣＰ コンパレータ
ＤＣ 論理比較器
ＤＲ ドライバ
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＰＥ ピンエレクトロニクス
【発明の属する技術分野】
この発明は、被試験デバイス（ＤＵＴ）の出力ピンの電流駆動能力が小さい場合において、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置に関する。特に、同軸線路の終端に備える所定終端抵抗の他端側から印加する終端電圧をＤＵＴの出力レベルに対応して動的に変更可能な終端装置を備える半導体試験装置に関する。また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施可能な終端装置をピンエレクトロニクスに備える半導体試験装置に関する。
【０００２】
【従来の技術】
図１は半導体試験装置の概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、論理比較器ＤＣとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については省略する。
【０００３】
本願に係るピンエレクトロニクスＰＥには、ドライバＤＲと、第１終端電源ＶＴ１と、第１伝送線路ＣＢ１と、第２伝送線路ＣＢ２と、第２終端抵抗ＲＴ２と、第２終端電源ＶＴ２と、コンパレータＣＰと、その他を備える。ここで、第１伝送線路ＣＢ１と第２伝送線路ＣＢ２は特性インピーダンスが５０Ωの同軸ケーブル等の伝送線路と仮定する。
【０００４】
ドライバＤＲはトライステート型の出力インピーダンスが５０Ωのドライバであって、ドライバ出力機能、オープン機能及び終端機能を備えている。ドライバ出力機能として動作するときには、ＦＣから所定タイミングに規定されたドライバパターン信号ＤＲＰと、ドライバイネーブル信号ＤＲＥとの両論理信号を受けて、出力振幅を規定するハイレベル電源ＶＩＨとローレベル電源ＶＩＬとに基づく振幅に変換したドライバ波形信号Ｖｄｒを、第１伝送線路ＣＢ１を介してＤＵＴのＩＣピンへ供給し、更にＤＵＴ端の信号は第２伝送線路ＣＢ２を介してコンパレータＣＰ側の５０Ωの第２終端抵抗ＲＴ２に伝送されて５０Ωで終端される。これにより、第１伝送線路ＣＢ１及び第２伝送線路ＣＢ２が所定に終端される結果所定の波形品質を維持している。
尚、終端抵抗を外してハイインピーダンスモードでのデバイス測定を行う場合には、線路開放端とＤＵＴ出力端とで反射を繰り返すので波形歪みを生じたり、セットリング時間が遅くなったりする結果、コンパレータ側で受けたときに、適正なるタイミングでの測定が困難となる。
【０００５】
次に、ドライバＤＲが終端機能として動作するドライバ側終端モードのときには、ドライバ波形信号Ｖｄｒの発生がドライバイネーブル信号ＤＲＥに基づいてオープン状態に制御される。そして、ＤＵＴのＩＣピンから発生するＤＵＴ出力信号Ｖｄｕｔを第１伝送線路ＣＢ１を介して受けて約５０Ωの等価内部インピーダンスの第１終端抵抗ＲＴ１を介して第１終端電源ＶＴ１へ接続する。この結果、当該線路の終端機能を実現する。これにより、第１伝送線路ＣＢ１への無用な反射を解消している。
【０００６】
第２終端電源ＶＴ２は、第２終端抵抗ＲＴ２の他端に接続されていて所望の第２終端電圧ＶＴ２ｖを供給する可変電源である。この第２終端抵抗ＲＴ２に流れる電流量ｉ２は、（Ｖｄｕｔ−ＶＴ２ｖ）／５０Ωの電流量である。ＣＭＯＳ等の場合の終端電圧では、負荷電流が少なくなるように、中間電圧が適用される。例えば出力レベル３ｖ／０ｖの３ｖ振幅と仮定した場合、中間電圧である１．５ｖが第２終端電圧ＶＴ２ｖとして適用される。この場合の負荷電流量ｉ２は１．５ｖ／５０Ω＝３０ｍＡとなる。
コンパレータＣＰは、第２終端抵抗ＲＴ２の直近に配置されて、ＤＵＴのＩＣピンからのＤＵＴ出力信号Ｖｄｕｔを所定の波形品質で受けて、所望のしきい値であるハイ／ロー電圧（ＶＯＨ／ＶＯＬ）に基づいて論理信号ＣＰＤに変換した結果をＤＣへ供給する。
【０００７】
次に、図２は従来の、本願に係るドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
ドライバＤＲの内部原理要素は第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第１終端抵抗ＲＴ１とを備える。
第１スイッチＳＷ１は、超高速動作が可能なトランジスタスイッチであって、ドライバパターン信号ＤＲＰがローレベルのときはローレベル電源ＶＩＬに基づくローレベル側の所定電圧を出力端から出力し、ドライバパターン信号ＤＲＰがハイレベルのときはハイレベル電源ＶＩＨに基づくハイレベル側の所定電圧を出力端から出力する。
【０００８】
第２スイッチＳＷ２は、超高速動作が可能なトランジスタスイッチ機能を備えるドライバ出力段であって、第１に、ドライバイネーブル信号ＤＲＥがアサートのときには通常のドライバとして機能する。即ち、第１スイッチＳＷ１からの電圧レベルを受けて所定の駆動能力、所定のスルーレート、所定の第１終端抵抗ＲＴ１となるドライバ波形信号Ｖｄｒを出力端から発生する。ここで、第１終端抵抗ＲＴ１はトランジスタスイッチの内部インピーダンスを含んで出力インピーダンスが約５０Ωとなるように形成されている。
【０００９】
第２に、ドライバイネーブル信号ＤＲＥがネゲートのときにはオープン機能であるハイインピーダンスモード、又は終端機能であるドライバ側終端モードとして機能する。一方の、第３スイッチＳＷ３がＯＦＦ状態のときにはハイインピーダンスモードとして機能する。
他方の、第３スイッチＳＷ３がＯＮ状態のときにはドライバ側終端モードとして機能する。このとき、第１終端抵抗ＲＴ１の他端には第１終端電源ＶＴ１が接続される。このときの第１終端抵抗ＲＴ１もトランジスタスイッチの内部インピーダンスを含んで、出力端側から見たときの出力インピーダンスが約５０Ωとなるように形成されている。このとき、ＤＵＴからドライバ側へ流れる電流量ｉ１は、（Ｖｄｕｔ−ＶＴ１ｖ）／５０Ωの電流量である。
【００１０】
第３スイッチＳＷ３は、超高速動作が可能なトランジスタスイッチであって、ハイインピーダンスモードとして動作させるか、ドライバ側終端モードとして動作させるかを切り替えるスイッチであり、外部からの設定制御により指定できる。
【００１１】
次に、図３は従来の、ＤＵＴ出力電圧と終端電圧ＶＴとの関係を示す図である。図において、終端電圧ＶＴは第１終端電圧ＶＴ１ｖと第２終端電圧ＶＴ２ｖの両方とも同一の終端電圧条件とする。また、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨを３．０ｖとしロー側ＤＵＴ出力電圧ＶｏｕｔＬを０．０ｖと仮定すると、終端電圧ＶＴは中間の１．５ｖが適用される。この結果、図３Ａ、Ｂに示すように、電位差ΔＶＬ、ΔＶＨは１．５ｖでの終端となる。
これによれば、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨ又はロー側ＤＵＴ出力電圧ＶｏｕｔＬにおいて、ＤＵＴのＩＣピンから流れる全体の電流量は、ｉ１＋ｉ２＝（１．５ｖ／５０Ω）＋（１．５ｖ／５０Ω）＝３０ｍＡ＋３０ｍＡ＝６０ｍＡの大きな電流負荷となる。
【００１２】
上記６０ｍＡの電流量を駆動できるファンアウトの大きな出力端子であれば問題はない。しかし、駆動能力が１０〜２０ｍＡと小電流能力の出力端子を備えるデバイスではデバイス測定上の支障が生じてくる。第１に、図３Ｃ、Ｄに示すように、重い負荷電流に伴って出力波形の振幅が低下してしまう。このことは、適正なる負荷条件での試験が行われない結果、デバイスの諸特性を所定負荷条件で測定することができない難点がある。また、重い負荷電流によって出力波形の振幅が低下したりして、タイミング測定の誤差要因ともなってくる。これらの観点において従来形態の終端装置を備えるピンエレクトロニクス構成においては実用上の難点がある。
更に、過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴでは内部発熱による半導体のジャンクション温度上昇に伴って出力特性が変動して所望の温度条件での試験が困難となってしまう。
【００１３】
【発明が解決しようとする課題】
上述説明したように従来のピンエレクトロニクスの構成では、駆動能力が小さい出力端子を備えるデバイスの場合において、適正なる負荷条件での試験ではないのでデバイスの諸特性を所定の負荷条件で測定することができない難点がある。また、重い負荷電流によって出力波形の振幅が低下したりして、タイミング測定の誤差要因となってくる難点がある。
そこで、本発明が解決しようとする課題は、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置を提供することである。
また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施できる終端装置をピンエレクトロニクスに備える半導体試験装置を提供することである。
【００１４】
【課題を解決するための手段】
第１の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置である。
上記発明によれば、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置が実現できる。
【００１５】
次に、第２の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減してコンパレータＣＰの入力端で受けるＤＵＴ出力信号Ｖｄｕｔの波形品質を向上可能とする負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
【００１６】
次に、第３の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
ＤＵＴの当該出力端の電流駆動能力に対応して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
【００１７】
次に、第４の解決手段を示す。
上記課題を解決するために、被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号Ｖｄｕｔが当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
当該チャンネルのコンパレータＣＰへ供給する期待値ＥＸＰに基づいて、ＤＵＴの電流駆動能力に対応してＤＵＴの当該出力端から出力するハイレベルとローレベルに同期して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備えてコンパレータＣＰの入力端で受けるＤＵＴ出力信号Ｖｄｕｔの波形品質が向上可能となる、ことを特徴とする半導体試験装置がある。
【００１８】
次に、第５の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路がドライバＤＲ側の第１伝送線路ＣＢ１とコンパレータ側の第２伝送線路ＣＢ２に２分岐する伝送線路の構成のとき、上記負荷電流低減手段は、ドライバＤＲ側を所定の負荷電流で終端できるドライバ終端装置２０と、コンパレータ側を所定の負荷電流で終端できるコンパレータ終端装置３０との両方を備える、ことを特徴とする上述半導体試験装置がある。
【００１９】
次に、第６の解決手段を示す。ここで第７図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路（第１伝送線路ＣＢ１）でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、上記負荷電流低減手段は、コンパレータＣＰの近くに備える所定の負荷電流で終端できるコンパレータ終端装置３０である、ことを特徴とする上述半導体試験装置がある。
【００２０】
次に、第７の解決手段を示す。ここで第８図は、本発明に係る解決手段を示している。
ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路（第１伝送線路ＣＢ１）でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、上記負荷電流低減手段は、ドライバＤＲ内部に備える所定の負荷電流で終端できるドライバ終端装置２０である、ことを特徴とする上述半導体試験装置がある。
【００２１】
次に、第８の解決手段を示す。
上述負荷電流低減手段の一態様としては、ＤＵＴから出力されるＤＵＴ出力信号Ｖｄｕｔのハイレベルとローレベルに対応してパターン発生器ＰＧから発生して当該チャンネルのコンパレータＣＰへ供給する期待値ＥＸＰを適用し、これに基づいて終端抵抗の他端へ供給するハイ側とロー側の終端電圧レベルを動的に切り替え制御する、ことを特徴とする上述半導体試験装置がある。
【００２２】
次に、第９の解決手段を示す。
上述ドライバＤＲ側を所定の負荷電流で終端できる上記ドライバ終端装置２０の一態様は、第１ハイレベル終端電源ＶＴ１Ｈと第１ローレベル終端電源ＶＴ１Ｌと第１終端電源切り替えスイッチＳＷ４と第１終端抵抗ＲＴ１とを備え、
上記第１ハイレベル終端電源ＶＴ１ＨはＤＵＴがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第１ローレベル終端電源ＶＴ１ＬはＤＵＴがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記第１終端抵抗ＲＴ１はドライバＤＲの出力端から内部回路を見たときの等価的なインピーダンスを所定の終端抵抗と見なし、
上記第１終端電源切り替えスイッチＳＷ４はパターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、これに同期したタイミングで上記第１ハイレベル終端電源ＶＴ１Ｈ若しくは上記第１ローレベル終端電源ＶＴ１Ｌを上記第１終端抵抗ＲＴ１の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つＤＵＴのＩＣピンから流れる負荷電流を所定に低減できる結果、ＤＵＴの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
【００２３】
次に、第１０の解決手段を示す。
上述コンパレータＣＰの近くに備える所定の負荷電流で終端できる上記コンパレータ終端装置３０の一態様は、第２ハイレベル終端電源ＶＴ２Ｈと第２ローレベル終端電源ＶＴ２Ｌと第２終端電源切り替えスイッチＳＷ５と第２終端抵抗ＲＴ２とを備え、
上記第２ハイレベル終端電源ＶＴ２ＨはＤＵＴがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第２ローレベル終端電源ＶＴ２ＬはＤＵＴがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記終端電源切り替えスイッチＳＷ４はパターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、これに同期したタイミングで上記第２ハイレベル終端電源ＶＴ２Ｈ若しくは上記第２ローレベル終端電源ＶＴ２Ｌを上記第２終端抵抗ＲＴ２の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つＤＵＴのＩＣピンから流れる負荷電流を所定に低減できる結果、ＤＵＴの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
【００２４】
次に、第１１の解決手段を示す。
ドライバの出力をＯＮ／ＯＦＦ制御するドライバイネーブル信号ＤＲＥを波形整形器ＦＣから受けるドライバ構成のとき、ドライバＤＲ側を終端する上記ドライバ終端装置２０は、上記ドライバイネーブル信号ＤＲＥに基づいてドライバの出力をＯＦＦ状態に制御するときにおいて、第２スイッチＳＷ２で当該ドライバ側を終端装置として機能させる、ことを特徴とする上述半導体試験装置がある。
【００２５】
次に、第１２の解決手段を示す。ここで第９図は、本発明に係る解決手段の一例を示している。
上述負荷電流低減手段の一態様は、伝送線路を終端する終端抵抗と、前記終端抵抗に供給する終端電源との間に定電流装置（例えば第１電流制限手段８１と第２電流制限手段８２）を直列に挿入して備え、ＩＣピンの出力端に接続されている伝送線路及び前記定電流源を接続する線路と、接地電位との間に設けられ、前記終端抵抗に流れる負荷電流の交流成分を前記接地電位にバイパスする交流成分バイパス手段を更に備え、上記定電流装置は外部から所定の電流量に制御可能な定電流装置である、ことを特徴とする上述半導体試験装置がある。
【００２６】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【００２７】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
【００２８】
本発明について、図４と図５と図６とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２９】
図４は本発明の、終端装置と関連するピンエレクトロニクスを示す図である。図５はこの要部構成である。図５に示す要部構成要素は、従来の構成要素に対してドライバ終端装置２０とコンパレータ終端装置３０とを備える。
【００３０】
一方のドライバ終端装置２０には、第１ハイレベル終端電源ＶＴ１Ｈと、第１ローレベル終端電源ＶＴ１Ｌと、第１終端電源切り替えスイッチＳＷ４とを備える。更にパターン発生器ＰＧから発生する期待値ＥＸＰを制御信号として適用している。
第１ハイレベル終端電源ＶＴ１Ｈは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがハイレベルのときに適用するハイ側の所定電圧を、第１終端電源切り替えスイッチＳＷ４の一端へ供給する。
【００３１】
上記第１ローレベル終端電源ＶＴ１Ｌは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがローレベルのときに適用するロー側の所定電圧を、第１終端電源切り替えスイッチＳＷ４の他端へ供給する。
【００３２】
第１終端電源切り替えスイッチＳＷ４は、高速のトランジスタスイッチであって、パターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、この期待値ＥＸＰがハイレベルのときには第１ハイレベル終端電源ＶＴ１Ｈを出力し、期待値ＥＸＰがローレベルのときには第１ローレベル終端電源ＶＴ１Ｌを出力する。これが第１終端抵抗ＲＴ１の他端に供給される結果、期待値ＥＸＰに同期した動的な同期終端電圧で終端できることとなる。
【００３３】
上記ドライバ終端装置２０によれば、第１伝送線路ＣＢ１の遠端に備えるドライバ内の第１終端抵抗ＲＴ１によって５０Ωの特定インピーダンスで終端が実現される。且つ、ＤＵＴ出力のＩＣピンからドライバ側へ流れる負荷電流は、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる結果、負荷電流が大幅に低減できる。従って、適正なる負荷条件でのデバイス試験ができる結果、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が改善できる。
【００３４】
他方のコンパレータ終端装置３０には、第２ハイレベル終端電源ＶＴ２Ｈと、第２ローレベル終端電源ＶＴ２Ｌと、第２終端電源切り替えスイッチＳＷ５とを追加している。更にパターン発生器ＰＧから発生する期待値ＥＸＰを制御信号として適用している。
【００３５】
第２ハイレベル終端電源ＶＴ２Ｈは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがハイレベルのときに適用するハイ側の所定電圧を、第２終端電源切り替えスイッチＳＷ５の一端へ供給する。
【００３６】
第２ローレベル終端電源ＶＴ２Ｌは、外部から所望の電圧に設定制御可能な電圧源であって、ＤＵＴ出力信号Ｖｄｕｔがローレベルのときに適用するロー側の所定電圧を、第２終端電源切り替えスイッチＳＷ５の他端へ供給する。
【００３７】
第２終端電源切り替えスイッチＳＷ５は、高速のトランジスタスイッチであって、パターン発生器ＰＧから発生する当該チャンネルへの期待値ＥＸＰを受けて、この期待値ＥＸＰがハイレベルのときには第２ハイレベル終端電源ＶＴ２Ｈを出力し、期待値ＥＸＰがローレベルのときには第２ローレベル終端電源ＶＴ２Ｌを出力する。これが第２終端抵抗ＲＴ２の他端に供給される結果、期待値ＥＸＰに同期した動的な終端電圧で終端できることとなる。
【００３８】
上記コンパレータ終端装置３０によれば、第２伝送線路ＣＢ２の遠端に備える第２終端抵抗ＲＴ２によって５０Ωの特定インピーダンスで終端が実現される。且つ、ＤＵＴ出力のＩＣピンから流れる負荷電流は、期待値ＥＸＰに同期した動的な終端電圧であり、不良では無い正常なデバイスの場合において、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる結果、負荷電流が大幅に低減できる。従って、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が大幅に改善できる利点が得られる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰは適切なるタイミングで論理信号が出力できる結果、ストローブ信号ＳＴＢによるタイミング測定の測定精度が一層向上できる利点が得られる。
【００３９】
次に、図６のＤＵＴ出力信号と期待値と同期終端電圧との関係を説明するタイミングチャートである。ここで３つのサイクルＣ１、Ｃ２、Ｃ３において、ＤＵＴが出力する信号はロー側ＤＵＴ出力電圧ＶｏｕｔＬ、ハイ側ＤＵＴ出力電圧ＶｏｕｔＨ、ロー側ＤＵＴ出力電圧ＶｏｕｔＬが出力され、これに対応して良否判定を行う期待値はロー側終端電圧ＶＴＬ、ハイ側終端電圧ＶＴＨ、ロー側終端電圧ＶＴＬを発生する場合と仮定する。
【００４０】
第１サイクルＣ１では、期待値”Ｌ”に基づいてロー側終端電圧ＶＴＬで同期終端され、そのときの電位差ΔＶＬは（ＶＴＬ−ＶｏｕｔＬ）となる（図６Ｂ参照）。ここで、ロー側終端電圧ＶＴＬ（図６Ａ参照）は任意に設定できるからして、ＤＵＴの駆動能力に対応した負荷電流となるように設定できる。例えば、負荷電流ｉ１を１０ｍＡに規定したい場合、電位差ΔＶＬを５０Ω×１０ｍＡ＝５００ｍＶの電位差となるようにロー側終端電圧ＶＴＬ（図６Ａ参照）を設定すれば良い。
第２サイクルＣ２では、期待値”Ｈ”に基づいてハイ側終端電圧ＶＴＨで同期終端され、そのときの電位差ΔＶＬは（ＶＴＨ−ＶｏｕｔＨ）となる（図６Ｄ参照）。従って、同様にして、負荷電流ｉ１を１０ｍＡに規定したい場合、電位差ΔＶＬは５０Ω×１０ｍＡ＝５００ｍＶの電位差となるようにハイ側終端電圧ＶＴＨ（図６Ｃ参照）を設定すれば良い。
【００４１】
上述した発明構成例によれば、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる終端装置構成としたことにより、大幅に負荷電流が低減できる結果、ＤＵＴの電流駆動能力が小さい場合において、波形品質の劣化が大幅に改善できる利点が得られる。従って、従来のように過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰは適切なるタイミングで論理信号が出力できる結果、ストローブ信号ＳＴＢによるタイミング測定の測定精度が一層向上できる利点が得られる。
また、従来のように過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴに対する内部発熱による半導体のジャンクション温度上昇に伴い、時間の経過と共に出力特性が変動する測定上の不具合も解消できる。
【００４２】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、図７の１本の伝送線路でＤＵＴと接続する形態の場合で、上述コンパレータ終端装置３０を適用する他の構成例に対しても、上述と同様に負荷電流の低減効果が得られる。
【００４３】
また、図８の１本の伝送線路でＤＵＴと接続する形態の場合で、上述ドライバ終端装置２０を適用する他の構成例に対しても、上述と同様に負荷電流の低減効果が得られる。
【００４４】
また、図９の第１電流制限手段８１と第２電流制限手段８２を適用する他の構成例がある。第１電流制限手段８１は直流的には定電流作用を示し、高周波的にはバイパス作用を示すドライバ側に対する定電流終端装置であって、可変定電流源ＣＣ１と交流成分バイパス手段Ｃ５とを備える。第２電流制限手段８２は前記第１電流制限手段８１と同様であって、コンパレータ側に対する定電流終端装置である。
可変定電流源ＣＣ１は、外部から定電流量を制御が可能な定電流装置である。これにより、所望電流以上のシンク方向及びソース方向の負荷電流に対して電流制限が可能となる。これによれば、期待値ＥＸＰを使用する必要性が無くなる。交流成分バイパス手段Ｃ５は、波形の立ち上がり部位や立下がり部位等の交流的な急峻な変動に対応できるように所望の小さな容量でアースへバイパスさせるものである。例えば、５０Ωの第１終端抵抗ＲＴ１を２ナノ秒程度のＣＲ時定数で終端したい場合の容量値は４０ピコファラッドを適用する。これによれば、急峻な波形における終端が行えるので、ドライバ端での波形歪みを実用的に改善できる。
【００４５】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、ＤＵＴ出力信号Ｖｄｕｔに同期した関係の同期終端電圧で終端できる終端装置としたことにより、大幅に負荷電流が低減できる結果、ＤＵＴ出力信号の電流駆動能力が小さいＤＵＴの場合において、波形品質の劣化が大幅に改善できる利点が得られる。従って、従来のように過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。また、過大な負荷電流によって出力波形の振幅が低下する難点も解消できる。
更に、適正なる負荷条件でのデバイス試験ができることに伴い、コンパレータＣＰによって適切なるタイミングで論理信号が出力できる結果、一層精度の良いタイミング測定が可能となる利点が得られる。
従って、ＤＵＴの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、ＤＵＴのタイミング測定が精度良く測定可能となる利点が得られる。また、出力ピンの電流駆動能力が小さいＤＵＴに適合して試験実施できる利点が得られる。
また、従来のように過大な負荷電流に伴ってＤＵＴを劣化させたり、数百ピンもの多数ピンを有するＤＵＴに対する内部発熱による半導体のジャンクション温度上昇に伴い、時間の経過と共に出力特性が変動する不具合を防止できる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】半導体試験装置の概念構成図である。
【図２】従来の、本願に係るドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
【図３】従来の、ＤＵＴ出力電圧と終端電圧との関係を示す図である。
【図４】本発明の、終端装置と関連するピンエレクトロニクスを示す図である。
【図５】本発明の、ドライバＤＲの内部機能図と関連するピンエレクトロニクスを示す図である。
【図６】ＤＵＴ出力信号と期待値と同期終端電圧との関係を説明するタイミングチャートである。
【図７】本発明の、１本の伝送線路でＤＵＴと接続する形態の場合で、コンパレータ終端装置を適用する他の構成例である。
【図８】本発明の、１本の伝送線路でＤＵＴと接続する形態の場合で、ドライバ終端装置を適用する他の構成例である。
【図９】本発明の、電流制限方式の第１電流制限手段と第２電流制限手段を適用する他の構成例である。
【符号の説明】
ＣＢ１ 第１伝送線路
ＣＣ１ 可変定電流源
ＲＴ１ 第１終端抵抗
ＳＷ１ 第１スイッチ
ＶＴ１ 第１終端電源
ＶＴ１Ｈ 第１ハイレベル終端電源
ＶＴ１Ｌ 第１ローレベル終端電源
ＣＢ２ 第２伝送線路
ＲＴ２ 第２終端抵抗
ＳＷ２ 第２スイッチ
ＶＴ２ 第２終端電源
ＶＴ２Ｈ 第２ハイレベル終端電源
ＶＴ２Ｌ 第２ローレベル終端電源
ＳＷ３ 第３スイッチ
ＳＷ４ 第１終端電源切り替えスイッチ
ＳＷ５ 第２終端電源切り替えスイッチ
Ｃ５ 交流成分バイパス手段
２０ ドライバ終端装置
３０ コンパレータ終端装置
８１ 第１電流制限手段
８２ 第２電流制限手段
ＣＰ コンパレータ
ＤＣ 論理比較器
ＤＲ ドライバ
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＰＥ ピンエレクトロニクス
Claims (8)
- 被試験デバイス（ＤＵＴ）のＩＣピンから出力されるＤＵＴ出力信号を所定の終端抵抗で終端する終端機能を備える半導体試験装置において、
終端電圧を生成する終端電圧源と、
ＤＵＴの当該出力端の電流駆動能力に対応して該終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段とを備え、
前記負荷電流低減手段は、
前記終端電圧源と前記終端抵抗との間に直列に挿入され、前記終端抵抗に流れる負荷電流の直流成分を前記ＤＵＴの電流駆動能力に対応して制限する定電流源と、
ＩＣピンの出力端に接続されている伝送線路及び前記定電流源を接続する線路と、接地電位との間に設けられ、前記終端抵抗に流れる負荷電流の交流成分を前記接地電位にバイパスする交流成分バイパス手段と
を有することを特徴とする半導体試験装置。 - 被試験デバイス（ＤＵＴ）のＩＣピンから出力されるＤＵＴ出力信号が当該ＩＣピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスＰＥに備える半導体試験装置において、
終端電圧を生成する終端電圧源と、
ＤＵＴの当該出力端の電流駆動能力に対応して該終端抵抗の他端へ供給する終端電圧を所定に制御して、該終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段と
を備え、
前記負荷電流低減手段は、
前記終端電圧源と前記終端抵抗との間に直列に挿入され、前記終端抵抗に流れる負荷電流の直流成分を前記ＤＵＴの電流駆動能力に対応して制限する定電流源と、
前記終端抵抗に流れる負荷電流の交流成分を接地電位にバイパスする交流成分バイパス手段と
を有することを特徴とする半導体試験装置。 - 前記定電流源を、ＩＣピンの出力端に接続されている伝送線路に接続するか否かを切り替えるスイッチを更に備え、
前記交流成分バイパス手段は、前記定電流源及び前記スイッチを接続する線路と、前記接地電位との間に設けられるコンデンサである
請求項１又は２に記載の半導体試験装置。 - ＩＣピンの出力端に接続されている伝送線路がドライバＤＲ側とコンパレータ側に２分岐する伝送線路の構成のとき、該負荷電流低減手段は、ドライバＤＲ側を所定の負荷電流で終端できるドライバ終端装置と、コンパレータ側を所定の負荷電流で終端できるコンパレータ終端装置との両方を備える、ことを特徴とする請求項１又は２記載の半導体試験装置。
- ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、該負荷電流低減手段は、コンパレータＣＰの近くに備える所定の負荷電流で終端できるコンパレータ終端装置である、ことを特徴とする請求項１又は２記載の半導体試験装置。
- ＩＣピンの出力端に接続されている伝送線路が１本の伝送線路でドライバＤＲ側とコンパレータＣＰ側に接続される接続構成のとき、該負荷電流低減手段は、ドライバＤＲ内部に備える所定の負荷電流で終端できるドライバ終端装置である、ことを特徴とする請求項１又は２記載の半導体試験装置。
- ドライバの出力をＯＮ／ＯＦＦ制御するドライバイネーブル信号ＤＲＥを受けるドライバ構成のとき、ドライバＤＲ側を終端する該ドライバ終端装置は、該ドライバイネーブル信号ＤＲＥに基づいてドライバの出力をＯＦＦ状態に制御するときにおいて、当該ドライバ側を終端装置として機能させる、ことを特徴とする請求項６に記載の半導体試験装置。
- 該定電流装置は外部から所定の電流量に制御可能な定電流装置である、ことを特徴とする請求項１又は２記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354219A JP3971165B2 (ja) | 2001-11-20 | 2001-11-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354219A JP3971165B2 (ja) | 2001-11-20 | 2001-11-20 | 半導体試験装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006259647A Division JP4395156B2 (ja) | 2006-09-25 | 2006-09-25 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003156528A JP2003156528A (ja) | 2003-05-30 |
| JP3971165B2 true JP3971165B2 (ja) | 2007-09-05 |
Family
ID=19166110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001354219A Expired - Fee Related JP3971165B2 (ja) | 2001-11-20 | 2001-11-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3971165B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI260415B (en) * | 2004-03-31 | 2006-08-21 | Nanya Technology Corp | Apparatus and method for testing semiconductor device |
| KR100736673B1 (ko) * | 2006-08-01 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
-
2001
- 2001-11-20 JP JP2001354219A patent/JP3971165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003156528A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
| KR20010080184A (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
| JPH05232171A (ja) | 伝送線路終端装置 | |
| JPH07226666A (ja) | 伝送線上の電圧反射の制御方法及び回路 | |
| JPH07218596A (ja) | 半導体試験装置 | |
| JPH0560840A (ja) | インサーキツトテスト装置用ピンドライバ | |
| US20070146183A1 (en) | High-speed digital multiplexer | |
| US6052810A (en) | Differential driver circuit for use in automatic test equipment | |
| JP3971165B2 (ja) | 半導体試験装置 | |
| JP4395156B2 (ja) | 半導体試験装置 | |
| EP0838689A2 (en) | Test of circuits with Schmitt inputs | |
| JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
| US6211723B1 (en) | Programmable load circuit for use in automatic test equipment | |
| US7197682B2 (en) | Semiconductor test device and timing measurement method | |
| JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| WO2020217925A1 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| JP5502938B2 (ja) | 試験装置 | |
| US7480583B2 (en) | Methods and apparatus for testing a circuit | |
| CN210742351U (zh) | 一种宽电压多通道数字io系统 | |
| JPS63135882A (ja) | 電子デバイス駆動回路 | |
| JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| US6137310A (en) | Serial switch driver architecture for automatic test equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |