KR20080097956A - 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로 - Google Patents
전용 제어 핀 없이 모드들을 변경하는 방법 및 회로 Download PDFInfo
- Publication number
- KR20080097956A KR20080097956A KR1020080041947A KR20080041947A KR20080097956A KR 20080097956 A KR20080097956 A KR 20080097956A KR 1020080041947 A KR1020080041947 A KR 1020080041947A KR 20080041947 A KR20080041947 A KR 20080041947A KR 20080097956 A KR20080097956 A KR 20080097956A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- mode
- transmitter
- receiver
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalance current in a normally balanced line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
본 발명은 전자 패키지 내의 모드들을 제어하는 것에 관한 것으로, 특히, 패키지 상의 콘택트 핀들의 사용에 효율적이면서 모드들을 제어하는 것에 관한 것이다.
SerDex(Serializer/deserializer) 설계는 종종 핀 제한되게 되고, 따라서 핀의 수가 중요하다. 예시적으로, 많은 핸드 헬드 디바이스들에서 발견되는 플렉서블 케이블 내의 와이어의 수는 가장 최소화된다. 여기에서의 관심사는 와이어들 및 대응하는 핀들의 효율적인 사용에 관한 것이고, 특히, 와이어 및 핀의 수를 최소화하면서도 필요한 기능들을 제공하는 방법에 관한 것이다. 여기서, "접속(connect)"은 연결된(coupled) 또는 기능적으로 접속된(functionally connected)을 의미하도록 정의된다. 즉, "접속들(connections)"에는 다른 컴포넌트들이 위치할 수 있다.
휴대폰(cell phones) 및 다른 휴대용 및 핸드 헬드 디바이스들은 소형화되고 있고 더욱 매력적이 되고 있다. 많은 경우에 "폴더형(clam shell)" 휴대폰 또는 " 슬라이더형(slider)" 휴대폰을 여는 것은 2개의 섹션들을 힌지(hinge)하고 그 섹션들 간에 전기 신호들을 전달하는 와이어들을 포함하는 플렉서블(플렉스) 회로에 의지한다. 본 발명은 전기 신호들을 전달하는 데 필요한 핀들 및 와이어들의 효율적인 사용을 제공한다.
플렉스 힌지(flex hinge) 상의 필요한 신호들의 수 및 플렉스 힌지의 신뢰도를 얻는 능력에 관련하여 문제점 및 한계가 존재한다. 보다 많은 와이어들은 보다 큰 플렉스 회로 또는 플렉스 내의 보다 작은 와이어들 또는 양자의 조합을 암시한다. 어느 쪽의 접근이든지 신뢰도를 저하시킨다.
본 발명은 이들 및 다른 그러한 문제점 및 한계에 관한 것이다.
본 발명은 기능들을 공유 또는 다중화(multiplexing)함으로써 와이어들의 수를 감소시키는 것을 가능케 하고, 하나의 모드에서 제1 시간 기간 동안 와이어를 횡단하는 데 필요한 신호가 제2 시간 기간 동안 모드들을 지시 또는 변경하는 데 이용될 수 있다. 예시적으로, 와이어 상의 신호들이 검사되지만, 집적 회로들의 핀 아웃들(pin outs)도 본 발명으로부터 이익을 얻을 수 있다. 본 발명은 케이블, 집적 회로 핀들의 핀들 및 인쇄 회로 기판 상의 트레이스들에서 보다 적은 수의 와이어를 이용하는 것을 가능케 한다.
일 예에서, 모드 변경을 일으키기 위해 클록 주파수가 변경될 수 있다. 예를 들면, 만일 제1 시간 기간 동안 카메라 용으로 또는 LCD 데이터 용으로 클록이 사용된다면, 그 클록 주파수는 제2 시간 기간 동안 변경될 수 있고 그 변경은 모드 변경을 지시 및 명령할 수 있다.
예시적으로, 주파수는 변경 및 검출될 수 있고, 그 변경은, 예를 들면, 다른 주파수 또는 제로 주파수로 진행할 수 있다.
예시적으로, 하나의 논리 시스템으로부터 다른 논리 시스템으로의 접속 상의 주파수 신호가 이용되지 않는 경우, 그 신호 주파수는 수신측 시스템에서 변경 및 검출될 수 있고 수신기의 모드는 그에 응답하여 변경된다.
예를 들면, 예를 들어 수신기에서 데이터, 즉 데이터 타입 1을 클록 인(clocking in)하는 소정의 기능을 수행하는 송신기 및 수신기 집적 회로 사이에 소정의 주파수의 클록이 전송될 수 있다. 데이터 타입 1이 송신되지 않는 경우, 클록 주파수는 수신기에서 변경 및 검출될 수 있다. 검출된 주파수의 변경은 수신기를 다른 동작 모드로 설정하는 데 이용될 수 있다. 예를 들면, 데이터 타입 1 대신에 데이터 타입 2가 송신될 수 있다.
본 발명의 예들은 단일 클록 라인의 주파수 변경을 채용하지만, 조합된 또는 다른 논리 신호들과 조합된 몇몇 클록 라인들의 주파수 변경들이 본 발명의 이점들을 제공하기 위해 이용될 수도 있다. 더욱이, 본 발명에 대하여 후술되는 예시적인 예는 단일 클록 주파수를 고속 클록으로부터 저속 클록으로 변경시킨다. 이 변경은 하나의 모드를 다른 모드와 판별하기 위해 참조 주파수와 비교된다. 그러나, 본 발명은 다수의 상이한 클록들에 적용될 수 있지만, 본 발명은 또한 단일(또는 다수의) 클록의 2 이상의 주파수 변경에도 적용되고, 이 경우 각 주파수 변경은 상이한 모드를 지시한다.
숙련된 당업자라면 이하의 상세한 설명은 예시적인 실시예들, 도면들, 및 이용 방법들을 참조하여 진행될 테지만, 본 발명은 이들 실시예들 및 이용 방법들에 제한되도록 의도되어 있지 않음을 알 것이다. 오히려, 본 발명은 범위가 넓고 첨부된 청구항들에 기재된 대로만 정의되도록 의도되어 있다.
본 발명에 따르면, 보다 적은 수의 와이어를 이용하여 전자 패키지 내의 모드들을 제어하는 것이 가능하다.
본 발명은, 하나의 예시적인 실시예에서, 2개의 입력 주파수들을 구별하고 제1 주파수가 제2 주파수보다 높은 경우 하나의 모드를 지시하고 제2 주파수가 제1 주파수보다 높은 경우 상이한 모드를 지시하는 제어 신호를 출력하는 회로를 제공한다. 상기 회로의 출력은 신호들을 상기 모드들에 의해 결정되는 적절한 위치들로 송신하도록 후술되는 송신기 및 수신기 회로들의 이중 사용을 제어하는 데 이용될 수 있다.
위에서 지적한 바와 같이, 예시적으로, 핸드 헬드 디바이스의 부품들(parts) 사이에 사용되는 플렉스 회로는 LCD(liquid crystal display) 신호들 및 I2C(때때로 I2C로 알려짐) 신호들 양쪽 모두를 전달할 수 있다. LCD 및 I2C 양쪽 모두는 이 기술분야에서 공지된 용어들이다. 일부 종래 기술의 응용에서는 제어 신호가 참(true)인 경우에는 제1 타입의 신호가 송신되게 하고 제어 신호가 거짓(false)인 경우에는 제2 타입의 신호가 송신되게 하는 상기 제어 신호를 플렉스 회로 상에서 전달하기 위해 별도의 핀이 사용될 수 있다. 그러나, 본 발명은 상기 제어 신호를 전달하기 위한 와이어/핀을 이용하지 않고 이들 신호들을 구별하는 다른 수단을 제공한다.
도 1에 예시된 메커니즘은, LCD 데이터 용의 클록 신호들이 LCD 데이터가 송신되지 않을 때 이중 사용 용도로 변경될 수 있다는 것을 인지하기 위한 것이다. 이 경우 LCD 데이터 대신에, I2C 데이터 및 I2C CLK가 전송될 수 있다.
도 1은 상호접속 플렉스 케이블(2)을 갖는 일반적인 송신기(SENDER) 및 수신기(RECEIVER)를 도시한다. CONTROL1 신호를 생성하는 컴퓨터 시스템(도시되지 않음)에 의해 제어 신호가 생성된다. 하나의 조건에서, CONTROL1 신호는 LCD 데이터(4)를 차동 드라이버(6)를 통하여 플렉스 케이블(2)에 전달하는 데 이용될 수 있고, 또는 다른 조건에서 I2C 데이터 및 I2C 클록을 패스 게이트(pass gate) A를 통하여 플렉스 케이블(2)에 전달하는 데 이용될 수 있다. 고속(8) 또는 저속(9) LCD가 버퍼(22)를 구동하는 다중화기(먹스(mux))(10)에 입력되고, 버퍼(22)는 플렉스 케이블(2)을 구동한다. CONTROL1 신호는 어느 먹스 신호가 플렉스 케이블에 놓이는지를 제어한다.
LCD DATA' 또는 I2C DATA' 및 CLK'(클록)은 CONTROL' 신호에 의해 결정되는 대로 버퍼(11) 또는 패스 게이트(PASS GATE) B에 의해 수신된다.
LCD CLK'는 CKSIN 신호를 출력하는 버퍼(44)에 의해 수신된다. CKSIN은 주파수 비교기(FREQ)에서 기준 발진기(RFE. OSCILLATOR)(14)와 비교된다. 주파수 비교기(16)는 어느 신호들이 수신되는지를 결정하는 CONTROL'을 출력한다. CONTROL'은 후술되는 I2C_EN 신호와 동일하다.
도 1에서, 논리 구조들은 이해를 위해 예시적이지만, 보다 상세한 대표적인 구현이 다른 도면들에서 논의된다는 점에 유의한다. 또한, I2C 패스 게이트 A 및 B는 양방향성이고 따라서 I2C DATA 및 CLK는 다른 응용들에서 양쪽 방향으로 전달될 수 있다는 점에 유의한다.
도 2는 플렉스 케이블(2)에 접속된 출력 핀들(20)을 구동하는 도 1의 SENDER에서의 일렉트로닉스에 대한 일 실시예를 나타낸다. 이 출력 핀들은 플렉스 케이블에 접속된 것으로 도시되지만, 다른 집적 회로로 직접 향할 수도 있다. 상이한 클럭 신호들(LCD, CLK)이 송신기(22)에 의해 출력 핀들(20)로 구동된다. 송신기(22)의 출력 핀들에 대해 도시된 바와 같이, 각각의 핀은 정전기 방전 보호(ESD)를 제공하는 PAD들에 접속된다. 이 실시예에서의 모든 핀, 콘택 및 와이어는 도면들에는 도시되지 않았지만 위와 같이 보호될 수 있다.
"LCD"는 액정 표시 장치를 나타내고, "CLK"는 클럭을 나타낸다. 더미 로드(24)는 응용에 따라 옵션이며, 단순히 플렉스 케이블에 접속된 출력 핀들(20) 상의 공지된 로드 케이블 말단을 제공한다.
상이한 LCD DATA(4)가 송신기(26)에 의해 플렉스 케이블(20)에 접속된 상이한 DSOP 및 DSOM 핀들(28)로 구동된다. LCD DATA(4)가 전송되고 있을 때, DSOP 및 DSOM은 각각 상이한 LCD DATA의 포지티브 및 네가티브 신호를 나타낸다.
그러나, PASS GATE A가 CONTROL1에 의해 인에이블될 때, I2C CLK가 DSOP에 제공되고, I2C DATA가 DSOM에 제공된다. I2C 신호들이 CONTROL1에 의해 DSOP 및 DSOM 라인들 상으로 인에이블될 때, LCD DATA(4)가 예시적으로 송신기(26)에 의해 차단되어, CONTROL1-(CONTROL1의 논리 역)에 의해 디스에이블된다. 여기서, CONTROL1은 SENDER와 인터페이스하는 컴퓨터 시스템(도시되지 않음)에 의해 설정될 수 있는 모드 결정 신호이다. LCD DATA 또는 I2C 신호들이 DSOP 및 DSOM 라인들 상에 제공될 때, 버퍼(26)의 출력은, 인에이블되지 않은 때, PASS GATE A를 로딩하지 않아야 하며, PASS GATE A는, 인에이블되지 않은 때, 버퍼(26)를 로딩하지 않아야 한다.
도 3은 도 1의 RECEIVER를 나타낸다. LCD CLK가 옵션인 케이블 말단 로드(40)에 의해 수신되고, 버퍼(42)는 LCD CLK 신호들을 수신한다. 버퍼링된 LCD CLK 신호가 RECEIVER의 다른 회로(도시되지 않음)에 제공된다. 상이한 LCD CLK 신호들 중 하나인 CKSIN이 아래 도 4의 주파수 비교기에 제공된다.
동시적으로, LCD DATA(또는 I2C CLK 및 I2C DATA)가 플렉스 케이블로부터 수신된다(44). I2C_EN이 참인 경우, I2C 신호들이 수신되어 PASS GATE B를 통해 다른 회로(도시되지 않음)로 전달된다. LCD DATA가 수신되는 경우, 이들은 아이템(44)에 의해 버퍼링되고, 싱글 엔디드(single ended) LCD DATA가 후속 회로(도시되지 않음)에 제공된다. 원할 경우에 LCD DATA 신호들이 버퍼를 가로지르는 것을 방지하기 위해 ENABLE 신호가 생성될 수 있다.
도 4는 도 1의 FREQUENCY COMPARATOR(16)로서 기능하는 회로를 나타낸다. 주파수 검출기들(병렬 누락 펄스 검출기들로서 형성됨)(61, 63)이 수신된 클럭 신호(CKSIN)를 기준 발진기 신호(OSCIN)와 비교한다. 그 출력은 플렉스 케이블을 가로지르는 I2C 신호들 또는 LCD 신호들을 적절한 수신 회로(도시되지 않음)로 지향 시키는 I2C_EN 신호이다.
몇몇 응용에서, 카메라 클럭(77) 출력이 제공될 수 있다.
도 5는 도 3의 검출기(61)의 바람직한 실시예를 나타낸다. 아이템 63은 OSCIN 및 CKSIN의 순서가 바뀐 것 외에는 동일하다. CKSIN은 DATAIN(71)에 입력되고, OSCIN은 도 4의 아이템(61)의 CLKIN(73)에 입력된다. 이들 입력은 출력 WBG_COMPLETE 신호(75)를 제공하도록 동작한다. 출력(75)은 입력 신호들(71, 75)과 관련된 누락 펄스를 지시하는 신호를 출력한다. 인버터 체인(77)은 응용들에서 필요로 할 때 지연을 조정하기 위해 인버터(79) 앞에 추가될 수 있는 프로그램 가능한 지연들을 제공한다. 2개의 누락 펄스 검출기가 논리적으로 결합될 때, LCD CLK의 주파수가 기준 발진기와 비교된다.
도 6은 직렬 클럭 입력 주파수의 시뮬레이션을 나타낸다. CKSIN(81)이 예시적으로 75 MHz로 설정된 기준 발진기 신호 0SCIN(83)과 비교된다. 주파수 검출 신호(85)는 CKSIN이 OSCIN(83)에 비해 언제 더 높은지(87, 언제 더 낮은지(89)를 나타낸다.
도 7은 89에서 87로의 전이의 상세를 나타내고, 도 8은 87에서 89로의 전이의 상세를 나타낸다.
본 발명은 바람직한 실시예에서 상이한 모드들을 설정하기 위해 주파수 검출을 이용하는 이점을 제공한다. 예시적으로, 주파수의 원래 의도의 유용함을 유지하면서, LCD 및 I2C 모드들 간에, 또는 플렉스 케이블을 통해 LCD 신호들을 전송하는 것으로부터 I2C 신호들을 전송하는 것으로의 모드 변경이 이루어진다. 적어도, 집적 회로 상에서 하나 적은 핀이 필요하고, 그리고/또는 플렉스 케이블 상에서 하나 적은 와이어가 필요하게 된다.
주파수 검출 방식은 전자기 간섭(EMI)에 대한 보호와 더불어, 공통 직렬 버스를 통해 공유되는 양방향 I2C 제어 및 LCD 데이터의 실시간 모니터링 및 멀티플렉싱을 제공한다.
본 명세서에서 구현이 전자 회로들로서 도시되지만, 다른 전자 회로들이 동일한 기능들을 수행할 수 있으며, 소프트웨어, 펌웨어 및/또는 하드웨어 및 이들의 조합을 이용하는 시스템들이 동등한 기능들을 달성하는 데에 유리하게 이용될 수 있다는 것을 이 분야의 전문가들은 이해할 것이다.
더욱이, 고집적 회로, 전용화된 특수 목적 프로세서, 전압 및 전류 타입을 포함하는 논리 회로 및 이들의 조합을 포함하는 다른 처리 일렉트로닉스가 이용될수 있다.
전술한 실시예들은 예로서 제공되고 있으며, 그에 대한 많은 변형 및 대안들이 가능하다는 것을 이해해야 한다. 따라서, 본 발명은 이하에 첨부된 청구범위에 기재된 바로만 정의되는 것으로서 광범위하게 고려되어야 한다.
도 1은 본 발명의 동작 환경을 일반적으로 예시하는 블록도.
도 2는 송신기를 도시하는 개략도.
도 3은 수신기를 도시하는 개략도.
도 4는 주파수 비교기의 개략도.
도 5는 도 4의 하나의 회로 블록의 회로 개략 상세도.
도 6은 하나의 주파수를 참조 주파수에 비교하는 것과 그에 대응하는 응답 출력을 예시하는 타이밍 차트.
도 7은 보다 상세한 도 6의 타이밍 차트.
도 8은 도 6의 차트를 보다 상세히 예시하는 타이밍 차트.
<도면의 주요 부분에 대한 부호의 설명>
2: 플렉스 케이블
4: LCD 데이터
6: 차동 드라이버
10: 다중화기(먹스(mux)
11, 22: 버퍼
14: 기준 발진기
16: 주파수 비교기
Claims (14)
- 전자 장치에서 모드를 변경하기 위한 시스템으로서,적어도 제1 모드를 정의하는 제1 주파수 및 제2 모드를 정의하는 제2 주파수를 전송하는 클럭을 전송하는 송신기;상기 송신기와 전기적으로 접촉하고, 상기 클럭을 수신하는 수신기;상기 수신기 내에 구성되어, 상기 클럭 주파수들을 수신하고 검출하는 주파수 검출기를 포함하고,상기 주파수 검출기는 상기 제1 주파수를 검출할 때에 상기 제1 모드를 정의하는 신호를 출력하고, 상기 주파수 검출기는 상기 제2 주파수를 검출할 때에 상기 제2 모드를 정의하는 신호를 출력하는 시스템.
- 제1항에 있어서,상기 송신기는 추가 모드들을 각각 지시하는 추가 주파수들을 출력하는 시스템.
- 제1항에 있어서,상기 수신기의 전기적 접촉은 케이블 내의 와이어를 포함하고, 상기 모드들을 정의하는 신호는 상기 케이블 내의 와이어 상에서 발견되지 않는 시스템.
- 제1항에 있어서,상기 수신기의 전기적 접촉은 상기 송신기에서의 집적 회로 핀 및 상기 수신기에서의 집적 회로 핀을 포함하고, 상기 모드를 정의하는 신호는 집적 회로 핀 상에서 발견되지 않는 시스템.
- 제1항에 있어서,상기 제1 모드는 제1 타입의 데이터를 상기 수신기에 전송하는 것을 정의하고, 상기 제2 모드는 제2 타입의 데이터를 전송하는 것을 정의하는 시스템.
- 제5항에 있어서,상기 송신기가 상기 제1 주파수를 전송할 때에는 상기 제1 타입의 데이터를, 상기 송신기가 상기 제2 주파수를 전송할 때에는 상기 제2 타입의 데이터를 전송하는 상기 송신기에서의 논리 멀티플렉서 구조; 및상기 제1 및 제2 타입의 데이터를 이들 각각의 수신 회로들로 지향시키는 상기 주파수 검출기 출력 신호에 응답하는 상기 수신기에서의 논리 디멀티플렉서 구조를 더 포함하는 시스템.
- 제1항에 있어서,상기 주파수 검출기는,상기 제1 주파수와 상기 제2 주파수 사이에 위치하는 출력을 갖는 기준 발진기; 및상기 기준 발진기 및 상기 클럭을 수신 및 비교하고, 이에 응답하여 각각 상기 제1 모드 또는 제2 모드를 지시하는 신호를 출력하는 비교기 회로를 포함하는 시스템.
- 전자 장치에서 모드들을 변경하기 위한 방법으로서,송신기로부터, 적어도 제1 모드를 정의하는 제1 주파수 및 제2 모드를 정의하는 제2 주파수를 전송하는 클럭을 전송하는 단계;수신기에서 상기 클럭을 수신하는 단계;상기 수신된 클럭 주파수들을 검출하는 단계; 및상기 검출된 주파수들에 응답하여, 상기 제1 및 제2 모드를 각각 정의하는 신호를 출력하는 단계를 포함하는 방법.
- 제8항에 있어서,추가 주파수들을 전송하는 단계를 더 포함하고, 각각의 추가 주파수는 추가 모드들을 정의하는 방법.
- 제8항에 있어서,케이블 내의 와이어를 통해 상기 송신기를 상기 수신기에 접속시키는 단계를 더 포함하고, 상기 모드들을 정의하는 신호는 상기 케이블 내의 와이어 상에서 발견되지 않는 방법.
- 제8항에 있어서,상기 송신기에서의 집적 회로 핀 및 상기 수신기에서의 집적 회로 핀을 통해 상기 송신기를 상기 수신기에 접속시키는 단계를 더 포함하고, 상기 모드들을 정의하는 신호는 집적 회로 핀 상에서 발견되지 않는 방법.
- 제8항에 있어서,상기 제1 모드에 있을 때에는 상기 수신기에 제1 타입의 데이터를 전송하고, 상기 제2 모드에 있을 때에는 제2 타입의 데이터를 전송하는 단계를 더 포함하는 방법.
- 제12항에 있어서,상기 송신기에서, 상기 송신기가 상기 제1 주파수를 전송할 때에는 상기 제1 타입의 데이터를, 상기 송신기가 상기 제2 주파수를 전송할 때에는 상기 제2 타입의 데이터를 멀티플렉싱하는 단계;상기 수신기에서, 상기 주파수 검출기 출력 신호에 응답하여, 상기 제1 및 제2 타입의 데이터를 수신하여 이들 각각의 수신 회로들로 지향시키도록 디멀티플 렉싱하는 단계를 더 포함하는 방법.
- 제8항에 있어서,상기 주파수들을 검출하는 단계는,상기 제1 주파수와 상기 제2 주파수 사이에 위치하는 기준 주파수를 생성하는 단계; 및상기 기준 주파수와 상기 클럭 주파수들을 비교하고, 이에 응답하여 각각 상기 제1 모드 또는 상기 제2 모드를 지시하는 신호를 출력하는 단계를 포함하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US91579207P | 2007-05-03 | 2007-05-03 | |
US60/915,792 | 2007-05-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080097956A true KR20080097956A (ko) | 2008-11-06 |
Family
ID=40285647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080041947A KR20080097956A (ko) | 2007-05-03 | 2008-05-06 | 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8107575B2 (ko) |
KR (1) | KR20080097956A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654823B1 (en) * | 2010-08-10 | 2014-02-18 | Xilinx, Inc. | Low latency transmitter path data link interface |
TWI705666B (zh) * | 2015-06-15 | 2020-09-21 | 日商新力股份有限公司 | 傳送裝置、接收裝置、通信系統 |
US10739812B2 (en) | 2015-12-11 | 2020-08-11 | Sony Corporation | Communication system and communication method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200153B2 (en) * | 2001-09-20 | 2007-04-03 | Intel Corporation | Method and apparatus for autosensing LAN vs WAN to determine port type |
US6996650B2 (en) * | 2002-05-16 | 2006-02-07 | International Business Machines Corporation | Method and apparatus for implementing multiple configurable sub-busses of a point-to-point bus |
US7064690B2 (en) * | 2004-04-15 | 2006-06-20 | Fairchild Semiconductor Corporation | Sending and/or receiving serial data with bit timing and parallel data conversion |
US20060120296A1 (en) * | 2004-12-02 | 2006-06-08 | Goh Ban H | Auto mode detection for a switch |
KR100719343B1 (ko) * | 2005-02-28 | 2007-05-17 | 삼성전자주식회사 | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 |
KR100793988B1 (ko) * | 2006-04-21 | 2008-01-16 | 삼성전자주식회사 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
-
2008
- 2008-04-30 US US12/112,152 patent/US8107575B2/en active Active
- 2008-05-06 KR KR1020080041947A patent/KR20080097956A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US8107575B2 (en) | 2012-01-31 |
US20090110130A1 (en) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8207759B2 (en) | MIPI analog switch for automatic selection of multiple inputs based on clock voltages | |
KR100672987B1 (ko) | 고속 아날로그 인벨롭 디텍터 | |
KR20100103451A (ko) | 직렬 스트림에 걸쳐서 lcd, 카메라, 키패드 및 gpio 데이터를 인터리빙하고 직렬 변환하고/직병렬 변환하기 위한 방법론 및 회로 | |
US10628356B2 (en) | Transmission apparatus and transmission method | |
KR20080097956A (ko) | 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로 | |
US20050114724A1 (en) | Skew compensation for a multi-agent shared bus | |
KR100959846B1 (ko) | 차동 신호 전송 장치, 차동 신호 수신 장치 | |
CN107533533B (zh) | 集成电路之间的通信 | |
JP2010122762A (ja) | 拡張カード、障害診断処理方法、情報処理装置及び障害診断処理プログラム | |
US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
EP2071449B1 (en) | High definition multimedia interface receiver/transmitter chipset | |
US10909062B2 (en) | Circuit device and electronic apparatus | |
US6871301B1 (en) | Apparatus and method for using a 2-wire bus to deskew 4 XAUI lanes across multiple ASIC chips | |
US20130227311A1 (en) | Power supply device for computer systems | |
US10250259B2 (en) | Device and method for digital signal transmission | |
EP1265401A1 (en) | Data transmission system | |
US7812640B2 (en) | Bridge design for SD and MMC data buses | |
US20010005868A1 (en) | Updating termination for a bus | |
US5761253A (en) | Method and apparatus for signal transmission | |
US20080140907A1 (en) | Multimodal Memory Controllers | |
JP2000307561A (ja) | バスシステム装置 | |
JP2000174765A (ja) | 双方向シリアルバスリピータ | |
JP2007271533A (ja) | ディジタル処理装置の検査システム | |
CN113571104A (zh) | 硬盘保护电路及其对应的电子装置 | |
KR20110000016A (ko) | 인터페이스 장치 및 인터페이스 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |