KR100719343B1 - 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 - Google Patents
독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 Download PDFInfo
- Publication number
- KR100719343B1 KR100719343B1 KR1020050016607A KR20050016607A KR100719343B1 KR 100719343 B1 KR100719343 B1 KR 100719343B1 KR 1020050016607 A KR1020050016607 A KR 1020050016607A KR 20050016607 A KR20050016607 A KR 20050016607A KR 100719343 B1 KR100719343 B1 KR 100719343B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- serial
- signal
- parallel
- clock signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B27/00—Planetaria; Globes
- G09B27/08—Globes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Educational Technology (AREA)
- Educational Administration (AREA)
- Astronomy & Astrophysics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
상기의 과제를 이루기 위하여 본 발명에 의한 데이터 전송 시스템은: 하나 이상의 병렬 데이터와 클럭 신호를 출력하는 제 1 장치와; 기준 클럭 신호를 발생하는 외부 클럭 소스와; 그리고 상기 클럭 신호를 참조하여 상기 기준 클럭 신호에 동기되면서 상기 클럭 신호와는 독립된 직렬 클럭 신호를 생성하여, 상기 제 1 장치에서 병렬 전송된 데이터들을 하나의 연속된 직렬 데이터로 전송하도록 변환하는 직렬 변환기와; 그리고 상기 직렬 변환기에서 출력되는 직렬 데이터와 직렬 클럭 신호를 입력으로 받아, 병렬 데이터 신호와 병렬 클럭 신호 및 동기 신호로 복원하는 병렬 변환기를 포함하고, 상기 제 1 장치에서 서로 다른 클럭 주파수 특성을 가지는 제 1 병렬 데이터와 제 2 병렬 데이터가 상기 직렬 변환기로 입력될 때, 상기 직렬 변환기는 제 1 병렬 데이터와 제 2 병렬 데이터를 하나의 직렬 데이터로 연속하여 전송할 수 있도록 직렬 클럭 신호를 생성하고, 상기 직렬 변환기에서 출력되는 직렬 데이터는 일정한 데이터 전송 주기를 나타내기 위한 동기 신호를 포함하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 병렬 데이터 신호를 직렬 신호로 변환하는 직렬 변환기와 직렬 데이터 신호를 병렬 데이터 신호로 복원하는 병렬 변환기를 포함하는 시스템의 데이터 직렬 전송 방법은: 1) 상기 병렬 변환기 내의 레지스터에 전송되는 데이터에 대한 정보를 저장하는 단계와; 2) 외부 클럭 소스를 이용하여 전송되는 데이터에 독립된 직렬 클럭 신호를 생성하는 단계와; 3) 병렬데이터 신호를 전송하는 단계와; 4) 상기 병렬 전송된 데이터를 하나의 연속된 직렬 데이터로 전송하도록 변환하는 단계와; 그리고 5) 상기 레지스터의 저장된 값을 이용하여 상기 직렬 전송된 데이터를 병렬 데이터로 복원하는 단계를 포함하고, 상기 직렬 전송된 데이터는 일정한 데이터 전송 주기를 나타내기 위한 동기 신호를 포함하는 것을 특징으로 하는 데이터 직렬 전송 방법.
Claims (32)
- 하나 이상의 병렬 데이터와 클럭 신호를 출력하는 제 1 장치와;기준 클럭 신호를 발생하는 외부 클럭 소스와; 그리고상기 클럭 신호를 참조하여 상기 기준 클럭 신호에 동기되면서 상기 클럭 신호와는 독립된 직렬 클럭 신호를 생성하여, 상기 제 1 장치에서 병렬 전송된 데이터들을 하나의 연속된 직렬 데이터로 전송하도록 변환하는 직렬 변환기를 포함하고,상기 제 1 장치에서 서로 다른 클럭 주파수 특성을 가지는 제 1 병렬 데이터와 제 2 병렬 데이터가 상기 직렬 변환기로 입력될 때, 상기 직렬 변환기는 제 1 병렬 데이터와 제 2 병렬 데이터를 하나의 직렬 데이터로 연속하여 전송할 수 있도록 직렬 클럭 신호를 생성하고,상기 직렬 변환기에서 출력되는 직렬 데이터는 일정한 데이터 전송 주기를 나타내기 위한 동기 신호를 포함하는 데이터 직렬 전송 시스템.
- 삭제
- 제 1 항에 있어서,상기 직렬 변환기는 위상 동기 루프를 포함하고,상기 위상 동기 루프는 상기 기준 클럭 신호에 동기하여 상기 클럭 신호와는 독립된 상기 직렬 클럭 신호를 생성하는 데이터 직렬 전송 시스템.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 동기 신호가 발생하면 상기 제 1 병렬 데이터와 상기 제 2 병렬 데이터의 직렬 전송이 시작되고, 다시 상기 동기 신호가 발생되기 전에 상기 제 1 병렬 데이터와 상기 제 2 병렬 데이터의 직렬 전송이 완료되는 데이터 직렬 전송 시스템.
- 제 1 항에 있어서,상기 제 1 병렬 데이터는 영상 데이터와 같이 동기 신호를 포함하고 데이터 전송 타이밍이 중요한 데이터를 나타내고, 상기 제 2 병렬 데이터는 동기 신호가 없고 일정 시간 내에 데이터 전송이 이루어지면 되는 데이터를 나타내는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 7 항에 있어서,상기 직렬 데이터는 상기 동기 신호를 하나의 패킷으로 전송한 후, 다음 동기 신호 사이에 상기 제 1 병렬 데이터 전체를 하나 또는 여러 개의 패킷 형태로 한꺼번에 전송하며, 또한 상기 동기 신호 사이에 상기 제 2 병렬 데이터 전체를 하나 또는 여러 개의 패킷으로 상기 제 1 병렬 데이터 패킷에 연속하여 전송하는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 8 항에 있어서,상기 제 2 병렬 데이터 전송 후 다음 동기 신호가 시간 지연 없이 전송될 수 있도록 상기 제 2 병렬 데이터 패킷 길이를 조정하여 제 2 병렬 데이터 패킷 전송 완료 후 다음 동기 신호까지 일정한 여유 시간을 보장하는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 9 항에 있어서,상기 제 2 병렬 데이터 중 누락된 제 2 병렬 데이터는 다음 동기 신호 이후에 보내는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 1 항에 있어서,상기 직렬 변환기에서 출력되는 직렬 데이터 신호와 직렬 클럭 신호를 입력으로 받아, 병렬 데이터 신호와 병렬 클럭 신호 및 동기 신호가 복원되는 병렬 변 환기를 더 포함하는 데이터 직렬 전송 시스템.
- 제 11 항에 있어서,상기 병렬 변환기는 입력되는 데이터의 클럭 및 동기 신호 정보와 데이터 신호의 유효구간 등의 정보를 저장하는 레지스터를 포함하는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 12 항에 있어서,상기 레지스터는 상기 직렬 데이터 신호에 포함된 데이터의 종류가 다수일 경우, 상기 직렬 데이터 신호에 포함된 다수의 데이터 신호에 대한 정보를 각각 저장하는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 제 13 항에 있어서,상기 병렬 변환기는 상기 직렬 데이터 신호에 포함된 데이터의 종류가 다수일 경우, 상기 레지스터에 저장된 값을 이용하여 다수의 병렬 데이터 신호와 클럭 신호 및 동기 신호를 각각 복원해내는 것을 특징으로 하는 데이터 직렬 전송 시스템.
- 하나 이상의 병렬 데이터와 클럭 신호를 출력하는 제 1 장치와;기준 클럭 신호를 발생하는 외부 클럭 소스와; 그리고상기 클럭 신호를 참조하여 상기 기준 클럭 신호에 동기되면서 상기 클럭 신호와는 독립된 직렬 클럭 신호를 생성하여, 상기 제 1 장치에서 병렬 전송된 데이터들을 하나의 연속된 직렬 데이터로 전송하도록 변환하는 직렬 변환기와; 그리고상기 직렬 변환기에서 출력되는 직렬 데이터와 직렬 클럭 신호를 입력으로 받아, 병렬 데이터 신호와 병렬 클럭 신호 및 동기 신호로 복원하는 병렬 변환기를 포함하고,상기 제 1 장치에서 서로 다른 클럭 주파수 특성을 가지는 제 1 병렬 데이터와 제 2 병렬 데이터가 상기 직렬 변환기로 입력될 때, 상기 직렬 변환기는 제 1 병렬 데이터와 제 2 병렬 데이터를 하나의 직렬 데이터로 연속하여 전송할 수 있도록 직렬 클럭 신호를 생성하고,상기 직렬 변환기에서 출력되는 직렬 데이터는 일정한 데이터 전송 주기를 나타내기 위한 동기 신호를 포함하는 데이터 직렬 전송 시스템.
- 삭제
- 제 15 항에 있어서,상기 직렬 변환기는 위상 동기 루프를 포함하고,상기 위상 동기 루프는 상기 기준 클럭 신호에 동기하여 상기 클럭 신호와는 독립된 상기 직렬 클럭 신호를 생성하는 데이터 직렬 전송 시스템.
- 삭제
- 삭제
- 제 15 항에 있어서,상기 동기 신호가 발생하면 상기 제 1 병렬 데이터와 상기 제 2 병렬 데이터의 직렬 전송이 시작되고, 다시 상기 동기 신호가 발생되기 전에 상기 제 1 병렬 데이터와 상기 제 2 병렬 데이터의 직렬 전송이 완료되는 데이터 전송 시스템.
- 제 15 항에 있어서,상기 제 1 병렬 데이터는 영상 데이터와 같이 동기 신호를 포함하고 데이터 전송 타이밍이 중요한 데이터를 나타내고, 상기 제 2 병렬 데이터는 동기 신호가 없고 일정 시간 내에 데이터 전송이 이루어지면 되는 데이터를 나타내는 것을 특징으로 하는 데이터 전송 시스템.
- 제 21 항에 있어서,상기 직렬 데이터는 상기 동기 신호를 하나의 패킷으로 전송한 후, 다음 동 기 신호 사이에 상기 제 1 병렬 데이터 전체를 하나 또는 여러 개의 패킷 형태로 한꺼번에 전송하며, 또한 상기 동기 신호 사이에 상기 제 2 병렬 데이터 전체를 하나 또는 여러 개의 패킷으로 상기 제 1 병렬 데이터 패킷에 연속하여 전송하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 22 항에 있어서,상기 제 2 병렬 데이터 전송 후 다음 동기 신호가 시간 지연 없이 전송될 수 있도록 상기 제 2 병렬 데이터 패킷 길이를 조정하여 제 2 병렬 데이터 패킷 전송 완료 후 다음 동기 신호까지 일정한 여유 시간을 보장하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 23 항에 있어서,상기 제 2 병렬 데이터 중 누락된 제 2 병렬 데이터는 다음 동기 신호 이후에 보내는 것을 특징으로 하는 데이터 전송 시스템.
- 제 24 항에 있어서,상기 병렬 변환기는 입력되는 데이터의 클럭 및 동기 신호 정보와 데이터 신호의 유효구간 등의 정보를 저장하는 레지스터를 포함하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 25 항에 있어서,상기 레지스터는 상기 직렬 데이터 신호에 포함된 데이터의 종류가 다수일 경우, 상기 직렬 데이터 신호에 포함된 다수의 데이터 신호에 대한 정보를 각각 저장하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 26 항에 있어서,상기 병렬 변환기는 상기 직렬 데이터 신호에 포함된 데이터의 종류가 다수일 경우, 상기 레지스터에 저장된 값을 이용하여 다수의 병렬 데이터 신호와 클럭 신호 및 동기 신호를 각각 복원해내는 것을 특징으로 하는 데이터 전송 시스템.
- 제 27 항에 있어서,상기 병렬 변환기는 상기 직렬 데이터와 상기 직렬 클럭 신호를 입력으로 받아, 상기 레지스터에 저장된 정보를 참조하여 상기 제 1 병렬 데이터와 동일한 제 3 병렬 데이터와 제 3 클럭 신호, 상기 제 2 병렬 데이터와 동일한 제 4 병렬 데이터와 제 4 클럭 신호, 그리고 동기 신호를 복원하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 28 항에 있어서,상기 제 3 병렬 데이터는 상기 레지스터에 저장되어져 있는 클럭 정보를 기준으로 발생하되, 상기 제 1 병렬 데이터의 클럭 신호와 상기 제 3 클럭 신호의 주 파수 차이가 시간에 지남에 따라 누적되지 않도록 동기 신호가 액티브될 때마다 상기 제 3 클럭 신호를 보정해 주는 것을 특징으로 하는 데이터 전송 시스템.
- 병렬 데이터 신호를 직렬 신호로 변환하는 직렬 변환기와 직렬 데이터 신호를 병렬 데이터 신호로 복원하는 병렬 변환기를 포함하는 시스템의 데이터 직렬 전송 방법에 있어서;상기 병렬 변환기 내의 레지스터에 전송되는 데이터에 대한 정보를 저장하는 단계와;외부 클럭 소스를 이용하여 전송되는 데이터에 독립된 직렬 클럭 신호를 생성하는 단계와;병렬데이터 신호를 전송하는 단계와;상기 병렬 전송된 데이터를 하나의 연속된 직렬 데이터로 전송하도록 변환하는 단계와; 그리고상기 레지스터의 저장된 값을 이용하여 상기 직렬 전송된 데이터를 병렬 데이터로 복원하는 단계를 포함하고,상기 직렬 전송된 데이터는 일정한 데이터 전송 주기를 나타내기 위한 동기 신호를 포함하는 것을 특징으로 하는 데이터 직렬 전송 방법.
- 제 30 항에 있어서,상기 레지스터는 전송되는 데이터 신호의 클럭 및 동기 신호 정보와 데이터 신호의 유효구간 등의 정보가 저장되어 있는 것을 특징으로 하는 데이터 직렬 전송 방법.
- 제 30 항에 있어서,상기 직렬 변환기로 입력되는 병렬 데이터 신호를 하나의 연속적인 직렬 데 이터 신호로 전송할 수 있도록, 상기 직렬 클럭 신호가 생성되는 것을 특징으로 하는 데이터 직렬 전송 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016607A KR100719343B1 (ko) | 2005-02-28 | 2005-02-28 | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 |
JP2006030097A JP2006246453A (ja) | 2005-02-28 | 2006-02-07 | 独立的なクロックソースを基準にして直列クロックを生成する直列変換器とデータの直列伝送方法 |
US11/360,884 US8194652B2 (en) | 2005-02-28 | 2006-02-23 | Serializer for generating serial clock based on independent clock source and method for serial data transmission |
CNB200610051473XA CN100555263C (zh) | 2005-02-28 | 2006-02-28 | 生成串行时钟的串行器和用于串行数据传输的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016607A KR100719343B1 (ko) | 2005-02-28 | 2005-02-28 | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060095159A KR20060095159A (ko) | 2006-08-31 |
KR100719343B1 true KR100719343B1 (ko) | 2007-05-17 |
Family
ID=36931887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050016607A KR100719343B1 (ko) | 2005-02-28 | 2005-02-28 | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8194652B2 (ko) |
JP (1) | JP2006246453A (ko) |
KR (1) | KR100719343B1 (ko) |
CN (1) | CN100555263C (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049573B2 (en) * | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US8107575B2 (en) * | 2007-05-03 | 2012-01-31 | Fairchild Semiconductor Corporation | Method and circuit for changing modes without dedicated control pin |
KR100913400B1 (ko) * | 2007-07-24 | 2009-08-21 | 고려대학교 산학협력단 | 직렬 송수신 장치 및 그 통신 방법 |
CN101809556B (zh) * | 2007-08-02 | 2013-03-06 | 快捷半导体有限公司 | 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路 |
WO2009017703A1 (en) * | 2007-08-02 | 2009-02-05 | Boomer James B | Methodology and circuit for interleaving and serializing/deserializing lcd, camera. keypad and gpio data across a serial stream |
KR101298567B1 (ko) * | 2007-11-07 | 2013-08-22 | 삼성전자주식회사 | 데이터 전송 방법, 데이터 전송 장치 및 데이터 송수신시스템 |
US8781053B2 (en) * | 2007-12-14 | 2014-07-15 | Conversant Intellectual Property Management Incorporated | Clock reproducing and timing method in a system having a plurality of devices |
US8467486B2 (en) * | 2007-12-14 | 2013-06-18 | Mosaid Technologies Incorporated | Memory controller with flexible data alignment to clock |
CN101754005B (zh) * | 2008-12-15 | 2013-03-06 | 康佳集团股份有限公司 | 一种数字视频信号转换装置及数字视频信号传输系统 |
KR101727529B1 (ko) * | 2012-04-18 | 2017-04-18 | 김진영 | 직렬통신 시스템에서 안정적 통신을 위한 통신속도 교정 장치 |
CN103454951A (zh) * | 2013-09-16 | 2013-12-18 | 天津理工大学 | 一种同步串行通信接口装置 |
US10027600B2 (en) * | 2014-09-10 | 2018-07-17 | Artesyn Embedded Computing, Inc. | Time-division multiplexing data aggregation over high speed serializer/deserializer lane |
US9800398B2 (en) * | 2014-12-09 | 2017-10-24 | Mediatek Inc. | Apparatus and method for transmitting and receiving data |
US9525573B2 (en) * | 2015-01-23 | 2016-12-20 | Microsoft Technology Licensing, Llc | Serializing transmitter |
TWI651002B (zh) * | 2017-08-30 | 2019-02-11 | 北京集創北方科技股份有限公司 | 訊號傳輸裝置 |
CN110072124B (zh) | 2018-01-24 | 2020-08-04 | 杭州海康威视数字技术股份有限公司 | 一种对视频信号进行复合的方法、装置及电子设备 |
CN115766332B (zh) * | 2023-01-03 | 2023-05-12 | 杭州视芯科技股份有限公司 | 串行通信装置、串行通信系统及串行通信方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004348633A (ja) | 2003-05-26 | 2004-12-09 | Mitsubishi Electric Corp | バス延長装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773219B2 (ja) * | 1988-06-16 | 1995-08-02 | 富士通株式会社 | 並直列変換装置 |
EP0589217A1 (en) * | 1992-09-24 | 1994-03-30 | Siemens Stromberg-Carlson | Serial line synchronization method and apparatus |
JPH06162668A (ja) * | 1992-11-24 | 1994-06-10 | Hitachi Ltd | 情報記録方式 |
JP3546889B2 (ja) | 1993-08-24 | 2004-07-28 | ソニー株式会社 | 多重化伝送方法および装置 |
US5714904A (en) * | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
US5619506A (en) * | 1995-04-27 | 1997-04-08 | Adtran, Inc. | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications |
US5990813A (en) * | 1996-08-27 | 1999-11-23 | Texas Instruments Incorporated | Method and apparatus for synchronizing external data to an internal timing signal |
US7227918B2 (en) * | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
WO2002100058A1 (fr) * | 2001-05-30 | 2002-12-12 | Thine Electronics, Inc. | Circuit integre semi-conducteur et systeme de transmission de donnees |
US7113702B2 (en) * | 2001-08-06 | 2006-09-26 | Nippon Telegraph And Telephone Corporation | Wavelength division multiplexing optical transmission system and transmission method |
US7036065B2 (en) * | 2002-03-18 | 2006-04-25 | Harris Corporation | ARQ combining holdoff system and method |
US7283566B2 (en) * | 2002-06-14 | 2007-10-16 | Silicon Image, Inc. | Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock |
-
2005
- 2005-02-28 KR KR1020050016607A patent/KR100719343B1/ko active IP Right Grant
-
2006
- 2006-02-07 JP JP2006030097A patent/JP2006246453A/ja active Pending
- 2006-02-23 US US11/360,884 patent/US8194652B2/en active Active
- 2006-02-28 CN CNB200610051473XA patent/CN100555263C/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004348633A (ja) | 2003-05-26 | 2004-12-09 | Mitsubishi Electric Corp | バス延長装置 |
Also Published As
Publication number | Publication date |
---|---|
US8194652B2 (en) | 2012-06-05 |
JP2006246453A (ja) | 2006-09-14 |
US20060193347A1 (en) | 2006-08-31 |
CN1828570A (zh) | 2006-09-06 |
CN100555263C (zh) | 2009-10-28 |
KR20060095159A (ko) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100719343B1 (ko) | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
US20070127612A1 (en) | Apparatus and method for retiming data using phase-interpolated clock signal | |
JP2009147869A (ja) | 同期化回路 | |
EP2207315A1 (en) | Transmission of parallel data flows on a parallel bus | |
JP4758311B2 (ja) | 非同期データ保持回路 | |
JP2008167054A (ja) | 光伝送システム | |
US20150131746A1 (en) | Signal processing device and signal processing method | |
JP2011066621A (ja) | データ転送装置 | |
JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
JP6744804B2 (ja) | 撮像装置 | |
US6775339B1 (en) | Circuit design for high-speed digital communication | |
US6577649B1 (en) | Multiplexer for asynchronous data | |
JP2020017918A (ja) | 複数レーン・シリアライザ装置 | |
JP7280587B2 (ja) | 受信装置および送受信システム | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
JP6985846B2 (ja) | 信号処理装置及び信号処理方法 | |
US9030339B2 (en) | Transmitting device and receiving device | |
JP4593677B2 (ja) | クロック乗せ換え装置及びクロック乗せ換え方法 | |
JP2004289540A (ja) | クロック抽出回路およびクロック抽出方法 | |
CN113472347B (zh) | 电子装置以及采样方法 | |
JP2000332741A (ja) | 通信装置 | |
JP2007193751A (ja) | 半導体装置およびデータ入出力システム | |
JP2008003913A (ja) | シリアル通信システム | |
JP2000174739A (ja) | データ転送方式およびデータ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |