CN103454951A - 一种同步串行通信接口装置 - Google Patents
一种同步串行通信接口装置 Download PDFInfo
- Publication number
- CN103454951A CN103454951A CN2013104206988A CN201310420698A CN103454951A CN 103454951 A CN103454951 A CN 103454951A CN 2013104206988 A CN2013104206988 A CN 2013104206988A CN 201310420698 A CN201310420698 A CN 201310420698A CN 103454951 A CN103454951 A CN 103454951A
- Authority
- CN
- China
- Prior art keywords
- synchronous
- data
- synchronous clock
- serial communication
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 193
- 238000004891 communication Methods 0.000 title claims abstract description 77
- 230000005540 biological transmission Effects 0.000 claims abstract description 32
- 230000000630 rising effect Effects 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
一种同步串行通信接口装置，包括：主控制单元、同步时钟接收单元，同步数据输出单元三部分。根据同步时钟信号，将接收到的异步串行数据或者并行数据转换为同步串行差分数据输出；同步时钟接收单元，用于将接收到的同步时钟差分信号转换为单端信号传送到主控制单元；同步数据输出单元，用于将主控制单元输出的同步数据差分化，从而提高数据传输过程中抗干扰性。本发明具有很强的实用性，通过与本接口装置连接，可实现异步串行输出或者并行输出的外部设备具备同步串行通信功能，很大程度上扩展了其应用范围。
Description
技术领域
本发明属于工业串行通信领域，特别是涉及一种具有广泛通用性的同步串行通信接口装置。
背景技术
对于串行通信，根据其数据传输方式，可分为异步串行通信和同步串行通信两种形式。其中，异步通信采用特定的频率对输入的数据进行采样，根据采样结果的变化确定数据，要提高传输速率就必须提高采样速度。异步通信的优点是不需要同步时钟信号，但是由此会引起通讯波特率的确定问题，为此，通讯主从双方必须以同一个波特率来收发数据，即两者之间需要一个波特率协商机制，以便数据正确传输。同步串行通信双方利用固定频率的同步时钟信号，实现双方的数据传输，方便可靠，其在汽车电子以及传感器等领域应用越来越广泛。
当前，国内外针对串行通信的研究主要集中于如何实现将同步串行通信转换为其他的方式传输，以便于获取所需要的数据，很少有企业的产品能够实现异步串行通信转化为同步串行通信，或者由并行通信转换为同步串行通信。随着同步串行通信在自动化控制系统中的不断地发展，对于不具备同步串行通信功能的外部设备在一定程度上已经形成了技术瓶颈，例如在绝对值编码器的应用领域。
因此，目前迫切需要开发出一种装置，可以实现异步串行输出或者并行输出的外部设备，通过本装置具备同步串行通信功能，以便扩大其应用范围。
发明内容
本发明的目的是提供一种实现异步串行通信或者并行通信转换为同步串行通信的接口装置，该装置具有广泛的通用性，无需外部设备或者现场装置对同步串行协议的支持，通过与该装置的用户接口连接，即可实现外部设备与具有同步串行通信功能的主机进行通信。
本发明提供的同步串行通信接口装置，主要由主控制单元、同步时钟接收单元，同步数据输出单元三部分构成，其中，
主控制单元包括：
微处理器，微处理器作为主控制器与用户接口连接，根据所接收到的同步时钟信号，将异步串行数据或者并行数据转换为同步数据输出；
用户接口，用户接口作为外部设备与主控制单元的连接桥梁，实现用户数据向主控制单元的传输；
同步时钟接收单元包括：
同步时钟信号接口，用于接收同步串行通信主机向本发明装置发送的同步时钟差分信号；
同步时钟接收电路，通过同步时钟信号接口接收同步时钟差分信号，将所接收到的同步时钟差分信号转换为单端信号传送至主控制单元，以便主控制单元根据同步时钟信号传输数据；
由于本发明采用主机主动读取方式，即数据接收方主动发送同步时钟，同步串行通信接口装置根据所接收到的同步时钟信号，由高位到低位向主机发送数据。为提高同步时钟信号的抗干扰性，本同步串行通信采用差分方式传输同步时钟信号。
同步数据输出单元包括：
同步数据发送电路，与主控制单元连接，将主控制单元输出的数据转化为差分方式，通过数据输出差分接口传送至同步串行主机；
数据输出差分接口，用于本发明装置与同步串行通信主机数据传输的连接，将同步数据发送电路输出的数据传送至主机。
为提高数据传输过程中的抗干扰性，本发明装置采用差分方式传输数据，且数据传输符合RS422电气特性，因此本发明装置采用RS-422驱动电路作为同步数据发送电路。
本发明所述主控制单元中的微处理器，主要用于检测串行通信主机所发送同步时钟的上升沿和下降沿。在同步时钟的第一个下降沿，微处理器开始准备需要发送的数据，之后，在同步时钟的每一个上升沿发送一位数据，从高位到低位依次传送，当最后一位数据发送完毕，微处理器将数据输出端拉低，同时延时13~25us，再将数据输出端拉高，等待下一次数据传输。同步时钟频率125KHZ/250KHZ/500KHZ/1MHZ四种可选，相应的同步时钟周期分别为8us/4us/2us/1us，主控制单元为实现在一个同步时钟周期内完成一位数据传输，微处理器采用汇编语言编写数据传输处理部分程序，一方面可以提高程序执行速度，另一方面可以准确计算程序运行时间，以便在程序运行时间内微处理器根据不同的同步时钟频率完成数据传送。另外，微处理器采用I/O引脚直接查询的方式检测同步时钟上升沿与下降沿，相对于中断方式，省去了保护断点和中断返回的过程，缩短了对时钟信号上升沿和下降沿的判断时间，从而更进一步保证主控制单元准确的发送每一位数据。
所述同步时钟接收单元，主要用于接收同步串行通信主机发送的同步时钟差分信号，将同步时钟差分信号转换为单端信号送至微处理器的时钟信号接收引脚，以便其检测同步时钟上升沿发送数据，其中，为了提高时钟信号传输的可靠性与准确性，同步时钟接收单元采用波特率为10M的光耦做为同步时钟接收芯片。
所述同步数据输出单元由同步数据发送电路与数据输出差分接口组成，实现将微处理器根据同步时钟信号上升沿发送的数据转换为差分方式传输至主机。依据本同步串行通信协议标准，该接口在电气上可直接采用 RS-422的电气接口，另外，同步数据输出速率与同步时钟频率相对应，由于同步时钟频率最高可达1MHZ，因此，所述数据输出单元采用具有2.5Mbps传输速率上限的RS-422发送驱动器作为同步数据发送芯片。
本发明的优点和有益效果：
本发明为避免通信双方波特率协商问题而采用了同步串行通信的模式，主从双方通信的波特率可以实现自适应，在一些对数据传输速率要求不是很高的场合，可以采用频率相对较低的同步时钟来增加传输长度，而在需要快速实时控制的场合，主从双方采用高速同步时钟，提高数据的传输速率。本发明结构简单，成本相对较低，且易于开发和使用，工作稳定可靠。对于异步串行输出或者并行输出的外部设备，通过与本接口装置连接，可使其具备同步串行通信的功能，很大程度上扩大了其应用范围，具有重要的使用价值。
附图说明
图1为本发明提供的一种同步串行通信接口装置总体结构框图；
图2为图1中主控制单元101中的微处理器STC12C5A60S2单片机1011的电路图以及用户接口1012的电路图；
图3为图1中同步时钟接收单元102的电路图；
图4为图1中同步数据输出单元103的电路图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和实施方式对本发明进行说明。
本发明所依据的硬件结构如图1所示，一种同步串行通信接口总体结构框图；主要包括以下三个部分：主控制单元101、同步时钟接收单元102，同步数据输出单元103三部分构成。
其中，
主控制单元101：
由微处理器1011、用户接口1012组成，其中，微处理器 1011采用的是STC公司的STC12C5A60S2单片机；所述主控制单元101，根据同步时钟接收单元102所接收到的同步时钟信号，将外部设备异步串行输出或者并行输出的数据转换为同步串行数据，通过同步数据输出单元103发送至同步串行通信主机；另外，用户接口1012做为外部设备与主控制单元101之间连接的桥梁，实现前者向后者的数据传输；
同步时钟接收单元102：
同步时钟接收单元102由同步时钟接收电路以及同步时钟信号接口组成；由于本同步串行通信采用主机主动读取方式，即数据接收方主动发送同步时钟信号，主控制单元101根据所接收到的同步时钟信号，在每一个上升沿由高位到低位向串行通信主机传送数据。为提高同步时钟信号抗干扰性，本同步通信采用差分方式传输同步时钟信号。所述同步时钟接收单元102，用于将所接收到的差分时钟信号转换为单端信号，以便主控制单元101根据同步时钟信号传输数据。
同步数据输出单元103：
同步数据输出单元103由同步数据发送电路与数据输出差分接口组成；为提高数据传输抗干扰性，本串行通信采用差分方式传输数据，且数据传输符合RS-422电气特性，所以同步数据输出单元103中的发送电路采用RS-422驱动电路。所述同步数据输出单元103，实现将微处理器1011根据同步时钟信号输出的数据采用差分方式传输，通过数据输出差分接口传送至同步串行通信主机。
本发明涉及的各单元电路的具体结构如下：
主控制单元101：
所述主控制单元101主要包括微处理器1011以及用户接口1012，如图2所示，其中微处理器采用宏晶公司的STC12C5A60S2单片机。由于本串行通信同步时钟频率为125KHZ/250KHZ/500KHZ/1MHZ四种可选，相应的同步时钟周期分别为8us/4us/2us/1us，对于主控制单元要在这么短的时间内完成一位数据传输，就对所选择的微处理器处理速度要求很高。STC12C5A60S2 系列单片机是单时钟/机器周期(1T)的单片机，具有高速、低功耗、超强抗干扰等特点，其指令代码完全兼容传统8051，但运行速度比普通51单片机快8 ~12倍，并且在STC12C5A60S2单片机外部晶振采用32MHZ的情况下，其一个机器周期的时间为0.032us，通过计算比较，能够满足主控制单元101数据处理速度的要求。
具体实现上，微处理器 1011的P3.2引脚通过同步时钟接收单元102接收串行通信主机发送的同步时钟信号，同时检测同步时钟的上升沿和下降沿。在同步时钟的第一个下降沿， STC12C5A60S2单片机通过用户接口1012读取外部设备的数据，之后，在同步时钟的每一个上升沿，通过微处理器1011的P3.3引脚发送一位数据，从高位到低位依次向同步串行主机传送，当最后一位数据发送完毕，微处理器1011将数据输出端P3.3拉低，同时延时13~25us，再将数据输出端P3.3拉高，等待下一次数据传输。
需要说明的是，用户接口1012，如图2所示，采用标准2.54mm间距的双列排针(2*10)器件，作为外部设备向主控制单元101传递数据的桥梁，其中从1脚到16脚连接微处理器1011的P0口和P1口，可实现8~16位并行输出的外部设备向主控制单元101传送并行数据，以便完成同步数据转换；17脚，18脚连接微处理器1011的TXD、RXD引脚，实现异步串行输出的外部设备与同步串行主机之间的通信。通过用户接口1012，可实现并行输出或者异步串行输出的外部设备简单方便的与本通信接口相连。
同步时钟接收单元102：
所述同步时钟接收单元102，如图3所示，主要用于接收串行通信主机发送的同步时钟差分信号，通过同步时钟信号接口将差分信号转换为单端信号送至微处理器1011的时钟信号接收引脚P3.2，以便其检测同步时钟上升沿发送数据。为实现同步串行通信，所述同步时钟接收单元102采用波特率为10MBit/s的光耦6N137做为同步时钟接收芯片。
具体实现上，光耦6N137的输入端2、3引脚连接到同步时钟信号接口CLK+、CLK-。为方便吸收电源上的纹波，光耦6N137在Vcc（8脚）和地（5脚）之间串接一个0.1μF高频特性良好的电容，对于输出端6脚，为提高信号抗干扰性，需添加4.7K的上拉电阻，再送至单片机STC12C5A60S2的P3.2引脚。
同步数据输出单元103：
所述同步数据输出单元103由同步数据发送电路以及数据输出差分接口组成，如图4所示，主要用于实现将STC12C5A60S2单片机根据检测到的同步时钟信号上升沿输出的数据，转换为差分形式传送至同步串行通信主机。依据本同步串行通信协议标准，该接口在电气上可直接采用 RS-422的电气接口，所述同步数据输出单元103采用MAX490E作为数据输出驱动芯片。其中，MAX490E为带有 ESD 保护的RS-422发送驱动器，其传输速率可达2.5Mbps。
具体实现上，微处理器1011的数据输出端P3.3与MAX490E的3脚连接，MAX490E的5脚和6脚分别接至数据输出差分接口DATA+、DATA-，以便将差分数据传输到同步串行通信主机。
本发明在上述过程中，微处理器1011、光耦6N137以及RS-422数据驱动芯片MAX490E均采用通用的5v供电，便于开发应用。对于本发明装置，在硬件方面，采用STC12C5A60S2单片机+光耦6N137+RS-422驱动芯片MAX490E，即可实现将外部设备的并行输出或者异步串行输出的通信方式转换为同步串行通信方式；在软件方面，首先，初始化微处理器，设置同步时钟信号接收端和数据输出端，同时初始化定时器0，设置初值，为确定数据帧的起始位，在上电开始，微处理器先检测同步时钟高电平，同时启动定时器定时，如果高电平持续时间大于5us，认为同步时钟处于单稳时间内，微处理器开始检测下降沿；如果上电开始检测同步时钟高电平持续时间小于5us，则认为误操作状态，重新开始检测高电平，直到高电平持续时间大于5us，微处理器开始检测下降沿，准备需要发送的数据；之后，从高位到低位，微处理器在同步时钟的每一个上升沿发送一位数据，至数据发送完，拉低数据输出端13~25us后，在将数据输出端置高电平，等待下一次数据传输。
综上所述，与现有技术相比，本发明提供了一种简单可靠，成本较低的同步串行通信接口装置。通过本接口装置，可实现异步串行输出或者并行输出的外部设备具备符合同步串行协议规范的通信功能。在一定程度上，本发明推广了同步串行通信的应用，使本同步串行通信方式更具有通用性和普遍性，具有重大的实际意义。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种同步串行通信接口装置，其特征在于该装置由主控制单元、同步时钟接收单元和同步数据输出单元三部分构成，其中，
主控制单元包括：
微处理器，微处理器作为主控制器与用户接口连接，根据所接收到的同步时钟信号，将异步串行数据或者并行数据转换为同步数据输出；
用户接口，用户接口作为外部设备与主控制单元的连接桥梁，实现用户数据向主控制单元的传输；
同步时钟接收单元包括：
同步时钟信号接口，用于接收同步串行通信主机向本通信接口发送的同步时钟差分信号；
同步时钟接收电路，通过同步时钟信号接口接收同步时钟差分信号，将所接收到的同步时钟差分信号转换为单端信号传送至主控制单元，以便主控制单元根据同步时钟信号传输数据；
同步数据输出单元包括：
同步数据发送电路，与主控制单元连接，将主控制单元输出的数据转化为差分方式，通过数据输出差分接口传送至同步串行主机；
数据输出差分接口，用于本通信接口与同步串行通信主机数据传输的连接，将同步数据发送电路输出的数据传送至主机。
2.如权利要求1所述的装置，其特征在于，
所述主控制单元中的微处理器，主要用于检测同步串行通信主机所发送的同步时钟的下降沿和上升沿，在同步时钟的第一个下降沿，微处理器开始准备需要发送的数据，之后，在同步时钟的每一个上升沿发送一位数据，从高位到低位依次传送，当最后一位数据发送完毕，微处理器将数据输出端拉低，同时延时13~25us，再将数据输出端拉高，等待下一次数据传输；由于同步时钟频率125KHZ/250KHZ/500KHZ/1MHZ四种可选，相应的同步时钟周期分别为8us/4us/2us/1us，主控制单元为实现在一个同步时钟周期内完成一位数据传输，微处理器采用汇编语言编写数据传输处理部分程序，一方面可以提高程序执行速度，另一方面可以准确计算程序运行时间，以便在程序运行时间内微处理器根据不同的同步时钟频率完成数据传送；另外，微处理器采用I/O引脚直接查询的方式检测同步时钟上升沿与下降沿，相对于中断方式，省去了保护断点和中断返回的过程，缩短了对时钟信号上升沿和下降沿的判断时间，从而更进一步保证主控制单元准确的发送每一位数据。
3.如权利要求1所述的装置，其特征在于，
所述同步时钟接收单元，主要用于接收同步串行通信主机发送的同步时钟差分信号，将同步时钟差分信号转换为单端信号送至微处理器的时钟信号接收引脚，以便其检测同步时钟上升沿发送数据，其中，为了提高时钟信号传输的可靠性与准确性，同步时钟接收单元采用波特率为10M的光耦做为同步时钟接收芯片。
4.如权利要求1所述的装置，其特征在于，
所述同步数据输出单元，实现将微处理器根据检测到的同步时钟信号上升沿发送的数据转换为差分方式，传输至同步串行通信主机；依据本同步串行通信协议标准，该接口在电气上可直接采用 RS-422的电气接口，另外，同步数据输出速率与同步时钟频率相对应，由于同步时钟频率最高可达1MHZ，因此，所述数据输出单元采用具有2.5Mbps传输速率上限的RS-422发送驱动器作为同步数据发送芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013104206988A CN103454951A (zh) | 2013-09-16 | 2013-09-16 | 一种同步串行通信接口装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013104206988A CN103454951A (zh) | 2013-09-16 | 2013-09-16 | 一种同步串行通信接口装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103454951A true CN103454951A (zh) | 2013-12-18 |
Family
ID=49737446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013104206988A Pending CN103454951A (zh) | 2013-09-16 | 2013-09-16 | 一种同步串行通信接口装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103454951A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016019561A1 (zh) * | 2014-08-08 | 2016-02-11 | 深圳市大疆创新科技有限公司 | 一种数据处理装置及飞行器 |
| CN105988959A (zh) * | 2015-02-13 | 2016-10-05 | 中兴通讯股份有限公司 | 一种异步数据传输方法及系统 |
| CN106827835A (zh) * | 2015-12-07 | 2017-06-13 | 北大方正集团有限公司 | 同步信号控制方法和同步信号控制板卡 |
| CN108288371A (zh) * | 2017-12-15 | 2018-07-17 | 广州智光自动化有限公司 | 基于总线时分复用的电能量同步采样系统 |
| CN112559268A (zh) * | 2020-12-18 | 2021-03-26 | 北京华峰测控技术股份有限公司 | 测试装置、测试方法和计算机可读存储介质 |
| CN114035501A (zh) * | 2021-11-25 | 2022-02-11 | 南京科远智慧科技集团股份有限公司 | 一种plc控制系统及其通讯方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564506A (zh) * | 2004-04-09 | 2005-01-12 | 中兴通讯股份有限公司 | 一种高速串行数据的随路时钟传输装置 |
| CN1828570A (zh) * | 2005-02-28 | 2006-09-06 | 三星电子株式会社 | 生成串行时钟的串行器和用于串行数据传输的方法 |
| CN2849835Y (zh) * | 2005-12-13 | 2006-12-20 | 四川川大智胜软件股份有限公司 | 利用通用微处理器实现同步通信数据收发的装置 |
| CN200944235Y (zh) * | 2006-09-07 | 2007-09-05 | 中国科学院长春光学精密机械与物理研究所 | 数字信号处理器同步串口与异步串行设备的接口装置 |
-
2013
- 2013-09-16 CN CN2013104206988A patent/CN103454951A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564506A (zh) * | 2004-04-09 | 2005-01-12 | 中兴通讯股份有限公司 | 一种高速串行数据的随路时钟传输装置 |
| CN1828570A (zh) * | 2005-02-28 | 2006-09-06 | 三星电子株式会社 | 生成串行时钟的串行器和用于串行数据传输的方法 |
| CN2849835Y (zh) * | 2005-12-13 | 2006-12-20 | 四川川大智胜软件股份有限公司 | 利用通用微处理器实现同步通信数据收发的装置 |
| CN200944235Y (zh) * | 2006-09-07 | 2007-09-05 | 中国科学院长春光学精密机械与物理研究所 | 数字信号处理器同步串口与异步串行设备的接口装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016019561A1 (zh) * | 2014-08-08 | 2016-02-11 | 深圳市大疆创新科技有限公司 | 一种数据处理装置及飞行器 |
| CN105518639A (zh) * | 2014-08-08 | 2016-04-20 | 深圳市大疆创新科技有限公司 | 一种数据处理装置及飞行器 |
| JP2016540294A (ja) * | 2014-08-08 | 2016-12-22 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ | データ処理装置及び航空機 |
| US10108188B2 (en) | 2014-08-08 | 2018-10-23 | SZ DJI Technology Co., Ltd. | Data processing device and aerial vehicle |
| CN105988959A (zh) * | 2015-02-13 | 2016-10-05 | 中兴通讯股份有限公司 | 一种异步数据传输方法及系统 |
| CN105988959B (zh) * | 2015-02-13 | 2021-06-01 | 中兴通讯股份有限公司 | 一种异步数据传输方法及系统 |
| CN106827835A (zh) * | 2015-12-07 | 2017-06-13 | 北大方正集团有限公司 | 同步信号控制方法和同步信号控制板卡 |
| CN108288371A (zh) * | 2017-12-15 | 2018-07-17 | 广州智光自动化有限公司 | 基于总线时分复用的电能量同步采样系统 |
| CN112559268A (zh) * | 2020-12-18 | 2021-03-26 | 北京华峰测控技术股份有限公司 | 测试装置、测试方法和计算机可读存储介质 |
| CN112559268B (zh) * | 2020-12-18 | 2024-04-26 | 北京华峰测控技术股份有限公司 | 测试装置、测试方法和计算机可读存储介质 |
| CN114035501A (zh) * | 2021-11-25 | 2022-02-11 | 南京科远智慧科技集团股份有限公司 | 一种plc控制系统及其通讯方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103454951A (zh) | 一种同步串行通信接口装置 | |
| US20120290761A1 (en) | USB Converter and Related Method | |
| EP2867780B1 (en) | Device disconnect detection | |
| CN102819512B (zh) | 一种基于spi的全双工通信装置及其方法 | |
| WO2014004896A1 (en) | A low power universal serial bus | |
| US20140006653A1 (en) | Device connect detection | |
| WO2014146455A1 (zh) | 一种以太网接口控制系统及方法 | |
| CN110943900B (zh) | 带冲突检测的载波监听多路访问的rs485总线电路及方法 | |
| CN101795262A (zh) | 一种基于微处理器的IEEE-1394b总线和CAN总线协议转换器 | |
| CN102929830A (zh) | 一种软件模拟快速通信协议 | |
| CN104251536A (zh) | 一种一对多的电流环通信方法及通讯装置 | |
| KR101883522B1 (ko) | 듀얼 mcu에서 마스터 mcu 및 슬레이브 mcu 전환 방법 및 장치 | |
| CN206353315U (zh) | 一种自动检测芯片上电并发送3b指令信号的电路 | |
| CN112202573A (zh) | 一种二线制的供电、组网通信系统 | |
| CN104239255A (zh) | 一种用于Wiegand总线的数据通用转换器及方法 | |
| CN208477514U (zh) | 一种智能温控器的spi转uart的模拟电路 | |
| CN102364452A (zh) | 一种ps2接口键盘鼠标可热插拔使用的实现方法 | |
| CN113722251A (zh) | 用于功能安全监控的双线spi通信系统及方法 | |
| CN105740192A (zh) | 一种ps2接口键盘鼠标热插拔系统及其实现方法 | |
| CN104238412A (zh) | 基于dsp驱动的光电隔离型类spi通道 | |
| CN205356339U (zh) | 一种电力线载波通讯装置 | |
| CN104331381A (zh) | Spi芯片抗干扰输出方法 | |
| CN210691307U (zh) | 一种低成本远距离串口通信电路及装置 | |
| Jiejie et al. | The IIC interface based on ATmega8 realizes the applications of PS/2 keyboard/mouse in the system | |
| CN203076107U (zh) | 能够进行远程控制的除尘系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131218 |