WO2014146455A1 - 一种以太网接口控制系统及方法 - Google Patents

一种以太网接口控制系统及方法 Download PDF

Info

Publication number
WO2014146455A1
WO2014146455A1 PCT/CN2013/088392 CN2013088392W WO2014146455A1 WO 2014146455 A1 WO2014146455 A1 WO 2014146455A1 CN 2013088392 W CN2013088392 W CN 2013088392W WO 2014146455 A1 WO2014146455 A1 WO 2014146455A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
frame
ethernet
interface
control
Prior art date
Application number
PCT/CN2013/088392
Other languages
English (en)
French (fr)
Inventor
李澄
赵家庆
黄晋荣
陆玉军
陈颢
王伏亮
钱科军
谢夏寅
潘晓明
丁宏恩
杨洪
Original Assignee
国家电网公司
江苏省电力公司
江苏方天电力技术有限公司
江苏省电力公司苏州供电公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国家电网公司, 江苏省电力公司, 江苏方天电力技术有限公司, 江苏省电力公司苏州供电公司 filed Critical 国家电网公司
Publication of WO2014146455A1 publication Critical patent/WO2014146455A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport

Definitions

  • the invention relates to an Ethernet interface control system, in particular to a problem that a power system has a large jitter delay in sending a sample frame message in a smart substation, and the secondary device receiving processing is complicated and may affect its action behavior.
  • a configurable high-precision time-interval frame-publishing Ethernet interface control system belongs to the technical field of power system intelligent substation.
  • the smart substation's sample and GOOSE signals are fast transmission data with strict time interval specifications.
  • the CPU sends a task to trigger the Ethernet transmission task to realize the message transmission
  • the CPU is heavily loaded under the complex mechanism of multi-task scheduling, and the CPU load is heavy on the front-end data storage, message transmission read-write control, and burst signal processing.
  • the interval of packet transmission is affected.
  • the jitter of the interval is ⁇ 5 ⁇ 30uS, and the jitter delay is uncertain.
  • the discrete value of the MU merging unit device should be less than the requirement of OuS, and various manufacturers will take various measures to improve the design, but The effect is still not optimal and stable. This increases the difficulty and requirements for the processing of the back-end equipment, which causes the transmission of such sample-valued messages to affect the operational reliability of the equipment with high frequency, real-time and stability requirements. It may even affect the operational stability of the entire integrated automation system.
  • One method is to limit the jitter to luS and below, which can simplify the software interface processing algorithm of the relay protection device, reduce the CPU load rate, improve the protection performance index and operation reliability, and improve the safety and stability of the entire substation operation. Sex is of great significance.
  • the technical problem to be solved by the present invention is to provide a configurable high-precision time interval frame publishing Ethernet interface control method, which solves the problem that the smart substation sample frame value transmission interval jitter delay is large, and eliminates the secondary device data.
  • the impact of receiving and stable operation improve the safety and stability of substation operation, and reduce the difficulty of the network value transmission technology in engineering applications.
  • a configurable high-precision time interval frame publishing Ethernet interface control system comprising: a frame data control interface module: having a pre-message Control the data communication interface of the host, adaptively open up the data buffer and store the corresponding data information according to the different data types of the sample value data or other common data;
  • Adaptive high-precision hardware timing control module adaptively generate frame release timing logic control method according to the type of message, content and high-precision time requirement of the system configuration, and use hardware timing interrupt trigger based on high-precision timer interrupt
  • the multitasking parallel-hardware delay-message frame issuance process selects the scheduled frame data content to be sent to the Ethernet MAC controller based on the hardware IP core.
  • Adaptive level hardware clock module based on its own IP core
  • Ethernet frame release controller module Ethernet MAC based on its own IP core
  • the sample value frame data adaptively open up the real-time data buffer register, and automatically store the sample value frame.
  • the common data control interface module receives the normal frame data from the pre-common message data control host Hos, and adaptively opens the real-time data buffer. Register, which automatically stores normal frame data.
  • the adaptive S-level high-precision hardware timing control module includes:
  • Adaptive S-class hardware clock module based on its own IP core: based on the application configuration of the sample message type IEC 61850-9-1 or 9-2 and data content, using its own FPGA hardware-based IP core, Adapt to generate the S-level high-precision timing control pulse under the corresponding configuration, and use the "Hardware Timed Interrupt Trigger-Multitasking Parallel-Hardware Delay--Message Frame Release" method based on high-precision timing interrupt to realize the timing of frame issuance. Control
  • the Ethernet frame release control module receives the trigger interrupt from the hardware clock module, and implements accurate time task process scheduling for automatically selecting and transmitting various interface data such as sample values and GOOSE;
  • Ethernet MAC controller module based on its own IP core: Use its own Ethernet MAC controller module based on FPGA hardware IP core to provide media-independent data interface, use frame data transmission control state machine, realize data frame Encoding construction, error checking and transmission control
  • the aforementioned configurable high-precision time interval frame publishing Ethernet interface control system is characterized in that: the high-speed Ethernet communication interface module transmits an Ethernet frame sent by a pre-stage MAC controller Data is sent out through different physical interfaces such as RJ45 interface or fiber interface.
  • the pre-host will write the sample value data to be sent into the sample data control interface register, wait for the predetermined delay, and pass the high-speed Ethernet.
  • the physical interface module will be stored in the Ethernet MAC controller buffer. The sample value frame data is sent out;
  • the data buffer of the sample value frame is filled in; while the normal frame is controlled according to the timing.
  • the normal control frame data is written in the data control interface register, and the normal frame data frame data of the normal frame data buffer, such as the GOOSE data frame, which is required to be larger than the sample frame value, is immediately transmitted through the high-speed Ethernet physical interface module;
  • the invention has the beneficial effects that the invention designs a high-precision time interval frame publishing Ethernet interface control system, and supports high-precision time interval IEC 61850-9 sample value message and GOOSE message transmission. It can be used for digital relay protection devices, merging unit devices and other real-time control electronic devices that need to send real-time sample data, which effectively solves the problem of secondary device receiving and processing when the smart substation sample frame transmission interval is large. Complex and affecting the safe and stable operation of the system, reducing the difficulty of the application of the sample transmission engineering.
  • FIG. 1 is a structural diagram of a high-precision time interval sample-like frame publishing Ethernet interface control system
  • FIG. 2 is a flow chart of a conventional method for controlling a frame-emitting Ethernet interface
  • FIG. 3 is a flow chart of the method for controlling the Ethernet interface of the high-precision time interval sampling frame. detailed description
  • FIG. 1 is a structural diagram of a high-precision time interval sample-like frame publishing Ethernet interface control system according to the present invention, which specifically includes the following functional modules:
  • Frame data control interface module It has the data communication interface with the pre-message control host. It can adaptively open up the data buffer and store the corresponding data information according to the different data types of the sample value data or other common data.
  • the message frame data control interface module includes: ⁇ sample value data control interface module: receiving pre-sample data value control host Hos t sent sample value frame data, adaptively open real-time data buffer register, automatically store sample value frame common data control interface module: receive front-end The normal message data controls the normal frame data from the host Hos t, adaptively opens up the real-time data buffer register, and automatically stores the normal frame data.
  • Adaptive high-precision hardware timing control module adaptively generate frame release timing logic control method according to the type of message, content and high-precision time requirement of the system configuration, and use hardware timing interrupt trigger based on high-precision timer interrupt
  • the multitasking parallel-hardware delay-message frame issuance process selects the scheduled frame data content to be sent to the Ethernet MAC controller based on the hardware IP core.
  • the adaptive ⁇ S-level high-precision hardware timing control module includes:
  • Adaptive S-class hardware clock module based on its own IP core: based on the application configuration of the sample message type IEC 61850-9-1 or 9-2 and data content, using its own FPGA hardware-based IP core, Adapt to generate the S-level high-precision timing control pulse under the corresponding configuration, and use the "Hardware Timed Interrupt Trigger-Multitasking Parallel-Hardware Delay--Message Frame Release" method based on high-precision timing interrupt to realize the timing of frame issuance. Control
  • the Ethernet frame release control module receives the trigger interrupt from the hardware clock module, and implements accurate time task process scheduling for automatically selecting and transmitting various interface data such as sample values and GOOSE;
  • Ethernet MAC controller module based on its own IP core: Use its own Ethernet MAC controller module based on FPGA hardware IP core to provide media-independent data interface, use frame data transmission control state machine, realize data frame Code construction, error checking and transmission control high-speed Ethernet communication interface module: It has interfaces with different physical devices and publishes Ethernet message frames at high speed according to the contents of the Ethernet MAC controller group package.
  • the Ethernet frame release control module cooperates with the control sequence.
  • the steps for sending the message are as follows: 1) Ethernet generated by the adaptive us-level hardware clock module Frame release timing interrupt, before trigger Set the host hos t module to start the packet sending task;
  • the pre-host will write the sample value data to be sent into the sample data control interface register, wait for the predetermined delay, and pass the high-speed Ethernet.
  • the physical interface module sends the sampled value frame data that has been stored in the buffer of the Ethernet MAC controller;
  • the data buffer of the sample value frame is filled in; while the normal frame is controlled according to the timing.
  • the normal control frame data is written in the data control interface register, and the normal frame data frame data of the normal frame data buffer, such as the GOOSE data frame, which is required to be larger than the sample frame value, is immediately transmitted through the high-speed Ethernet physical interface module;
  • the IEC 61850-9 sample value message with uS-level high-precision time interval can be configured, but also the data message such as GOOSE message and I EEE 1588 message can be sent. Claim.
  • FIG. 2 is a flow chart of a conventional method for controlling the output of an Ethernet interface.
  • the time interval of the packet transmission is usually affected due to various factors such as signal processing, packet length, and task scheduling. , causing its jitter delay to be uncertain, usually the interval jitter of message transmission is between ⁇ 5 ⁇ 30us.
  • Fig. 3 is a flow chart showing the control method of the high-precision time interval sample rate frame-publishing Ethernet interface of the present invention.
  • the high-precision time interval of the hardware is used to advertise the Ethernet interface control method, and the ordinary message transmission and the sample value transmission are separately processed, as long as the transmission task is strictly guaranteed to be stored in the Ethernet.
  • the time in the hardware MAC register of the network is less than the fixed fixed delay time of the hardware. This mechanism ensures that the transmission interval of each Ethernet packet is strictly consistent.
  • the time jitter can be limited to ⁇ luS and below.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

提供一种以太网接口控制系统及方法。该系统包括：帧数据控制接口模块（5）：按采样值帧数据或其它普通帧数据的不同数据类型，自适应开辟数据缓冲区并存储相应数据信息；自适应μS级高精度硬件时序控制模块（6）：具备按系统配置的报文类型、内容及其高精度时序要求，自适应生成帧发布时序逻辑控制机制，采用基于高精度定时中断的"硬件定时中断触发-多任务并行-硬件延时-报文帧发布"方法，选择发布的帧数据内容送入基于IP内核的以太网MAC控制器中；高速以太网通讯接口模块（10）：按以太网MAC控制器组包内容高速发布以太网报文帧。本发明解决了智能变电站采样值帧发送间隔时间抖动延时较大的问题。

Description

说 明 书 一种以太网接口控制系统及方法
技术领域
本发明涉及一种以太网接口控制系统，尤其是针对电力系统在智能 变电站中釆样值帧报文发送间隔抖动延时较大， 二次设备接收处理复杂 且可能影响其动作行为的问题， 提出的一种可配置高精度时间间隔帧发 布以太网接口控制系统，属于电力系统智能变电站技术领域。
背景技术
随着变电站智能化技术的不断发展与推进， 现场对变电站自动化系 统中继电保护装置等设备的功能和性能要求也越来越丰富； 智能变电站 中， 继电保护设备与 MU合并单元之间的釆样值数据通信， 普遍釆用基 于 IEC61850-9标准的釆样值协议； 继电保护设备与智能终端、 继电保 护设备过程层之间的遥信、 控制等通信， 普遍釆用基于 IEC61850-8标 准的 GOOSE协议。
智能变电站内釆样值和 GOOSE信号， 为具有严格时间间隔规定的快 速传输数据。 常规的由 CPU定时中断触发以太网发送任务实现报文发送 时， 由于 CPU工作在多任务调度的复杂机制下， 前端数据存储、 报文发 送读写控制、 及突发信号处理时的 CPU重负荷等原因， 均会对报文发送 的间隔时间产生影响， 通常其间隔时间的抖动幅度为 ± 5〜30uS , 且抖动 延时不确定。 为满足国家电网公司颁布的《智能变电站继电保护技术规 范》标准中 MU合并单元装置釆样值发送间隔离散值应小于 l OuS的要求 这方面， 各厂家会釆取多种措施改进设计， 但效果仍无法达到最优和稳 定。 这加大了对后端设备釆样处理的难度和要求， 导致此类釆样值报文 传送到对釆样频率、 实时性、 稳定性要求很高的设备处理后的运行可靠 性产生影响， 甚至可能影响到整个综合自动化系统的运行稳定性。
从减少釆样值报文和 GOOSE报文等报文发送间隔抖动延时出发， 设 计一种方法将其抖动限制在 luS及以内， 可以简化继电保护设备的软件 接口处理算法、降低 CPU的负荷率，对提高保护性能指标及运行可靠性， 及提升整个变电站运行的安全和稳定性具有重要意义。
发明内容
本发明所要解决的技术问题在于提供一种可配置高精度时间间隔 帧发布以太网接口控制方法， 解决智能变电站釆样值帧发送间隔时间抖 动延时较大的问题， 消除其对二次设备数据接收和稳定运行的影响， 提 高变电站运行的安全性和稳定性， 同时降低釆样值组网传输技术在工程 应用的中难度。
为实现上述发明目的， 本发明釆取以下的技术方案来实现： 一种可配置高精度时间间隔帧发布以太网接口控制系统， 其特征在 于： 包括 帧数据控制接口模块： 具备与前置报文控制主机的数据通讯接口， 按釆样值数据或其它普通数据的不同数据类型， 自适应开辟数据缓冲区 并存储相应数据信息；
自适应 级高精度硬件时序控制模块： 按系统配置的报文类型、 内容及其高精度时间要求， 自适应生成帧发布时序逻辑控制方法， 釆用 基于高精度定时中断的 "硬件定时中断触发一多任务并行一硬件延时一 报文帧发布" 过程， 选择预定发布的帧数据内容将其送入基于硬件 IP 内核的以太网 MAC控制器中。包括： 基于自有 IP内核的自适应 级硬 件时钟模块、 以太网帧发布控制机模块、基于自有 IP内核的以太网 MAC
的釆样值帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储釆样值帧 普通数据控制接口模块:接收前置普通报文数据控制主机 Hos t来的 普通帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储普通帧数据。
前述的可配置高精度时间间隔帧发布以太网接口控制系统， 其特征 在于： 所述自适应 S级高精度硬件时序控制模块包括：
基于自有 IP内核的自适应 S级硬件时钟模块:根据应用配置的釆 样值报文类型 IEC 61850-9-1或 9-2和数据内容， 釆用自有基于 FPGA 硬件的 IP内核， 自适应生成相应配置下的 S级高精度时序控制脉冲， 釆用基于高精度定时中断的 "硬件定时中断触发 --多任务并行一硬件延 时--报文帧发布" 方法， 实现帧发布的时序控制；
以太网帧发布控制机模块:接收来自硬件时钟模块的触发中断， 实 现釆样值、 GOOSE等多种接口数据自动选择和发送的精确时间任务进程 调度；
基于自有 IP内核的以太网 MAC控制器模块:釆用自有基于 FPGA硬 件 IP内核的以太网 MAC控制器模块， 提供与介质无关的数据接口， 釆 用帧数据发送控制状态机， 实现数据帧的编码构建、 差错检查和传送控 前述的可配置高精度时间间隔帧发布以太网接口控制系统， 其特征 在于： 所述高速以太网通信接口模块， 将前级 MAC控制器发送过来的以 太网帧数据， 通过 RJ45接口或光纤接口等不同物理接口发送出去。
配置高精度时间间隔帧发布以太网接口控制系统的控制方法， 包括 以下步骤：
1)由自适应 us级硬件时钟模块产生以太网帧发布定时中断， 触发前 置主机 hos t模块启动报文发送任务；
2)如果同一接口上只需要发送釆样值帧报文内容， 则前置主机将即 将发送的釆样值数据写入釆样值数据控制接口寄存器中， 等待既定延时 后， 通过高速以太网物理接口模块将已存入以太网 MAC控制器缓冲区中 的釆样值帧数据发送出去；
3)如果同一接口上需同时发送釆样值报文和普通报文如 GOOSE 等内 容， 则作如下处理： 启动发送任务后， 一边填写釆样值帧数据缓冲区； 一边根据时序控制向普通帧数据控制接口寄存器中写入普通帧数据， 并 立即通过高速以太网物理接口模块发送普通帧数据缓冲区的如 GOOSE数 据帧等时间间隔要求大于釆样值帧的普通报文数据帧数据；
4)在等待既定时延， 釆样值数据已完成写入以太网 MAC控制器缓冲 区的任务后， 触发釆样值发送任务， 通过高速以太网物理接口模块送出 已存入以太网 MAC控制器缓冲区中的釆样值帧数据；
5)在下一个以太网帧发布定时中断来时， 重复以上的步骤。
本发明的有益效果是： 本发明设计了一种可配置高精度时间间隔帧 发布以太网接口控制系统， 支持高精度时间间隔 IEC 61850-9釆样值报 文以及 GOOSE等报文的发送。 它可用于数字式继电保护装置、 合并单元 装置等需要发送实时釆样数据的实时控制电子设备， 有效地解决了智能 变电站釆样值帧发送间隔时间抖动延时较大时二次设备接收处理复杂 且影响系统安全稳定运行的问题， 降低了釆样值传输工程应用的难度。 附图说明
图 1为高精度时间间隔釆样值帧发布以太网接口控制系统结构图； 图 2是传统釆样值帧发布以太网接口控制方法流程图；
图 3为高精度时间间隔釆样值帧发布以太网接口控制方法流程图。 具体实施方式
以下结合附图对本发明作具体的介绍。
图 1是本发明高精度时间间隔釆样值帧发布以太网接口控制系统结 构图，具体包括以下各功能模块：
帧数据控制接口模块： 具备与前置报文控制主机的数据通讯接口， 按釆样值数据或其它普通数据的不同数据类型， 自适应开辟数据缓冲区 并存储相应数据信息。
所述报文帧数据控制接口模块包括： 釆样值数据控制接口模块:接收前置釆样值数据控制主机 Hos t发送 的釆样值帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储釆样值帧 普通数据控制接口模块:接收前置普通报文数据控制主机 Hos t来的 普通帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储普通帧数据。
自适应 级高精度硬件时序控制模块： 按系统配置的报文类型、 内容及其高精度时间要求， 自适应生成帧发布时序逻辑控制方法， 釆用 基于高精度定时中断的 "硬件定时中断触发一多任务并行一硬件延时一 报文帧发布" 过程， 选择预定发布的帧数据内容将其送入基于硬件 IP 内核的以太网 MAC控制器中。
所述自适应 μ S级高精度硬件时序控制模块包括：
基于自有 IP内核的自适应 S级硬件时钟模块:根据应用配置的釆 样值报文类型 IEC 61850-9-1或 9-2和数据内容， 釆用自有基于 FPGA 硬件的 IP内核， 自适应生成相应配置下的 S级高精度时序控制脉冲， 釆用基于高精度定时中断的 "硬件定时中断触发 --多任务并行一硬件延 时--报文帧发布" 方法， 实现帧发布的时序控制；
以太网帧发布控制机模块:接收来自硬件时钟模块的触发中断， 实 现釆样值、 GOOSE等多种接口数据自动选择和发送的精确时间任务进程 调度；
基于自有 IP内核的以太网 MAC控制器模块:釆用自有基于 FPGA硬 件 IP内核的以太网 MAC控制器模块， 提供与介质无关的数据接口， 釆 用帧数据发送控制状态机， 实现数据帧的编码构建、 差错检查和传送控 高速以太网通信接口模块： 具备与不同物理设备的接口，并按以太 网 MAC控制器组包内容高速发布以太网报文帧。
配置高精度时间间隔帧发布以太网接口控制系统的控制方法： 其中 的以太网帧发布控制模块与控制时序进行配合， 发送报文的步骤如下： 1)由自适应 us级硬件时钟模块产生以太网帧发布定时中断， 触发前 置主机 hos t模块启动报文发送任务；
2)如果同一接口上只需要发送釆样值帧报文内容， 则前置主机将即 将发送的釆样值数据写入釆样值数据控制接口寄存器中， 等待既定延时 后， 通过高速以太网物理接口模块将已存入以太网 MAC控制器缓冲区中 的釆样值帧数据发送出去；
3)如果同一接口上需同时发送釆样值报文和普通报文如 GOOSE 等内 容， 则作如下处理： 启动发送任务后， 一边填写釆样值帧数据缓冲区； 一边根据时序控制向普通帧数据控制接口寄存器中写入普通帧数据， 并 立即通过高速以太网物理接口模块发送普通帧数据缓冲区的如 GOOSE数 据帧等时间间隔要求大于釆样值帧的普通报文数据帧数据；
4)在等待既定时延， 釆样值数据已完成写入以太网 MAC控制器缓冲 区的任务后， 触发釆样值发送任务， 通过高速以太网物理接口模块送出 已存入以太网 MAC控制器缓冲区中的釆样值帧数据；
5)在下一个以太网帧发布定时中断来时， 重复以上的步骤。
通过以上灵活合理的任务调度， 不仅可以配置实现 uS 级高精度时 间间隔的 IEC 61850-9釆样值报文发送，同时也可满足 GOOSE报文、 I EEE 1588报文等数据报文的发送的要求。
图 2是传统釆样值帧发布以太网接口控制方法流程图。
传统的釆用 CPU软件 /硬件定时中断触发以太网发送任务的方式实 现报文发送时， 由于信号处理、报文长度、任务调度等各种因素的影响， 通常会影响到报文发送的时间间隔， 导致其抖动延时不确定， 通常报文 发送的间隔时间抖动为 ± 5〜30us之间。
图 3是本发明高精度时间间隔釆样值帧发布以太网接口控制方法流 程图。
由硬件定时的高精度时间间隔釆样值帧发布以太网接口控制方法， 对普通报文发送和釆样值报文发送进行分开处理， 只要严格保证触发发 送任务到釆样值报文存入以太网硬件 MAC寄存器中的时间小于硬件既定 固定延时时间， 该机制就可保证各以太网包的发送时间间隔严格一致， 并可将其时间抖动限制在 ± luS及以下。
上述实施例不以任何形式限定本发明， 凡釆取等同替换或等效变换 的形式所获得的技术方案， 均落在本发明的保护范围之内。

Claims

要 求 书
1.一种可配置高精度时间间隔帧发布以太网接口控制系统， 其特征 在于： 包括 帧数据控制接口模块： 具备与前置报文控制主机的数据通讯接口， 按釆样值数据或其它普通数据的不同数据类型， 自适应开辟数据缓冲区 并存储相应数据信息；
自适应 级高精度硬件时序控制模块： 按系统配置的报文类型、 内容及其高精度时间要求， 自适应生成帧发布时序逻辑控制方法， 选择 预定发布的帧数据内容将其送入基于硬件 IP内核的以太网 MAC控制器 中；
高速以太网通信接口模块： 具备与不同物理设备的接口，并按以太 网 MAC控制器组包内容高速发布以太网报文帧。
2.根据权利要求 1所述的可配置高精度时间间隔帧发布以太网接口 控制系统， 其特征在于： 所述报文帧数据控制接口模块包括：
釆样值数据控制接口模块:接收前置釆样值数据控制主机 Hos t发送 的釆样值帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储釆样值帧 普通数据控制接口模块:接收前置普通报文数据控制主机 Hos t来的 普通帧数据， 自适应开辟实时数据缓冲寄存器， 自动存储普通帧数据。
3. 根据权利要求 1 所述的可配置高精度时间间隔帧发布以太网接 口控制系统， 其特征在于： 所述自适应 级高精度硬件时序控制模块 包括：
基于自有 IP内核的自适应 S级硬件时钟模块:根据应用配置的釆 样值报文类型 IEC 61850-9-1或 9-2和数据内容， 釆用自有基于 FPGA 硬件的 IP内核， 自适应生成相应配置下的 S级高精度时序控制脉冲， 釆用基于高精度定时中断的 "硬件定时中断触发一多任务并行一硬件延 时--报文帧发布" 方法， 实现帧发布的时序控制；
以太网帧发布控制机模块:接收来自硬件时钟模块的触发中断， 实 现多种接口数据自动选择和发送的精确时间任务进程调度；
基于自有 IP内核的以太网 MAC控制器模块：釆用自有基于 FPGA硬 件 IP内核的以太网 MAC控制器模块， 提供与介质无关的数据接口， 釆 用帧数据发送控制状态机， 实现数据帧的编码构建、 差错检查和传送控
4. 根据权利要求 1或 2或 3所述的可配置高精度时间间隔帧发布 以太网接口控制系统， 其特征在于： 所述高速以太网通信接口模块， 将 前级 MAC控制器发送过来的以太网帧数据， 通过 RJ45接口或光纤接口 发送出去。
5.配置高精度时间间隔帧发布以太网接口控制系统的控制方法， 包 括以下步骤：
1)由自适应 us级硬件时钟模块产生以太网帧发布定时中断， 触发前 置主机 hos t模块启动报文发送任务；
2)如果同一接口上只需要发送釆样值帧报文内容， 则前置主机将即 将发送的釆样值数据写入釆样值数据控制接口寄存器中， 等待既定延时 后， 通过高速以太网物理接口模块将已存入以太网 MAC控制器缓冲区中 的釆样值帧数据发送出去；
3)如果同一接口上需同时发送釆样值报文和普通报文内容， 则作如 下处理： 启动发送任务后， 一边填写釆样值帧数据缓冲区； 一边根据时 序控制向普通帧数据控制接口寄存器中写入普通帧数据， 并立即通过高 速以太网物理接口模块发送普通帧数据缓冲区的数据帧时间间隔要求 大于釆样值帧的普通报文数据帧数据；
4)在等待既定时延， 釆样值数据已完成写入以太网 MAC控制器缓冲 区的任务后， 触发釆样值发送任务， 通过高速以太网物理接口模块送出 已存入以太网 MAC控制器缓冲区中的釆样值帧数据；
5)在下一个以太网帧发布定时中断来时， 重复以上的步骤。
PCT/CN2013/088392 2013-03-21 2013-12-03 一种以太网接口控制系统及方法 WO2014146455A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310090131.9 2013-03-21
CN201310090131.9A CN103209137B (zh) 2013-03-21 2013-03-21 可配置高精度时间间隔帧发布以太网接口控制系统

Publications (1)

Publication Number Publication Date
WO2014146455A1 true WO2014146455A1 (zh) 2014-09-25

Family

ID=48756226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/088392 WO2014146455A1 (zh) 2013-03-21 2013-12-03 一种以太网接口控制系统及方法

Country Status (2)

Country Link
CN (1) CN103209137B (zh)
WO (1) WO2014146455A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209137B (zh) * 2013-03-21 2016-01-20 国家电网公司 可配置高精度时间间隔帧发布以太网接口控制系统
CN103439900B (zh) * 2013-08-06 2015-09-02 国家电网公司 一种基于fpga实现的精密时间控制smv报文控制器及其方法
CN104717087B (zh) * 2013-12-15 2018-02-06 中国航空工业集团公司第六三一研究所 一种支持小业务的流量处理电路及方法
CN104717155B (zh) * 2013-12-15 2017-10-24 中国航空工业集团公司第六三一研究所 一种采样系统中的网络流量处理电路及方法
CN105449845B (zh) * 2014-05-30 2017-12-12 华为技术有限公司 报文的处理方法、装置与系统
US9705700B2 (en) * 2014-10-21 2017-07-11 Cisco Technology, Inc. Sparse graph coding scheduling for deterministic Ethernet
CN104994034B (zh) * 2015-06-30 2018-11-09 许继集团有限公司 一种合并单元点对点sv报文的收发方法
CN109861921B (zh) * 2019-01-21 2022-08-02 西安微电子技术研究所 一种面向以太网的自适应动态流控制方法
CN112671598B (zh) * 2020-12-01 2021-09-24 南方电网数字电网研究院有限公司 一种适用于电力系统控制保护装置的电力专用算法硬件模块
CN116055418B (zh) * 2023-01-29 2023-08-08 成都卓讯云网科技有限公司 以太网数据的发送方法、装置、电子设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717978A1 (en) * 2005-04-27 2006-11-02 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
CN101650548A (zh) * 2009-08-31 2010-02-17 江苏方天电力技术有限公司 数字化变电站对时装置
CN101795019A (zh) * 2010-01-19 2010-08-04 东南大学 基于软核的光电电流互感器合并单元
CN102299788A (zh) * 2011-09-21 2011-12-28 烽火通信科技股份有限公司 自动发送ieee1588协议报文的控制方法及装置
CN102638323A (zh) * 2012-03-27 2012-08-15 许继集团有限公司 一种基于时钟源的自适应数据同步方法
CN103209137A (zh) * 2013-03-21 2013-07-17 国家电网公司 可配置高精度时间间隔帧发布以太网接口控制系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992467A (zh) * 2005-12-30 2007-07-04 上海可鲁系统软件有限公司 数字化变电站管理单元

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717978A1 (en) * 2005-04-27 2006-11-02 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
CN101650548A (zh) * 2009-08-31 2010-02-17 江苏方天电力技术有限公司 数字化变电站对时装置
CN101795019A (zh) * 2010-01-19 2010-08-04 东南大学 基于软核的光电电流互感器合并单元
CN102299788A (zh) * 2011-09-21 2011-12-28 烽火通信科技股份有限公司 自动发送ieee1588协议报文的控制方法及装置
CN102638323A (zh) * 2012-03-27 2012-08-15 许继集团有限公司 一种基于时钟源的自适应数据同步方法
CN103209137A (zh) * 2013-03-21 2013-07-17 国家电网公司 可配置高精度时间间隔帧发布以太网接口控制系统

Also Published As

Publication number Publication date
CN103209137B (zh) 2016-01-20
CN103209137A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
WO2014146455A1 (zh) 一种以太网接口控制系统及方法
CN103095607B (zh) 一种实时优先级以太网控制器实现方法
US9110668B2 (en) Enhanced buffer-batch management for energy efficient networking based on a power mode of a network interface
CN105024942B (zh) 一种动态流量监控方法
CN101483646B (zh) 一种总线高速通信的方法及接口
JP7394986B2 (ja) データパケットを送信する方法、及びこの方法を実施する装置
EP2832051B1 (en) Method, device, and system for delaying packets during a network-triggered wake of a computing device
CN102833127A (zh) 具有不对称低功耗空闲的能效以太网
CN108932207A (zh) 带有缓存区的sdio-wifi数据传输方法及系统
CN106462474A (zh) 使用故意延迟发送的网络超时
CN100486224C (zh) 一种基于fpga实现atm网络流量控制的装置及方法
US9542345B2 (en) Interrupt suppression strategy
CN107168710B (zh) 一种基于阻塞接收机制的嵌入式Linux串口驱动开发方法
CN112261142A (zh) 一种rdma网络的数据重传方法、装置及fpga
CN104052676A (zh) 一种发送通路及发送通路的数据处理方法
WO2014205936A1 (zh) 一种基于点对点报文同步的采样及控制方法
CN114723023A (zh) 数据通信方法及系统、脉冲神经网络运算系统
CN103107862B (zh) 逻辑器件及其mdio数据发送方法
CN111130691B (zh) 一种星载异步速率通信匹配装置
CN103746789B (zh) 一种基于cpu通用定时器来实现ieee‑1588协议中高精度时标的方法
CN102790663B (zh) 一种应用于vlbi硬件相关处理机的全硬件网络接口
CN118101608A (zh) 一种低数据溢出的千兆单光口服务器适配器
CN110297792A (zh) 数据高电平宽度稳定转发芯片及级联方法
JP5121876B2 (ja) データ転送装置
US8214665B2 (en) Method and system for transmit queue management for energy efficient networking

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13879070

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13879070

Country of ref document: EP

Kind code of ref document: A1