JP7394986B2 - データパケットを送信する方法、及びこの方法を実施する装置 - Google Patents

データパケットを送信する方法、及びこの方法を実施する装置 Download PDF

Info

Publication number
JP7394986B2
JP7394986B2 JP2022524864A JP2022524864A JP7394986B2 JP 7394986 B2 JP7394986 B2 JP 7394986B2 JP 2022524864 A JP2022524864 A JP 2022524864A JP 2022524864 A JP2022524864 A JP 2022524864A JP 7394986 B2 JP7394986 B2 JP 7394986B2
Authority
JP
Japan
Prior art keywords
transmission
time
data
period
data packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022524864A
Other languages
English (en)
Other versions
JP2022537607A (ja
Inventor
ロレ、ロマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric R&D Centre Europe BV Netherlands
Original Assignee
Mitsubishi Electric R&D Centre Europe BV Netherlands
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric R&D Centre Europe BV Netherlands filed Critical Mitsubishi Electric R&D Centre Europe BV Netherlands
Publication of JP2022537607A publication Critical patent/JP2022537607A/ja
Application granted granted Critical
Publication of JP7394986B2 publication Critical patent/JP7394986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6215—Individual queue per QOS, rate or priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Description

本開示は、パケットデータネットワークにおけるパケット通信の分野に関し、詳細には、ネットワークにおけるタイムセンシティブパケットの送達に関する。
タイムセンシティブネットワーキング（ＴＳＮ：Ｔｉｍｅ－Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋｉｎｇ）は、ＩＥＥＥ８０２．１ワーキンググループのタイムセンシティブネットワーキングタスクグループによって開発されたイーサネットネットワークにおけるデータのタイムセンシティブ又はタイムクリティカル送信のためのスキームを提供する一組の標準規格である。アプリケーションは、リアルタイムオーディオ／ビデオストリーミング、及び自動車ネットワーク又は産業ネットワークにおけるタイムクリティカル制御信号（例えば、リアルタイム制御信号）を含む。ＴＳＮフレームのオンタイム送達を提供するのに、ＩＥＥＥ８０２．１Ｑｂｖタイムアウェアスケジューラを使用することができる。
ＩＥＥＥ８０２．１Ｑｂｖは、スケジュールのとおりに或る特定のＴＳＮイーサネットフレームを送信し、それと同時に、ＴＳＮフレームの前後で、非ＴＳＮイーサネットフレームをベストエフォート型で送信することを可能にする手段を定義する。全てのネットワークノードが同期されるので、ＩＥＥＥ８０２．１Ｑｂｖをサポートするデバイスは、クリティカル通信を非常に迅速に、かつ送達時に非常に低いジッタで送達することができる。
しかしながら、ＩＥＥＥ８０２．１Ｑｂｖアクセス制御メカニズムは、イーサネット送信機が、ＩＥＥＥ８０２．１Ｑｂｖにおいて使用されるタイムスライスを遵守するために良好な精度（２００ｎｓ未満）の正確な時点においていくつかのイーサネットフレームを送信することが可能であることを要求する。送信がタイムクリティカルであるイーサネットフレームは、８０２．１Ｑによって導入されるメカニズム等のアクセス制御メカニズムを用いて送信される標準イーサネットフレームと共存する。そのような性能要件は、通常、特有イーサネットＭＡＣコントローラー、すなわち、ＴＳＮサポートのために開発された特有な拡張を有するコントローラーの開発に至る。これにより、ＴＳＮの使用は、コストの理由のみでなく、低コストの市販のマイクロコントローラーデバイス上でＴＳＮを使用することができないことも原因で、著しく制限される。
したがって、当技術分野における従来の技術の上述した欠点及び短所のうちの少なくともいくつかに対処する、データパケットを送信する改善された方法、及びこれを実施するネットワークノードを提供する必要がある。
本主題開示の目的は、データパケットを送信する改善された方法、及びこれを実施する装置を提供することである。
本主題開示の別の目的は、コンピューターネットワーク、特にイーサネットネットワークにおける従来のタイムセンシティブデータ送達方式の上述した欠点及び短所を軽減するために、データパケットを送信する改善された方法、及びこれを実施する装置を提供することである。
本主題開示の更に別の目的は、要求される精度で指定された時点においていくつかのイーサネットフレームを送信するとともに、ＩＥＥＥ８０２．１ｑｂｖ標準規格において定義されるように異なるタイムスライスを管理するために、データパケットを送信する改善された方法、及びこれを実施する装置を提供することである。
これらの目的及び他の利点を達成するために、本明細書において具現化され広く説明される本主題開示の目的に従うと、本主題開示の１つの態様では、データパケットを送信する方法が提案される。本方法は、複数の連続する時間サイクル内の、複数の連続する期間を含む現在の送信サイクル中、１つ又はいくつかの第１のデータパケットと、１つ又はいくつかの第１のデータパケットのそれぞれの第１のメタデータと、１つ又はいくつかの第１のデータパケットに関連付けられた第１の送信優先度とを得ることであって、１つ又はいくつかの第１のデータパケットは、プロセッサのメモリに記憶されることと、第１の送信優先度に基づいて、第１のメタデータを、プロセッサのメモリ内の第１の待機キューに追加することと、第１の優先度に関連付けられたデータパケットの送信のために予約された現在の送信サイクルの第１の期間中、第１のメタデータを、第１の待機キューから、インターフェース送信キューに転送することであって、インターフェース送信キューは、プロセッサとＭＡＣコントローラーとの間のデータ通信インターフェース内に含まれることと、インターフェース送信キュー内の第１のメタデータに基づいた、メモリからＭＡＣコントローラー内の送信キューへの１つ又はいくつかの第１のデータパケットの転送を通じて、送信媒体を介して１つ又はいくつかの第１のデータパケットを送信することとを含む。
提案される方法は、有利には、例えば、イーサネットフレームのタイムセンシティブ送達のためのＩＥＥＥ８０２．１Ｑｂｖスケジューラの使用のために、標準ＭＡＣイーサネットコントローラーを埋め込む任意のデバイスを用いて動作するように実施することができる。実際、提案される方法は、埋め込みアプリケーションのために特別に設計されたリアルタイムオペレーティングシステムを使用して、ソフトウェアにおいて実施することができる。さらに、提案される方法は、有利には、自動車ネットワーク又は産業ネットワークにおいて広範に使用される標準ＭＡＣイーサネットコントローラーを埋め込む小型マイクロコントローラーデバイスを用いて動作するように実施することができる。
１つ以上の実施の形態において、提案される方法は、第２のデータパケットと、第２のデータパケットの第２のメタデータと、第２のデータパケットに関連付けられた第２の送信優先度とを得ることであって、第２のデータパケットは、プロセッサのメモリに記憶されることと、第２の送信優先度に基づいて、第２のメタデータを、プロセッサのメモリ内の第２の待機キューに追加することと、第１の期間中、第１の優先度を有するデータパケットの送信に専用化されるとともに、第１の期間内に含まれる第１の優先度の送信タイムスロットの後に、第２のメタデータを、第２の待機キューから、インターフェース送信キューに転送することと、第１の期間に後続する現在の送信サイクルの第２の期間中、インターフェース送信キュー内の第２のメタデータに基づいた、メモリからＭＡＣコントローラー内の送信キューへの第２のデータパケットの転送を通じて、送信媒体を介して第２のパケットデータを送信することとを更に含むことができる。
１つ以上の実施の形態において、第１の期間及び第２の期間は、時間において、重複なく連続している。
１つ以上の実施の形態において、提案される方法は、第２のデータパケットと、第２のデータパケットの第２のメタデータと、第２のデータパケットに関連付けられた第２の送信優先度とを得ることであって、第２のデータパケットは、プロセッサのメモリに記憶されることと、第２のデータパケットが第１の期間中に得られていない場合、第２のメタデータを、インターフェース送信キューに追加することと、第２の優先度に関連付けられたデータパケットの送信のために予約された現在の送信サイクルの第２の期間中、インターフェース送信キュー内の第２のメタデータに基づいた、メモリからＭＡＣコントローラー内の送信キューへの第２のデータパケットの転送を通じて、送信媒体を介して第２のパケットデータを送信することとを更に含むことができる。
１つ以上の実施の形態において、第１の送信優先度は、データパケットのリアルタイムにおける送信のためのものであり、第２の送信優先度は、データパケットの非リアルタイムにおける送信のためのものである。
１つ以上の実施の形態において、提案される方法は、プロセッサによって実行される１つ又はいくつかの第１のタスクから、送信媒体を介した１つ又はいくつかの第１のデータパケットの送信の１つ又はいくつかの要求を受信することを更に含むことができ、各要求は、第１の送信優先度を含み、又は、第１のタスクのうちの１つ以上は、第１の送信優先度に関連付けられる。
１つ以上の実施の形態において、１つ又はいくつかの第１のデータパケットは、第１の期間内に含まれる（第１の優先度を有するデータパケットの送信に専用化される）第１の優先度の送信タイムスロット中にＭＡＣコントローラーによって送信され、方法は、第１の送信無効期間及び／又は第２の送信無効期間中、ＭＡＣコントローラーにおけるデータ送信を無効化することを更に含み、第１の送信無効期間は、第１の優先度の送信タイムスロットの前の第１の期間中に発生し、第２の送信無効期間は、第１の優先度の送信タイムスロットの後の第１の期間中に発生する。
１つ以上の実施の形態において、現在の送信サイクルは、第１の期間の直前に発生する時間保護周期を含み、時間保護周期中、ＭＡＣコントローラーにおけるデータ送信は、無効化される。
１つ以上の実施の形態において、第２のデータパケットは、第１の優先度の送信タイムスロットの終了後の第１の期間中に、第２の待機キューからインターフェース送信キューに転送される。
１つ以上の実施の形態において、第１のメタデータは、第１の待機キューからインターフェース送信キューに転送され、１つ又はいくつかの第１のデータパケットは、インターフェース送信キュー内の第１のメタデータに基づいて、第１の優先度の送信タイムスロットの開始前の第１の所定の時点後の第１の期間中に、メモリから送信キューに転送される。
１つ以上の実施の形態において、提案される方法は、ＭＡＣコントローラーによる、第１の優先度の送信タイムスロットの開始前の第２の所定の時点後の第１の期間中の、送信媒体を介した１つ又はいくつかの第１のデータパケットの送信を有効化することを更に含むことができる。
１つ以上の実施の形態において、提案される方法は、第１の所定の時点後の第１の期間中、及び、第１の優先度の送信タイムスロット中のＭＡＣコントローラーによる第１の送信優先度のデータパケットの送信が完了していない間、第１の送信優先度を有するデータパケットの受信を無効化することを更に含むことができる。
１つ以上の実施の形態において、提案される方法は、第１の送信優先度に関連付けられた対応する第１のデータパケットの累積サイズに対応するデータ量を、第１の優先度を有するデータパケットの送信に専用化されるとともに、第１の期間内に含まれる第１の優先度の送信タイムスロット中に送信することができるという判断に基づいて、第１のメタデータを、第１の待機キューに追加することを更に含むことができる。
本主題開示の別の態様では、プロセッサと、プロセッサに作動的に結合されたメモリと、コンピューターネットワーク内で通信するネットワークインターフェースとを備える装置が提案される。装置は、本主題開示において提案される、データパケットを送信する方法の１つ以上の実施の形態を実行するように構成される。
本主題開示の更に別の態様では、実行されると、メモリに作動的に可能に結合されたプロセッサを備える装置に、本主題開示において提案される、データパケットを送信する方法を実行させる実行可能命令で符号化される非一時的コンピューター可読媒体が提案される。
本主題開示の更に別の態様では、コンピューター可読媒体内に有形に具現されるコンピュータープログラムコードを含むコンピュータープログラム製品であって、当該コンピュータープログラムコードは、コンピューターシステムに与えられ、実行されると、当該コンピューターに、本主題開示において提案される、データパケットを送信する方法を実行させる命令を含む、コンピュータープログラム製品が提案される。本主題開示の別の態様では、本明細書において提案されるコンピュータープログラムを、例えば、圧縮又は符号化を通じて表すデータセットが提案される。
本発明は、限定はしないが、プロセス、装置、システム、デバイスとして、また、現時点で既知であるアプリケーション及び後に開発されるアプリケーションのための方法として含む、数多くの方法において実施し、利用できることは理解されたい。本明細書において開示されるシステムのこれらの特有の特徴、及び他の特有の特徴は、以下の説明及び添付の図面から、より容易に明らかになるであろう。
添付の明細書とともに以下の図面を参照することによって、本主題開示がより深く理解され、その数多くの目的及び利点が当業者にとってより明らかになるであろう。
本主題開示の１つ以上の実施形態において使用することができるＩＥＥＥ８０２．１Ｑｂｖタイムアウェアスケジューラの２つの連続する時間サイクルの一例示的なシーケンスを示す図である。 本主題開示の１つ以上の実施形態において使用することができる、イーサネット物理レイヤ（ＰＨＹ）及びバスメモリに接続された一例示的なイーサネットＭＡＣのブロック図である。 リアルタイムプロセスに加えられるジッタの定義を示す図である。 本主題開示の１つ以上の実施形態によるデータパケット送信特徴を使用するように構成された一例示的なネットワークノード／デバイスの概略ブロック図である。 本主題開示の１つ以上の実施形態による、データパケットを送信する一例示的な方法のブロック図である。 本主題開示の１つ以上の実施形態によるデータパケット送信特徴を使用するように構成された一例示的なネットワークノード／デバイスの概略ブロック図である。 本主題開示の１つ以上の実施形態による、異なるキューにわたってイーサネットフレームを分配する一例示的な方式を示す図である。 提案される方法を実施するデバイスにおいて構成されるような、１サイクルについて定義することができるイベントを示す図である。
簡潔及び明確に例示するために、図面は構成の一般的な方法を示し、既知の特徴及び技法の説明及び細部は、本発明の説明される実施形態の論述を無用に分かりにくくするのを避けるために省略される場合がある。さらに、図面内の要素は必ずしも縮尺通りに描かれていない。例えば、図面内の要素のうちのいくつかの要素の寸法は、本発明の実施形態を理解しやすくするのを助けるために、他の要素に対して誇張される場合がある。現実世界の条件下であれば極めて対称性が低く、秩序正しくない可能性がある、直線、鋭い角度及び／又は平行な平面等を有する構造が示されるときのように、或る特定の図は、理解するのを助けるために理想的に示される場合がある。異なる図における同じ参照符号は同じ要素を表し、一方、類似の参照符号は、類似の要素を表す場合があるが、必ずしもそうとは限らない。
さらに、本明細書における教示は、多種多様の形態において具現できること、及び本明細書において開示される任意の具体的な構造及び／又は機能は典型にすぎないことは明らかにすべきである。詳細には、本明細書において開示される態様を、任意の他の態様から独立して実施できること、及びいくつかの態様を種々の方法で組み合わせることができることは当業者には理解されよう。
本開示は、１つ以上の例示的な実施形態による、方法、システム及びコンピュータープログラムの機能、エンジン、ブロック図及びフローチャートを参照しながら以下に説明される。ブロック図及びフローチャートの説明される各機能、エンジン、ブロックは、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード又は任意の適切なその組み合わせにおいて実現することができる。ソフトウェアにおいて実施される場合には、ブロック図及び／又はフローチャートの機能、エンジン、ブロックは、コンピュータープログラム命令又はソフトウェアコードによって実施することができ、コンピュータープログラム命令又はソフトウェアコードは、コンピューター可読媒体に記憶されるか、又はコンピューター可読媒体を介して送信されるか、又は汎用コンピューター、専用コンピューター若しくは機械を作り出す他のプログラマブルデータ処理装置上にロードすることができ、それにより、コンピューター又は他のプログラマブルデータ処理装置上で実行されるコンピュータープログラム命令又はソフトウェアコードが、本明細書において説明される機能を実施するための手段を生み出す。
コンピューター可読媒体の実施形態は、限定はしないが、１つの場所から別の場所へのコンピュータープログラムの転送を容易にする任意の媒体を含む、コンピューター記憶媒体及び通信媒体の両方を含む。本明細書において用いられるとき、「コンピューター記憶媒体」は、コンピューター又はプロセッサによってアクセスすることができる任意の物理的な媒体とすることができる。さらに、「メモリ」及び「コンピューター記憶媒体」という用語は、限定はしないが、ハードドライブ、フラッシュドライブ若しくは他のフラッシュメモリデバイス（例えば、メモリキー、メモリスティック、キードライブ）、ＣＤ－ＲＯＭ若しくは他の光記憶装置、ＤＶＤ、磁気ディスク記憶装置若しくは他の磁気記憶デバイス、メモリチップ（複数の場合もある）、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、スマートカード、若しくはコンピュータープロセッサによって読み出すことができる命令若しくはデータ構造の形でプログラムコードを搬送又は記憶するために使用することができる任意の他の適切な媒体、又はその組み合わせ等の、任意のタイプのデータ記憶デバイスを含む。また、種々の形のコンピューター可読媒体は、ルーター、ゲートウェイ、サーバー又は他の伝送デバイスを含むコンピューターに、有線（同軸ケーブル、ファイバー、ツイストペア線、ＤＳＬケーブル）で、又はワイヤレス（赤外線、無線、セルラー、マイクロ波）で、命令を送信又は搬送することができる。命令は、限定はしないが、アセンブリ、Ｃ、Ｃ＋＋、Ｐｙｔｈｏｎ、ビジュアルベーシック、ＳＱＬ、ＰＨＰ及びＪＡＶＡ（登録商標）を含む、任意のコンピュータープログラミング言語からのコードを含むことができる。
具体的に他に明示されない限り、以下の説明を通して、処理、コンピューティング、計算、決定等の用語を利用する論述は、コンピューティングシステムのレジスタ又はメモリ内の電子的な量等の物理的な量として表されるデータを操作するか、又は、このデータを、コンピューティングシステムのメモリ、レジスタ若しくは他のそのような情報記憶装置、伝送デバイス若しくは表示デバイス内の物理的な量として同様に表される他のデータに変換する、コンピューター、又はコンピューティングシステム、又は類似の電子コンピューティングデバイスの動作又はプロセスを指していることは理解されたい。
「備える」、「含む」、「有する」及び任意のその変形のような用語は、非排他的包含を含むことを意図しており、それにより、要素のリストを含むプロセス、方法、物品又は装置は、必ずしもそれらの要素には限定されず、そのようなプロセス、方法、物品又は装置に明記されないか、又は固有でない他の要素を含む場合がある。
さらに、「例示的な」という言葉は、本明細書において、「一例、事例又は例示としての役割を果たすこと」を意味するように使用される。「例示的」として本明細書において説明される任意の実施形態又は設計は、必ずしも、他の実施形態又は設計より好ましいか、又は有利であると解釈されるべきではない。
以下の説明及び特許請求の範囲において、「結合される」及び「接続される」という用語は、その派生語とともに、２つ以上の要素が互いに直接、物理的若しくは電気的に接触しているか、又は２つ以上の要素が互いに直接接触していないが、それでも依然として互いに協働するか、若しくは相互作用することを示すために、区別なく使用することができる。
以下の説明及び特許請求の範囲において、「ペイロード」、「ペイロードデータ」、「メッセージ」、「パケット」、及び「データパケット」という用語は、区別なく使用することができ、ノード間若しくは局間又はネットワークにわたって転送又は送信することができるデータブロック、プロトコルデータユニット又は任意の単位のデータを含むことができる。パケットはビットのグループを含むことができ、グループは、例えば、１つ以上のアドレスフィールド、制御フィールド及びデータを含むことができる。データブロックは、任意の単位のデータ又は情報ビットとすることができる。
本開示の場合に、「サーバー」という用語は、処理、データベース及び通信の設備を提供するサービス点を指すために、本明細書において使用される。一例であって、限定はしないが、「サーバー」という用語は、関連する通信、データ記憶及びデータベースの設備を備える、単一の物理的なプロセッサを指すことができるか、又はプロセッサ、並びに関連するネットワーク及び記憶デバイスと、サーバーによって提供されるサービスをサポートするオペレーティングソフトウェア、並びに１つ以上のデータベースシステム及びアプリケーションソフトウェアとのネットワーク化された、又はクラスター化された複合体を指すことができる。サーバーは、構成又は能力に関して大きく異なる場合があるが、一般的に、サーバーは１つ以上の中央処理装置及びメモリを含むことができる。また、サーバーは、１つ以上の大容量記憶デバイス、１つ以上の電源、１つ以上の有線若しくはワイヤレスネットワークインターフェース、１つ以上の入力／出力インターフェース、又はＷｉｎｄｏｗｓ Ｓｅｒｖｅｒ、Ｍａｃ ＯＳ Ｘ、Ｕｎｉｘ、Ｌｉｎｕｘ（登録商標）、ＦｒｅｅＢＳＤ等の１つ以上のオペレーティングシステムを含むこともできる。
本開示の場合に、「コンピューターネットワーク」は、例えば、ワイヤレスネットワークを介して作動的に接続されるワイヤレスデバイス間を含む、デバイス間でデータ通信を行うことができるように、デバイス（本明細書において、「ノード」とも呼ばれる）を結合することができるネットワークを指すものと理解されたい。また、ネットワークは、ネットワーク接続型記憶装置（ＮＡＳ）、ストレージエリアネットワーク（ＳＡＮ）、又は例えば、他の形態のコンピューター若しくは機械可読媒体等の大容量記憶装置を含む場合もあり、サーバーを含むか、又はサーバーに作動的に接続される場合がある。ネットワークは、インターネット、１つ以上のローカルエリアネットワーク（ＬＡＮ）、１つ以上のワイドエリアネットワーク（ＷＡＮ）、有線タイプ接続、ワイヤレスタイプ接続、事業者電話線等のセルラー、光ファイバー、同期光ネットワーク、同期デジタルハイアラーキリンク、電力線通信リンク（例えば、ＩＥＥＥ６１３３４、ＩＥＥＥ Ｐ１９０１．２）、イーサネット、Ｂｌｕｅｔｏｏｔｈ、Ｂｌｕｅｔｏｏｔｈ Ｌｏｗ Ｅｎｅｒｇｙ（ＢＬＥ）若しくはＢｌｕｅｔｏｏｔｈ Ｓｍａｒｔ、ＷｉＦｉ若しくはＩＥＥＥ８０２．１１ｘプロトコルに基づく任意の接続、ＺｉｇＢｅｅ若しくはＩＥＥＥ８０２．１５．４プロトコルに基づく任意の接続、Ｚ－Ｗａｖｅ、６ＬｏｗＰＡＮ（ＩＰｖ６低電力ワイヤレスパーソナルエリアネットワーク）、Ｔｈｒｅａｄ、Ｓｉｇｆｏｘ、Ｎｅｕｌ、ＬｏＲａ、任意のＮＦＣ接続、２Ｇ（ＧＳＭ／ＧＰＲＳ／ＥＤＧＥを含む）／３Ｇ（ＵＭＴＳ／ＨＳＰＡを含む）／４Ｇ（ＬＴＥ及びＬＴＥアドバンストを含む）／５Ｇセルラー、又はその任意の組み合わせを含むことができる。ネットワークにおいて使用される異なるアーキテクチャ又はプロトコルに対する相互運用能力を提供するために、種々のタイプのデバイス、例えば、ゲートウェイが利用可能である場合がある。本主題開示によれば、コンピューターネットワークにおいて、任意の数のノード、デバイス、装置、リンク、相互接続等が使用される場合がある。
通信リンク又はチャネルは、例えば、アナログ電話回線、完全な、又は部分的なデジタル回線、衛星リンクを含むワイヤレスリンク、又は当業者に既知である場合がある等の他の通信リンク若しくはチャネルを含むことができる。
ネットワークのコンピューティングデバイス、例えば、センサーノード又はアクチュエーターノードは、有線若しくはワイヤレスネットワークを介して等、信号を送信若しくは受信できる場合があり、及び／又はデータを処理及び／又は記憶できる場合がある。
本主題開示の実施形態は種々の適用例において使用される場合があることは理解されたい。本発明はこの点において制限されないが、本明細書において開示される、データパケットを送信する方法は、イーサネットネットワークのネットワークノード（例えば、イーサネットスイッチ、イーサネットブリッジ又はイーサネットルータ）等の、パケット交換ネットワークの任意のネットワークノードにあるような数多くの装置において使用される場合がある。明確にするために、以下の説明は、イーサネットネットワークに焦点を合わせる。しかしながら、本発明の技術的特徴はそれには限定されない。
上述したように、ＴＳＮは、イーサネットネットワークを介したリアルタイム通信のため、特に自動車ネットワーク及び産業ネットワークのために標準イーサネット上で確定的メッセージングを提供するためにＩＥＥＥ８０２．１によって定義された技術である。ＴＳＮフレームのオンタイム送達は、８０２．１Ｑｂｖ ＴＳＮコンポーネントにおいて対処され、このコンポーネントは、送信スケジュールに従って、送信がタイムセンシティブである或る特定のイーサネットフレーム（以下で「ＴＳＮフレーム」又は「リアルタイムフレーム」と称される）を送信し、それと同時に、ＴＳＮフレームの前後で、非ＴＳＮイーサネットフレームをベストエフォート方式で送信することを可能にする方式を定義する。
ＩＥＥＥ８０２．１タイムセンシティブネットワーキングタスクグループによって定義された種々のＴＳＮ標準規格は、以下の３つのコンポーネントカテゴリにグループ分けすることができる。
（１）時間同期：ＴＳＮネットワークにおいて、時間は、通例、１つのマスターソースから全てのネットワークノードに配信される。大抵の場合、これは、ＩＥＥＥ１５８８高精度時間プロトコルを使用して行われ、これは、イーサネットフレームを利用して、時間同期情報を配信する。
（２）スケジューリング及びトラフィックシェーピング：スケジューリング及びトラフィックシェーピングにより、異なる優先度を有する異なるトラフィッククラスの同じネットワーク上での共存が可能になる。ＴＳＮは、ソフトリアルタイム要件及びハードリアルタイム要件での適時送達を確実にするメカニズムを追加することによって、標準イーサネット通信を向上させる。
（３）通信パスの選択、パス予約及びフォールトトレランスメカニズム。
スケジューリングコンポーネントに関して、ユーザーは、優先度ごとに、異なるアクセス制御及びスケジューリングメカニズムから、イーサネットフレームが処理される方法を選択することができる。したがって、或る優先度を、既存の方法（例えば、ＩＥＥＥ８０２．１Ｑ厳密優先度スケジューラ）、又は何らかの新たな処理方法、例えば、ＴＳＮ ＩＥＥＥ８０２．１Ｑｂｖタイムアウェアトラフィックスケジューラに割り当てることができる。
ＩＥＥＥ８０２．１Ｑｂｖタイムアウェアスケジューラは、イーサネットネットワーク上の通信を、固定長の反復時間サイクルに分離するように設計される。これらのサイクル内で、イーサネット優先度のうちの１つ又はいくつかに割り当てることができる異なるタイムスライスを構成することができる。このタイムスライシング方式を使用して、厳格なリアルタイム制約を有するトラフィッククラスに対して、イーサネット送信媒体への排他的使用を許可することができる。この排他的アクセスにより、イーサネットスイッチ送信バッファにおけるバッファリング効果がなくなり、非確定的な割り込みを伴うことなくタイムクリティカルトラフィックを送信することができる。タイムスライスは、仮想通信チャネルとみなされ、タイムクリティカル通信の、非タイムクリティカルバックグラウンドトラフィックからの分離を可能にすることができる。
イーサネットインターフェースが送信媒体上でフレームの送信を開始した場合、この送信は、別の送信が行われ得る前に完全に終了していなければならない。したがって、ＩＥＥＥ８０２．１Ｑｂｖタイムアウェアスケジューラは、スケジューラが或るタイムスライスから次のタイムスライスに切り替わるときにイーサネットインターフェースがフレームの送信でビジーではないことを確実にしなければならない。これを行うために、タイムクリティカルトラフィックを搬送する全てのタイムスライスの前に保護帯域が挿入される。この保護帯域時間中、送信機は、新たな送信を開始することを許可されず、既に進行している送信のみを完了することができる。保護帯域持続時間は、最大フレームサイズ及びデータリンクスピードに依存する。
図１は、それぞれが２つのタイムスライス及び保護帯域を含む、２つの連続する時間サイクルの一例示的なシーケンスを示している。図示のシーケンスにおいて、２つのタイムスライスのうち、第１のタイムスライス（＃１）は、タイムクリティカルトラフィックに対応する最高優先度（ＶＬＡＮ優先度７）に関連付けられるように構成され、それにより、ＶＬＡＮ優先度７をタグ付けされたタイムクリティカルＴＳＮフレームのみが第１のタイムスライス中に送信される。第２のタイムスライス（＃２）は、非タイムクリティカルトラフィックに対応する１つ以上の下位優先度（ＶＬＡＮ優先度０～６）に関連付けられるように構成され、優先度は、第１のタイムスライス中の非タイムクリティカルＴＳＮフレームの送信について、標準規格ＩＥＥＥ８０２．１Ｑプロトコルに従ってハンドリングされる。
保護帯域は、次の時間サイクルの第１のタイムスライス（＃１）の直前のタイムスライスの終了に位置する。
ＴＳＮは、最大で８個の優先度レベルを定義し、優先度レベル（０．．．７）を、同様にそれぞれ８個のタイムスライス（１．．．８）に関連付けることができる。
別の例においては、３つの優先度レベルセット（優先度７、優先度６、及び優先度０．．．５）を、同様にそれぞれ８個のタイムスライス（１、２、及び３）に関連付けることができる。
保護帯域によって引き起こされる帯域幅の損失を削減するために、ＩＥＥＥ８０２．１Ｑｂｖ標準規格は、長さ認識型スケジューリングメカニズムを導入しており、このメカニズムは、（高優先度を有する）次のスライスを阻害することなく保護帯域内でフレームを送信することができるか否かをチェックする。
最新のマイクロコントローラーユニット（ＭＣＵ）は、通常、何らかのイーサネット媒体アクセスコントローラー（ＭＡＣ）ペリフェラルを備える。ＭＣＵは、コンポーネントの数を削減することによって統合コストを削減する。現在市場に出回っているものとして、ＭＣＵ及び低コストマイクロプロセッサユニット（ＭＰＵ）に埋め込まれたイーサネットコントローラーは、ベーシックなＩＥＥＥ標準規格、例えば、イーサネットＭＡＣのための１０ＢＡＳＥ－Ｔ／１００ＢＡＳＥ－ＴＸ ８０２．３、正確なネットワーク接続クロック同期のための１５８８－２００８に準拠している。これらの標準規格は、１０／１００Ｍｂｐｓデータ送信レートをサポートし、この大半は、ＩＥＥＥ８０２．１Ｑ ＶＬＡＮタグ検出もサポートする。これらの標準規格は、統合されたダイレクトメモリアクセス（ＤＭＡ）を使用して効率的なデータメモリ転送をサポートする。ホストＣＰＵとＭＡＣペリフェラルとの間のデータ交換メカニズムは、柔軟かつ効率的なシステム実装のために、デュアルバッファ（リング型）又は連結リスト（連鎖型）記述子、及びプログラマブル割り込みに基づいている。
しかしながら、これらの標準規格は、イーサネット優先度をサポートせず、送信及び受信のために１つのキューのみを実装する。提案される方法は、そのような限界を有利に克服することができる。なぜならば、当該提案される方法は、いくつかの実施形態において、ソフトウェアとして、例えば、ＭＣＵ（又は低コストＭＰＵ）に当該提案される方法の１つ以上の実施形態を実施させるために、実施形態に応じてＭＣＵ又は低コストＭＰＵによって実行されるように構成されたコンピューター可読プログラムコードとして実装することができるためである。そのようなソフトウェア実装は、有利には、ＭＣＵ又は低コストＭＰＵを使用する埋め込み応用に良好に適合するリアルタイムオペレーティングシステム（ＲＴＯＳ）を使用することができる。
また、ＭＡＣペリフェラルは、通常、データパケット、例えばイーサネットフレームの送信及び受信のために、内部高速先入れ先出し（ＦＩＦＯ）メモリセットを実装する。
図２は、一端において物理レイヤ（ＰＨＹ）インターフェース１１に、及び他端においてメモリバスインターフェース１５に作動的に接続された一例示的なＭＡＣコントローラー１０のブロック図を示している。
ＭＡＣコントローラー１０と、当該ＭＡＣコントローラー１０を駆動するプロセッサのメモリとの間で交換されるデータは、送信／受信（ＴＸ／ＲＸ）コントローラー１２に作動的に接続されたＤＭＡコントローラー１３を通して、プロセッサのメモリに作動的に接続されたメモリバス１５から受信される（又はメモリバス１５に送信される）。
ＤＭＡコントローラー１３は、送信側ＤＭＡコントローラー１３ａと、受信側ＤＭＡコントローラー１３ｂとを備え、ＤＭＡ制御ユニット１４によって駆動される。データパケット送信パス上で、送信側ＤＭＡコントローラー１３ａは、メモリバス１５から受信されたデータパケットの、ＴＸ／ＲＸコントローラー１２への送信のために構成される。データパケット受信パス上で、受信側ＤＭＡコントローラー１３ｂは、ＴＸ／ＲＸコントローラー１２から受信されたデータパケットの、メモリバス１５への送信のために構成される。
ＤＭＡ制御ユニット１４は、ＤＭＡコントローラー１３及びＭＡＣコントローラー１０に作動的に接続され、ＤＭＡ転送を起動／停止するように構成される。データパケット送信パス上に、ＴＸ／ＲＸコントローラー１２は、送信側ＤＭＡコントローラー１３ａから受信されたデータパケットの、ＤＭＡコントローラー１０への送信のために構成された送信ＦＩＦＯメモリ１２ａを備える。データパケット受信パス上に、ＴＸ／ＲＸコントローラー１２は、ＤＭＡコントローラー１０から受信されたデータパケットの、受信側ＤＭＡコントローラー１３ｂへの送信のために構成された受信ＦＩＦＯメモリ１２ｂを備える。
ＰＨＹインターフェース１１は、データ送信パス及びデータ受信パスを含み、データ送信パス上では、データは、ＤＭＡコントローラー１０から受信されるとともに、物理媒体、例えば、イーサネット送信の場合同軸ケーブル上で送信され、データ受信パス上では、データは、物理媒体から受信されるとともに、ＭＡＣコントローラー１０に送信される。
１つ以上の実施形態において、リアルタイムシステムは、インタラクティブリアルタイムプロセスセットとみなすことができ、各リアルタイムプロセスは、有限時間において外部イベントに応答していくつかの反応を生成する。リアルタイムオペレーティングシステム（ＲＴＯＳ）は、その内部プロセスがハードリアルタイム要件又はソフトリアルタイム要件を遵守するオペレーティングシステムである。ＲＴＯＳの典型的な特徴としては、タスクスケジューリングが予測可能であることから予測可能性、及び同じ条件は一貫して同じ結果を生成することから確定性、が挙げられる。
プロセス、及びひいてはシステムは、リアルタイム処理に関して以下のカテゴリのうちの１つに分類することができる。
非リアルタイム：非リアルタイムシステムは、システム動作に関わる期限が存在しないシステムである。
ソフトリアルタイム：ソフトリアルタイムシステムは、期限に間に合わないことが、望ましくない影響を与え得るが、依然としてシステムによって許容され得るシステムである。望ましくない影響は、例えば、性能劣化を含む。
ハードリアルタイム：ハードリアルタイムシステムは、期限に間に合わないことが、システム動作に重大な影響を与え得るシステムである。
ＲＴＯＳにおいてでさえ、プロセスは、一定の時間で反応することはない。なぜならば、いかなる物理プロセスも、十分に小さい時間スケールでは、応答時間において必然的にジッタを有するためである。図３は、応答時間、すなわち、特定のイベントに反応するために所与のリアルタイムプロセスによって必要とされる時間、及びそれに関連付けられたジッタ（すなわち、偏差）ｄＴを示している。
図３は、それぞれ、イベントの発生、反応の発生のための最小時間、及び、反応の発生と、反応の発生のための最小時間との間の遅延の測定値であるジッタを示す、３つの時間線を示している。
最も上の時間線は、所与の時点ｔｅにおけるイベントの発生を示している。ＲＴＯＳは、時点ｔｅにおけるイベントの発生に対して、最小反応時間Ｔの前には反応することができず、それにより、ベストケースでは、反応は、時点ｔｅ＋Ｔにおいて発生することができ、これは、真ん中の時間線上に示されている。すなわち、真ん中の時間線は、イベントの発生に後続する反応タイミングに関してベストケースシナリオを示している。最も下の時間線は、イベントの発生に後続する反応タイミングに関してワーストケースシナリオを示しており、ＲＴＯＳは、イベントの発生に対して、最小反応時間Ｔに加えて長さｄＴのジッタだけ増加した時間の前には反応せず、それにより、反応は、時点ｔｅ＋Ｔ＋ｄＴにおいて発生する。
典型的な埋め込みＲＴＯＳにおいて２種類のプロセス、すなわちタスク及び割り込みサービスルーチン（ＩＳＲ：Ｉｎｔｅｒｒｕｐｔ Ｓｅｒｖｉｃｅ Ｒｏｕｔｉｎｅｓ）が存在する。ＩＳＲ及びタスクは、類似しているものとして見ることができるが、ただし、ＩＳＲの実行は待機することができない（さもなければ、システムはブロックされる）一方、タスクは、実行まで待機することができるという相違がある。ＩＳＲは、割り込みによってトリガーされ、トリガーされると実行され、その後終了する。ＩＳＲと異なり、タスクは、それ自身のレジスタバンク及びメモリスタックエリアを有するシステム内の仮想ＣＰＵとみなすことができる。
ＲＴＯＳは、プロセス同士の間、例えばタスク同士及びＩＳＲ同士の間のインタラクションを可能にする同期ツールを提供する。タスクが、割り込みによってトリガーされるいくつかの外部イベントを待機することができるように、いくつかの特定のオブジェクトが提供される。例えば、或るＲＴＯＳは、キュー、メールボックス、セマフォ、及び相互排除を提供することができる。
上述したように、ＩＥＥＥ８０２．１Ｑｂｖアクセス制御メカニズムは、ＩＥＥＥ８０２．１Ｑｂｖにおいて定義されたタイムスライス内の送信を制限するために、イーサネット送信機が、良好な精度（例えば、厳密に２００ｎｓ未満の精度）の正確な時点において或る特定のイーサネットフレーム（いわゆるリアルタイムイーサネットフレーム）を送信することが可能であることを要求する。リアルタイムフレームは、通常、レガシーフレーム（すなわち、非リアルタイムフレーム）と共存し、レガシーフレームは、ＩＥＥＥ８０２．１Ｑによって導入されたメカニズム等のアクセス制御メカニズムを使用して送信することができる。非特有イーサネットＭＡＣコントローラー（すなわち、図２に示されたコントローラー等の、ＴＳＮサポートのために開発された特有な拡張を有しないコントローラー）を使用すると、イーサネット送信機オートマトンの開始、データの内部コントローラーメモリへの転送、及びデータフレームのイーサネット物理レイヤコントローラーへの送信に、数マイクロ秒（μｓ）が必要とされる。しかしながら、そのような遅延性能は、ＩＥＥＥ８０２．１ｑｂｖ要件に適合しない。
提案される方法は、有利には、非特有イーサネットＭＡＣコントローラー、すなわち、典型的にはマイクロコントローラーユニット（ＭＣＵ）又は低コストマイクロプロセッサユニット（ＭＰＵ）上に実装されるイーサネットＭＡＣコントローラー上でのＩＥＥＥ８０２．１Ｑｂｖアクセス制御メカニズムの使用を可能にする。
図４は、本主題開示の実施形態によるデータパケット送信特徴を使用するように構成された一例示的なネットワークノード／デバイス１００の概略ブロック図である。
ネットワークノード１００は、中央処理ユニット（ＣＰＵ）１０１と、ネットワークインターフェース１０５と、電源（例えば、バッテリ、プラグイン電源等）１０４とを備えることができる。ＣＰＵ１０１は、制御エンジン１０２と、メモリ１０３とを備えることができる。
図４に示されているアーキテクチャにおいて、制御エンジン１０２、メモリ１０３、ネットワークインターフェース１０５、及び電源１０４の全てがシステムバス１０６を通して互いに作動的に接続されている。
制御エンジン１０２は、１つ以上のプロセッサを備えることができ、プロセッサは、任意の適したマイクロプロセッサ、マイクロコントローラー、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号処理チップ、及び／又は状態機械、又はこれらの組み合わせとすることができる。様々な実施形態によれば、ＣＰＵ１０１は、並列計算を提供するために複数のプロセッサを有するマルチプロセッサコンピューターとして構成することができる。
また、制御エンジン１０２は、限定はしないが、制御エンジン１０２のプロセッサによって実行されると、プロセッサに、リアルタイムオペレーティングシステム１０３ａ、１つ以上のアプリケーションタスク１０３ｂ、及び送信エンジン１０３ｃを実行させるコンピュータープログラム命令又はソフトウェアコードを記憶することが可能なメモリ１０３等のコンピューター記憶媒体を含むこともできるし、これと通信することもできる。メモリ１０３は、提案される方法の実施形態を実施するコンピューター可読プログラムコードを記憶することが可能な任意のタイプのデータ記憶コンピューター記憶媒体とすることができ、制御エンジン１０２と作動的に接続し、送信エンジン１０３ｃに関連して記憶されたデータパケットの送信を容易にするために送信エンジン１０３ｃとともに動作可能とすることができる。
ネットワークインターフェース１０５は、データパケットの送信のための送信ＦＩＦＯメモリスタック、及びデータの受信のための受信ＦＩＦＯメモリスタックを制御するように構成された送信／受信（ＴＸ／ＲＸ）コントローラー１０５ｂに作動的に接続された送信／受信（ＴＸ／ＲＸ）ダイレクトメモリアクセス（ＤＭＡ）コントローラー１０５ａ、媒体アクセスコントローラー（ＭＡＣ）１０５ｃ、及び物理レイヤインターフェース１０５ｄを備えることができる。
本主題開示の実施形態において、ネットワークノード１００は、本明細書において説明されるデータパケット送信方法を実行するように構成される。
図４を参照して図示及び説明されたネットワークノード１００は、単に例示として提供されていることが理解されたい。他の多数のアーキテクチャ、動作環境、及び構成が可能である。他の実施形態のノードは、より少数又はより多数のコンポーネントを含むことができ、図４に示されたネットワークノードコンポーネントに関して説明された機能のうちの一部又は全てを組み込むことができる。したがって、ＣＰＵ１０１、制御エンジン１０２、ＲＴＯＳ１０３ａ、アプリケーションタスク１０３ｂ、送信エンジン１０３ｃ、メモリ１０３、ネットワークインターフェース１０５、及び電源１０４がネットワークノード１００の一部として示されているものの、コンポーネント１０１、１０２、１０３ａ、１０３ｂ、１０３ｃ、１０３、１０５、１０４のロケーション及び制御に対して制限は課されない。特に、他の実施形態においては、コンポーネント１０１、１０２、１０３ａ、１０３ｂ、１０３ｃ、１０３、１０５、１０４は、異なるエンティティ又はコンピューティングシステムの一部とすることができる。
図５は、本主題開示の１つ以上の実施形態による、データパケットを送信する方法の一例示的な簡略フロー図を示している。
様々な実施形態において、時間は、複数の連続する期間を含む現在の送信サイクルを含む、複数の連続する時間サイクルに分割することができる。いくつかの実施形態においては、各時間サイクルは、同じ複数の連続する期間を含むことができる。
現在の送信サイクル中、１つ又はいくつかの第１のデータパケットと、当該１つ又はいくつかの第１のデータパケットのそれぞれの第１のメタデータ（例えば、データフレームを格納するバッファへのメモリ参照及びフレームサイズを格納するメモリ構造）と、当該１つ又はいくつかの第１のデータパケットに関連付けられた第１の送信優先度（例えば、データパケットのリアルタイムでの送信のために定義された優先度）とを、図示のデータ送信方法を実行するデバイスによって得ることができる（２００）。
例えば、１つ又はいくつかの第１のデータパケットは、図４に示されたネットワークノード等のネットワークノードの１つ以上のプロセッサによって実行される１つ以上のアプリケーションタスクから受信することができる。
いくつかの実施形態においては、提案される方法を実施するように構成された（データ通信ネットワークにおけるネットワークノードとして動作する）デバイスは、デバイスの１つ以上のプロセッサによって実行される１つ以上のアプリケーションタスクから、通信媒体を介した１つ又はいくつかの第１のデータパケットの送信のための１つ又はいくつかの要求を受信することができる。実施形態に応じて、要求のうちの１つ以上は、第１の送信優先度（例えば、データパケットのリアルタイムでの送信のために定義された優先度）を含むことができ、及び／又は、そこから要求が受信されるアプリケーションタスクのうちの１つ以上は、第１の送信優先度に関連付けることができる。
１つ又はいくつかの第１のデータパケットは、その後、提案される方法を実施するデバイスのプロセッサのメモリに記憶することができる（２０１）。第１の送信優先度に基づいて、第１のメタデータを、プロセッサのメモリ内の第１の待機キューに追加（挿入）することができる（２０２）。
例えば、データパケットは、データパケットを説明する関連メタデータ及び受信データパケットの送信に関係付けられた優先度情報とともに、デバイスによって実行される様々なアプリケーションタスクから受信することができる。有利には、受信データパケットに関連付けられたメタデータのみを待機キュー（例えば、ＦＩＦＯキュー）に挿入することができ、一方、受信データパケットは、メモリに記憶することができる。
第１の優先度に関連付けられたデータパケットの送信のために予約された現在の送信サイクルの第１の期間中、第１のメタデータは、第１の待機キューから、プロセッサとＭＡＣコントローラーとの間のデータ通信インターフェース内に含まれるインターフェース送信キューに転送することができる（２０３）。
１つ又はいくつかの第１のデータパケットは、その後、インターフェース送信キュー内の第１のメタデータに基づいて、メモリからＭＡＣコントローラー内の送信キューに転送することができる（２０４）。
ＭＡＣコントローラーの送信キュー内に入ると、１つ又はいくつかの第１のデータパケットは、その後、第１の期間中、送信媒体を介して送信することができる（２０５）。
有利には、特定の期間を各送信サイクル内で定義し、所与の優先度を有する受信データパケットの送信に専用化することができる。これにより、対応する送信優先度に関連付けられたデータパケット、例えば、送信がタイムセンシティブであるリアルタイムデータパケットの送信のために予約される送信時間ウィンドウを定義することが可能になり、それにより、異なる送信優先度に関連付けられたデータパケット、例えば、非リアルタイムデータパケットは、この送信時間ウィンドウ内で送信しないものとすることができる。それゆえ、上記対応する送信優先度に関連付けられたデータパケットの送信タイミングは、当該対応する送信優先度に関連付けられたデータパケットの送信のために予約された送信時間ウィンドウを通じて正確に制御することができる。
非リアルタイムデータパケットのハンドリングは、１つ以上の実施形態において、以下のように実行することができる。
第２のデータパケットを得ることができ、例えば、第２のデータパケットの第２のメタデータ（例えば、データフレームを格納するバッファへのメモリ参照及びフレームサイズを格納するメモリ構造）、及び第２のデータパケットに関連付けられた（非リアルタイム送信に対応する）第２の送信優先度とともに、アプリケーションタスクから受信することができる。第２のデータパケットも、プロセッサのメモリに記憶することができる。
第２の送信優先度に基づいて、第２のメタデータは、プロセッサのメモリ内で、第２の待機キュー、例えば、データパケットの非リアルタイム送信のための待機キューに追加することができる。
第１の期間中、第１の優先度を有するデータパケット（例えば、リアルタイムデータパケット）の送信に専用化されるとともに、第１の期間内に含まれる第１の優先度の送信タイムスロットの後に、第２のメタデータを、第２の待機キューから、プロセッサとＭＡＣコントローラーとの間のインターフェース送信キューに転送することができる。
第１の期間に後続する現在の送信サイクルの第２の期間中、第２のパケットデータは、インターフェース送信キュー内の第２のメタデータに基づいた、メモリからＭＡＣコントローラー内の送信キューへの第２のデータパケットの転送を通じて、送信媒体を介して送信することができる。
非リアルタイムデータパケットのハンドリングは、１つ以上の実施形態において、以下のように実行することもできる。
上述したように、第２のデータパケットを得ることができ、例えば、第２のデータパケットの第２のメタデータ（例えば、データ記述子）、及び第２のデータパケットに関連付けられた（非リアルタイム送信に対応する）第２の送信優先度とともに、アプリケーションタスクから受信することができる。第２のデータパケットも、プロセッサのメモリに記憶することができる。
第２のデータパケットが第１の期間中に得られていない場合、第２のメタデータは、最初に第２の待機キューに転送されることなく、プロセッサとＭＡＣコントローラーとの間のインターフェース送信キューに直接転送することができる。
第２のデータパケットの送信は、その後、上述したように進行することができ、すなわち、第２の優先度に関連付けられたデータパケットの送信のために予約された現在の送信サイクルの第２の期間中、第２のパケットデータは、インターフェース送信キュー内の第２のメタデータに基づいた、メモリからＭＡＣコントローラー内の送信キューへの第２のデータパケットの転送を通じて、送信媒体を介して送信することができる。
１つ以上の実施形態において、上記で言及した第１の送信優先度は、リアルタイムデータパケットの送信のために定義することができ、上記で言及した第２の送信優先度は、非リアルタイムデータパケットの送信のために定義することができる。
図６に示すように、様々な実施形態において、提案される方法を実施するデバイスは、連続するサイクルに分割される時間リソースに従って動作するように構成することができ、各サイクルは、場合によっては、同じ事前定義された持続時間からなり、各サイクルは、最初にリアルタイム周期と、それに後続してレガシー周期とを含み、双方の周期は、実施形態に応じて、事前定義することもサイクルごとに変動することもできる持続期間を有する。
１つ以上の実施形態において、サイクルごとに、リアルタイム周期は、提案される方法を実施するように構成された１つ以上のそれぞれのデバイス（ネットワークノード）のために予約された１つ以上のタイムスロットを含むことができる。そのようなデバイスは、リアルタイム周期中の、その予約されたタイムスロット中にのみ、データパケット、例えば、イーサネットフレームを送信するように構成することができる（そのようなデータパケットは、以下、「ＲＴイーサネットフレーム」と称される）。様々な実施形態において、このタイムスロットの位置及び持続時間は、サイクルごとに静的とみなすことができる。デバイスは、時間に関する特有な制約なしでレガシー周期中に、例えば、８０２．１Ｑイーサネット標準規格において定義されるようなアクセス制御メカニズムを遵守して、データパケット、例えば、イーサネットフレームを送信するように更に構成することができ、すなわち、イーサネットフレームが、場合によっては全二重モードにおいて厳密に優先度順で送信される。そのような要件をサポートすることにより、有利には、新たに定義されたＩＥＥＥ８０１．ｑｂｖ標準規格を実施することが可能になる。
提案される方式は、有利には、ＲＴイーサネットフレームに専用化されたタイムスロット内で、事前定義された精度（例えば、ＩＥＥＥ８０２．１Ｑｂｖタイムアウェアトラフィックスケジューラによって要求される精度）で、イーサネットフレームを送信すること、及び、ＲＴイーサネットフレームの送信の遅延に至ることになるオーバーフローがないように、レガシー周期内のイーサネットフレームの送信を制御することを可能にする。
図７は、１つ以上の実施形態による、異なるキューにわたってデータパケット（例えば、イーサネットフレーム）を分配する一例示的な方式を示している。
図７は、提案される方法を実施するように構成されたデバイス５０の簡略図を示しており、デバイス５０は、ＣＰＵ５５を備え、ＣＰＵ５５は、ＭＡＣコントローラー５６（例えば、イーサネットＭＡＣコントローラー）に作動的に接続され、ＭＡＣコントローラー５６は、それ自体、物理レイヤ５７（例えば、イーサネット物理レイヤ）に作動的に接続される。
ＣＰＵユニット上で実行される１つ以上のアプリケーションタスク５８ａ、５８ｂは、デバイス５０によって送信されるデータパケット、例えば、イーサネットフレームを生成することができる。送信されるフレームは、送信タイミングが正確に制御されるべきである、いわゆるリアルタイムフレーム（「ＲＴフレーム」、図７に示される例ではＲＴイーサネットフレームとも称される）、又は、対照的に、レガシーフレーム若しくはノーマルフレームと称される非リアルタイムフレームとすることができる。
ＲＴイーサネットフレームは、（レガシーイーサネットフレームと異なり）即座に送信されない場合があり、すなわち、例えば、アプリケーションタスクによって生成された直後に送信されない場合があるので、１つ以上の実施形態において、ＣＰＵ５５内に、ＲＴイーサネットフレームが１つ以上のアプリケーションタスクによって生成される時点と、デバイス５０が物理媒体を介してＲＴイーサネットフレームを送信することができる専用タイムスロットの開始との間、ＲＴイーサネットフレームを記憶するように、ＲＴフレーム用の保留キュー（「ＲＴフレーム保留キュー」と称される）５１を構成することができる。
１つ以上の実施形態において、レガシーイーサネットフレーム、すなわち、現在のサイクルのリアルタイム周期中に１つ以上のアプリケーションタスクによって生成される、所与の精度でのリアルタイムにおける送信を要求しないイーサネットフレームを記憶するように、レガシーフレーム用の保留キュー（「レガシーフレーム保留キュー」と称される）５２も構成することができる。
また、１つ以上の実施形態において、レガシーイーサネットフレームは、受信されたレガシーフレームの総持続時間がレガシー周期の持続時間を超過した場合、レガシーフレーム保留キュー５２に記憶することができる。
図７に示すように、レガシーフレーム保留キュー５２及びＲＴフレーム保留キュー５１に加えて、いくつかの実施形態においては、イーサネットＭＡＣ ＤＭＡ送信キュー５３を、ＣＰＵ５５とイーサネットＭＡＣコントローラー５６との間で共有することができる。ＣＰＵ５５は、このキュー５３に、アプリケーションタスクから直接又はレガシーフレーム保留キュー５２及びＲＴフレーム保留キュー５１のうちの一方から由来するイーサネットフレームを追加するように構成することができる。
イーサネットＭＡＣコントローラー５６は、ＤＭＡ転送が有効化されているとき、イーサネットＭＡＣ ＤＭＡ送信キュー５３からフレームをデキューし、ＣＰＵメモリ（例えば、ＲＡＭメモリ）から、イーサネットＭＡＣコントローラー５６の内部イーサネットＭＡＣ送信ＦＩＦＯ５４（「イーサネットＭＡＣ Ｔｘ－ＦＩＦＯ」と称される）へのメモリデータ転送（ＤＭＡ転送）を開始するように構成することができる。メモリデータ転送が完了すると、イーサネット送信機が有効化されていた場合、イーサネットフレームは、イーサネット物理レイヤ５７に送信することができ、イーサネット物理レイヤ５７は、受信すると、これらのイーサネットフレームを、送信媒体（例えば、送信ワイヤ）を介して送信することができる。いくつかの実施形態において、デバイス５０は、ＤＭＡ転送及びイーサネット送信を独立して有効化／無効化することができるように構成することができる。データフレームが内部イーサネットＭＡＣ送信ＦＩＦＯ５４に記憶されると、動作は、高速になり、実行時間の観点で非常に低い不確実性を受ける。
図８は、提案される方法を実施するデバイス、例えば図７のデバイスにおいて構成されるような、サイクルごとに定義することができるいくつかのイベントを示している。そのようなデバイスは、１サイクル中、各イベントの発生がイーサネットＭＡＣペリフェラル制御、又は内部処理及びイーサネットフレーム準備のいずれかに関係付けられた特定のアクションをトリガーするように構成することができる。
図８は、１つ以上の実施形態による、１サイクルに沿って、すなわち、そのサイクルのリアルタイム周期及びレガシー（ノーマル）周期、並びにリアルタイム周期内の専用送信タイムスロットに沿って、イベントをいかに定義することができるかを示す図である。
１つ以上の実施形態において、イベント（図８に示される例では、イベントＴ０、Ｔ１、Ｔ２、Ｔ４、Ｔ５）のうちの一部又は全てを、例えば図４に示された送信エンジンにおいて実装されるタイマー管理モジュールによって管理される１つ以上のタイマーによってトリガーすることができる。
例示的な時間イベントＴ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４、及びＴ５は、図７及び図８を参照して以下で説明され、図７及び図８は、これらの時間イベントの例示的な使用を示している。
時間イベント「Ｔ０」は、サイクルの開始、及び、リアルタイム周期がサイクルの第１の部分内で定義される実施形態においてはサイクルのリアルタイム周期の開始に対応するように定義することができる。
いくつかの実施形態においては、イーサネット送信は、時間イベントＴ０の発生時に無効化されている場合がある。その結果、イーサネットフレームは、イーサネットＭＡＣコントローラー（例えば、図７のイーサネットＭＡＣコントローラー５６）によってイーサネット物理レイヤ（例えば、図７のイーサネット物理レイヤ５７）に送信することができない。しかしながら、いくつかの実施形態においては、イーサネットＭＡＣ ＤＭＡ送信キュー５３とイーサネットＭＡＣ送信ＦＩＦＯ５４との間の転送は、時間イベント「Ｔ０」の発生後も依然として可能とすることができる。
いくつかの実施形態において、ＤＭＡプロセスを通じたデータの受信（「Ｒｘ－ＤＭＡ」と称される）を、Ｔ０の発生時にＲＴフレームの受信のために有効化することができる。
いくつかの実施形態において、「Ｔ０，ｍａｒｇｉｎ」と称される時間マージンを有利に使用して、タイマー管理及び「Ｔ０」イベント時に実行される動作によって引き起こされる潜在的なレイテンシーを補償することができる。したがって、送信サイクルは、リアルタイム周期の直前に発生する時間保護周期Ｔ０，ｍａｒｇｉｎを含むことができ、この周期中、ＭＡＣコントローラーにおけるデータ送信は、無効化される。
時間イベント「Ｔ１」は、ＲＴフレーム送信の準備をトリガーするように定義することができる。Ｔ１の発生時、ＲＴ保留フレームに関連付けられたメタデータは、ＲＴフレーム保留キュー５１からイーサネットＭＡＣ ＤＭＡ送信キュー５３に転送することができる（転送は、この図において「Ｄａｔａ ｘｆｅｒ ＲＡＭ－＞ＦＩＦＯ」と称される）。
いくつかの実施形態において、転送は、さらに、ＲＴフレームの累積持続時間がリアルタイム周期内のデバイス５０のために予約されたタイムスロットの持続時間を超過しないことをチェックするために実行することができる。そのようなタイムスロットは、データ通信ネットワーク内の１つ以上のデバイスによる、提案される方式に従ったＲＴフレームの送信のためにそれぞれ予約された１つ以上のタイムスロットにリアルタイム周期を区分化するように、時間分割多重アクセスにおいてそのデバイスのために定義することができる。
したがって、いくつかの実施形態において、ＲＴフレームの累積サイズに対応するデータ量を、リアルタイム周期内でのデバイスによるＲＴフレームの送信のために予約されたタイムスロット中に送信することができるという判断に基づいて、ＲＴフレームのメタデータを待機キュー（例えば、ＲＴフレーム保留キュー５１）に追加することができる。
いくつかの実施形態において、イーサネットＭＡＣ送信ＦＩＦＯ５４へのフレームのＤＭＡ転送も、Ｔ１の発生時に開始することができる。
したがって、いくつかの実施形態において、ＲＴフレームに関係付けられたメタデータは、ＲＴフレームが受信時に内部に記憶された待機キュー（例えば、ＲＴフレーム保留キュー５１）から、プロセッサとＭＡＣコントローラーとの間のデータ通信インターフェース内に含まれるインターフェース送信キュー（例えば、イーサネットＭＡＣ ＤＭＡ送信キュー５３）に転送することができ、ＲＴフレームは、インターフェース送信キューに記憶されたメタデータに基づいて、デバイス５０のために予約されたタイムスロットの開始前の第１の所定の時点の後（例えば、時間イベントＴ１の発生時）に、プロセッサ（ＣＰＵ）に結合されたメモリから、ＭＡＣコントローラー内の送信キュー（例えば、イーサネットＭＡＣ送信ＦＩＦＯ５４）に転送することができる。
いくつかの実施形態において、「Ｔ１，ｍａｒｇｉｎ」と称される時間マージンは、有利には、第１のイーサネットフレームに関係付けられたデータが内部ＭＡＣ送信ＦＩＦＯに完全に転送されるように、Ｔ１の発生とデバイス５０のために予約されたタイムスロットの開始との間で使用することができる。
いくつかの実施形態において、特に割り込み管理が（例えば、割り込みサービスルーチン（ＩＳＲ）を通じて）データ送信及び受信間で共有されるデバイスにおいて、メモリアクセス及び受信フレームの処理に起因した擾乱（追加ジッタ）を回避するために、ＤＭＡプロセスを通じたデータの受信（「Ｒｘ－ＤＭＡ」と称される）をＴ１の発生時に無効化することができる。
同様に、いくつかの実施形態において、Ｔ０の発生時に開始されている場合がある次のサイクルにおいて送信されることになるＲＴフレームのフレーム受信、処理及び／又は準備を場合によっては含むバックグラウンド処理を、Ｔ１の発生時に無効化することができる。
時間イベント「Ｔ２」を、上述したように、デバイス５０のために予約されたタイムスロットの開始に対応するものとして定義することができる。イーサネット送信は、その場合、Ｔ２の発生時に有効化することができ、イーサネットＭＡＣ送信ＦＩＦＯ５４において利用可能な任意のフレームをイーサネット物理レイヤユニット５７に転送することができる。この転送は、通常、非常に短く、かつ非常に低いジッタを受けることになり、それにより、この転送は、有利には、割り込みサービスルーチン（ＩＳＲ）の一部として実行されるように構成することができる。
したがって、いくつかの実施形態において、送信媒体を介したＭＡＣコントローラー内の送信キュー（例えば、イーサネットＭＡＣ送信ＦＩＦＯ５４）からのＲＴフレームの転送は、ＭＡＣコントローラーによって、デバイス５０のために予約されたタイムスロットの開始前の第２の所定の時点後（例えば、時間イベントＴ２の発生時）のリアルタイム周期中に有効化することができ、第２の所定の時点は、上述した第１の所定の時点の後に発生するように定義される。
いくつかの実施形態において、「Ｔ２，Ｍａｒｇｉｎ」と称される時間マージンを、Ｔ２の発生とデバイス５０のために予約されたタイムスロットの開始との間で有利に使用して、タイマー管理及びイーサネット送信機のハードウェア始動によって引き起こされる潜在的なレイテンシーを補償することができる。
時間イベント「Ｔ３」は、最後のＲＴフレームの送信の終了に対応するものとして定義することができる。
いくつかの実施形態において、Ｒｘ－ＤＭＡ（ＤＭＡプロセスを通じたデータの受信）は、時間イベントＴ３の発生時にフレームの受信のために有効化することができる。
したがって、いくつかの実施形態において、ＲＴフレームの受信は、上述したように時間イベントＴ１の発生時にリアルタイム周期中に無効化することができ、時間イベントＴ３の発生時に再び有効化することができる。時間イベントＴ３を用いてデバイスのために予約されたタイムスロット中のＲＴフレームの送信の最後を監視することは、有利には、デバイスのために予約されたタイムスロット中のＭＡＣコントローラーによるＲＴフレームの送信が完了されない間、ＲＴフレームのＤＭＡ受信を無効化することを可能にし、それにより、ＤＭＡ受信によって導入される潜在的なレイテンシー（ジッタ）がＭＡＣコントローラーによるＲＴフレームの送信中回避される。
いくつかの実施形態において、次のサイクルにおいて送信されることになるフレーム（ＲＴフレーム、又は、実施形態に応じて、ＲＴ周期中のＲＴフレーム及びノーマル周期中のノーマルフレーム）のフレーム受信、処理及び／又は準備を場合によっては含むバックグラウンド処理を、Ｔ３の発生時に同様に開始することができる。
時間イベント「Ｔ４」は、デバイス５０のために予約されたタイムスロットの終了に対応するものとして定義することができる。
いくつかの実施形態において、レガシーフレーム保留キュー５２内で保留中のレガシーフレームに関連付けられたメタデータは、場合によっては、さらに、イーサネットフレームの累積持続時間がレガシー周期の持続時間を超過しないことをチェックするために、イーサネットＭＡＣ ＤＭＡ送信キュー５３に転送することができる（この図では「Ｄａｔａ ｘｆｅｒ ＲＡＭ－＞ＦＩＦＯ」と称される）。したがって、レガシーフレームは、（例えば、Ｔ４時間イベントの発生時点としての）デバイスのために予約されたタイムスロットの終了の後のリアルタイム周期中に、レガシーフレームが内部で保留中である待機キュー（例えば、レガシーフレーム保留キュー５２）から、プロセッサとＭＡＣコントローラーとの間のデータ通信インターフェース内に含まれるインターフェース送信キュー（例えば、イーサネットＭＡＣ ＤＭＡ送信キュー５３）に転送することができる。
いくつかの実施形態において、イーサネット送信は、Ｔ４の発生時に無効化することができる。したがって、いくつかの実施形態において、ＲＦフレームは、リアルタイム優先度で送信することができ、すなわち、ＲＴ優先度を有するデータの送信のためにそのデバイスのために予約されたタイムスロット中にＭＡＣコントローラーによって送信することができ、ただし、そのデバイスのために予約されたタイムスロットは、現在のサイクルのリアルタイム周期内に含まれる。ＭＡＣコントローラーにおけるデータ送信は、そのデバイスのために予約されたタイムスロット以外の１つ以上の周期の間、すなわち、第１の送信無効期間及び／又は第２の送信無効期間中、無効化することができ、第１の送信無効期間は、そのデバイスのために予約されたタイムスロット前のリアルタイム周期中（例えば、Ｔ０において開始し、Ｔ２において終了する周期の間）に発生し、第２の送信無効期間は、そのデバイスのために予約されたタイムスロット後のリアルタイム周期中（例えば、以下で説明されるように、Ｔ４において開始し、Ｔ５において終了する周期の間）に発生する。
時間イベント「Ｔ５」を、レガシー周期の開始に対応するものとして定義することができる。いくつかの実施形態において、イーサネット送信は、Ｔ５の発生時に有効化することができる（これは、Ｔ２の発生に関係付けられた動作と同じ動作であり、すなわち、イーサネットＭＡＣ送信ＦＩＦＯ５４において利用可能な任意のフレームをイーサネット物理レイヤユニット５７に転送することができる）。いくつかの実施形態において、次のＴ０、Ｔ１、Ｔ２、Ｔ４、及びＴ５タイマーを、Ｔ５の発生時にプログラミングすることができる。
いくつかの実施形態において、Ｒｘ－ＤＭＡ（ＤＭＡプロセスを通じたデータの受信）を、Ｔ５の発生時にフレームの受信のために有効化することができる。
いくつかの実施形態において、「Ｔ５，Ｍａｒｇｉｎ」と称される時間マージンを、Ｔ５の発生とレガシー周期の開始との間で有利に使用して、タイマー管理及びイーサネット送信機のハードウェア始動によって引き起こされる潜在的なレイテンシーを補償することができる。
１つ以上の実施形態による提案されるキュー管理方式が、以降で説明される。
１つ以上の実施形態において、周期（リアルタイム周期及びノーマル（レガシー）周期）ごとに、それぞれリアルタイム周期についてＳＲＴ、及びレガシー周期についてＳＬｅと表記される１つ以上の状態変数を使用して、それぞれの周期における残りの自由時間を維持することができる。さらに、任意の時点ｔにおいて、状態変数Ｐｔを使用して、現在の周期のタイプ（「ＲＴ」又は「レガシー」のいずれか）を示すことができる。サイクルの開始時、双方の変数を各周期のそれぞれの持続時間に初期化することができる。例えば、ＳＲＴは、リアルタイム周期の持続時間に初期化することができ、ＳＬｅは、レガシー周期の持続時間に初期化することができる。
いくつかの実施形態において、Ｔ１イベントの発生時、状態変数ＳＲＴがキューの先頭に位置するフレームの持続時間よりも大きい間、ＲＴフレーム保留キュー５１のフレームをデキューし、ＭＡＣ ＤＭＡ送信キュー５３にエンキューすることができる。ＳＲＴ状態変数は、ＲＴフレームがＭＡＣ ＤＭＡ送信キュー５３に追加される度にＳＲＴがフレーム持続時間に対応する値だけデクリメントされるように、管理することができる。
いくつかの実施形態において、レガシーフレーム保留キュー５２とＭＡＣ ＤＭＡ送信キュー５３との間のＴ４イベントの発生時に、ＳＬｅ状態変数について同じ管理プロセスを適用することができる。すなわち、Ｔ４イベントの発生時、ＳＬｅがキューの先頭に位置するフレームの持続時間よりも大きい間、レガシーフレーム保留キュー５２のフレームをデキューし、ＭＡＣ ＤＭＡ送信キュー５３にエンキューすることができる。ＳＬｅ状態変数は、レガシーフレームがＭＡＣ ＤＭＡ送信キュー５３に追加される度にＳＬｅがフレーム持続時間に対応する値だけデクリメントされるように、管理することができる。
いくつかの実施形態において、ＲＴフレームを送信しなければならないアプリケーションタスクは、最初にＲＴフレームをＲＴフレーム保留キュー５１内にポストすることができる。
いくつかの実施形態において、レガシーフレームを送信しなければならないアプリケーションタスクは、状態変数Ｐｔが「ＲＴ」に設定される（ｔは、現在の時点である）場合に、レガシーフレームをレガシーフレーム保留キュー５２内にポストすることができる。Ｐｔが「レガシー」に設定される場合、レガシーフレームは、ＳＬｅ及びレガシー周期の終了前の時間がフレーム持続時間よりも大きいとき、ＭＡＣ ＤＭＡ送信キュー５３内にポストすることができる。
この提案されるキュー管理方式は、定義された周期の遵守を確実にし、また、有利には、レガシーイーサネットフレームの送信時間を最適化する。実際、タスクによって提案されるレガシーイーサネットフレームは、現在の周期がレガシーフレームに専用化される場合、実質的に即座に送信される。
１つ以上の実施形態による提案されるタイマー管理方式が、以降で説明される。
１つ以上の実施形態において、タイマー管理モジュールは、クロック（例えば、高精度時間プロトコル（ＰＴＰ）クロック）によってトリガーされるとともに、レガシースレッドモードにおいて、又はより良好な精度のためにＩＳＲ（割り込みサービスルーチン）モード下で、特定のアクションを実行するように実装及び構成することができる。
上述したように、いくつかの実施形態において、ＩＳＲにおいて実行されるアクションの数は、更なるＩＳＲの実行レイテンシーを低減するために制限することができる。そのような実行モードは、ＩＳＲタスクとＲＴＯＳタスクとの間の通知メカニズムを使用することを回避し、それによりトリガーされたアクションを実行するのに必要なレイテンシー（及び関連付けられたジッタ）が低減されるので、有用である。
例えば、いくつかの実施形態において、タイマー管理モジュールは、単一のハードウェアタイマーを使用するとともに、イベントコンテキストの連鎖リストを使用するように構成することができる。タイマー管理モジュールは、次のタイマー目標値をプログラミングするとともに、イベントアクションを実行するように構成されたタイマー管理ＲＴＯＳタスクを実行することができる。ハードウェアタイマーがイベントの発生に対してトリガーされる度に、ハードウェアタイマーは、連鎖リスト上の次のイベントの発生に対して再プログラミングすることができる。複数のイベントを順次的に管理するための単一のタイマーの使用は、有利には、所与の精度で実行ジッタを達成するように、イベントの発生ごとの実行ジッタが限られたものになることを確実にすることを可能にする（例えば、単一のタイマーの使用は、タイマーに関連付けられたタスクを実行するためにいくつかの連鎖リストをパースすることを回避する）。
いくつかの実施形態において、各イベントコンテキストは、目標時間、イベントアクション（いくつかの実施形態においては、対応するコンピューター可読プログラムコードが実行されるアドレスによって表される）、及び場合によっては、トリガーされるアクションがＩＳＲの内部で直接実行されることになるのか、又はタイマー管理タスクにおいて実行されることになるかを示すフラグを含むことができる。
いくつかの実施形態において、リストは、連鎖リストイベントコンテキストの処理を高速化するために時間順にすることができ、低順位のタイムスタンプを有するイベントは、連鎖リストの先頭に置くことができる。そのような実施形態において、ハードウェアタイマーが満了すると、適切なＩＳＲを実行することができ、対応するフラグが設定されている場合、連鎖リストの先頭におけるイベントコンテキストに関連付けられたイベントアクションを実行することができる。実施形態において、関連付けられたイベントアクションを未だ実行されていない場合に実行し、連鎖リストの先頭におけるイベントコンテキストをデキューし、連鎖リストの先頭に新たに位置するイベントコンテキストに基づいて次のタイマー目標値をプログラミングするために、ＩＳＲの実行時にタイマー管理タスクをウェークさせる（フラグがそれを要求していない、又はフラグが使用されていない実施形態の場合であっても）ことができる。
そのような実施形態は、有利には、時間レイテンシー、及びイベントに関連付けられたアクションの実行についてのジッタを低減することになる。
上述したように、１つ以上の実施形態において、タイマーによってトリガーされるいくつかのイベントの実行時間は、遅延を補償するためにタイマーを予期することができるように評価することができる。特に、図７及び図８に関して上述された実施形態を参照すると、要求される時間精度を達成するために、Ｔ２タイマーによってトリガーされるイベントの遅延を正確に補償することが重要である。しかしながら、この遅延補償は、計算が非常に容易というわけではなく、ＣＰＵ周波数、キャッシュアーキテクチャ、コードのサイズ．．．等の多くの因子に依存することになる。
この問題に対処するために、Ｔ２イベントにおいて実行される動作中にイーサネット送信機を有効化するためにシステムによって要求される時間量を決定するために、１つ以上の実施形態に従って、自動較正方法が提案される。提案される方式は、いくつかの特定のフレーム上でＭＡＣコントローラーによって実行されるハードウェアタイムスタンプ付与に依拠する。ハードウェアタイムスタンプ付与は、上記で言及されたクロック（例えば、ＰＴＰクロック）を使用して実行することができ、ＰＨＹレベルにおいてフレーム送信の高精度の時間を含む。この値を予想送信時間と比較することは、大域的実行時間遅延を決定することを可能にする。この遅延は、ＩＳＲルーチンの実行時間、タイマー管理に使用されるプログラムコード、及びＴ２関連アクションに使用されるプログラムコードを含む。
いくつかの実施形態において、各サイクルにおいて、リアルタイム周期内で送信される第１のフレームは、送信タイムスタンプ付与が下位レベルにおいて実行されるようにタグ付けすることができる。平均遅延が計算され、Ｔ２タイマーを補償するためのＴ２マージンとして適用される。
本主題開示の方法及び装置は、有利には、クリティカルネットワーク（ファクトリーオートメーション、自動車）におけるセンサー／アクチュエーター等の通信インターフェース（例えば、イーサネット通信インターフェース）を有する低コストデバイスにおいて実施することができる。方法及び装置は、さらに、ＴＳＮ標準規格プロトコルとの互換性を可能にし、標準イーサネット上で確定的メッセージングが提供される。方法及び装置は、有利には、非特有イーサネットＭＡＣ統合ペリフェラルを有する低コストＭＣＵ／ＭＰＵプラットフォーム上で実行するのに使用することができる。
本発明は或る特定の好ましい実施形態との関連で開示されてきたが、そのシステム、デバイス及び方法の或る特定の利点、特徴及び態様は種々の他の実施形態において実現される場合があることは理解されたい。さらに、本明細書において説明される種々の態様及び特徴は、別々に実践することができるか、互いに組み合わせることができるか、又は互いに代用することができること、並びに特徴及び態様の種々の組み合わせ及び部分的な組み合わせを行うことができ、それでも本発明の範囲に入ることを意図している。さらに、上記のシステム及びデバイスは、好ましい実施形態において説明されたモジュール及び機能の全てを含む必要はない。
本明細書において説明される情報及び信号は、種々の異なる技術及び技法のいずれかを用いて表すことができる。例えば、データ、命令、コマンド、情報、信号、ビット、シンボル及びチップは、電圧、電流、電磁波、磁界若しくは磁気粒子、光場若しくは光子、又はその任意の組み合わせによって表すことができる。
実施形態によっては、本明細書において説明された方法のいずれかの或る特定の動作、イベント又は機能は、異なる順序において実行することができるか、追加されるか、統合されるか、又は全て除外される場合がある（例えば、方法を実践するために、説明される全ての動作又はイベントが必要とされるとは限らない）。さらに、或る特定の実施形態では、動作又はイベントは、順次にではなく、同時に実行される場合がある。

Claims (15)

  1. プロセッサを含むデバイスによって実行されるデータパケットを送信する方法であって、複数の連続する時間サイクル内の、複数の連続する期間を含む現在の送信サイクル中、
    １つ又はいくつかの第１のデータパケットと、前記１つ又はいくつかの第１のデータパケットのそれぞれの第１のメタデータと、前記１つ又はいくつかの第１のデータパケットに関連付けられた第１の送信優先度と、を得ることであって、前記１つ又はいくつかの第１のデータパケットは、前記プロセッサのメモリに記憶されることと、前記第１のメタデータは、データフレームを格納するバッファへのメモリ参照及びフレームサイズを格納するメモリ構造を含むことと、
    前記第１の送信優先度に基づいて、前記第１のメタデータを、前記プロセッサの前記メモリ内の第１の待機キューに追加することと、
    前記第１の送信優先度に関連付けられたデータパケットの送信のために予約された前記現在の送信サイクルの第１の期間中、
    前記第１のメタデータを、前記第１の待機キューから、インターフェース送信キューに転送することであって、前記インターフェース送信キューは、前記プロセッサとＭＡＣコントローラーとの間のデータ通信インターフェース内に含まれることと、
    前記インターフェース送信キュー内の前記第１のメタデータに基づいて、前記メモリから前記ＭＡＣコントローラー内の送信キューへ前記１つ又はいくつかの第１のデータパケットを転送し、その後、前記第１の期間内に含まれる前記第１の送信優先度の送信タイムスロット中に前記ＭＡＣコントローラーによってデータ送信を有効化することにより、送信媒体を介して前記１つ又はいくつかの第１のデータパケットを送信することと、
    を含む、方法。
  2. 第２のデータパケットと、前記第２のデータパケットの第２のメタデータと、前記第２のデータパケットに関連付けられた第２の送信優先度と、を得ることであって、前記第２のデータパケットは、前記プロセッサの前記メモリに記憶されることと、
    前記第２の送信優先度に基づいて、前記第２のメタデータを、前記プロセッサの前記メモリ内の第２の待機キューに追加することと、
    前記第１の期間中、前記第１の送信優先度を有するデータパケットの送信に専用化されるとともに、前記第１の期間内に含まれる前記第１の送信優先度の送信タイムスロットの後に、前記第２のメタデータを、前記第２の待機キューから、前記インターフェース送信キューに転送することと、
    前記第１の期間に後続する前記現在の送信サイクルの第２の期間中、前記インターフェース送信キュー内の前記第２のメタデータに基づいた、前記メモリから前記ＭＡＣコントローラー内の前記送信キューへの前記第２のデータパケットの転送を利用して、前記送信媒体を介して前記第２のデータパケットを送信することと、
    を更に含む、請求項１に記載の方法。
  3. 第２のデータパケットと、前記第２のデータパケットの第２のメタデータと、前記第２のデータパケットに関連付けられた第２の送信優先度と、を得ることであって、前記第２のデータパケットは、前記プロセッサの前記メモリに記憶されることと、
    前記第２のデータパケットが前記第１の期間中に得られていない場合、前記第２のメタデータを、前記インターフェース送信キューに追加することと、
    前記第２の送信優先度に関連付けられたデータパケットの送信のために予約された前記現在の送信サイクルの第２の期間中、前記インターフェース送信キュー内の前記第２のメタデータに基づいた、前記メモリから前記ＭＡＣコントローラー内の前記送信キューへの前記第２のデータパケットの転送を利用して、前記送信媒体を介して前記第２のデータパケットを送信することと、
    を更に含む、請求項１に記載の方法。
  4. 前記第１の送信優先度は、データパケットのリアルタイムにおける送信のためのものであり、前記第２の送信優先度は、データパケットの非リアルタイムにおける送信のためのものである、請求項２又は３に記載の方法。
  5. 前記方法は、前記プロセッサによって実行される１つ又はいくつかの第１のタスクから、前記送信媒体を介した前記１つ又はいくつかの第１のデータパケットの送信の１つ又はいくつかの要求を受信することを更に含み、各要求は、前記第１の送信優先度を含み、又は、前記第１のタスクのうちの１つ以上は、前記第１の送信優先度に関連付けられる、請求項１～４のいずれか１項に記載の方法。
  6. 前記１つ又はいくつかの第１のデータパケットは、前記第１の送信優先度を有するデータパケットの送信に専用化されるとともに、前記第１の期間内に含まれる前記第１の送信優先度の送信タイムスロット中に前記ＭＡＣコントローラーによって送信され、前記方法は、第１の送信無効期間及び／又は第２の送信無効期間中、前記ＭＡＣコントローラーにおけるデータ送信を無効化することを更に含み、前記第１の送信無効期間は、前記第１の送信優先度の送信タイムスロットの前の前記第１の期間中に発生し、前記第２の送信無効期間は、前記第１の送信優先度の送信タイムスロットの後の前記第１の期間中に発生する、請求項１～５のいずれか１項に記載の方法。
  7. 前記現在の送信サイクルは、前記第１の期間の直前に発生する時間保護周期を含み、該時間保護周期中、前記ＭＡＣコントローラーにおけるデータ送信は、無効化される、請求項１～６のいずれか１項に記載の方法。
  8. 前記第２のデータパケットは、前記第１の送信優先度の送信タイムスロットの終了後の前記第１の期間中に、前記第２の待機キューから前記インターフェース送信キューに転送される、請求項２に記載の方法。
  9. 前記第１のメタデータは、前記第１の待機キューから前記インターフェース送信キューに転送され、前記１つ又はいくつかの第１のデータパケットは、前記インターフェース送信キュー内の前記第１のメタデータに基づいて、前記第１の送信優先度の送信タイムスロットの開始前の第１の所定の時点後の前記第１の期間中に、前記メモリから前記送信キューに転送される、請求項５に記載の方法。
  10. 前記方法は、前記ＭＡＣコントローラーによる、前記第１の送信優先度の送信タイムスロットの開始前の第２の所定の時点後の前記第１の期間中の、前記送信媒体を介した前記１つ又はいくつかの第１のデータパケットの前記送信を有効化することを更に含む、請求項５に記載の方法。
  11. 前記方法は、前記第１の所定の時点後の前記第１の期間中、及び、前記第１の送信優先度の送信タイムスロット中の前記ＭＡＣコントローラーによる前記第１の送信優先度のデータパケットの前記送信が完了していない間、前記第１の送信優先度を有するデータパケットの前記受信を無効化することを更に含む、請求項９に記載の方法。
  12. 前記方法は、前記第１の送信優先度に関連付けられた対応する第１のデータパケットの累積サイズに対応するデータ量を、前記第１の送信優先度を有するデータパケットの送信に専用化されるとともに、前記第１の期間内に含まれる前記第１の送信優先度の送信タイムスロット中に送信することができるという判断に基づいて、前記第１のメタデータを、前記第１の待機キューに追加することを更に含む、請求項１～１１のいずれか１項に記載の方法。
  13. プロセッサと、前記プロセッサに作動的に接続されたメモリと、コンピューターネットワーク内で通信するネットワークインターフェースとを備える装置であって、請求項１～１２のいずれか１項に記載の、データパケットを送信する方法を実行するように構成される、装置。
  14. コンピューター可読媒体内に有形に具現されるコンピュータープログラムコードを含むコンピュータープログラムであって、前記コンピュータープログラムコードは、コンピューターに与えられ、実行されると、前記コンピューターに、請求項１～１２のいずれか１項に記載の、データパケットを送信する方法を実行させる命令を含む、コンピュータープログラム。
  15. 圧縮又は符号化を通して、請求項１４に記載のコンピュータープログラムを表現するデータセット。
JP2022524864A 2019-09-26 2020-07-07 データパケットを送信する方法、及びこの方法を実施する装置 Active JP7394986B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19306207.2A EP3799374A1 (en) 2019-09-26 2019-09-26 Method for transmitting data packets and apparatus for implementing the same
EP19306207.2 2019-09-26
PCT/JP2020/027419 WO2021059683A1 (en) 2019-09-26 2020-07-07 Method for transmitting data packets and apparatus for implementing the same

Publications (2)

Publication Number Publication Date
JP2022537607A JP2022537607A (ja) 2022-08-26
JP7394986B2 true JP7394986B2 (ja) 2023-12-08

Family

ID=68289892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524864A Active JP7394986B2 (ja) 2019-09-26 2020-07-07 データパケットを送信する方法、及びこの方法を実施する装置

Country Status (7)

Country Link
US (1) US20220321493A1 (ja)
EP (1) EP3799374A1 (ja)
JP (1) JP7394986B2 (ja)
KR (1) KR20220045982A (ja)
CN (1) CN114424507A (ja)
TW (1) TWI794645B (ja)
WO (1) WO2021059683A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220179997A1 (en) * 2020-12-04 2022-06-09 Microchip Technology Incorporated Higher-layer-processing data in time-sensitive data blocks at a physical-layer-interface device
CN115395988B (zh) * 2021-05-25 2024-08-23 瑞昱半导体股份有限公司 蓝牙通信装置与数据传输方法
EP4106275A1 (en) * 2021-06-18 2022-12-21 Rohde & Schwarz GmbH & Co. KG Jitter determination method, jitter determination module, and packet-based data stream receiver
EP4210283A1 (en) * 2022-01-05 2023-07-12 Turck Holding GmbH Control- and/or monitoring-system for industrial ethernet applications and a respective method of control and monitoring an industrial ethernet device
CN114553667A (zh) * 2022-01-19 2022-05-27 北京智芯微电子科技有限公司 基于分类时间片的通信方法及系统
JP7420406B2 (ja) * 2022-06-03 2024-01-23 株式会社インタフェース Ｔｓｎ通信システム
WO2024187312A1 (en) * 2023-03-10 2024-09-19 Huawei Technologies Co., Ltd. A device and methodology for asynchronous deterministic scheduling in networks at large scale
CN118199782B (zh) * 2024-05-20 2024-07-23 南昌智能新能源汽车研究院 以太网报文分时调度方法、系统、存储介质及智能设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186996A1 (en) 2007-02-01 2008-08-07 Scott Powell Method and system for utilizing a 10/100/1g/10g base-t phy device for single channel and shared channel networks
JP2009516410A (ja) 2005-11-10 2009-04-16 エヌエックスピー ビー ヴィ 改良型チャンネル監視付きバスガーディアン
US20120120966A1 (en) 2010-11-15 2012-05-17 Sivaram Balasubramanian Method and Apparatus for Allocating and Prioritizing Data Transmission
US20190199646A1 (en) 2019-02-27 2019-06-27 Intel Corporation Scalable traffic management for multiple levels of quality of service

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1303870B1 (it) * 1998-11-25 2001-03-01 Italtel Spa Metodo e dispositivo per il multiplexing statistico in tecnicaweighted fair queuing (wfq) di flussi che convogliano traffico atm
SE516571C2 (sv) * 1999-03-12 2002-01-29 Ericsson Telefon Ab L M Förfarande för att åstadkomma förbättrad överföringseffektiviti ett mobilt paketdatakomunikationssystem
IT1319611B1 (it) * 2000-12-22 2003-10-20 Siemens Inf & Comm Networks Procedimento di schedulazione dei permessi di trasmissione dei dati apacchetto sui canali radio condivisi dalle stazioni mobili in sistemi
JP2004147275A (ja) * 2002-08-30 2004-05-20 Matsushita Electric Ind Co Ltd パケット送信スケジューリング方法および基地局装置
US7826469B1 (en) * 2009-03-09 2010-11-02 Juniper Networks, Inc. Memory utilization in a priority queuing system of a network device
US9526091B2 (en) * 2012-03-16 2016-12-20 Intel Corporation Method and apparatus for coordination of self-optimization functions in a wireless network
CN103095607B (zh) * 2013-02-21 2015-07-29 南京磐能电力科技股份有限公司 一种实时优先级以太网控制器实现方法
US9584201B2 (en) * 2014-12-09 2017-02-28 Celeno Communications (Israel) Ltd. SU-MIMO, MU-MIMO and beamforming operations using synchronized WLAN devices
US10454835B2 (en) * 2017-01-20 2019-10-22 Google Llc Device and method for scalable traffic shaping with a time-indexed data structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516410A (ja) 2005-11-10 2009-04-16 エヌエックスピー ビー ヴィ 改良型チャンネル監視付きバスガーディアン
US20080186996A1 (en) 2007-02-01 2008-08-07 Scott Powell Method and system for utilizing a 10/100/1g/10g base-t phy device for single channel and shared channel networks
US20120120966A1 (en) 2010-11-15 2012-05-17 Sivaram Balasubramanian Method and Apparatus for Allocating and Prioritizing Data Transmission
US20190199646A1 (en) 2019-02-27 2019-06-27 Intel Corporation Scalable traffic management for multiple levels of quality of service

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Naoto Hagino et al.，Frame transmission time control for TDMA-based Ethernet，2018 14TH IEEE INTERNATIONAL WORKSHOP ON FACTORY COMMUNICATION SYSTEMS (WFCS)，IEEE，2018年06月13日，1-8

Also Published As

Publication number Publication date
TW202114386A (zh) 2021-04-01
JP2022537607A (ja) 2022-08-26
CN114424507A (zh) 2022-04-29
US20220321493A1 (en) 2022-10-06
WO2021059683A1 (en) 2021-04-01
KR20220045982A (ko) 2022-04-13
EP3799374A1 (en) 2021-03-31
TWI794645B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
JP7394986B2 (ja) データパケットを送信する方法、及びこの方法を実施する装置
TWI601395B (zh) 對網路中之資料框進行流量整形的方法及用於該方法之裝置及電腦程式產品
US10884786B2 (en) Switch device, switching method, and computer program product
CN103975569B (zh) 用于仲裁时间敏感数据传输的方法和装置
WO2019127597A1 (zh) 一种发送报文的方法、设备和系统
EP3296884A1 (en) Distributed processing in a network
CN104137488A (zh) 具有时间认知介质访问控制器的网络设备
CN108028781B (zh) 用于网络往返时间估计的技术
Bello et al. Priority-driven swapping-based scheduling of aperiodic real-time messages over EtherCAT networks
EP3872634A1 (en) Multicore system on chip architecture
WO2014006448A1 (en) Cut through packet forwarding device
Moraes et al. Enforcing the timing behavior of real-time stations in legacy bus-based industrial Ethernet networks
Berisa et al. Investigating and Analyzing CAN-to-TSN Gateway Forwarding Techniques
Frühwirth et al. TTEthernet SW-based end system for AUTOSAR
US10812402B2 (en) Shaping of post-scheduling network pipeline jitter
CN114024916B (zh) 数据传输方法、装置、计算机可读存储介质及处理器
Carvajal et al. Atacama: An open FPGA-based platform for mixed-criticality communication in multi-segmented Ethernet networks
US11075858B2 (en) A664 synch network design
EP4068703B1 (en) Method and device for performing software-based switching functions in a local area network
US20240275511A1 (en) Control system and control device
WO2023012948A1 (ja) 通信装置、通信システム、及び通信方法
CN115884229B (zh) 传输时延的管理方法、电子设备和存储介质
JP2024504520A (ja) イーサネットフレームの送信をスケジューリングするようにパケット交換ネットワークにおいて実施される方法
Axer et al. Haibo Zeng, Prachi Joshi, Daniel Thiele, Jonas Diemer
Kim et al. Priority Based USB Communication: Dual Endpoint between Smart TV and Set-Back Box

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7394986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150