CN111130691B - 一种星载异步速率通信匹配装置 - Google Patents
一种星载异步速率通信匹配装置 Download PDFInfo
- Publication number
- CN111130691B CN111130691B CN201911108108.1A CN201911108108A CN111130691B CN 111130691 B CN111130691 B CN 111130691B CN 201911108108 A CN201911108108 A CN 201911108108A CN 111130691 B CN111130691 B CN 111130691B
- Authority
- CN
- China
- Prior art keywords
- interface
- speed
- module
- data
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
一种星载异步速率通信匹配装置,包括:高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块、对外SPI接口模块;通过对外SPI接口,接收控制指令信息并提供给FPGA中心处理模块,FPGA中心控制模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据,短时高速率数据进入FPGA中心控制模块进行缓冲,再将数据送入高速并行DDR组缓存模块进行缓存,最后根据收到的控制指令信息,通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出,电源管理分配模块用于其它各个模块的供电及电源控制。本发明能实现短时高速数据接口与低速数据接口的通信速率匹配,且可适应的匹配速率范围宽。
Description
技术领域
本发明提出的一种星载异步速率通信匹配装置,主要在星载数据传输系统中应用。
背景技术
基于对卫星载荷数据传输平台的充分了解和认识,伴随着单个卫星系统承担业务的复杂化和多样化,为解决同一颗卫星上需要传输的数据量差别巨大(短时高速与长时低速并存)的现状,在平台的资源配比处在一个合理位置的情况下,一般将不同的载荷业务数据,通过不同速率的接口传输到整星的数据传输设备,最后采用同一个无线通道下传到地面,这就导致了星上数据传输接口中必然存在异步速率通信匹配装置,以适应星上业务数据量差别巨大的现状。现有的传输接口转换电路,多用于电气特性及有效信号路数的转换,不涉及不同速率的匹配,典型的例如TLK2711转Camera-Link,当星上载荷的数据量特点为短时高速,且星载对地传输通道速率较低时,该方法不能很好的适应,另外从星载对地传输通道资源消耗(平台尺寸、重量)方面来考虑,传统的转换电路灵活性也需要进一步提高。
发明内容
本发明技术解决的问题是:克服低速星地无线通道下,星载高速数据接口和低速数据接口的通信速率匹配,提供一种匹配速率范围宽的异步速率通信匹配装置。
本发明的技术解决方案是:
一种星载异步速率通信匹配装置,包括:高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块以及对外SPI接口模块;
通过对外SPI接口,接收控制指令信息并提供给FPGA中心处理模块,FPGA中心控制模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据,短时高速率数据进入FPGA中心控制模块进行缓冲,再将数据送入高速并行DDR组缓存模块进行缓存,最后根据收到的控制指令信息,通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出,电源管理分配模块用于其它各个模块的供电及电源控制。
进一步的,从VML接口输入的短时高速率数据为VML电平串行数据流。
进一步的,FPGA中心处理模块,包括接口驱动逻辑单元、时钟管理单元、FPGA中心控制状态机以及高速数据缓冲区;
其中,时钟管理单元提供时钟信号,接口驱动逻辑单元与对外SPI接口模块的通信,完成控制指令信号的物理传输,高速数据缓冲区与高速VML接口输入模块以及高速并行DDR组缓存模块进行通信,将高速VML接口输入模块送入的短时高速率数据进行缓冲,完成高速数据缓存前的预处理,再将数据送入高速并行DDR组缓存模块进行缓存;FPGA中心控制状态机完成装置整个过程的闭环控制。
进一步的,FPGA中心控制状态机拥有4个状态,分别是:
S0:初始等待状态;
S1:高速数据接收状态;
S2:数据缓存完成状态;
S3:缓存输出状态。
进一步的,FPGA中心控制状态机共有7个触发条件分别为t0-t6,具体为:
t0:未检测到同步码SP;
t1:首次检测到同步码SP;
t2:缓存写满或者持续20s未检测到同步码SP;
t3:缓存没有写满或者持续检测到同步码SP;
t4:收到丢弃缓存指令或复位指令;
t5:收到输出缓存指令;
t6:缓存为空或者收到输出停止指令。
进一步的,通信匹配装置的初始状态为等待,检测高速输入口的数据输入,即S0状态,当首次检测到符合协议要求的同步码后,即t1条件,进入缓存接收状态S1,持续将高速数据写入缓存,在缓存写满或者持续20s没有检测到同步码SP时,即t2条件,当次缓存数据接收完成,即S2状态,等待下一步指令,如果收到丢弃缓存或者复位指令,即t4条件,则系统重新进入等待状态S0,如果收到输出缓存指令,即t5条件,则进入缓存输出状态S3,通过LVDS接口输出缓存数据,当缓存为空或者收到输出停止指令时,即t6条件,重新进入初始等待状态S0,整个控制完成闭环。
进一步的,所述高速输入口采用的是VML接口,包括TLK2711、TLK3101或SLK2501,且该高速输入口输入的是高速串行数据,速率范围为1.6~2.5Gbps。
进一步的,高速数据流通过FPGA片内FIFO对数据进行输出位宽及格式的处理,在时钟管理单元及控制状态机的配合下,写入DDR组缓存,所述的高速并行DDR组缓存模块,利用6片容量为8Gbit的DDR3芯片,完成最高48Gbit的数据缓存。
进一步的,所述的LVDS接口输出模块,采用四线制LVDS接口,作为适配速率输出接口,速率范围为30-450Mbps可设置。所述的对外SPI接口模块,采用四线制SPI接口,作为对外交互控制接口,用来传输外部的控制指令以及自身的状态信息。
本发明与现有技术相比具有如下优点:
(1)本发明采用了VML接口作为高速数据输入接口,缓存采用了48Gbit容量的DDR组,使得接口速率高达2.5Gbps时,仍能有效的完成数据的缓存。
(2)本发明采用了LVDS接口作为适配速率输出接口,LVDS接口的灵活性,使得适配输出的速率范围宽达30-450Mbps,能适应不同速率的星地直传通道。
(3)本发明结构简单,集成度高,特别高速接口及高速缓存模组的控制利于在FPGA中实现。
附图说明
图1为星载异步速率通信匹配装置组成框图;
图2为匹配装置FPGA控制状态机逻辑框图。
具体实施方式
如图1所示,本发明提出的一种星载异步速率通信匹配装置,包括:高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块以及对外SPI接口模块;
通过对外SPI接口,接收控制指令信息并提供给FPGA中心处理模块,FPGA中心控制模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据,短时高速率数据进入FPGA中心控制模块进行缓冲,再将数据送入高速并行DDR组缓存模块进行缓存,最后根据收到的控制指令信息,通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出,电源管理分配模块用于其它各个模块的供电及电源控制。
从VML接口输入的短时高速率数据为VML电平串行数据流。
FPGA中心处理模块,作为系统的中心处理单元,完成了整个系统的时钟管理,使各个部分均能稳定有效的运行,并在缓存流程状态机的控制下,接收来自接口电路的指令,对高速数据进行数据缓冲、同时接收配置命令,以设置的速率将缓存的数据进行输出,完成整个系统的闭环管理。
具体的,FPGA中心处理模块,包括接口驱动逻辑单元、时钟管理单元、FPGA中心控制状态机以及高速数据缓冲区;
其中,时钟管理单元提供时钟信号,接口驱动逻辑单元与对外SPI接口模块的通信,完成控制指令信号的物理传输,高速数据缓冲区与高速VML接口输入模块以及高速并行DDR组缓存模块进行通信,将高速VML接口输入模块送入的短时高速率数据进行缓冲,完成高速数据缓存前的预处理,再将数据送入高速并行DDR组缓存模块进行缓存;FPGA中心控制状态机完成装置整个过程的闭环控制。
如图2所示,匹配装置中心控制状态机拥有4个状态,分别是:
S0:初始等待状态
S1:高速数据接收状态
S2:数据缓存完成状态
S3:缓存输出状态
中心控制状态机共有7个触发条件分别为t0-t6,具体为:
t0:未检测到同步码SP
t1:首次检测到同步码SP
t2:缓存写满或者持续20s未检测到同步码SP
t3:缓存没有写满或者持续检测到同步码SP
t4:收到丢弃缓存指令或复位指令
t5:收到输出缓存指令
t6:缓存为空或者收到输出停止指令
整个系统的初始状态为等待,检测高速输入口的数据输入(S0),当首次检测到符合协议要求的同步码(t1)后,系统进入缓存接收状态(S1),持续将高速数据写入缓存,在缓存写满或者持续30s没有检测到同步码SP(t2)时,系统当次缓存数据接收完成(S2),等待下一步指令,如果收到丢弃缓存或者复位指令,则系统重新进入等待状态S0,如果收到输出缓存指令(t5),则系统进入缓存输出状态(S3),通过LVDS接口输出缓存数据,当缓存为空或者收到输出停止指令(t6)时,系统重新进入初始等待状态(S0),整个控制系统完成闭环。
本发明中,高速数据流通过FPGA片内FIFO对数据进行输出位宽及格式的处理,在时钟管理单元及控制状态机的配合下,写入DDR组缓存,所述的高速并行DDR组缓存模块,利用6片容量为8Gbit的DDR3芯片,完成最高48Gbit的数据缓存。
优选的,LVDS接口输出模块,采用四线制LVDS接口,作为适配速率输出接口,速率范围为30-450Mbps可设置。
优选的,对外SPI接口模块,采用四线制SPI接口,作为对外交互控制接口,用来传输外部的控制指令以及自身的状态信息。
优选的,高速输入口采用的是VML接口,包括TLK2711、TLK3101或SLK2501,且该高速输入口输入的是高速串行数据,速率范围为1.6~2.5Gbps。
本发明结构简单,集成度高,特别高速接口及高速缓存模组的控制利于在FPGA中实现,实现短时高速数据接口与低速数据接口的通信速率匹配,且可适应的匹配速率范围宽。
Claims (5)
1.一种星载异步速率通信匹配装置,其特征在于包括:高速VML接口输入模块、高速并行DDR组缓存模块、LVDS接口输出模块、电源管理分配模块、FPGA中心处理模块以及对外SPI接口模块;
通过对外SPI接口模块,接收控制指令信息并提供给FPGA中心处理模块,FPGA中心处理模块还通过高速VML接口输入模块接收从VML接口输入的短时高速率数据,短时高速率数据进入FPGA中心处理模块进行缓冲,再将数据送入高速并行DDR组缓存模块进行缓存,最后根据收到的控制指令信息,通过LVDS接口输出模块完成LVDS接口的数据实时或延时输出,电源管理分配模块用于其它各个模块的供电及电源控制;
从VML接口输入的短时高速率数据为VML电平串行数据流;
FPGA中心处理模块,包括接口驱动逻辑单元、时钟管理单元、FPGA中心控制状态机以及高速数据缓冲区;
其中,时钟管理单元提供时钟信号,接口驱动逻辑单元与对外SPI接口模块的通信,完成控制指令信号的物理传输,高速数据缓冲区与高速VML接口输入模块以及高速并行DDR组缓存模块进行通信,将高速VML接口输入模块送入的短时高速率数据进行缓冲,完成高速数据缓存前的预处理,再将数据送入高速并行DDR组缓存模块进行缓存;FPGA中心控制状态机完成装置整个过程的闭环控制;
FPGA中心控制状态机拥有4个状态,分别是:
S0:初始等待状态;
S1:高速数据接收状态;
S2:数据缓存完成状态;
S3:缓存输出状态;
FPGA中心控制状态机共有7个触发条件分别为t0-t6,具体为:
t0:未检测到同步码SP;
t1:首次检测到同步码SP;
t2:缓存写满或者持续20s未检测到同步码SP;
t3:缓存没有写满或者持续检测到同步码SP;
t4:收到丢弃缓存指令或复位指令;
t5:收到输出缓存指令;
t6:缓存为空或者收到输出停止指令;
通信匹配装置的初始状态为等待,检测高速输入口的数据输入,即S0状态,当首次检测到符合协议要求的同步码后,即t1条件,进入缓存接收状态S1,持续将高速数据写入缓存,在缓存写满或者持续20s没有检测到同步码SP时,即t2条件,当次缓存数据接收完成,即S2状态,等待下一步指令,如果收到丢弃缓存或者复位指令,即t4条件,则系统重新进入等待状态S0,如果收到输出缓存指令,即t5条件,则进入缓存输出状态S3,通过LVDS接口输出缓存数据,当缓存为空或者收到输出停止指令时,即t6条件,重新进入初始等待状态S0,整个控制完成闭环;
所述高速输入口采用的是VML接口;
高速数据流通过FPGA片内FIFO对数据进行输出位宽及格式的处理,在时钟管理单元及控制状态机的配合下,写入DDR组缓存。
2.根据权利要求1所述的一种星载异步速率通信匹配装置,其特征在于:高速输入口采用的VML接口包括:TLK2711、TLK3101或SLK2501,且该高速输入口输入的是高速串行数据,速率范围为1.6~2.5Gbps。
3.根据权利要求1所述的一种星载异步速率通信匹配装置,其特征在于:所述的高速并行DDR组缓存模块,利用6片容量为8Gbit的DDR3芯片,完成最高48Gbit的数据缓存。
4.根据权利要求1所述的一种星载异步速率通信匹配装置,其特征在于:所述的LVDS接口输出模块,采用四线制LVDS接口,作为适配速率输出接口,速率范围为30-450Mbps可设置。
5.根据权利要求1所述的一种星载异步速率通信匹配装置,其特征在于:所述的对外SPI接口模块,采用四线制SPI接口,作为对外交互控制接口,用来传输外部的控制指令以及自身的状态信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911108108.1A CN111130691B (zh) | 2019-11-13 | 2019-11-13 | 一种星载异步速率通信匹配装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911108108.1A CN111130691B (zh) | 2019-11-13 | 2019-11-13 | 一种星载异步速率通信匹配装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111130691A CN111130691A (zh) | 2020-05-08 |
CN111130691B true CN111130691B (zh) | 2022-08-12 |
Family
ID=70495615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911108108.1A Active CN111130691B (zh) | 2019-11-13 | 2019-11-13 | 一种星载异步速率通信匹配装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111130691B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113824649B (zh) * | 2021-09-17 | 2023-10-27 | 上海航天计算机技术研究所 | 面向固定帧长的数据流量控制装置 |
CN114475713B (zh) * | 2022-01-24 | 2023-07-25 | 电子科技大学 | 高速磁悬浮车地通信系统多源数据融合分接系统和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104301024A (zh) * | 2014-09-12 | 2015-01-21 | 上海卫星工程研究所 | 星载多载荷数据帧传输系统 |
CN105187227A (zh) * | 2015-06-12 | 2015-12-23 | 北京航空航天大学 | 一种应用rmap协议实现can总线设备即插即用的装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7606147B2 (en) * | 2005-04-13 | 2009-10-20 | Zeugma Systems Inc. | Application aware traffic shaping service node positioned between the access and core networks |
CN101902553A (zh) * | 2009-06-01 | 2010-12-01 | 海尔集团公司 | 扩展模块及具有该扩展模块的电视机 |
-
2019
- 2019-11-13 CN CN201911108108.1A patent/CN111130691B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104301024A (zh) * | 2014-09-12 | 2015-01-21 | 上海卫星工程研究所 | 星载多载荷数据帧传输系统 |
CN105187227A (zh) * | 2015-06-12 | 2015-12-23 | 北京航空航天大学 | 一种应用rmap协议实现can总线设备即插即用的装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111130691A (zh) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103825696B (zh) | 一种基于fpga实现光纤高速实时通信的装置 | |
CN101571842B (zh) | 一种用于arinc429通讯的pci板卡装置 | |
CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
CN102681971B (zh) | 一种基于aurora协议进行FPGA板间高速互连的方法 | |
CN102567261B (zh) | 增强型spi控制器、增强型spi的通讯系统及传送数据方法 | |
CN111130691B (zh) | 一种星载异步速率通信匹配装置 | |
CN104991880B (zh) | 一种基于pci‑e接口的fc‑ae‑asm通讯板卡 | |
CN111526317B (zh) | 一种低延时图像采集方法、装置及系统 | |
CN101894086A (zh) | 串口集线器及多串口高速通讯方法 | |
CN109710550B (zh) | 一种基于双缓存的帧长度不固定rs422数据通信系统 | |
CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
CN112948322B (zh) | 一种基于弹性缓存的虚通道及实现方法 | |
CN101495980A (zh) | Cpu连接电路、数据处理装置、算术处理设备、使用这些模块的便携式通信终端及数据传送方法 | |
CN106411463B (zh) | 一种基于异步时钟的高速数据传输装置及方法 | |
CN101222433A (zh) | 一种控制数据流量的方法、系统和装置 | |
CN113676253A (zh) | 一种基于FPGA的FlexRay总线光纤通信模块 | |
CN110297795B (zh) | 基于以太网phy芯片实现单路串行数据传输系统及其方法 | |
CN201796361U (zh) | 串口集线器 | |
CN102033841A (zh) | Usb2.0总线与高速智能统一总线的直接接口方法 | |
CN111104353B (zh) | 基于fpga的多功能航空总线接口卡 | |
CN103164370B (zh) | 一种高速局部总线访问控制接口模块 | |
CN112637027B (zh) | 基于uart的帧边界界定装置及发送方法和接收方法 | |
CN102984088A (zh) | 应用于afdx交换机确保帧转发顺序一致性的方法 | |
CN108345231A (zh) | 一种功率设备联动控制方法、系统及装置 | |
CN221008254U (zh) | 一种用于并行背板总线通信方式的lvds信号转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |