CN100447771C - 通用串行总线发射机 - Google Patents

通用串行总线发射机 Download PDF

Info

Publication number
CN100447771C
CN100447771C CNB2005800060393A CN200580006039A CN100447771C CN 100447771 C CN100447771 C CN 100447771C CN B2005800060393 A CNB2005800060393 A CN B2005800060393A CN 200580006039 A CN200580006039 A CN 200580006039A CN 100447771 C CN100447771 C CN 100447771C
Authority
CN
China
Prior art keywords
signal
input end
usbm
usbp
usbtxp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800060393A
Other languages
English (en)
Other versions
CN1922599A (zh
Inventor
文森特·泰尔
菲利普·德博斯克
科尔·伍尔秦德恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1922599A publication Critical patent/CN1922599A/zh
Application granted granted Critical
Publication of CN100447771C publication Critical patent/CN100447771C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Abstract

通用串行总线发射机包括用于接收相应的数据信号的USBTXP输入端和USBTXM输入端，和用于分别把相应的数据信号应用到USBP和USBM线路的USBP驱动器(6)和USBM驱动器(7)。所述发射机包括发送信号发生器(8)，其响应于：USBP和USBM输入端中的一个输入端处的信号的施加沿来定义发送信号(USBTXTP)的前沿；并且响应于USBP和USBM输入端中的另一个输入端处的信号的对应的解除沿来定义所述发送信号(USBTXIP)的后续后沿。即使输入信号USBTXP和USBTXM的占空比实质上不同于50%，这也不会造成连续交叉点的无法接受的抖动，也不会造成交叉点电压电平在USB容限之外，所述容限以USBP和USBM信号的电压摆幅的50%为中心。

Description

通用串行总线发射机
技术领域
本发明涉及一种通用串行总线发射机。
背景技术
通用串行总线(′USB′)系统是一种快速、双向、等时、低成本、可动态连接的串行接口。此处所用的表述′通用串行总线发射机′意指满足通用串行总线标准的一般功能需求的发射机，无论它是否满足USB标准的具体制造和操作容限。
USB标准被开发来定义外部扩展总线，外部扩展总线向个人计算机(′PC′)或类似的数据处理装置附加外设，这就像把电话接到墙上插座一样简单。该标准在因特网上的站点<http://www.usb.org/developers/docs>上被公开。该标准的推动目标是便于使用和低成本。这些目标是利用外部扩展结构来实现的，其重点突出了：
●PC主机控制器硬件和软件，
●鲁棒连接器和电缆装配，
●外设友好的主-从协议，
●通过多端口集线器可扩展。
USB是一种电缆总线，它支持主机和大范围可同时访问的外设之间的数据交换。附连的外设通过基于主机调度令牌的协议来共享USB带宽。当主机和其它外设正在操作中时，所述总线允许外设被附连、配置、使用和分离。这被称为动态(或热)附连和移除。
通用串行总线连接USB装置与USB主机。USB的物理互连是一排星形拓扑。一个集线器位于每个星形的中心。每条线路段都是主机和集线器或功能之间的点到点连接，或者是被连接到另一个集线器或功能的集线器。在任何USB系统中只存在一个主机。主机计算机系统的USB接口被称为主机控制器。主机控制器可以实现为硬件、固件或软件的结合。
对于语音、音频和压缩视频的实时数据，USB支持直至12Mbs的传送速率，并被计划扩展到更高的速率。信号完整性通过使用差分驱动器、接收机和屏蔽来增强。所提供的特征包括：基于控制和数据字段的循环冗余校验(′CRC′)保护、嵌入协议中的错误处理/故障恢复机制、协议中的自动恢复、使用用于丢失或被破坏分组的超时、和对故障装置的识别的支持。标准提供了两种操作模式：用于交互装置的低速10-100Kb/s，和用于电话、音频、压缩视频的中速500Kb/s到12Mb/s。
根集线器被集成在主机系统内来提供一个或多个附连点。USB通过在附图1中示意性示出的四芯电缆来传送信号和功率。信令在两条线路D+和D-以及点到点分段上发生。每个分段上的信号都被差分地驱动进入固有阻抗为90Ω的电缆。差分接收机的特征是至少200mV的输入灵敏度和足够的共模抑制。一个时钟与所述差分数据一起被编码发送。时钟编码方案是具有比特填充的NRZI以确保足够的转换。SYNC字段先于每个分组以便允许一个或多个接收机来同步它们的比特恢复时钟。电缆在每个分段上还携带VBus和GND线路以便向装置传递电力。
USB使用差分输出驱动器把USB数据信号驱动到USB电缆上。驱动器在其低状态中的静态输出摆动必须低于0.3V的VOL，具有连接到3.6V的1.5kΩ负载，并且在其高状态中必须高于2.8V的VOH，具有一个接地的15kΩ负载。差分高低状态之间的输出摆动必须被很好地平衡以便将信号扭曲最小化。需要对于驱动器的转换速率进行控制以便将辐射噪声和串扰最小化。驱动器的输出必须支持三态操作以便实现双向的半双工操作。还需要高阻抗来隔离端口与正被热插入或者被连接但是断电的下游装置。
在两条信号线路上被发送的信号(被称为’USBP’和’USBM’)需要被同步，并且一个信号的下降沿与另一个信号的上升沿相符是很重要的，具体地，控制交叉点电平(即两条线路上的信号具有相同值时的电压)和抖动(即连续信号在出现交叉点时的变化)是特别重要的。
专利文件US5912569公开了如下发射机，其中输出信号之一相对于其它输出信号延迟，以校正交叉电平。
发明内容
本发明提供了一种通用串行总线发射机，包括：用于接收相应的数据信号的USBTXP输入端和USBTXM输入端；输入信号发生器，响应于所述USBTXP输入端和USBTXM输入端的输入以产生发送信号USBTXIP；和USBP驱动器和USBM驱动器，它们响应于所述发送信号USBTXIP以分别把相应的数据信号应用到USBP和USBM线路，其特征在于：所述输入信号发生器包括多路复用器装置，该多路复用器装置具有用于分别接收所述USBTXP输入端和USBTXM输入端的输入的多个输入端以及多路复用器输出端，所述多路复用器输出端有选择地交替响应于：所述USBTXP和USBTXM输入端中的一个输入端处的信号的施加沿，以定义发送信号USBTXIP的前沿；以及所述USBTXP和USBTXM输入端中的另一个输入端处的信号的对应解除沿，以定义所述发送信号USBTXIP的后续后沿。
一种通用串行总线收发机，包括如上所述的通用串行总线发射机，和通用串行总线接收机，该通用串行总线接收机响应于在所述USBP和USBM线路上接收的信号
附图说明
图1是USB系统中所用电缆类型的示意图，
图2是已知的USB发射机的示意框图，
图3是图2的发射机输出信号的波形图，
图4是另一个已知的USB发射机的示意框图，
图5是图4的发射机输出信号的波形图，
图6是举例给出的根据本发明的一个实施例的USB发射机的示意框图，
图7是图6的发射机输出信号的波形图，
图8是图6的USB发射机的更详细的示意框图，
图9是举例给出的根据本发明实施例的USB主机收发机的示意框图，包括图8的发射机。
具体实施方式
图2示出了已知的USB发射机。数据被提供给输入USBTXP和USBTXM。USBP驱动器1在其输入端直接地接收USBTXP信号并且具有一个USBP输出端，该USBP输出端向USB电缆的D+线路提供被整形和放大的信号。在反相器3对USBTXP信号进行反相之后，USBM驱动器2在其输入端接收USBTXP信号并且具有一个USBM输出端，该USBM输出端通过反相器向USB电缆的D-线路提供被整形和放大的信号。
在操作中，来自USBP和USBM输出端的差分信号在线路D+和D-上被发送。利用差分信号获得分组内的数据传输。USB规范的协议规定了J和K数据状态，它们作为两个逻辑电平被用来在所述系统中传递差分数据。通过把D+和D-线路从空闲状态驱动到相反的逻辑电平(K状态)而由始发端口发送分组开始(SOP)信号。电平的这种切换表示SYNC字段的第一比特。单终结打开(′SEO，Single-Ended Open′)状态被用来发送分组结束(EOP)信号，在该状态中，D+和D-线路都被解除(被驱动到低)。
在输入USBTXP和USBTXM和输出USBP和USBM处的信号波形在图3中被示出。应当理解，在这个示例中，输入USBTXM只被用来检测对应于USB协议中的帧结束的单终结零，并且产生一个同时把USBTXP和USBTXM设置为被解除的对应信号USB SE0。
USB标准包括抖动容限的规范(例如，参见有关时钟抖动的段落5.10.3和有关数据抖动的段落7.1.13)。发现输入信号及其互补的USBTXP(以及USBTXM)的占空比倾向于实质上不同于50％。如图3中所示，在这种情况下，来自图2的发射机的USBP和USBM信号的连续转换之间的时间(换言之，连续的交叉点之间的时间)倾向于发生无法接受的抖动。从而，即使在一个脉冲J和下一脉冲J之间(或在一个脉冲K和后续脉冲K之间)不存在这类无法接受的抖动，脉冲J的宽度也不可接受地不同于下一个脉冲K的宽度。
图4示出了另一个已知的USB发射机。数据仍然被提供给输入USBTXP和USBTXM。USBP驱动器4在其输入端处直接地接收USBTXP信号并且具有一个USBP输出端，该USBP输出端向USB电缆的D+线路提供被整形和放大的信号。USBM驱动器5在其输入端处直接地接收USBTXM信号并且具有USBM输出端，该USBM输出端向USB电缆的D-线路提供被整形和放大的信号。
在操作中，来自USBP和USBM输出的差分信号又在线路D+和D-上被发送。在输入USBTXP和USBTXM、输出USBP和USBM以及单终结零信号USB SEO处的信号波形在图5中被示出。
USB标准包括交叉点电压电平容许值的规范(例如参见7.1.2段)。再一次，输入信号USBTXP和USBTXM的占空比倾向于实质上不同于50％。如图5中所示，在这种情况下，来自图4的发射机的USBP和USBM信号的对应转换相同处的电压电平，即交叉点的电压电平，倾向于实质上在USB容限之外，该USB容限以USBP和USBM信号的电压摆幅的50％为中心。
图6示出了根据本发明一个实施例的USB发射机。数据仍然被提供给输入USBTXP和USBTXM。USBP驱动器6在其输入端处间接地接收数据信号并且具有USBP输出端，该USBP输出端向USB电缆的D+线路提供被整形和放大的信号。USBM驱动器7在其输入端处间接地接收数据信号并且具有USBM输出端，该USBM输出端向USB电缆的D-线路提供被整形和放大的信号。在本发明的这个实施例中，驱动器6和7通过输入信号发生器8来接收数据信号。信号发生器8对USBTXP和USBTXM输入端中的一个输入端处的信号的施加沿(asserting edge)做出响应以便定义被提供给驱动器6和7的信号的前沿，并且对USBTXP和USBTXM输入端中的另一个输入端处的信号的相应解除沿(de-asserting edge)做出响应以便定义被提供给驱动器6和7的信号的后沿。来自信号发生器8的信号被直接提供给驱动器6和7中的一个，并且通过反相器9被提供给驱动器6和7中的另一个。
更具体地说，在图6中所示的发射机中，信号发生器8对USBTXP输入端处的信号上升沿做出响应以便定义被提供给驱动器6和7的信号USBTXIP的上升沿，并且对在USBTXM输入端处的信号的对应上升沿做出响应以便定义被提供给驱动器6和7的信号的后续下降沿。应当理解，输入信号USBTXP和USBTXM以及输出信号USBP和USBM是差分信号对，因此由一个上升沿做出的对该信号对中的信号之一的施加对应于所述信号对的另一个信号的解除。信号USBTXIP被直接提供给USBP驱动器6并且通过反相器9被提供给USBM驱动器，因此从驱动器6和7的输出被提供给线路D+和D-的信号USBP和USBM是互补对。
在操作中，来自USBP和USBM输出端的差分信号仍然在线路D+和D-上被发送。在输入USBTXP和USBTXM以及输出USBP和USBM处的信号、以及被提供给驱动器6和7的单终结零信号USB SEO以及信号USBTXIP的波形在图7中被示出。
因为信号USBP和USBM的施加沿总是从输入信号USBTXP和USBTXM的施加沿被导出，而信号USBP和USBM的解除沿总是从输入信号USBTXP和USBTXM的解除沿被导出，所以即使输入信号USBTXP和USBTXM的占空比实质上不同于50％，这也不会造成连续交叉点的无法接受的抖动。此外，因为信号USBP和USBM是互补的，所以即使输入信号USBTXP和USBTXM的占空比实质上不同于50％，这也不会造成交叉点电压电平在USB容限之外，该容限的中心位于USBP和USBM信号的电压摆幅的50％。
除了输入信号发生器8之外，图6的USB发射机还包括一个SEO检测器20，它的输出在信号USBP和USBM被同时解除时被施加，″与″电路21被插入输入信号发生器8和USBP驱动器6之间，并且″与″电路22被插入反相器9和USBM驱动器7之间。″与″电路21和22在它们的其它输入端处接收SEO检测器20的输出的反相。在操作中，″与″电路21和22取代(override)输入信号发生器8对驱动器6和7的控制，并且当SEO被检测到时迫使线路USBP和USBM被解除。
输入信号发生器6的实施例在图8中被更详细地示出。图8中所示的发生器包括多路复用器10，其被连接以分别在其′0′和′1′输入端上接收输入信号USBTXP和USBTXM。多路复用器10具有输出端11，其被连接到可重置触发器12的数据输入端，可重置触发器12具有用于在连接器15上提供信号USBTXIP的′Q′输出和被反馈连接到触发器12的′D′输入的负′Qn′输出。
多路复用器10的单个输出11的值通过信号USBTXP或USBTXM之一的上升沿来设置，所述信号USBTXP或USBTXM之一是通过在选择输入端16上的信号USBTXIP的反馈来选择的。更具体地说，如果最初USBTXIP很高，则多路复用器10将选择USBTXM信号并且USBTXM将被路由到信号11，即信号11将响应于信号USBTXM的上升沿而改变状态。触发器12将等候(由信号USBTXM的上升沿产生的)信号11的上升沿。当信号11上升时，触发器12的Q输出将被设置为0，因为被连接到触发器的Qb的D数据等于0。现在，USBTXIP为低，多路复用器将选择USBTXP信号，并且USBTXP将被路由到信号11。现在，触发器12将等候对应于信号USBTXP的上升沿的信号11的下降沿。
″与非″门13被连接来在发射机传输被禁止的时候接收发送启动条状信号TEB，并且在使用USB标准的全速协议的时候接收全速启动信号FS_EN。″与非″门13的输出被连接到触发器12的设置输入端Setb。″与非″门14被连接来在发射机传输将被禁止的时候接收发送启动条状信号TEB，并且在要使用USB标准的低速协议的时候接收全速启动条状信号FS_ENb。″与非″门14的输出被连接到触发器12的复位输入端Rstb。在使用中，发射机形成了主机节点的一部分，主机节点还包括提供信号TEB、FS_EN和FS_ENb的处理器。
在操作中，在传输之前，处理器响应于在线路D+(全速)或D-(低速)上对应于在远程接收机处的上拉电阻的电压，施加信号TEB以及信号FS_EN和FS_ENb两者中的一个。如果需要全速协议，则″与非″门通过分别在D+和D-上把触发器12初始化成状态′1′和′0′来做出响应，如果需要低速协议，则″与非″门通过分别在D+和D-上把触发器12初始化成状态′0′和′1′来做出响应。当所述发送启动条状信号TEB被解除来启动传输时，触发器12的状态最初通过从其Qn输出端到其D输入端的反馈被保持。
当数据信号接下来被施加在输入USBTXP和USBTXM之一上时，如果触发器12已经处于对应的状态，则其状态不发生改变。只有当数据信号接下来被施加在输入USBTXP和USBTXM的另一个上时，触发器12才会改变状态。应当理解，这种操作模式保证触发器12避免了无意的单终结零状态(D+＝D-＝0)，并且除了SEO状态被强制的时候(D+＝D-＝0)驱动J状态(D+＝1，D-＝0)或K状态(D+＝0，D-＝1)。
根据本发明的USB主机节点的实施例在图9中被示出。主机节点包括一个包括图6的发射机的无线电收发机17，其发送模块包括驱动器6和7，并且″与″电路21和22在23处被示出，以及用于从电缆的D+和D-线路接收信号的接收机模块18，以及一个信号处理器19。处理器19向发射机的输入信号发生器8提供信号USBTXP和USBTXM，并且还在如图8中所示的发射机的情况下提供信号TEB、FS_EN和FS_ENb。

Claims (5)

1、一种通用串行总线发射机，包括：用于接收相应的数据信号的USBTXP输入端和USBTXM输入端；输入信号发生器(8)，响应于所述USBTXP输入端和USBTXM输入端的输入以产生发送信号USBTXIP；和USBP驱动器(6)和USBM驱动器(7)，它们响应于所述发送信号USBTXIP以分别把相应的数据信号应用到USBP和USBM线路，
其特征在于：所述输入信号发生器(8)包括多路复用器装置(10)，该多路复用器装置(10)具有用于分别接收所述USBTXP输入端和USBTXM输入端的输入的多个输入端以及多路复用器输出端(11)，所述多路复用器输出端(11)有选择地交替响应于：所述USBTXP和USBTXM输入端中的一个输入端处的信号的施加沿，以定义发送信号USBTXIP的前沿；以及所述USBTXP和USBTXM输入端中的另一个输入端处的信号的对应解除沿，以定义所述发送信号USBTXIP的后续后沿。
2、如权利要求1所述的通用串行总线发射机，其中，所述输入信号发生器(8)包括输出端(15)，该输出端(15)用于把所述发送信号USBTXIP应用到所述USBP和USBM线路中的一条线路，所述通用串行总线发射机还包括反相装置(9)，该反相装置(9)用于对所述发送信号进行反相并且把反相信号应用到所述USBP和USBM线路中的另一条线路。
3、如权利要求1或2所述的通用串行总线发射机，其中，所述输入信号发生器(8)包括：触发器装置(12)，用于在输出端(15)处产生所述发送信号USBTXIP，输出端(15)的状态响应于所述多路复用器输出端(11)的状态的变化；和反馈装置(16)，其响应于所述发送信号USBTXIP把来自反馈装置(16)的选择信号应用到所述多路复用器装置(10)，以使得所述多路复用器输出端(11)有选择地交替响应于：所述USBTXP和USBTXM输入端中的一个输入端处的信号的所述施加沿，以及所述USBTXP和USBTXM输入端中的另一个输入端处的信号的所述对应解除沿。
4、如权利要求1所述的通用串行总线发射机，包括单终结打开检测器装置(20)，其响应于所述USBTXP和USBTXM输入端两者处的信号的解除而使得由发射机应用到所述USBP和USBM线路两者的数据信号被解除。
5、一种通用串行总线收发机，包括如权利要求1所述的通用串行总线发射机，和通用串行总线接收机，该通用串行总线接收机响应于在所述USBP和USBM线路上接收的信号。
CNB2005800060393A 2004-02-27 2005-02-16 通用串行总线发射机 Expired - Fee Related CN100447771C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04290544.8 2004-02-27
EP04290544A EP1569126B1 (en) 2004-02-27 2004-02-27 Universal serial bus transmitter

Publications (2)

Publication Number Publication Date
CN1922599A CN1922599A (zh) 2007-02-28
CN100447771C true CN100447771C (zh) 2008-12-31

Family

ID=34746153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800060393A Expired - Fee Related CN100447771C (zh) 2004-02-27 2005-02-16 通用串行总线发射机

Country Status (9)

Country Link
US (1) US7500033B2 (zh)
EP (1) EP1569126B1 (zh)
JP (1) JP4722907B2 (zh)
KR (1) KR101036444B1 (zh)
CN (1) CN100447771C (zh)
AT (1) ATE350711T1 (zh)
DE (1) DE602004004064T2 (zh)
TW (1) TW200606692A (zh)
WO (1) WO2005086008A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090107256A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 듀티 사이클 보정 회로
CN102047623B (zh) 2008-06-27 2013-08-28 佳能株式会社 差分传输电路
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
WO2014105725A1 (en) * 2012-12-28 2014-07-03 Volcano Corporation Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing
US9223736B2 (en) * 2013-05-03 2015-12-29 Nxp B.V. Devices and methods for an enhanced driver mode for a shared bus
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US10387346B2 (en) * 2016-05-06 2019-08-20 Quanta Computer Inc. Dynamic PCIE switch reconfiguration mechanism
JP6997235B2 (ja) * 2020-02-19 2022-01-17 株式会社日立製作所 データ転送システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912569A (en) * 1997-09-22 1999-06-15 Cypress Semiconductor Corp. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver
CN1339214A (zh) * 1999-01-28 2002-03-06 英特尔公司 支持更高速率的usb收发机
US20020190755A1 (en) * 2001-06-16 2002-12-19 Samsung Electronics Co., Ltd. Data transmission circuit for universal serial bus
CN1449526A (zh) * 2000-08-30 2003-10-15 因芬尼昂技术股份公司 电子装置通用序列总线连接状态的辨识

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164493B2 (ja) * 1995-07-17 2001-05-08 松下電器産業株式会社 信号伝送回路及び信号伝送方法
JPH10303715A (ja) * 1997-04-24 1998-11-13 Nec Corp パルスデューティ調整装置
US5883531A (en) * 1997-08-18 1999-03-16 National Semiconductor Corporation Universal serial bus driver having MOS transistor gate capacitor
US6356582B1 (en) * 1998-11-20 2002-03-12 Micrel, Incorporated Universal serial bus transceiver
US7003599B2 (en) * 2001-10-24 2006-02-21 Intel Corporation Pipelined, universal serial bus parallel frame delineator and NRZI decoder
JP4254108B2 (ja) * 2002-02-20 2009-04-15 ブラザー工業株式会社 Ｕｓｂデバイス
KR100486261B1 (ko) * 2002-09-16 2005-05-03 삼성전자주식회사 스큐가 없는 듀얼 레일 버스 드라이버
US7292073B2 (en) * 2005-05-30 2007-11-06 Freescale Semiconductor, Inc. Transmission line driver circuit
US7414462B2 (en) * 2005-05-31 2008-08-19 Freescale Semiconductor, Inc. Differential receiver circuit
US7521966B2 (en) * 2006-05-31 2009-04-21 Synopsys, Inc. USB 2.0 transmitter using only 2.5 volt CMOS devices
TWI328930B (en) * 2006-11-24 2010-08-11 Sonix Technology Co Ltd Frequency auto-locking device, usb device and frequency auto-locking method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912569A (en) * 1997-09-22 1999-06-15 Cypress Semiconductor Corp. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver
CN1339214A (zh) * 1999-01-28 2002-03-06 英特尔公司 支持更高速率的usb收发机
CN1449526A (zh) * 2000-08-30 2003-10-15 因芬尼昂技术股份公司 电子装置通用序列总线连接状态的辨识
US20020190755A1 (en) * 2001-06-16 2002-12-19 Samsung Electronics Co., Ltd. Data transmission circuit for universal serial bus

Also Published As

Publication number Publication date
EP1569126A1 (en) 2005-08-31
EP1569126B1 (en) 2007-01-03
KR20060126576A (ko) 2006-12-07
WO2005086008A2 (en) 2005-09-15
ATE350711T1 (de) 2007-01-15
US7500033B2 (en) 2009-03-03
DE602004004064D1 (de) 2007-02-15
WO2005086008A3 (en) 2006-04-06
JP2007538303A (ja) 2007-12-27
US20080195792A1 (en) 2008-08-14
KR101036444B1 (ko) 2011-05-24
JP4722907B2 (ja) 2011-07-13
CN1922599A (zh) 2007-02-28
TW200606692A (en) 2006-02-16
DE602004004064T2 (de) 2007-04-26

Similar Documents

Publication Publication Date Title
CN100447771C (zh) 通用串行总线发射机
JP3399950B2 (ja) バス上の隣接デバイス間のインタフェースに設けられたアイソレーション・バリヤを通してｎｒｚデータ信号を伝送する方法及び装置
TWI536776B (zh) 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路
CN102273155B (zh) 数据传输系统
US5555213A (en) Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
JP6185171B2 (ja) 多相クロック生成方法
CN1799038A (zh) 具有单向链路的存储信道
CN103312636A (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
CN1799039A (zh) 用于区分状态信息与读数据的存储接口协议
EP3191969B1 (en) Serial sideband signaling link
KR100959846B1 (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
US11609872B2 (en) Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
CN102567587A (zh) Fpga互联装置及方法
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
CN101419580B (zh) 多负载拓扑硬件架构
KR100839687B1 (ko) 고속 비동기 링크 상에서 디버그 포트를 통한 통과
US20080133799A1 (en) Control and slow data transmission method for serial interface
EP0299251B1 (en) Communication filter
JP3201666B2 (ja) 半２重シリアル伝送用インターフェース変換回路
US10846085B2 (en) Multi-lane data processing circuit and system
CN108631808B (zh) 用于数字信号传输的装置和方法
CN111384939B (zh) 用于高速接口的esd保护方法
US7812640B2 (en) Bridge design for SD and MMC data buses
JP6933258B2 (ja) 通信回路、通信システム及び通信方法
JP2552013B2 (ja) バス接続回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20200216