TWI536776B - 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路 - Google Patents
具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路 Download PDFInfo
- Publication number
- TWI536776B TWI536776B TW101118763A TW101118763A TWI536776B TW I536776 B TWI536776 B TW I536776B TW 101118763 A TW101118763 A TW 101118763A TW 101118763 A TW101118763 A TW 101118763A TW I536776 B TWI536776 B TW I536776B
- Authority
- TW
- Taiwan
- Prior art keywords
- usb
- integrated circuit
- upstream
- downstream
- isolator
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims description 13
- 238000011144 upstream manufacturing Methods 0.000 claims description 99
- 238000002955 isolation Methods 0.000 claims description 62
- 230000008878 coupling Effects 0.000 claims description 59
- 238000010168 coupling process Methods 0.000 claims description 59
- 238000005859 coupling reaction Methods 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 21
- 230000011664 signaling Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000006854 communication Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 15
- 230000002457 bidirectional effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007175 bidirectional communication Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 28
- 230000007704 transition Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 238000011084 recovery Methods 0.000 description 8
- 238000000354 decomposition reaction Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000037452 priming Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/75—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for isolation purposes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/22—Capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明係關於一隔離器積體電路，其提供在積體電路的二區域之間的電流隔離而在那些區域之間於兩方向中傳送USB 2.0資料。
於這說明中涉及任何先前發表(或從它導出之資訊)，或涉及已知的任何事件，不是，並且不應被認為是承認或許可或任何形式的建議先前發表(或從它導出之資訊)或已知事件形成這說明文有關表達領域中之一般常識部份。
通用串列匯流排，或‘USB’，是用於在USB實體(例如，USB主機、USB裝置以及USB中樞)之間傳送資料之普及標準。USB 2.0支援高至480百萬位元/秒(Mbps)之資料傳送速率。
跨越一電氣隔離障壁之USB信號的發送對於許多應用是重要的，該等應用包含：(i)幹線連接醫療設備(為病人安全)；(ii)跨越幹線連接設備間之電纜線之通訊鏈接(以避免接地迴路)；(iii)幹線資料網路(用於幹線電力隔離)；(iv)精確性音訊、感測以及資料獲得(以壓制雜訊拾取)；
(v)工業感測與控制(用於各種電力領域之隔離)；以及(vi)汽車電路(用以防護高電壓電氣突波)。
USB 2.0支援三種傳信率：1.5 Mbps之“低速”速率、12 Mbps之“全速”速率、以及480 Mbps之“高速”速率。
先前技術USB隔離器傳統上被使用於光耦合器以提供電流的隔離。但是，光耦合器僅可支援相對低的資料率(~10 Mbps)並且消耗很多電力(>10mW)。最近，類比裝置公司(Analog Devices,Inc.)引介ADUM4160全速/低速USB數位隔離器，其具有變壓器為基礎之隔離的積體電路，如於http：//www.analog.com/en/interface/digitaisolators/adum4160/products/product.html中之說明。但是，ADUM4160不支援USB 2.0高速模式，並且因此受限於12 Mbps。另外地，該ADUM4160是不能自動速度檢測，並且速度選擇必須使用ADUM4160封裝之外在插銷(SPU以及SPD)手動地被設定。
其需要提供USB隔離器積體電路以減輕先前技術之一個或多個限制，或至少提供一有用的選擇。
依據本發明，提供USB隔離器積體電路，其包含：一隔離障壁，其配置在該積體電路之一上游部份以及一下游部份間以提供在其間之電流隔離；一第一USB 2.0介面，其被組態以在該積體電路之該上游部份以及一上游USB實體間接收並且發送USB 2.0遵循信號；
一第二USB 2.0介面，其被組態以在該積體電路之該下游部份以及一下游USB實體間接收並且發送USB 2.0遵循信號；複數個信號耦合構件，其被組態以允許在該積體電路之該上游部份以及該下游部份間通訊而允許該上游USB實體以及該下游USB實體使用一USB 2.0協定在其間通訊同時保持在其間的電流隔離；以及該積體電路之該等上游以及下游部份包含分別的模組，該等模組被組態以自動地檢測該等上游或下游USB實體之一USB 2.0速度並且回應於該檢測以自動地將該積體電路置入複數個USB 2.0速度模式之一對應的一者而用以在該等上游以及下游USB實體間通訊，該等複數個USB 2.0速度模式包含一USB低速模式、一USB全速模式以及一USB 2.0高速模式。
於一些實施例，該等模組包含分別地被配置在該積體電路之該等上游以及下游部份之狀態機器，該等狀態機器被組態以儲存代表該積體電路分別部份之狀態的狀態資訊並且同步化在其間之狀態資訊。
於一些實施例，該等狀態機器進一步被組態以更正該積體電路之該等上游及/或下游部份之狀態中的一個或多個錯誤。
於一些實施例，USB資料經由一個或多個信號耦合構件於該等上游以及下游USB實體間通訊，並且該等狀態機器經由該等信號耦合構件之一個或多個其他一者而在其間
通訊狀態資訊。
於一些實施例，在該積體電路之該等上游以及下游部份間通訊狀態資訊的該等一個或多個其他信號耦合構件不是一致於與USB資料通訊於其上之該等一個或多個信號耦合構件。
於一些實施例，通訊該狀態資訊之該等一個或多個其他信號耦合構件相對於該等USB資料通訊之該等一個或多個信號耦合構件是獨立並且緩慢地被計時脈。
於一些實施例，僅該積體電路之該等上游以及下游部份之一者包含作用為一PLL之參考的一晶體震盪器之一輸入，其之輸出被使用以在重新發送至該積體電路對應部份上的一USB匯流排上之前重新同步化USB高速傳信。
於一些實施例，該積體電路之該等上游以及下游部份各包含作用為一對應的PLL之參考的一對應的晶體震盪器之一對應的輸入，其之輸出被使用以在重新發送至該積體電路對應部份上的對應USB匯流排上之前重新同步化USB高速傳信。
於一些實施例，該等信號耦合構件是電容性隔離器，其提供在該積體電路之該等上游以及下游部份間的電容性耦合。
於一些實施例，該等電容性隔離器包含電容器以及被組態以更新該等電容器上電荷之電容器充電構件。
於一些實施例，該積體電路之該等上游以及下游部份是在單一電氣地絕緣晶模上相互地隔開並且該積體電路包
含在該晶模上之至少一耦合區域以提供在其他相互地被隔離積體電路部份之間的電容性耦合，該等積體電路部份藉由該單一晶模上複數層被形成，該等層包含金屬及介電質層以及至少一半導體層；其中該等介電質層之至少一者自該等積體電路部份延伸跨越該耦合區域並且該等金屬層及/或至少一半導體層之至少一對應的一者自該等積體電路部份之各者延伸並且部份地進入該耦合區域，以於其中形成一個或多個電容器，並且因而提供在該等電流隔離積體電路部份之間的電容性耦合。
於一些實施例，該積體電路之該等上游以及下游部份之各者包含用以耦合至一對應的精確電阻以界定高速USB 2.0傳信之電流的一對應輸入。
於一些實施例，第一USB 2.0介面被組態以在該積體電路之該上游部份以及任何USB實體之間接收並且發送USB 2.0遵循信號，其包含：一標準USB裝置、一USB嵌入主機、一USB忙碌(On-The-Go)裝置、及一USB中樞；以及第二USB 2.0介面被組態以在該積體電路之該下游部份以及任何USB實體之間接收並且發送USB 2.0遵循信號，其包含：一標準USB裝置、一USB嵌入主機、一USB忙碌(On-The-Go)裝置、及一USB中樞。
於上述之實施例，該等模組被組態以自該等上游以及下游USB實體之一而傳輸USB信號、裝置連接及裝置斷開至該等上游以及下游USB實體之另一者因而該USB隔離器積體電路除了時間延遲之外是透明於該等上游以及下游
USB實體。
於一些實施例，至少一些信號耦合構件是被組態以允許在該積體電路之該等上游部份以及下游部份之間兩方向通訊的雙向信號耦合構件。
於一些實施例，該等信號耦合構件包含被組態以允許僅自該積體電路之該上游部份至該下游部份通訊的第一單向信號耦合構件，以及被組態以允許僅自該積體電路之該下游部份至該上游部份通訊的第二單向信號耦合構件。
本發明一些實施例此後僅藉由範例、參考附圖而被說明，其中：第1圖是USB隔離器晶模或晶片實施例之簡化方塊圖；第2和3圖是展示以USB全速模式，分別地用於封包開始以及封包結束之USB隔離器中各種信號的分解時序圖；第4和5圖展示以USB高速模式，分別地用於封包開始以及封包結束之USB隔離器中各種信號的分解時序圖；第6圖是展示在高速模式連接與重置期間於隔離器中各種信號的分解時序圖；第7圖是展示在從高速狀態進入至暫停模式期間於隔離器中各種信號的分解時序圖；第8和9圖是展示對於資料從上游USB實體接收的情況中分別地以高速及全速模式之裝置斷開檢測與指示期間之隔離器中各種信號的分解時序圖；第10圖是展示用以更新未驅動電容性雙向隔離通道狀
態之構件的分解電路圖，其中隔離通道二端以‘a’與‘b’代表，‘pu’表示拉升，並且‘pd’表示拉降；
第11圖是具有PLL同步之USB隔離器晶片實施例的高速部份之簡化電路圖，其中一晶體震盪器連接到晶片上游端，並且在該端上之PLL被使用於兩端上之重新同步以及資料恢復；並且
第12圖是USB隔離器晶模或晶片之進一步實施例的簡化方塊圖。
此處說明的是USB隔離器，其提供當跨越二電力領域間之隔離障壁而依照USB 2.0標準傳送資料時在二電力領域之間的電氣隔離。該等USB隔離器是在一單一晶片或晶模上之積體電路形式，並且完全地支援低速、全速以及高速之三種USB 2.0速度模式。該隔離器不需要USB速度模式是有線的，但是可自動地檢測附帶的USB 2.0主機以及週邊之速度，並且因此除了短的另外延遲之外將透明地顯露至上游以及下游USB實體。USB隔離器可被包含在USB實體(例如，USB裝置、主機或中樞)外罩內，或其外部；例如，如此處說明之USB隔離器可被整合進入USB電纜線內或其他形式之USB互連內。
如於第1圖範例隔離器之分解形式的展示，此處說明之USB隔離器是積體電路形式，其界定藉由耦合構件105被耦合在其間通訊之至少二個相互隔離的電力或電氣領域
102、104。於第1圖之實施例，電力領域102、104是於一單一晶模或基片上由相互地隔開之積體電路的上游(US)102以及下游(DS)104部份所構成，並且配置在二部份102、104間之至少一隔離障壁106提供其間的電流隔離。耦合構件105允許跨越積體電路上游以及下游部份之間的隔離障壁106之資訊通訊而保持其間的電流隔離。
大體上，耦合構件105可使用任何適當的耦合形式，包含電容性、電感性或光學耦合，雖然此處說明之特定實施例使用電容性耦合。尤其是，電容性耦合可藉由積體電容器結構被提供，例如，那些被說明於美國專利申請第61/415281號案中，以及於第PCT/AU2011/001497號案中者，其標題為“具有電容性隔離之單晶片積體電路”，各申請案之整體內容將配合此處作為參考。概要地，於此等實施例，至少一金屬層及/或至少一半導體層從上游以及下游部份102、104各者延伸並且部份地跨越隔離障壁106。這些傳導層之延伸部份被配置而經由至少一介電質材料電磁地耦合以跨越隔離障壁106形成一個或多個電容器並且因而提供在積體電路上游以及下游部份102、104之間的電容性耦合。但是，熟習本技術者應明白，許多其他型式耦合構件及/或組態可被使用以耦合於其他實施例之積體電路部份102、104。
除了拉升、拉降電阻器108、110之外，以及用於拉升電阻器108之控制開關(其作用於上面被敘述)，上游以及下游電力領域102、104包含下列之相同構件，包含：
(i)隔離發送器112、接收器114，以及收發器116，其分別地發送、接收以及發送/接收跨越耦合構件105之資料；(ii)一快速多工器及驅動引動信號產生器(FMUX)118，其控制USB隔離器之上游(US)以及下游(DS)端之間的資料發送方向；(iii)一數位邏輯區塊120，其控制對應電力領域上所有電路的狀態並且使與其他電力領域的狀態同步；以及(iv)一USB線收發器122，其指示USB介面狀態，並且包含必須於USB資料電纜線上發送以及接收資料的所有電路，如包含：LS/FS以及HS發送器/線驅動器124、126，一LS/FS/HS接收器128，振幅檢測器130。LS/FS/HS接收器128永遠被引動。
此外，積體電路包含未被展示於第1圖簡化方塊圖中之下面的輔助子系統：
(i)線性調整器，其連續地被引動並且從USB匯流排電壓產生所需的電路供應電壓。另外地，如果所需的電路供應電壓自外部被供應，則調整器繼續被引動但是不影響外部供應。
(ii)電壓以及電流產生器電路，其產生用以檢測USB匯流排各種狀態、以及用以驅動具有正確傳信情況之USB匯流排所需的精確電壓以及電流。如果高速模式需要被支援，一選擇之晶片外精密電阻器被使用，其允許驅動電流並且因此電壓的較高精確性界定。對於僅需要低速以及全速模式之應用，電阻器可被省略。
(iii)用以提供數位邏輯區塊120時脈之震盪器132。
藉由對於下面說明的背景，讀者可參考USB 2.0標準，或至少至http：//en.wikipedia.org/wiki/Universal_Serial_Bus之維基百科(Wikipedia)所提供之概要。如那些文件的說明，USB 2.0是一半雙工通訊之差動傳信協定，其在雙絞線資料電纜線上發送信號，其中雙絞線之二金屬線攜帶在技術上分別地被稱為D+以及D-之分別的數位信號。
一USB連接通常可被考慮為在上游USB實體(例如，USB主機)以及下游USB實體(例如，USB裝置)之間。一USB上游實體包含在二資料線上之15kΩ拉降電阻器，因而當沒有下游實體被連接時這些線被拉低，被稱為"單端零"或SE0之狀態。相對地，USB下游實體包含在該等資料線之一者上的1.5kΩ拉升電阻器，因而當下游實體於SE0狀態被連接到USB電纜線時，該等USB資料線之一者被拉高。全速下游USB實體拉高D+線，而低速下游USB實體拉高D-線。一旦速度被建立，USB資料接著藉由將資料線翻動在技術上被稱為J以及K狀態之二狀態之間而被通訊於上游以及下游實體間，這些是相對狀態，於其中該等資料線之對應的一者是在高電壓狀態並且另一資料線是在低電壓狀態。
USB 2.0協定因此界定三種狀態：J、K以及SE0，如下所示：{D+高位及D-低位}、{D+低位及D-高位}以及{D+低位及D-低位}。但是，於上述實施例中，其中隔離是電容性的，一單一數位隔離通道是僅可傳送二種電氣狀態(例如，代表J以及K狀態)，並且因此，於缺乏信號多工化情況，
二獨立之隔離通道被使用以傳送3種可能USB狀態。雖然二個隔離通道可被組態以直接對應至二個USB資料電纜線(亦即，藉由一通道代表D+信號，並且另一通道代表D-信號)，於上述實施例中，一通道攜帶D資訊(從D+減去D-之結果)，並且另一者代表SE0。當SE0通道被確定時，則D通道被忽略。
USB是雙向協定，並且傳信可使用四個單向隔離通道被達成，每個方向各有二個。但是，上述實施例使用二個雙向隔離通道134分別地攜帶D以及SE0信號。耦合構件105各端上之隔離器收發器116各具有驅動引動輸入(DR_EN)。當這被確定時，對應的通道134之端點具有通道134之控制並且能夠驅動資訊至另一端。當無任一端被發送時，通道134上之電容器電壓保持它們先前被驅動狀態，並且兩端皆等待來自該另一端之發送，或等待命令以發送至另一端。
支援USB 2.0之低速以及全速模式是相對簡單並且不需要主要之數位邏輯控制。但是，支援跨越隔離障壁之USB 2.0高速協定之複雜性需要另外的智能以控制隔離器通道134、USB驅動器以及接收器124、126、128之操作。這採用在隔離器之上游102與下游104各端上之一數位邏輯區塊120形式。數位邏輯區塊120各包含一狀態機器並且同步化上游102以及下游104端上之隔離器狀態。
於上述實施例中，隔離器之狀態包含：
． 下游實體斷開
． LS閒置
． LS TX DS至US
． LS TX US至DS
． LS暫停
． LS甦醒
． LS重置
． FS閒置
． FS TX DS至US
． FS TX US至DS
． FS暫停
． FS甦醒
． FS重置
． FS線性調頻
． HS閒置
． HS TX DS至US
． HS TX US至DS
． HS暫停
． HS甦醒
． HS重置
但是，其他的狀態及/或狀態組合可被使用於其他實施例中。
從一狀態至另一狀態之轉移被分成為二個類型：快速以及低速。快速狀態轉移是那些從閒置至發送(TX)狀態者
並且反之亦然。為了減低功率消耗，數位邏輯區塊120以相對低之頻率被提供時脈，並且因此不能處理這些快速轉移。這些快速轉移利用將在下面被說明之快速多工以及驅動引動區塊(FMUX)118被檢測並且被控制。但是，數位邏輯區塊120意識到這些狀態轉移，並且監視以確保狀態中無錯誤，例如，可能因為電源供應或接地之暫態而導致。這可經由數位邏輯區塊120使輸入連接到FMUX 118、接收器128以及振幅檢測器130的所有數位輸出而被達成。為了清晰起見，這些連接不被展示於第1圖之簡化方塊圖中。邏輯區塊120是可能管控並且，如果錯誤發生，可經由分別之控制插銷而更正快速多工以及驅動引動區塊118之狀態。
為了便利在晶片的上游102以及下游104端間之同步以及狀態通訊，一個或多個另外的隔離通道136被提供。這些另外的隔離器通道136允許二端102、104之各者發送其之目前狀態至另一端。各端因而意識到另一端上之狀態，並且如果必須的話則可更新其自己之目前狀態。由於電源供應或信號故障或共用模式暫態之錯誤可利用這機構被檢測並且被更正。第1圖展示之實施例使用二個單向隔離器以在上游至下游端間交換狀態資訊。但是，明顯地，一單一雙向通道可被使用於其他實施例中。
狀態資訊使用一串列協定而跨越隔離通道136被傳送以減低所需的隔離通道之數目以及因此之晶片區域。8位元封包，例如，允許傳送高至128命令(封包之第一位元被使用作為封包開始指示符)。如第1圖實施例之展示，封包可
非同步、無明確之時脈被傳送跨越，以減低所需的隔離通道數目，雖然這可能不是其他實施例之情況。於一些實施例，隔離器使用簡單叢列模式時脈以及資料恢復電路，如被說明於M.Banu以及A.E.Dunlop之“具有瞬間鎖定之時脈恢復電路”，電子期刊，1992年11月，28卷，編號23，第2128-2130頁。但是，一些實施例中不需要一參考PLL，因為晶片兩端上之震盪器皆被選擇以具有匹配它們量測特性的相似頻率。在接收端之近似的資料率利用被數位邏輯區塊120所使用之時脈132而被設定。這被選擇以具有充分地相似於發送端上對應時脈之頻率，並且具有充分之頻率精確度以恢復沒有正確地轉移之一串位元。此一串之最大長度利用晶片二端上之震盪器132的頻率匹配被指定。另外地，具有保證轉移之一編碼機構可被使用，例如，曼徹斯特(Manchester)編碼。
於其他實施例中，其中在晶片二端102、104上之震盪器132間所需的頻率容限不能被保證，一更緩慢之序列編碼機構可被使用。例如，於一些實施例，晶片二端102、104使用一編碼機構(其使用於連續脈波間之不同的時間區間以編碼序列資料流以代表邏輯‘0’以及邏輯‘1’狀態)而通訊。各封包可包含具有一範例‘0’以及‘1’之標頭，因而接收器可決定時序臨界以決定在‘0’以及‘1’位元間之差異。此一機構是可供用於實施例中，其中積體電路使用半導體處理程序被製造，於該等半導體處理程序中在晶片之二端102、104之間具有(或可能有)溫度或供應電壓差量而導致分別的
震盪器132之頻率的主要不符。
斷開、重置以及重新開始傳信是低速，並且被數位邏輯區塊120所操縱。
由於從閒置狀態至發送狀態之轉移是快速並且隔離器不應使脈波寬度失真，數位邏輯區塊120不以同線於資料/SE0通道134之方式被安置，因為數位邏輯區塊120緩慢地被提供時脈。但是，一機構仍然是所需以當發送被檢測時引動隔離器資料通道134之驅動控制，並且當資料從隔離器晶片其他端被接收時則引動USB匯流排發送器124、126。這些信號需要被緊密地對齊於資料以便避免‘故障’以及脈波寬度失真。
這些特點利用多工器以及驅動引動電路區塊(FMUX)118被提供，其以同線於資料(D)以及SE0線134之方式被配置。FMUX區塊118從數位邏輯區塊120接收指示目前速度模式(低速、全速或高速)之信號，並且，回應於這些信號，切換資料信號自/至適當的USB線驅動器以及接收器124、126、128。FMUX區塊118也提供用於LS/FS與HS發送器124、126之驅動引動信號138、140，以及用於資料隔離通道134之驅動引動信號142。這些利用FMUX 118被產生之驅動引動信號138、140、142可利用數位邏輯區塊120被管控，如果需要的話；例如，如果在晶片二端102、104間之一狀態不符發生。此外，於不需要快速轉移之狀態(例如，斷開、重置、暫停以及重新開始狀態)以及在速度檢測期間，則管控允許數位邏輯區塊120控制FMUX 118之輸出。
跨越隔離障壁之不同傳信配置
第1圖展示之實施例使用雙向數位隔離器105以減低所需的晶片區域。於一些實施例，單向數位隔離器(其可以是或可以不是電容性)1202被使用以跨越隔離障壁106傳送所有信號，如第12圖之展示。這配置消耗更多晶片區域，但是以二種方式簡化設計：(i)FMUX 180區塊不需要提供驅動引動信號至隔離器端，以及(ii)在下面將被說明並且被展示於第10圖中之隔離器更新電路將可能被移除。
熟習本技術者應明白，於其他實施例中，許多跨越隔離障壁106之傳信配置變化是可能，其包含：(i)使用非電容性隔離元件，例如，電容性耦合或巨大磁阻率(GMR)元件；(ii)使用多餘的或另外的跨越隔離障壁106之信號以更正錯誤或發送直流資訊(例如，每個隔離器通道使用兩對電容器，其中一對攜帶快速資料信號並且另一對攜帶利用資料調變之一時脈信號)；(iii)組合對於狀態同步信號136之發送器112以及接收器114成為雙向收發器以減低晶模面積；以及(iv)編碼跨越隔離障壁108之資料或控制信號內容以檢測或更正錯誤以及故障(例如，使用同位元、標頭序列、CRC檢查或習知於數位通訊領域之交談步驟)。
返回至第1圖展示之實施例，第2圖是展示對於一封包開始之各種全速模式信號的分解時序圖。於低速以及全速
模式中，與FMUX 118之透視圖僅有的差異是對於J或對於K符號D+是否為高位。這二種較低速模式中，只要FMUX 118檢測從USB線接收器128接收的D信號中之一邊緣，則指示封包開始，FMUX 118確定隔離器通道驅動引動142，並且所接收之USB資料跨越隔離資料D通道134被傳送。
於隔離障壁106其他端上，當一傳送從隔離器收發器116被指示時，該端上之FMUX 118確定驅動引動信號138供用於LS/FS USB線驅動器124，其傳送從隔離器通道134接收之資料至USB匯流排144上。
第3圖是展示對於一封包結束之各種全速模式信號的分解時序圖。隔離通道驅動引動信號142在一SE0利用USB接收器128被產生之後被釋放，其之後是返回至J(低速/全速之封包結束)。於跨越隔離障壁106之耦合利用電容性耦合構件被提供之實施例中，1位元時間級數之短的延遲，在釋放隔離器驅動引動142之前被引介，以便確保隔離通道134在被釋放之前被充電至正確位準。
於隔離障壁106之另一端，當SE0隔離器通道被確定時，這也被傳送至USB匯流排144上，並且FMUX 118等待返回至J狀態。這之後，USB線驅動器驅動引動信號138被釋放，因此USB匯流排144被釋放。
第4圖是展示對於一封包開始之各種高速模式信號的分解時序圖。當FMUX 118高速模式輸入(未被展示)被確定
時，從USB閒置狀態之USB匯流排144的出發利用D+/D-線144上之一邊緣被指示。這利用振幅檢測器130之一者被檢測-明確地說是一靜噪檢測器，當USB線144上之輸入差動振幅超出預定臨界點時，其之輸出146變低位。從USB匯流排144接收資料之晶片端上的FMUX 118接著將確定對應的隔離器通道驅動引動142，並且傳送接收的資料跨越隔離障壁資料(D)通道。
高速模式之隔離障壁另一端上，一封包開始利用SE0隔離通道輸出148變低位被指示。為了避免第一位元上由於靜噪檢測器延遲之故障，隔離器資料線150上之第一次轉移被摒棄。從第二轉移，供用於高速USB線驅動器126之驅動引動信號140被確定，並且資料被傳送出至USB匯流排144上。
第5圖是展示對於一封包結束之各種高速模式信號的分解時序圖。當USB匯流排144返回至閒置狀態時，靜噪檢測器輸出146被重新確定。FMUX 118接著將釋放隔離器通道驅動引動142。於跨越隔離障壁106之耦合利用電容性耦合被提供之實施例中，大約地1位元時間之短的延遲在釋放隔離器驅動引動142之前被引介，以便確保隔離通道134在釋放之前被充電至正確位準。
於高速模式之隔離障壁106另一端，當SE0隔離器通道輸出148再次變高位時，封包結束被確認。FMUX 118接著釋放高速驅動器驅動引動140，因此USB匯流排144返回至閒置狀態。
此處說明之隔離器允許三種USB 2.0速度(包含高速)協定之各者的自動檢測。
第6圖是展示在高速檢測期間於隔離器中各種信號的分解時序圖。當一USB實體首先連接到USB隔離器下游端104時，其之拉升電阻器將DD+或DD-任一者拉高，指示其是否可能全速傳信或是受限於低速傳信，如上所述。下游端104之接收器128檢測這些USB匯流排線144狀態，並且經由下游FMUX 118以及二個數位邏輯區塊120之狀態機器，上游數位區塊120連接上游端拉升電阻器108至晶片上游端102上之對應的USB線。這指示下游USB實體至上游USB實體之速度，因而使得USB隔離器晶片呈現透明。
高速模式如下所述被檢測。如果全速模式被指示，則在上游USB實體啟動一重置情況之後，USB隔離器等待下游實體以傳送其之單一線性調頻。如果這被檢測，其被傳送至晶片上游端102，並且輸出而LS/FS驅動器124不引動，拉升電阻器108被連接，並且藉由驅動高速傳信電流進入USB線144之適當的一者中。其接著等待上游USB實體以反應其之高速線性調頻。如果並且當這被檢測時，其被傳送至晶片下游端104。而線性調頻是被傳送至下游線144上，振幅利用振幅檢測器130之線性調頻振幅監視器被監控。線性調頻振幅是較大於高速傳信位準。一旦線性調頻振幅從線性調頻傳信位準下降至高速傳信位準，這指示USB下游實體藉由驅動LS/FS驅動器124輸出低位而連接其之45歐姆
電阻器125至接地。線性調頻振幅監視器檢測這點並且輸出一線性調頻完成信號154至FMUX 118。隔離器晶片藉由LS/FS TX 124同樣地利用連接其之45歐姆電阻器125至接地，而反映下游USB實體行為至其之上游USB介面144。隔離器晶片因此被安置於高速模式。
第7圖是展示在從高速狀態進入至暫停模式期間於隔離器中之各種信號的分解時序圖。於高速模式時，當晶片需要進入暫停模式時，全速傳信情況重新開始。為了達成至暫停模式之轉移，隔離器決定於高速閒置狀態中所花費的時間長度。在一界定暫緩時間週期之後，隔離器浮動於上游端102之匯流排144(藉由終止驅動對應的LS/FS驅動器124至接地)，並且重新連接FS拉升電阻器108。如果晶片上游端102依序地檢測上游之連接USB實體也釋出匯流排144，提供FS閒置情況，這指示隔離器應進入暫停模式。下游匯流排144接著被釋放，並且隔離器進入暫停模式。
如果，在浮動上游匯流排144之後，在從HS閒置開始之預定時間長度之前，FS閒置情況未被檢測於上游匯流排144上，這指示一主機重置，因此隔離器保持FS SE0於下游端104上(驅動45歐姆電阻器125至接地)以指示重置至下游連接USB實體。
甦醒信號(從暫停)利用FS/LS傳信被傳輸經由隔離器，如USB 2.0標準中所界定。
USB裝置斷開對於高速以及全速/低速模式不同地被處
理。高速斷開範例被闡明於第8圖中。當DS USB埠144被發送時斷開被檢測。其驅動一固定電流進入D+/D-線144中，因而當下游USB實體被斷開並且因此其至接地之45歐姆電阻器被移除時，下游資料線144上之擺動是雙倍。這利用振幅檢測器區塊130之斷開振幅檢測器被檢測，並且斷開信號152被確定。這信號利用下游FMUX 118被接收，其經由數位控制區塊120以及對應的狀態同步隔離器通道136將情況通訊至隔離器上游端102。上游端接著終止驅動其之45歐姆電阻器125至接地(SE0)，因此呈現USB裝置斷開上游連接USB實體之情況。這上游USB實體將如USB 2.0標準中指定地檢測在訊框開始封包結束期間之斷開情況。
在全速或低速期間，當下游埠144不被驅動時，一USB裝置斷開被指示，如第9圖之展示。如果兩個USB匯流排線144之電壓位準皆變低位(下游USB實體之拉升電阻器不再被連接)，這指示下游USB實體不再被連接。這情況使用狀態同步隔離器通道136被傳送至隔離器上游端102，並且隔離器上游端102上之拉升電阻器108被斷開以呈現USB裝置斷開情況。上游USB實體將檢測USB線是否變低位，並且將因此被通知USB裝置斷開。
如果上游USB實體被斷開並且隔離器發現於其之上游匯流排144上不再有活動，經過長於如USB 2.0規格中指定之正常閒置(或高速模式之重置)，則隔離器將進入暫停模式，直至一重新連接利用上游線144之一者被拉高所指示為止。
無視於資料狀態以及方向，USB線接收器128永遠被引動。
此處說明之隔離器被設計以承受跨越隔離障壁106及耦合構件105之電壓差量，以及提供一些對電力突波或轉變之免除性。但是，一充分大的轉變仍然可能破壞隔離器通道上之資料。但是，其需要隔離器在此一轉變事件期間能夠保持其之狀態，或至少具有一機構因而使隔離器通道134、136之狀態可被重置至一界定狀態(例如，至閒置狀態，備妥以接收下一個USB封包)。
為了針對當無任一端驅動隔離通道時在這閒置週期之期間因故障或電力突波引起資料隔離通道狀態中之變化的困難，提供狀態週期性地更新。這更新操作利用數位邏輯區塊120被控制，其知曉到隔離器之目前狀態。如於第10圖之展示，數位邏輯區塊120產生被施加至連接到耦合電容器105之CMOS FET 1002、1004的脈波以更新正確閒置狀態。通常，NMOS FET 1002之輸入是低位，並且PMOS FET 1004之輸入是高位，並且它們的輸出因此是在高阻抗狀態。當FET 1002、1004之輸出不是在高阻抗狀態時，二個電容器105之輸入被驅動至相對電壓以維持差動操作。這些FET 1002、1004也可被使用以於啟動時將隔離通道驅動至一預定狀態。這些更新FET 1002、1004是更弱於隔離通道發送器1006、1008中之FET。因此，如果一更新脈波在一資料經由隔離器發送期間被確定，則該發送覆蓋更新脈波。
USB協定每一次僅確保一端具有USB匯流排之控制。於一隔離通道兩端皆試圖同時驅動通道之不可能的事件中，例如，由於故障或其他錯誤，一狀態不符將利用於狀態同步化線136上之通訊很快被指示至數位邏輯區塊120。數位邏輯區塊藉由捨去封包其餘部份並且將晶片兩端置於它們的閒置狀態而解除僵局。受故障或錯誤影響之USB封包被破壞。但是，USB協定包含內建式錯誤檢測並且主機及/或裝置將重新發送資料，如USB 2.0規格之較高階軟體所界定，導致沒有連接或資料損失於使用USB鏈路之應用。
依據上述實施例之USB隔離器可對於信號通路的所有電路區塊使用標準低抖動設計技術。這些技術可包含對於數位電路使用快速邊緣速率、限定供應回彈數量、使用充分之晶片上供應解耦合電容、以及使用CML邏輯於差動通路中，例如，跨越隔離障壁106，以減低對於共同模式雜訊之敏感性。但是，於USB 2.0高速模式中，來自一連接USB實體之任何隨機或決定性的抖動將利用USB隔離器晶片被增加至它自身，其可能導致所需的抖動規格不符。於這些情況中，一精確的時間基礎可被使用以重新同步化重新發送之資料，並且正確恢復所接收之位元。低速以及全速傳信不需要這些電路，因為抖動規格被放鬆。
為減低重新發送USB資料之抖動，USB隔離器可包含相位鎖定迴路(PLL)以及時脈與資料恢復(CDR)電路，如於第11圖實施例之展示。第11圖之PLL 1102、CDR 1104以及
重新同步1106區塊在一USB資料流的接收與重新發送、以及使用習知時脈及資料恢復機構對於進入資料的精確恢復之後，提供低的抖動輸出。
一些實施例中，二個晶體震盪器輸入被提供至隔離器晶片之分別端102、104，各端具有對應的PLL 1102。但是，更有效的機構是僅於隔離器晶片一端上提供晶體震盪器輸入以及PLL 1102，如於第11圖之展示。相位鎖定時脈接著被傳送跨越另一隔離通道1108。進一步的實施例(未被展示)僅包含一晶體震盪器，但是PLL電路在晶片兩端上，其具有檢測電路，其檢測晶體連接到隔離器晶片之哪端(藉由檢測在啟動時於晶體輸入線上之翻動)。接著這引動隔離器晶片該端上之PLL 1102，並且不引動晶片另一端上之PLL 1102。
相位鎖定時脈針對二目的被使用。首先，用以提供一近似時脈以供叢列模式CDR電路1104於恢復進入的資料時作用。這資料接著被儲存於緩衝器1106中以避免溢位/缺位誤差。該資料接著使用由PLL 1102產生的相位鎖定時脈被重新同步化並且被發送至USB匯流排144上。使用高速傳信重新同步化之缺點是(i)增加晶片複雜性、區域、功率消耗、以及成本，並且(ii)由於必須的發送資料緩衝器而增加經由隔離器晶片之延遲。
此處說明之USB隔離器將是有用於許多應用中，包含醫療應用，其中病人監控設備必須從幹線電氣地被隔離，以及工業應用中，其中機器檢測以及控制電路必須電氣地自控制與分析電腦隔離。該等USB隔離器也提供優於現有
的USB隔離器之優點，它們簡化配件，因為它們將與任何USB 2.0實體速度組合作用，包含在480 Mbps之USB 2.0速率的高速資料轉移。於需要大量資料之快速轉移之當前以及未來應用中這是重要的，例如，於醫療以及工業領域中。其也可被使用於高輸出訊流(例如，音訊與視訊)應用中，其中需要電氣隔離以移除雜訊以及斷裂之電位接地迴路(其導致音訊嗡嗡聲)，並且，於適當的實施例中，用以減低訊流資料之抖動。
本發明一些實施例也實作USB 2.0標準之USB忙碌(On-The-Go)以及嵌入主機補助。雖然下游以及上游USB實體之性質可能不同，傳信實際上保持相同並且可以此處說明之方式被隔離。
熟習本技術者應明白，本發明可有許多修改而不脫離本發明範疇。
102、104‧‧‧電力領域
105‧‧‧耦合構件
106‧‧‧隔離障壁
108‧‧‧拉升電阻器
110‧‧‧拉降電阻器
112‧‧‧隔離發送器
114‧‧‧接收器
116‧‧‧收發器
118‧‧‧快速多工器及驅動引動信號產生器
120‧‧‧數位邏輯區塊
122‧‧‧收發器
124‧‧‧發送器
125‧‧‧電阻器
126‧‧‧線驅動器
128‧‧‧接收器
130‧‧‧振幅檢測器
132‧‧‧震盪器
134‧‧‧雙向隔離通道
136‧‧‧隔離通道
138、140、142‧‧‧驅動引動信號
144‧‧‧USB匯流排
146‧‧‧靜噪檢測器輸出
148‧‧‧通道輸出
150‧‧‧隔離器資料線
152‧‧‧斷開信號
154‧‧‧線性調頻完成信號
170‧‧‧快速多工器及驅動引動
1002、1004‧‧‧CMOS FET
1006、1008‧‧‧隔離通道發送器
1102‧‧‧相位鎖定迴路
1104‧‧‧時脈與資料恢復
1106‧‧‧重新同步
1108‧‧‧隔離通道
1202‧‧‧單向數位隔離器
第1圖是USB隔離器晶模或晶片實施例之簡化方塊圖；第2和3圖是展示以USB全速模式，分別地用於封包開始以及封包結束之USB隔離器中各種信號的分解時序圖；第4和5圖展示以USB高速模式，分別地用於封包開始以及封包結束之USB隔離器中各種信號的分解時序圖；第6圖是展示在高速模式連接與重置期間於隔離器中各種信號的分解時序圖；第7圖是展示在從高速狀態進入至暫停模式期間於隔
離器中各種信號的分解時序圖；第8和9圖是展示用於資料從上游USB實體接收的情況中分別地以高速及全速模式之裝置斷開檢測與指示期間之隔離器中各種信號的分解時序圖；第10圖是展示用以更新未驅動電容性雙向隔離通道狀態之構件的分解電路圖，其中隔離通道二端以‘a’與‘b’代表，‘pu’表示拉升，並且‘pd’表示拉降；第11圖是具有PLL同步之USB隔離器晶片實施例的高速部份之簡化電路圖，其中一晶體震盪器連接到晶片上游端，並且在該端上之PLL被使用於兩端上之重新同步以及資料恢復；並且第12圖是USB隔離器晶模或晶片之進一步實施例的簡化方塊圖。
102、104‧‧‧電力領域
105‧‧‧耦合構件
106‧‧‧隔離障壁
108‧‧‧拉升電阻器
110‧‧‧拉降電阻器
112‧‧‧隔離發送器
114‧‧‧接收器
116‧‧‧收發器
118‧‧‧快速多工及驅動引動信號產生器
120‧‧‧數位邏輯區塊
122‧‧‧收發器
124‧‧‧HS發送器
125‧‧‧電阻器
126‧‧‧線驅動器
128‧‧‧接收器
130‧‧‧振幅檢測器
132‧‧‧震盪器
134‧‧‧雙向隔離通道
136‧‧‧隔離通道
138、140、142‧‧‧驅動引動信號
144‧‧‧匯流排
146‧‧‧靜噪檢測器輸出
148‧‧‧通道輸出
150‧‧‧隔離器資料線
152‧‧‧斷開信號
154‧‧‧線性調頻完成信號
Claims (16)
- 一種USB隔離器積體電路，其包含：一隔離障壁，其配置在該積體電路之一上游部份以及一下游部份之間以提供在其間之電流隔離；一第一USB 2.0介面，其組配來在該積體電路之該上游部份以及一上游USB實體之間接收並且發送USB 2.0遵循信號；一第二USB 2.0介面，其組配來在該積體電路之該下游部份以及一下游USB實體之間接收並且發送USB 2.0遵循信號；複數個信號耦合構件，其組配來允許在該積體電路之該上游部份以及該下游部份之間通訊而允許該上游USB實體以及該下游USB實體使用一USB 2.0協定在其間通訊同時保持在其間的電流隔離；以及該積體電路之該等上游以及下游部份包括個別的模組，該等模組組配來自動地檢測該等上游或下游USB實體之一USB 2.0速度並且反應於該檢測以自動地將該積體電路置入複數個USB 2.0速度模式之一對應者而用以在該等上游以及下游USB實體之間通訊，該等複數個USB 2.0速度模式包括一USB低速模式、一USB全速模式以及一USB 2.0高速模式。
- 如申請專利範圍第1項之USB隔離器積體電路，其中該等模組包括分別配置在該積體電路之該等上游以及下游部份之狀態機器，該等狀態機器係組配來儲存代表該 積體電路個別部份之狀態的狀態資訊並且在其間將狀態資訊同步化。
- 如申請專利範圍第2項之USB隔離器積體電路，其中該等狀態機器進一步組配來更正該積體電路之該等上游及/或下游部份之狀態中的一個或多個錯誤。
- 如申請專利範圍第2項之USB隔離器積體電路，其中USB資料經由一個或多個信號耦合構件於該等上游以及下游USB實體之間傳送，並且該等狀態機器經由該等信號耦合構件中之一個或多個其他構件而在其間傳送狀態資訊。
- 如申請專利範圍第4項之USB隔離器積體電路，其中在該積體電路之該等上游以及下游部份之間傳送狀態資訊的該一個或多個其他信號耦合構件，不是與USB資料被傳送於其上之該一個或多個信號耦合構件一致成排。
- 如申請專利範圍第4項之USB隔離器積體電路，其中傳送該狀態資訊之該一個或多個其它信號耦合構件相對於該等USB資料被傳送之該一個或多個信號耦合構件是獨立地並且緩慢地被供以時脈。
- 如申請專利範圍第2項之USB隔離器積體電路，其中該積體電路之該等上游以及下游部份中僅一者包括來自作用為一PLL之參考的一晶體振盪器之一輸入，其之輸出被使用以在重新發送至該積體電路對應部份上的一USB匯流排上之前重新同步化USB高速傳信。
- 如申請專利範圍第2項之USB隔離器積體電路，其中該 積體電路之該等上游以及下游部份各包括來自作用為一對應的PLL之參考的一對應的晶體振盪器之一對應輸入，其之輸出被使用以在重新發送至該積體電路對應部份上的對應USB匯流排上之前重新同步化USB高速傳信。
- 如申請專利範圍第1項之USB隔離器積體電路，其中該等信號耦合構件是在該積體電路之該等上游以及下游部份之間提供電容性耦合的電容性隔離器。
- 如申請專利範圍第9項之USB隔離器積體電路，其中該等電容性隔離器包括電容器以及組配來恢復該等電容器上電荷之電容器充電構件。
- 如申請專利範圍第9項之USB隔離器積體電路，其中該積體電路之該等上游以及下游部份是在一單一電氣絕緣晶粒上相互地隔開，並且該積體電路包括在該晶粒上之至少一個耦合區域以在相互隔離的積體電路部份之間提供電容性耦合，該等積體電路部份係由該單一晶粒上之複數層所形成，該等層包括金屬及介電質層以及至少一半導體層；其中該等介電質層中之至少一者自該等積體電路部份延伸跨越該耦合區域，並且該等金屬層及/或至少一半導體層中之至少一對應者自該等積體電路部份之各者延伸並且部份地進入該耦合區域以於其中形成一個或多個電容器，並且因而在該等電流隔離積體電路部份之間提供電容性耦合。
- 如申請專利範圍第1項之USB隔離器積體電路，其中該積體電路之該等上游以及下游部份之各者包括用以耦合至一對應的精密電阻器以界定高速USB 2.0傳信之電流的一對應輸入。
- 如申請專利範圍第1項之USB隔離器積體電路，其中：該第一USB 2.0介面組配來在該積體電路之該上游部份以及任何USB實體之間接收並且發送USB 2.0遵循信號，其中之實體包括：一標準USB主機、一USB嵌入式主機、一USB作動中(On-The-Go)裝置、及一USB集線器；以及第二USB 2.0介面組配來在該積體電路之該下游部份以及任何USB實體之間接收並且發送USB 2.0遵循信號，其中之實體包括：一標準USB裝置、一USB嵌入式主機、一USB作動中(On-The-Go)裝置、及一USB集線器。
- 如申請專利範圍第1項之USB隔離器積體電路，其中該等模組組配來自該等上游以及下游USB實體中之一者傳輸USB信號、裝置連接及裝置斷開至該等上游以及下游USB實體中之另一者，因而該USB隔離器積體電路除了時間延遲之外對於該等上游以及下游USB實體是通透的。
- 如申請專利範圍第1項之USB隔離器積體電路，其中至少一些信號耦合構件是組配來允許在該積體電路之該等上游部份以及下游部份之間進行雙向通訊之雙向信號耦合構件。
- 如申請專利範圍第1至14項中任一項之USB隔離器積體電路，其中該等信號耦合構件包括組配來允許僅自該積體電路之該上游部份至該下游部份通訊的第一單向信號耦合構件，以及組配來允許僅自該積體電路之該下游部份至該上游部份通訊的第二單向信號耦合構件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161489977P | 2011-05-25 | 2011-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201304471A TW201304471A (zh) | 2013-01-16 |
| TWI536776B true TWI536776B (zh) | 2016-06-01 |
Family
ID=47216458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101118763A TWI536776B (zh) | 2011-05-25 | 2012-05-25 | 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20140211862A1 (zh) |
| JP (1) | JP5930025B2 (zh) |
| CN (1) | CN103703451B (zh) |
| TW (1) | TWI536776B (zh) |
| WO (1) | WO2012159168A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI602065B (zh) * | 2016-12-02 | 2017-10-11 | 宇瞻科技股份有限公司 | 複合型電子裝置 |
| TWI696921B (zh) * | 2019-03-28 | 2020-06-21 | 威鋒電子股份有限公司 | Usb積體電路 |
| US11637724B2 (en) | 2021-03-12 | 2023-04-25 | Analog Devices, Inc. | Coding schemes for communicating multiple logic states through a digital isolator |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9009382B2 (en) * | 2011-06-24 | 2015-04-14 | Maxim Integrated Products, Inc. | USB hubs with galvanic isolation |
| US9071243B2 (en) | 2011-06-30 | 2015-06-30 | Silicon Image, Inc. | Single ended configurable multi-mode driver |
| US8760188B2 (en) * | 2011-06-30 | 2014-06-24 | Silicon Image, Inc. | Configurable multi-dimensional driver and receiver |
| CN103678211B (zh) * | 2012-09-11 | 2016-07-13 | 龙迅半导体（合肥）股份有限公司 | Usb接口的信号传输方法及其装置 |
| WO2014105725A1 (en) * | 2012-12-28 | 2014-07-03 | Volcano Corporation | Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing |
| US20140267660A1 (en) * | 2013-03-15 | 2014-09-18 | Fujifilm Sonosite, Inc. | Ultrasound device with video display capability and associated devices, systems, and methods |
| EP3092571A4 (en) * | 2014-01-07 | 2017-08-16 | The Silanna Group Pty Ltd | Electrical isolation in serial communication |
| FR3023633B1 (fr) * | 2014-07-11 | 2016-07-29 | Peugeot Citroen Automobiles Sa | Dispositif de gestion d'erreurs sur un bus universel serie |
| CN104484302B (zh) * | 2014-12-25 | 2017-09-26 | 中国电子科技集团公司第四十一研究所 | 基于usb接口的实现两台主机之间双向通信与控制的系统 |
| US10014957B2 (en) * | 2015-03-13 | 2018-07-03 | Texas Instruments Incorporation | High speed isolated and optical USB |
| GB2537394A (en) * | 2015-04-15 | 2016-10-19 | Murata Manufacturing Co | Isolator with automatic speed selection for USB communication systems |
| US9621383B1 (en) * | 2015-11-06 | 2017-04-11 | Monolithic Power Systems, Inc. | Digital isolator and the method thereof |
| US20170168979A1 (en) * | 2015-12-09 | 2017-06-15 | Qualcomm Incorporated | Capacitively coupling differential data lines of a usb2 physical layer interface transceiver (phy) to one or more components of a high speed module in response to a transition of the phy into high speed mode |
| US9935763B2 (en) * | 2016-06-17 | 2018-04-03 | Texas Instruments Incorporated | Timing correction in a communication system |
| US10545770B2 (en) | 2016-11-14 | 2020-01-28 | Intel Corporation | Configurable client hardware |
| GB2566445B8 (en) * | 2017-09-06 | 2020-03-04 | Advanced Risc Mach Ltd | Reset isolation bridge |
| TWI640873B (zh) * | 2017-11-10 | 2018-11-11 | 升鼎科技股份有限公司 | 通用串列匯流排裝置的快速充電模式觸發方法及其系統及記錄媒體 |
| US11016924B2 (en) * | 2018-03-01 | 2021-05-25 | Samsung Electronics Co., Ltd. | System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices |
| US11018444B2 (en) | 2018-03-09 | 2021-05-25 | Samsung Electronics Co., Ltd. | Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-of) device |
| EP3598409B1 (en) | 2018-07-16 | 2021-03-10 | Melexis Technologies NV | Transceiver with galvanic isolation means |
| CN109542822B (zh) * | 2018-12-17 | 2024-03-12 | 广州吉欧电子科技有限公司 | 一种usb otg接口隔离电路 |
| CN109829343A (zh) * | 2019-01-25 | 2019-05-31 | 江苏徐工信息技术股份有限公司 | 一种高抗扰等级的usb通信隔离系统及方法 |
| JP6675701B1 (ja) | 2019-11-13 | 2020-04-01 | 先端フォトニクス株式会社 | 光学部品及びアイソレータ |
| CN111600593B (zh) * | 2020-05-19 | 2021-06-01 | 苏州纳芯微电子股份有限公司 | 多通道数字隔离芯片的实现方法及实现系统 |
| US11792051B2 (en) * | 2020-07-17 | 2023-10-17 | Texas Instruments Incorporated | Multi-channel digital isolator with integrated configurable pulse width modulation interlock protection |
| TWI737529B (zh) * | 2020-10-30 | 2021-08-21 | 精拓科技股份有限公司 | 數位隔離器 |
| US11669475B2 (en) * | 2021-04-30 | 2023-06-06 | Texas Instruments Incorporated | Isolated universal serial bus repeater with high speed capability |
| WO2022251600A1 (en) * | 2021-05-28 | 2022-12-01 | Analog Devices, Inc. | Isolator with low power state |
| US11921651B2 (en) | 2021-06-07 | 2024-03-05 | AyDeeKay LLC | Interface module with low-latency communication of electrical signals between power domains |
| US11824530B2 (en) | 2021-08-03 | 2023-11-21 | AyDeeKay LLC | Low latency, broadband power-domain offset-correction signal level circuit implementation |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4005145B2 (ja) * | 1997-03-31 | 2007-11-07 | 株式会社ルネサステクノロジ | 容量性絶縁バリヤを用いるモデム装置及び絶縁カプラ並びにモデム装置に用いられる集積回路 |
| US6873065B2 (en) * | 1997-10-23 | 2005-03-29 | Analog Devices, Inc. | Non-optical signal isolator |
| US6675250B1 (en) * | 2001-02-13 | 2004-01-06 | Cisco Technology, Inc. | Fault tolerant communications using a universal serial bus |
| US6820160B1 (en) * | 2001-08-21 | 2004-11-16 | Cypress Semiconductor Corporation | Apparatus for optically isolating a USB peripheral from a USB host |
| US7069347B1 (en) * | 2002-09-27 | 2006-06-27 | Cypress Semiconductor Corporation | Device and method for adapting speed of a USB device based on available power |
| JP2005129010A (ja) * | 2003-09-29 | 2005-05-19 | Sharp Corp | デバイス側コントローラ，ホスト側コントローラ，通信コントローラ，ｕｓｂシステム，パケット通信方法，パケット通信プログラムおよび記録媒体 |
| US8198951B2 (en) * | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US20060265540A1 (en) * | 2005-05-17 | 2006-11-23 | Cardiac Pacemakers, Inc. | Method and apparatus for isolating universal serial bus (USB) communications link |
| US20080085124A1 (en) * | 2006-10-10 | 2008-04-10 | Lsi Logic Corporation | Clock generation with minimum number of crystals in a multimedia system |
| TWI334545B (en) * | 2007-02-12 | 2010-12-11 | Via Tech Inc | A usb device and a mode detecting method thereof |
| US7899968B2 (en) * | 2007-07-26 | 2011-03-01 | Akros Silicon Inc. | USB integrated bidirectional digital isolator channel across an interface between two USB devices |
| TWI365366B (en) * | 2008-04-03 | 2012-06-01 | Sunplus Mmedia Inc | Usb chip with self-calibration circuit and calibration method thereof |
| US8030891B2 (en) * | 2008-04-10 | 2011-10-04 | Smiths Medical Asd, Inc. | Ambulatory medical device with electrical isolation from connected peripheral device |
| US8432182B2 (en) * | 2009-03-30 | 2013-04-30 | Analog Devices, Inc. | USB isolator with advanced control features |
| US8924621B2 (en) * | 2010-11-05 | 2014-12-30 | Linear Technology Corporation | Method and system for detecting and asserting bus speed condition in a USB isolating device |
-
2012
- 2012-05-25 US US14/119,855 patent/US20140211862A1/en not_active Abandoned
- 2012-05-25 WO PCT/AU2012/000588 patent/WO2012159168A1/en active Application Filing
- 2012-05-25 JP JP2014511687A patent/JP5930025B2/ja not_active Expired - Fee Related
- 2012-05-25 CN CN201280036439.9A patent/CN103703451B/zh not_active Expired - Fee Related
- 2012-05-25 TW TW101118763A patent/TWI536776B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI602065B (zh) * | 2016-12-02 | 2017-10-11 | 宇瞻科技股份有限公司 | 複合型電子裝置 |
| TWI696921B (zh) * | 2019-03-28 | 2020-06-21 | 威鋒電子股份有限公司 | Usb積體電路 |
| US10901934B2 (en) | 2019-03-28 | 2021-01-26 | Via Labs, Inc. | USB integrated circuit |
| US11637724B2 (en) | 2021-03-12 | 2023-04-25 | Analog Devices, Inc. | Coding schemes for communicating multiple logic states through a digital isolator |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103703451B (zh) | 2016-09-07 |
| WO2012159168A1 (en) | 2012-11-29 |
| JP5930025B2 (ja) | 2016-06-08 |
| TW201304471A (zh) | 2013-01-16 |
| CN103703451A (zh) | 2014-04-02 |
| US20140211862A1 (en) | 2014-07-31 |
| JP2014523556A (ja) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI536776B (zh) | 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路 | |
| US10552358B2 (en) | Interface for bridging out-of-band information from a downstream communication link to an upstream communication link | |
| US8908779B2 (en) | Isolated communications interface | |
| US10205537B2 (en) | High speed isolated and optical USB | |
| JP3399950B2 (ja) | バス上の隣接デバイス間のインタフェースに設けられたアイソレーション・バリヤを通してｎｒｚデータ信号を伝送する方法及び装置 | |
| CN100538682C (zh) | 存储设备、存储系统和操作存储设备和存储系统的方法 | |
| CN100511192C (zh) | 用于具有位通道故障在线恢复的存储信道的方法、装置和系统 | |
| US9160451B2 (en) | Active optical cable connector plug and active optical cable using same | |
| US7292067B2 (en) | Method and apparatus for buffering bi-directional open drain signal lines | |
| CN102591826B (zh) | Usb隔离设备中检测与断言总线速度条件的方法与系统 | |
| CN100440188C (zh) | 用于区分状态信息与读数据的存储设备、系统和方法 | |
| US8730978B2 (en) | Analog front end protocol converter/adapter for SLPI protocol | |
| EP2823404B1 (en) | Collision detection in eia-485 bus systems | |
| CN110309092B (zh) | 电路装置、电子设备以及线缆束 | |
| CN110321311B (zh) | 电路装置、电子设备以及线缆束 | |
| CN114691576A (zh) | 具有不同i/o信号的装置之间的基于帧的低功率接口 | |
| WO2021150653A1 (en) | Eusb2 to usb 2.0 data transmission with surplus sync bits | |
| US6871301B1 (en) | Apparatus and method for using a 2-wire bus to deskew 4 XAUI lanes across multiple ASIC chips | |
| AU2012260438A1 (en) | USB isolator integrated circuit with USB 2.0 high speed mode and automatic speed detection | |
| US20230246883A1 (en) | Four Wire High Speed Communication Systems | |
| den Besten | The USB 2.0 physical layer: Standard and implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |