CN110309092B - 电路装置、电子设备以及线缆束 - Google Patents

电路装置、电子设备以及线缆束 Download PDF

Info

Publication number
CN110309092B
CN110309092B CN201910226584.7A CN201910226584A CN110309092B CN 110309092 B CN110309092 B CN 110309092B CN 201910226584 A CN201910226584 A CN 201910226584A CN 110309092 B CN110309092 B CN 110309092B
Authority
CN
China
Prior art keywords
bus
circuit
disconnection
signal
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910226584.7A
Other languages
English (en)
Other versions
CN110309092A (zh
Inventor
加贺谷隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110309092A publication Critical patent/CN110309092A/zh
Application granted granted Critical
Publication of CN110309092B publication Critical patent/CN110309092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

提供电路装置、电子设备以及线缆束,能够改善USB的信号的信号特性劣化并且适当地应对器件断开检测。电路装置包含:第1、第2物理层电路;总线开关电路,其使USB标准的第1总线与第2总线之间的连接在第1期间接通,在第2期间断开;以及处理电路,其在第2期间进行第1总线、第1、第2物理层电路、第2总线的传输路径中的分组的传输处理。第2物理层电路包含断开检测电路,该断开检测电路进行与第2总线侧连接的器件的器件断开的检测。当在第2期间时检测到器件断开的情况下,在从检测到器件断开的时刻起经过了等待期间之后,将第1总线与第2总线之间的连接从断开切换为接通。

Description

电路装置、电子设备以及线缆束
技术领域
本发明涉及电路装置、电子设备以及线缆束等。
背景技术
一直以来,公知有实现USB(Universal Serial Bus:通用串行总线)的数据传输控制的电路装置。作为这样的电路装置的现有技术,例如存在专利文献1、2所公开的技术。例如在专利文献1中公开了如下技术:在分组的发送开始时刻之前的时刻,使HS(High Speed:高速)模式用的发送电路的电流源的使能控制信号变得有效。在专利文献2中公开了如下技术:在从HS模式切换到FS(Full Speed:全速)模式的情况下,禁止生成HS模式用的高速时钟的PLL的自运行动作。
专利文献1:日本特开2006-135397号公报
专利文献2:日本特开2002-141911号公报
在USB中,在物理层电路中设置有HS模式用的发送电路。但是,由于在HS模式用的发送电路的发送信号的信号路径中存在寄生电容、寄生电阻,所以存在发送信号的信号特性因该寄生电容、寄生电阻而劣化的问题。并且,在USB中,主机需要能够适当地检测总线处的器件断开。
发明内容
本发明的一个方式涉及电路装置,该电路装置包含:第1物理层电路,其与USB标准的第1总线连接;第2物理层电路,其与所述USB标准的第2总线连接;总线开关电路,其一端与所述第1总线连接,另一端与所述第2总线连接,使所述第1总线与所述第2总线之间的连接在第1期间接通,在第2期间断开;以及处理电路,其在所述第2期间进行如下的传输处理:将从所述第1总线经由所述第1物理层电路接收的分组经由所述第2物理层电路发送到所述第2总线,将从所述第2总线经由所述第2物理层电路接收的分组经由所述第1物理层电路发送到所述第1总线,所述第2物理层电路包含第2总线侧的断开检测电路,该第2总线侧的断开检测电路进行所述第2总线侧的器件的器件断开的检测,当在所述第2期间时通过所述第2总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
并且,在本发明的一个方式中,也可以是,该电路装置包含定时器电路,该定时器电路对从检测到所述器件断开的时刻起的所述等待期间的经过进行计时。
并且,在本发明的一个方式中,也可以是,在将SOF分组的发出间隔设为TSF的情况下,所述等待期间的长度TW为TW>TSF。
并且,在本发明的一个方式中,也可以是,TW≥2×TSF。
并且,在本发明的一个方式中,也可以是,在检测到所述器件断开的情况下,所述处理电路停止所述传输处理,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
并且,在本发明的一个方式中,也可以是,所述第1物理层电路包含第1总线侧的断开检测电路,该第1总线侧的断开检测电路进行所述第1总线处的器件断开的检测,当在所述第1总线与所述第2总线之间的连接断开时通过所述第1总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
并且,在本发明的一个方式中,也可以是,所述第1物理层电路包含第1上游端口检测电路,该第1上游端口检测电路检测所述第1总线是否为上游侧的总线,所述第2物理层电路包含第2上游端口检测电路,该第2上游端口检测电路检测所述第2总线是否为上游侧的总线,在判断为所述第1总线为上游侧的总线时,所述第2总线侧的断开检测电路进行所述第2总线处的所述器件断开的检测,在判断为所述第2总线为上游侧的总线时,所述第1总线侧的断开检测电路进行所述第1总线处的所述器件断开的检测。
并且,在本发明的一个方式中,也可以是,所述第1上游端口检测电路在检测到从所述第1总线接收的分组是SOF分组时,判断为所述第1总线为上游侧的总线,所述第2上游端口检测电路在检测到从所述第2总线接收的分组是SOF分组时,判断为所述第2总线为上游侧的总线。
并且,在本发明的一个方式中,也可以是,所述处理电路在从所述第1总线接收到SOF分组的情况下,进行将所述SOF分组的重复分组发送到所述第2总线的处理,所述第2总线侧的断开检测电路检测所述SOF分组的所述重复分组中的EOP的信号振幅,从而进行所述器件断开的检测。
并且,在本发明的一个方式中,也可以是,该电路装置包含总线监视电路,该总线监视电路进行所述第1总线和所述第2总线的监视动作,所述总线开关电路根据所述总线监视电路的监视结果,使所述第1总线与所述第2总线之间的连接接通或断开。
并且,在本发明的一个方式中,也可以是,在检测到所述器件断开的情况下,所述总线监视电路将停止所述处理电路的所述传输处理的信号输出到所述处理电路,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线监视电路将使所述第1总线与所述第2总线之间的连接从断开切换为接通的信号输出到所述总线开关电路。
并且,本发明的其他方式涉及电子设备,该电子设备包含以上所述的电路装置以及与所述第1总线连接的处理装置。
并且,本发明的其他方式涉及线缆束,该线缆束包含以上所述的电路装置和线缆。
附图说明
图1是针对发送信号的信号特性的劣化问题的说明图。
图2是本实施方式的电路装置的结构例。
图3是电路装置的详细结构例。
图4是连接了充电电路的情况下的电路装置的结构例。
图5是电路装置的具体结构例。
图6是电路装置的动作说明图。
图7是电路装置的动作说明图。
图8是电路装置的动作说明图。
图9是对电路装置的详细动作进行说明的信号波形图。
图10是对电路装置的详细动作进行说明的信号波形图。
图11是对电路装置的详细动作进行说明的信号波形图。
图12是电路装置的详细结构例。
图13是针对器件断开时产生的问题点的说明图。
图14是针对器件断开时产生的问题点的说明图。
图15是电路装置的详细结构例的动作说明图。
图16是SOF分组的说明图。
图17是因反射波重叠在送出波上而产生的问题点的说明图。
图18是因反射波重叠在送出波上而产生的问题点的说明图。
图19是未进行器件断开时的SOF波形。
图20是进行了器件断开并且器件侧线缆长度为0m时的SOF波形例。
图21是进行了器件断开并且线缆长度较短时的SOF波形例。
图22是进行了器件断开并且线缆长度较长时的SOF波形例。
图23是物理层电路的结构例。
图24是电子设备的结构例。
图25是线缆束的结构例。
标号说明
BS1:第1总线;BS2:第2总线;BS3:第3总线;T1:第1期间;T2:第2期间;CB1、CB2:USB线缆;10:电路装置;11:第1物理层电路;12:第2物理层电路;13、14:基准电流电路;20:处理电路;22:链路层电路;24:中继器逻辑电路;30:总线监视电路;31:动作设定电路;32:定时器电路;40:总线开关电路;50:时钟信号生成电路;52:振荡电路;54:PLL电路;60:电源电路;62:调节器;91:第1上游端口检测电路;92:第2上游端口检测电路;93、94:断开检测电路;200:主控制器;210:USB-HUB;220:线缆束;221:充电电路;222:静电保护电路;223:短路保护电路;224:线缆;226:USB插座;250:便携式终端装置;260:外围器件;300:电子设备;310:存储部;320:操作部;350:线缆束;360:线缆;370:USB插座。
具体实施方式
以下,对本发明的优选实施方式进行详细说明。另外,以下说明的本实施方式并非不当地限定权利要求所记载的本发明的内容,在本实施方式中说明的结构并非全部都是作为本发明的解决手段而必需的。
1.发送信号的信号特性
使用图1对USB中的发送信号的信号特性的劣化进行说明。图1示出了车载电子设备的系统的一例,作为主机的主控制器200与USB-HUB 210连接。例如USB-HUB 210的上游端口与主控制器200连接,下游端口与SD 211、BT 212、DSRC 213(Dedicated Short RangeCommunications:专用短程通信)等器件连接。SD 211是SD卡设备,BT 212是蓝牙(注册商标)设备。并且,具有线缆224的线缆束220的USB插座226与智能手机等便携式终端装置250连接。在主控制器200与USB插座226之间设置有充电电路221、静电保护电路222、短路保护电路223等。
在图1中,由于线缆224在车内例如以避开内部装饰的方式布线,所以线缆长度非常长,会产生寄生电容等。并且,还会因充电电路221、静电保护电路222、短路保护电路223等电路而产生寄生电容等。主控制器200所具有的USB的HS发送电路的发送信号的信号特性因这些寄生电容等而发生劣化。另一方面,在USB的认证测试中要求发送信号的波形不与眼图的禁止区域重叠。但是,在图1中,当发送信号的信号品质因在车内布置的线缆224较长等而恶化时,产生了如下问题等:无法实现合适的信号传输,从而无法通过眼图的近端的认证测试等。
并且,在USB中,需要适当地检测器件断开。例如,假设在图1中用户断开了便携式终端装置250与USB插座226的连接。在该情况下,需要作为主机的主控制器200能够适当地检测出作为器件的便携式终端装置250从USB断开。
2.电路装置的结构例
在图2中示出了本实施方式的电路装置10的结构例。电路装置10包含第1物理层电路11、第2物理层电路12、处理电路20以及总线开关电路40。第2物理层电路12包含第2总线侧的断开检测电路94。另外,电路装置10并不限定于图2的结构,可以实施省略其一部分结构要素或者追加其他结构要素等各种变形。
第1物理层电路11与USB标准的第1总线BS1连接。第2物理层电路12与USB标准的第2总线BS2连接。第1、第2物理层电路11、12分别由物理层的模拟电路构成。物理层的模拟电路例如是HS、FS用的发送电路、接收电路、各种检测电路、上拉电阻电路等。另外,在处理电路20中包含有将经由USB接收的串行数据转换成并行数据的串行/并行转换电路、将并行数据转换成串行数据的并行/串行转换电路、弹性缓冲器、NRZI电路等相当于链路层的电路。例如,在处理电路20中包含有相当于USB的收发器宏单元中的链路层等的电路,在第1、第2物理层电路11、12中包含有发送电路、接收电路、检测电路等模拟电路。
第1总线BS1例如是与主控制器侧连接的总线,第2总线BS2例如是与外围器件侧连接的总线。但是,本实施方式并不限定于这样的连接结构。第1总线BS1、第2总线BS2是包含构成差分信号的第1、第2信号(信号DP、DM)的信号线的USB标准的总线。第1总线BS1、第2总线BS2可以包含电源VBUS、GND的信号线。USB标准广义上是指给定的数据传输标准。
总线开关电路40的一端与第1总线BS1连接,另一端与第2总线BS2连接。并且使第1总线BS1与第2总线BS2之间的连接接通或断开。即,使第1总线BS1与第2总线BS2电连接,或者非电连接。使第1总线BS1与第2总线BS2之间的连接接通或断开例如是指使设置于第1总线BS1的DP、DM的信号线与第2总线BS2的DP、DM的信号线之间的开关元件等接通或断开。并且,本实施方式的电路之间的连接、总线或信号线与电路之间的连接是电连接。电连接是指以能够传递电信号的方式连接,是指能够利用电信号来传递信息的连接。电连接例如也可以是经由信号线、有源元件等的连接。
具体来说,如后述的图6所示,总线开关电路40在第1期间T1使第1总线BS1与第2总线BS2之间的连接接通。即,总线开关电路40具有设置在第1总线BS1与第2总线BS2之间的开关元件,在第1期间T1中,该开关元件接通。由此,与第1总线BS1连接的主控制器200和与第2总线BS2连接的外围器件260能够通过USB的总线直接进行USB的信号传输。另外,作为开关元件,例如设置有信号DP用的第1开关元件和信号DM用的第2开关元件。并且,主控制器200、外围器件260在广义上是指第1装置、第2装置。并且,如后述的图7所示,总线开关电路40在第2期间T2使第1总线BS1与第2总线BS2之间的连接断开。即,在第2期间T2中,设置于第1总线BS1与第2总线BS2之间的开关元件断开。处理电路20在该第2期间T2中进行下述的传输处理。
处理电路20是进行传输处理、各种控制处理的电路,可以通过基于门阵列等自动配置布线的逻辑电路等实现。另外,也可以通过CPU、MPU等处理器来实现处理电路20。
并且,处理电路20在第2期间T2中进行如下的传输处理:将从第1总线BS1经由第1物理层电路11接收的分组经由第2物理层电路12发送到第2总线BS2,将从第2总线BS2经由第2物理层电路12接收的分组经由第1物理层电路11发送到第1总线BS1。例如至少在第2期间T2的一部分中进行该传输处理。例如,不对分组格式进行变更便将分组从第1总线BS1侧传输到第2总线BS2侧,或者从第2总线BS2侧传输到第1总线BS1侧。此时,处理电路20在该传输处理中进行规定的信号处理。规定的信号处理是用于分组传输的信号处理,是用于传输所接收的分组的重复分组的信号处理。例如,作为规定的信号处理,处理电路20进行规定分组的比特的重新同步处理。例如,在接收分组时,根据电路装置10所生成的时钟信号对分组的各比特进行采样。在发送分组时,与电路装置10所生成的时钟信号同步地发送分组的各比特。在利用经由处理电路20的图7的传输路径TR2进行分组传输时,处理电路20进行规定的信号处理,从而能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。
并且,在图2中,第2物理层电路12包含第2总线侧的断开检测电路94,该第2总线侧的断开检测电路94进行第2总线BS2处的器件断开的检测。以下,将第2总线侧的断开检测电路94适当简称为断开检测电路94。断开检测电路94是用于检测第2总线BS2处的器件断开的电路。在与第2总线BS2连接的器件被移除而断开了与第2总线BS2的连接的情况下,断开检测电路94进行器件断开的检测(HS的断开检测)。该器件断开的检测能够通过检测第2总线BS2的DP、DM的信号振幅来实现。例如,在USB中,在器件或主机的物理层电路中设置有终端电阻,当器件断开时会失去器件的终端电阻,因此信号DP、DM的信号振幅增大。因此,通过检测到该信号振幅超过了规定的阈值的情况,能够检测出器件断开。即,能够通过检测信号DP、DM的信号电平是否超过了阈值来检测器件断开。具体来说,通过如后述那样对SOF(Start Of Frame:帧起始)分组的重复分组中的EOP(End Of Packet:分组结束)的信号振幅进行检测等,能够检测出器件断开。
并且,当在第1总线BS1与第2总线BS2之间的连接断开的第2期间时利用断开检测电路94检测到器件断开的情况下,在从检测到器件断开的时刻起经过了等待期间之后,总线开关电路40将第1总线BS1与第2总线BS2之间的连接从断开切换为接通。即,假设在图7那样的经由第1物理层电路11、处理电路20、第2物理层电路12的传输路径TR2中进行传输时检测到器件断开。在该情况下,总线开关电路40不立即将第1总线BS1与第2总线BS2之间的连接接通,而是保持第1总线BS1与第2总线BS2之间的连接断开的状态直到经过所设定的等待期间为止。此时,停止处理电路20在传输路径TR2上对分组的传输处理。然后,在经过了等待期间之后,将第1总线BS1与第2总线BS2之间的连接从断开切换为接通。这样的话,在该等待期间的这段时间,作为主机的主控制器200处于仅与主控制器200和电路装置10之间的第1总线BS1连接的状态,与第2总线BS2处于连接断开的状态。由此,能够减少因器件断开的阻抗不匹配而产生的反射波所带来的不良影响,主控制器200能够适当检测器件断开。作为等待期间,只要设定为能够避免反射波的影响并且主机能够适当地检测器件断开的期间即可。
即,在本实施方式中,总线开关电路40将第1总线BS1与第2总线BS2之间的连接在第1期间T1接通,在第2期间T2断开。并且,在第2期间T2进行经由第1物理层电路11、处理电路20、第2物理层电路12的传输路径TR2中的分组传输。这样,能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。但是,当在图7的传输路径TR2中进行分组传输时,在与第2总线BS2连接的外围器件260被移除而从第2总线BS2断开的情况下,由于总线开关电路40中的第1总线BS1、第2总线BS2之间的连接是断开的,所以主控制器200无法检测到该器件断开。
因此,在本实施方式中,代替主控制器200而利用电路装置10的断开检测电路94来检测第2总线BS2处的外围器件260的器件断开。并且,在检测到器件断开之后,将总线开关电路40中的第1总线BS1、第2总线BS2之间的连接从断开切换为接通,从而能够利用图6的传输路径TR1进行USB的信号传输。
在该情况下,作为使主机即主控制器200识别出器件断开的比较例的方法,考虑了如下的方法。即,在该比较例的方法中,在断开检测电路94检测到器件断开之后,立即将总线开关电路40中的第1总线BS1与第2总线BS2之间的连接从断开切换为接通。然后,主控制器200经由连接被接通的总线开关电路40来检测例如DP、DM的信号振幅,从而检测器件断开。
但是,当进行移除外围器件260的器件断开时,会失去基于外围器件260的45Ω终端的HS终端,成为阻抗不匹配的状态。因此,与主控制器200的送出波相对的反射波延迟地重叠在送出波上,会出现主控制器200无法适当地检测器件断开的情况。例如,在上述比较例的方法中,在利用断开检测电路94检测到器件断开之后,立即将总线开关电路40中的连接从断开切换为接通,因此与主控制器200的送出波相对的反射波通过连接被接通的总线开关电路40重叠在送出波上。具体来说,如后述那样,由于在主控制器200所发送出的SOF分组上重叠反射波,所以SOF的EOP的信号振幅的上升被阻断,未达到断开检测电平,从而主控制器200无法适当地检测器件断开。
因此,在本实施方式中,在利用断开检测电路94检测到器件断开的情况下,也不立即将第1总线BS1与第2总线BS2之间的连接接通,而是等待着经过等待期间。在该等待期间中,第1总线BS1与第2总线BS2之间的连接保持着断开,因此主控制器200的送出波无法传递到第2总线BS2侧,仅第1总线BS1中的反射波延迟地重叠在送出波上。因此,不受第2总线BS2的影响,而仅受第1总线BS1中的反射波的延迟影响,所以反射波与SOF的EOP的重叠程度比上述比较例的方法小。其结果是,SOF的EOP的信号振幅不会低于断开检测电平,作为主机的主控制器200例如能够在等待期间检测器件断开。因此,既能够改善USB的信号的信号特性劣化,又能够适当地应对器件断开的检测。
并且,在本实施方式中,在利用断开检测电路94检测到器件断开的情况下,处理电路20停止传输处理。即,将处理电路20设定为作为无效状态的动作禁止状态,从而停止图7的传输路径TR2中的传输处理。此时,第1物理层电路11、第2物理层电路12的输出为高阻抗状态,等效于第1物理层电路11、第2物理层电路12与第1总线BS1、第2总线BS2非电连接时的状态。即,从作为主机的主控制器200来看是与器件断开相同的状态。然后,在处理电路20停止传输处理并从检测到器件断开的时刻起经过了等待期间之后,总线开关电路40将第1总线BS与第2总线BS2之间的连接从断开切换为接通。这样的话,在利用断开检测电路94检测到器件断开之后,在等待期间的这段期间,经由总线开关电路40的信号路径与经由处理电路20的信号路径的双方成为路径断开的状态。因此,在等待期间的这段期间,仅作为主机的主控制器200与电路装置10之间的第1总线BS1处于连接的状态,第2总线BS2处于连接断开的状态。由此,能够减少因器件断开的阻抗不匹配而产生的反射波所带来的不良影响,主控制器200能够适当地检测器件断开。
在图3中示出了电路装置10的详细结构例。在图3中,电路装置10包含总线监视电路30。总线监视电路30进行第1总线BS1和第2总线BS2的监视动作。例如,执行对第1总线BS1、第2总线BS2中的至少一方的状态进行监视的监视动作。具体来说,总线监视电路30使用第1、第2物理层电路11、12来进行第1总线BS1、第2总线BS2的监视动作。即,根据来自第1物理层电路11的信号或来自第2物理层电路12的信号,执行对第1总线BS1或第2总线BS2的状态进行监视的监视动作。然后,总线开关电路40根据总线监视电路30的监视结果,使第1总线BS1与第2总线BS2之间的连接接通或断开。例如,总线开关电路40根据总线监视电路30的监视结果,将第1总线BS1与第2总线BS2之间的连接在第1期间T1接通,在第2期间T2断开。然后,处理电路20在第2期间T2进行图7所示的传输处理。由此,由处理电路20来执行分组的比特的重新同步处理等规定的信号处理。即,执行分组的重发处理。由此,能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。
并且,在图3中,第1物理层电路11包含第1总线侧的断开检测电路93,该断开检测电路93进行第1总线BS1处的器件断开的检测。断开检测电路93是用于检测第1总线BS1处的器件断开的电路。以下,将第1总线侧的断开检测电路93适当简称为断开检测电路93。并且,在与第1总线BS1连接的器件被移除而断开了与第1总线BS1的连接的情况下,断开检测电路93进行器件断开的检测。器件断开的检测能够通过对第1总线BS1的DP、DM的信号振幅进行检测来实现。例如通过检测SOF分组的重复分组中的EOP的信号振幅来检测器件断开。
然后,当在第1总线BS1与第2总线BS2之间的连接为断开的第2期间时利用断开检测电路93检测到器件断开的情况下,在从检测到器件断开的时刻起经过了等待期间之后,总线开关电路40将第1总线BS1与第2总线BS2之间的连接从断开切换为接通。具体来说,在利用断开检测电路93检测到器件断开的情况下,处理电路20停止传输处理,在从检测到器件断开的时刻起经过了等待期间之后,总线开关电路40将第1总线BS1与第2总线BS2之间的连接从断开切换为接通。
例如上述图2是第1总线BS1为上游侧的总线、第2总线BS2为下游侧的总线的情况的例子。即,在图1中,在作为主机的主控制器200与作为器件的便携式终端装置250之间设置有本实施方式的电路装置10。并且,主控制器200与上游侧的第1总线BS1连接,便携式终端装置250与下游侧的第2总线BS2连接。
这样,在第2总线BS2为下游侧的情况下,只要如图2所示的那样仅在作为下游侧的第2总线BS2侧设置断开检测电路94即可。这是因为器件断开的检测仅在下游侧进行。但是,如后述那样,在CarPlay或USB的OTG中,作为主设备的主机的角色与作为从设备的器件的角色能够交换。因此,在图1中,有时便携式终端装置250为主机的角色,主控制器200为器件的角色。在该情况下,第1总线BS1为下游侧,需要在第1总线BS1侧进行器件断开的检测。
针对该点,在图3中,除了第2总线BS2侧的断开检测电路94之外,在第1总线BS1侧还设置有断开检测电路93。因此,例如在主机与器件的角色发生交换而使第1总线BS1为下游侧的情况下,也能够适当地检测第1总线BS1处的器件断开。因此,例如可以提供适合于能够交换主机与器件的角色的系统的电路装置10。
并且,在图3中,第1物理层电路11包含第1上游端口检测电路91,该第1上游端口检测电路91检测第1总线BS1是否为上游侧的总线。上游侧是指上游端口侧。第2物理层电路12包含第2上游端口检测电路92,该第2上游端口检测电路92检测第2总线BS2是否为上游侧的总线。第1、第2上游端口检测电路91、92分别根据从第1总线BS1、第2总线BS2接收的SOF分组等,检测第1总线BS1、第2总线BS2是否为上游侧的总线。
并且,在判断为第1总线BS1为上游侧的总线时,断开检测电路94进行第2总线BS2处的器件断开的检测。即,在第1总线BS1为上游侧的情况下,第2总线BS2为下游侧,因此第2总线BS2侧的断开检测电路94检测第2总线BS2处的器件断开。下游侧是指下游端口侧。另一方面,在判断为第2总线BS2为上游侧的总线时,断开检测电路93进行第1总线BS1处的器件断开的检测。即,在第2总线BS2为上游侧的情况下,第1总线BS1为下游侧,因此第1总线BS1侧的断开检测电路93检测第1总线BS1处的器件断开。
这样的话,例如当在图1中主控制器200为USB的主机、便携式终端装置250为USB的器件的情况下,第1上游端口检测电路91根据从主控制器200接收的SOF分组等,检测出第1总线BS1为上游侧。然后,断开检测电路94检测作为下游侧的第2总线BS2处的器件断开。另一方面,在便携式终端装置250为主机的角色、主控制器200为器件的角色的情况下,第2上游端口检测电路92根据从便携式终端装置250接收的SOF分组等,检测出第2总线BS2为上游侧。然后,断开检测电路93检测作为下游侧的第1总线BS1处的器件断开。
并且,电路装置10包含动作设定电路31,该动作设定电路31进行断开检测电路93、94的动作设定。例如,在总线监视电路30中设置有动作设定电路31。并且,在判断为第1总线BS1为上游侧的总线时,动作设定电路31将第2总线BS2侧的断开检测电路94设定为动作使能状态。例如,当利用第1上游端口检测电路91检测到第1总线BS1为上游侧时,断开检测电路94的动作变得有效,从而能够检测作为下游侧的第2总线BS2处的器件断开。例如,总线监视电路30的动作设定电路31使作为断开检测电路94的有效信号的动作使能信号有效,从而使断开检测电路94为作为有效状态的动作使能状态。另一方面,在判断为第2总线BS2为上游侧的总线时,动作设定电路31将第1总线BS1侧的断开检测电路93设定为动作使能状态。例如,当利用第2上游端口检测电路92检测到第2总线BS2为上游侧时,断开检测电路93的动作变得有效,从而能够检测作为下游侧的第1总线BS1处的器件断开。例如,动作设定电路31使断开检测电路93的动作使能信号成为有效,从而使断开检测电路93为动作使能状态。
这样的话,当判断为第1总线BS1、第2总线BS2中的一条总线为上游侧时,作为下游侧的另一条总线的断开检测电路被设定为动作使能状态,从而能够检测另一条总线处的器件断开。
并且,在判断为第1总线BS1为上游侧的情况下,动作设定电路31将第1总线BS1侧的断开检测电路93设定为动作禁止状态。这样的话,由于不需要检测器件断开的断开检测电路93停止了其动作,所以起到了防止误检测的作用。并且,在判断为第2总线BS2为上游侧的情况下,动作设定电路31将第2总线BS2侧的断开检测电路94设定为动作禁止状态。这样的话,由于不需要检测器件断开的断开检测电路94停止了其动作,所以起到了防止误检测的作用。并且,在第1、第2上游端口检测电路91、92检测到上游侧的总线之后,或者在第1总线BS1与第2总线BS2之间的连接接通之后,动作设定电路31也可以将第1、第2上游端口检测电路91、92设定为动作禁止状态。
另外,例如动作设定电路31使动作禁止信号或节电设定信号成为有效而进行动作禁止状态或节电状态的设定。并且,动作使能状态是指断开检测电路93、94的器件断开检测的动作有效的状态,动作禁止状态是指断开检测电路93、94的器件断开检测的动作无效的状态。并且,与通常进行断开检测的通常状态相比,节电状态是电力消耗减少的状态。
并且,第1上游端口检测电路91在检测出从第1总线BS1接收的分组是SOF分组时,判断为第1总线BS1是上游侧的总线。并且,第2上游端口检测电路92在检测到从第2总线BS2接收的分组是SOF分组时,判断为第2总线BS2是上游侧的总线。
例如在第1总线BS1为上游侧的情况下,在HS模式时,图6、图7的主控制器200作为主机来发送SOF分组。在该情况下,电路装置10的第1总线BS1侧的第1上游端口检测电路91通过检测来自主控制器200的SOF分组来检测第1总线BS1为上游侧的情况。并且,第2总线BS2侧的断开检测电路94检测第2总线BS2处的器件断开。另一方面,在第2总线BS2为上游侧的情况下,在HS模式时,外围器件260作为主机来发送SOF分组。在该情况下,电路装置10的第2总线BS2侧的第2上游端口检测电路92通过检测来自外围器件260的SOF分组来检测第2总线BS2为上游侧的情况。并且,第1总线BS1侧的断开检测电路94检测第1总线BS1处的器件断开。这样的话,能够利用从主机侧接收的SOF分组来适当地检测是否为上游侧的总线。由于SOF分组从主机侧定期发送,所以适合被用作检测是否为上游侧的信号。但是,也可以代替SOF分组而检测只从主机侧送来的其他信号,从而检测是否为上游侧。
并且,在从第1总线BS1接收到SOF分组的情况下,处理电路20进行将SOF分组的重复分组发送到第2总线BS2的处理。即,处理电路20作为中继器电路来进行动作,使用第2物理层电路12将SOF分组的重复分组发送到第2总线BS2侧。然后,第2总线BS2侧的断开检测电路94对SOF分组的重复分组中的EOP的信号振幅进行检测,从而进行器件断开的检测。即,在判断为第1总线BS1为上游侧、第2总线BS2为下游侧的情况下,断开检测电路94对第2物理层电路12所发送的重复分组的信号振幅进行监视,从而检测器件断开。例如,断开检测电路94通过检测信号振幅是否超过了规定的阈值来检测器件断开。规定的阈值例如是400mV与800mV之间的电压电平。这样的话,能够使用SOF分组的EOP字段来适当地检测器件断开。
并且,处理电路20在从第2总线BS2接收到SOF分组的情况下,进行将SOF分组的重复分组发送到第1总线BS1的处理。然后,第1总线BS1侧的断开检测电路93对SOF分组的重复分组中的EOP的信号振幅进行检测,从而进行器件断开的检测。即,断开检测电路93对第1物理层电路11所发送的重复分组的信号振幅进行监视,从而检测器件断开。
并且,本实施方式的电路装置10包含定时器电路32。在图3中,定时器电路32设置于总线监视电路30。该定时器电路32对从检测到器件断开的时刻起的等待期间的经过进行计时。例如定时器电路32由计数器构成,当检测到器件断开时,该计数器的计数处理开始。然后,当计数器的计数值达到与等待期间对应的计数值时,定时器电路32使计数结束信号成为有效并输出。当计数结束信号变得有效时,总线监视电路30输出将总线开关电路40从断开切换为接通的开关控制信号,由此,第1总线BS1与第2总线BS2之间的连接从断开切换为接通。这样的话,能够通过对定时器电路32设定与等待期间对应的计数值来经过等待期间。然后,从检测到器件断开的时刻起经过了等待期间之后,能够将第1总线BS1与第2总线BS2之间的连接从断开切换为接通。
并且,在本实施方式中,在将SOF分组的发出间隔设为TSF的情况下,等待期间的长度TW为TW>TSF。SOF分组的发出间隔例如为TSF=125μs,使等待期间的长度TW比该TSF=125μs长。这样的话,主控制器200在作为TW>TSF的等待期间中至少发送一次SOF分组,从而能够检测器件断开。即,在等待期间,总线开关电路40的连接处于断开的状态,处理电路20也被设定为作为无效状态的动作禁止状态,处理电路20中的HS的传输处理停止。因此,主控制器200能够通过将SOF分组发送到第1总线BS1来检测器件断开。
并且,在本实施方式中,优选TW≥2×TSF。这样的话,主控制器200在作为TW≥2×TSF的等待期间多次发送SOF分组,从而能够检测器件断开。因此,能够使主控制器200更适当地检测器件断开。
并且,在利用断开检测电路94等检测到器件断开的情况下,总线监视电路30将停止处理电路20的传输处理的信号输出到处理电路20。然后,在从检测到器件断开的时刻起经过了等待期间之后,总线监视电路30向总线开关电路40输出将第1总线BS1与第2总线BS2之间的连接从断开切换为接通的信号。这样,在检测到器件断开时,总线监视电路30通过输出停止HS的传输处理的信号,使第1物理层电路11中的HS终端也成为无效的状态。例如,FS用的驱动器的输出为高阻抗状态。因此,主控制器200通过将SOF分组发送到第1总线BS1,能够检测器件断开。
图4是连接有充电电路221的情况下的电路装置10的结构例。充电电路221例如是进行依据USB的BC1.2规格(Battery Charging Specification Rev1.2)的动作的电路。在BC1.2中,例如500mA以下这一VBUS的电源限制被扩大到例如为2A以下。在图4中,充电电路221具有调节器电路等,该充电电路221被提供外部电源而进行VBUS的供电。并且,以往,只能从主设备侧向从设备侧提供电源,但在BC1.2中,也可以从从设备侧向主设备侧提供电源。例如,在外围器件260是作为主机的主设备的角色,主控制器200是作为器件的从设备的角色的情况下,也能够从作为从设备的主控制器200对作为主设备的外围器件260提供VBUS的电源。
为了实现BC1.2,充电电路221需要在充电调停期间在其与外围器件260之间进行使用了DP、DM的信号传输,执行BC1.2的协议。因此,如在后述的图9中所说明的那样,在作为BC1.2协议的执行期间的充电调停期间,总线开关电路40使与充电电路221连接的第3总线BS3与第2总线BS2之间的连接接通。例如,将设置于第3总线BS3与第2总线BS2之间的开关元件接通,充电电路221能够在其与外围器件260之间执行使用了DP、DM的信号传输。这样的话,能够在充电调停期间执行BC1.2协议,从而进行充电的调停处理。例如,由于能够设定为适当的充电电流,所以能够提高充电速度。
图5是电路装置10的具体结构例。在图5中,电路装置10还包含基准电流电路13、14、时钟信号生成电路50、电源电路60。基准电流电路13、14分别是用于生成在第1、第2物理层电路11、12中使用的基准电流的电路,使用作为外置部件的电阻RI、RE来生成基准电流。时钟信号生成电路50是生成在电路装置10中使用的各种时钟信号的电路,包含振荡电路52、PLL电路54。振荡电路52与作为外置部件的振荡器XTAL和电容器CC1、CC2连接。振荡器XTAL由石英振子等实现。并且,振荡电路52进行振荡器XTAL的振荡动作,生成基于振荡信号的时钟信号。PLL电路54根据所生成的时钟信号来生成多相时钟信号。电源电路60被提供外部电源电压,从而生成在电路装置10中使用的各种电源电压。具体来说,电源电路60的调节器62进行外部电源电压的调节,生成电压比外部电源电压低的电源电压,并提供到电路装置10的各电路块。
处理电路20包含链路层电路22、中继器逻辑电路24等。链路层电路22是进行相当于链路层的处理的电路。链路层电路22例如进行将利用USB接收的串行数据转换为并行数据的串行/并行转换处理、将并行数据转换为发送用的串行数据的并行/串行转换处理、以及用于NRZI的编码、解码的处理等。中继器逻辑电路24进行用于将从第1总线BS1侧接收的分组发送到第2总线BS2侧,将从第2总线BS2侧接收的分组发送到第1总线BS1侧的逻辑处理。例如,使用时钟信号对接收到的分组的各比特进行采样,并将通过采样得到的串行数据转换为并行数据。然后,将进行了NRZI等各种逻辑处理后的并行数据转换为串行数据,并与电路装置10内的时钟信号同步地发送。这样的话,实现了分组的比特的重新同步处理(再同步)等规定的信号处理。
图6、图7、图8是本实施方式的电路装置10的动作说明图。如图6所示,在第1期间T1,总线开关电路40使第1总线BS1与第2总线BS2之间的连接接通。例如,通过使来自总线监视电路30的开关控制信号成为有效,与DP、DM的信号线分别对应设置的开关元件接通,第1总线BS1与第2总线BS2电连接。由此,连接于第1总线BS1的主控制器200和连接于第2总线BS2的外围器件260能够在第1总线BS1、总线开关电路40、第2总线BS2的传输路径TR1中进行USB的信号传输。即,能够进行使用了信号DP、DM的信号传输。另一方面,如图7所示,在第1期间T1之后的第2期间T2,总线开关电路40使第1总线BS1与第2总线BS2之间的连接断开。例如,通过使来自总线监视电路30的开关控制信号成为无效,与信号DP、DM分别对应设置的开关元件断开,第1总线BS1与第2总线BS2非电连接。并且,处理电路20在该第2期间T2中进行如下的传输处理:在第1总线BS1与第2总线BS2之间经由第1、第2物理层电路11、12来传输分组。即,进行传输路径TR2中的分组的传输处理。例如,通过在第2期间T2使来自总线监视电路30的传输处理的指示信号成为有效,处理电路20开始传输路径TR2中的分组的传输处理。在该传输处理中,进行分组的比特的重新同步处理等规定的信号处理而实现信号品质的改善。
图8是图4的结构例中的电路装置10的动作说明图。在图8中,总线开关电路40在充电调停期间使连接于充电电路221的第3总线BS3与第2总线BS2之间的连接接通。例如,在第3总线BS3和第2总线BS2之间与信号DP、DM分别对应设置的开关元件在充电调停期间为接通,第3总线BS3与第2总线BS2电连接。由此,例如在充电电路221与外围器件260之间执行例如BC1.2协议而实现充电的调停处理等。并且,在经过该充电调停期间后,切换为图6的第1期间T1而进行传输路径TR1中的信号传输。然后,切换为图7的第2期间T2而进行传输路径TR2中的分组的传输处理。
如上所述,在本实施方式中,设置有:处理电路20,其在第1总线BS1与第2总线BS2之间经由第1、第2物理层电路11、12来进行分组传输;总线监视电路30,其对总线进行监视;以及总线开关电路40,其根据监视结果来进行第1总线BS1与第2总线BS2之间的连接的接通、断开。这样的话,例如在第1总线BS1、第2总线BS2中的信号的信号特性发生劣化的情况下,也能够通过图7的传输路径TR2中的分组的比特的重新同步处理等规定的信号处理来改善信号特性的劣化。
例如在图1那样线缆224较长或者在传输路径中存在较大的寄生电容、寄生电阻的情况下,信号特性会严重地劣化,存在无法实现合适的信号传输的问题。在该点上,只要在主控制器200与作为外围器件260的便携式终端装置250之间配置本实施方式的电路装置10,便能够改善已劣化的信号特性。因此,能够在主控制器200与便携式终端装置250之间实现合适的信号传输。
并且,在本实施方式中,通过总线监视电路30来监视第1总线BS1、第2总线BS2的状态,总线开关电路40根据监视结果来进行第1总线BS1与第2总线BS2之间的连接的接通、断开。因此,例如在进行基于HS模式的高速的分组传输之前的第1期间T1,能够如图6所示的那样利用总线开关电路40将第1总线BS1与第2总线BS2电连接起来。由此,在该第1期间T1中,能够在主控制器200与外围器件260之间进行使用了信号DP、DM的信号传输,能够在HS模式的分组传输之前的阶段中进行各种交换。然后,在第2期间T2中,如图7所示,第1总线BS1与第2总线BS2之间的连接断开,进行传输路径TR2中的HS模式的分组传输。并且,在传输该分组时进行分组的比特的重新同步,因此能够实现改善了图1中所说明的信号特性劣化的高品质的分组传输。
另外,图1所示的USB-HUB 210具有USB标准的产品ID或厂商ID。与此相对,本实施方式的电路装置10不具有这样的产品ID或厂商ID,在该点上本实施方式的电路装置10与USB-HUB 210不同。
并且,作为改善信号特性劣化的电路装置,还存在被称为转接驱动器(redriver)的电路装置,通过模拟电路来进行信号DP、DM的振幅调整或开口调整。但是,由于转接驱动器不进行图7的传输路径TR2那样的分组传输,因此无法通过重新同步处理来改善已劣化的信号的信号特性,在该点上与本实施方式的电路装置10不同。
并且,图6~图8的外围器件260也可以如CarPlay、USB的OTG(On-The-GO)那样能够对主机的角色和器件的角色进行交换。例如,设图1的便携式终端装置250为能够进行CarPlay等的外围器件260。在该情况下,还想到了在主控制器200与外围器件260之间配置用于改善信号特性劣化的USB-HUB的方法。但是,在外围器件260为主机的情况下,USB-HUB的下游端口与作为主机的外围器件260连接,存在无法实现合适的分组传输的问题。在该点上,本实施方式的电路装置10与USB-HUB不同,具有如下优点:例如在图6~图8的与第2总线BS2连接的外围器件260的角色被切换为主机的情况下,也能够支持合适的分组传输。例如与主机或器件的角色相关的切换处理、设定处理只要在第1期间T1进行即可。并且,在外围器件260的角色被确定为主机或器件之后,只要在第2期间T2进行图7所示的传输路径TR2中的分组传输即可。因此,根据本实施方式的方法,具有如下优点:即使外围器件260是CarPlay等器件,也能够实现合适的分组传输。
接着,对本实施方式的详细动作例进行说明。图9是示出线缆连接后的USB的动作序列的信号波形图。在图9中,BC开关和USB开关是设置于总线开关电路40的开关元件。BC开关是在总线开关电路40中设置于第3总线BS3与第2总线BS2之间的开关元件。USB开关是在总线开关电路40中设置于第1总线BS1与第2总线BS2之间的开关元件。另一方面,传输处理的断开、接通表示图7的传输路径TR2中的传输处理的断开、接通。
在线缆连接(t1)之后,执行上述的BC1.2协议。执行BC1.2协议的B1所示的期间是充电调停期间。接着,作为外围器件260的器件侧接通上拉电阻,从而使得信号DP的电压被上拉而转移到FS模式(t2)。即,转移到FS空闲,如果在一定时间内没有任何操作,则转移到暂停状态。接着,当作为主控制器200的主机侧开始复位时(t3),被上拉的信号DP的电压为低电平。器件侧检测该低电平,从器件侧送出器件啁啾K(t4)。之后,当经过了一定时间时,器件侧停止器件啁啾K(t5)。于是,主机侧执行主机啁啾K/J(t6)。器件侧通过检测主机啁啾K/J来识别主机侧与HS模式对应的情况,从而接通HS终端(t7)。由此,信号DP、DM的振幅下降至400mV而转移到HS模式。然后,当主机侧结束复位时(t8)。转移到HS空闲,主机侧开始送出SOF(t9)。
在本实施方式中,能够对将第3总线BS3与第2总线BS2连接起来的BC开关的启用、禁用进行设定。在BC开关被设定为启用的情况下,在图9的B1所示的执行BC1.2协议的期间,如B2所示,BC开关接通,USB开关断开。例如在图8中,通过使BC开关接通而使第3总线BS3与第2总线BS2之间的连接接通,通过使USB开关断开而使第1总线BS1与第2总线BS2之间的连接断开。由此,能够在充电电路221与外围器件260之间使用信号DP、DM来进行用于充电调停等的信号处理。
当转移到FS模式时,如B3所示,USB开关接通,BC开关断开。通过使USB开关接通而使第1总线BS1与第2总线BS2之间的连接接通,通过使BC开关断开而使第3总线BS3与第2总线BS2之间的连接断开。由此,能够在主控制器200与外围器件260之间使用信号DP、DM来进行图6的传输路径TR1中的信号传输。此时,如B4所示,图7的传输路径TR2中的传输处理是断开的。
并且,在本实施方式中,第1总线BS1与第2总线BS2之间的连接的接通、断开的切换时刻被设定为图9的B5所示的范围内的时刻。即,至少在器件啁啾K的开始时刻(t4)之后,第1总线BS1与第2总线BS2之间的连接从接通切换为断开。也就是说,从第1期间T1切换为第2期间T2。或者,至少在主机啁啾K/J的结束时刻(t8)之后,第1总线BS1与第2总线BS2之间的连接从接通切换为断开。例如,至少在器件啁啾K的开始时刻(t4)之后、SOF送出的开始时刻(t9)之前,第1总线BS1与第2总线BS2之间的连接从接通切换为断开,传输路径TR2中的传输处理从断开切换为接通。另外,在BC开关被设定为禁用的情况下,不进行B2、B3所示的BC开关的接通、断开的切换,如B7所示,BC开关保持着断开状态。
这样,在本实施方式中,通过在B3所示的第1期间T1中使USB开关接通,第1总线BS1与第2总线BS2之间的连接接通。然后,在主控制器200与外围器件260之间进行传输路径TR1中的信号传输。另一方面,通过在B6所示的第2期间T2中使USB开关断开,第1总线BS1与第2总线BS2之间的连接断开,处理电路20的传输处理接通,由此,进行传输路径TR2中的分组传输。另外,由于切换时刻是B5所示的范围内的时刻,所以在图9中,用虚线来表示USB开关的接通、断开的切换时刻或传输处理的接通、断开的切换时刻的范围。
并且,在本实施方式中,至少在器件啁啾K的开始时刻(t4)之后,总线开关电路40使第1总线BS1与第2总线BS2之间的连接从接通切换为断开,处理电路20开始传输路径TR2中的传输处理。例如,在器件啁啾K的开始时刻之后,USB开关从接通(B3)切换为断开(B6),处理电路20的传输处理从断开(B4)切换为接通(B6)。即,在检测到器件啁啾K的开始(t4)的情况下,能够判断为器件侧与HS模式对应。另一方面,主机侧不与HS模式对应的情况是非常罕见的。因此,在检测到器件啁啾K的开始(t4)的情况下,使USB开关从接通切换为断开,从而能够使基于处理电路20的HS模式的传输处理从断开切换为接通。因此,B5所示的范围内的切换时刻只要至少为器件啁啾K的开始时刻(t4)之后的时刻即可。
或者,考虑到主机侧不与HS模式对应的可能性,也可以在检测到主机啁啾K/J的开始(t6)的情况下,使USB开关从接通切换为断开,使基于处理电路20的HS模式的传输处理从断开切换为接通。例如,在本实施方式中,也可以至少在主机啁啾K/J的结束时刻(t8)之后,总线开关电路40使第1总线BS1与第2总线BS2之间的连接从接通切换为断开,处理电路20开始传输路径TR2中的传输处理。这样的话,判断为主机侧和器件侧的双方与HS模式对应,在判断为完全切换为HS模式之后,能够适当地开始处理电路20的传输处理。这样,只要B5所示的范围内的切换时刻至少为器件啁啾K的开始时刻之后的时刻即可。但是,还需要考虑到切换中产生的毛刺所带来的不良影响。因此,优选切换时刻处于信号DP、DM被设定为低电平等规定的电压电平的期间内。例如是图9的时刻t5~t6之间的期间或t8~t9之间的期间等。
如上所述,在本实施方式中,在图9的B5所示的切换时刻之前,如B3所示的那样使USB开关接通,从而能够在主机侧与器件侧之间进行USB总线上的信号交换。总线监视电路30对USB总线上的信号交换进行监视。并且,例如在通过器件啁啾K或主机啁啾K/J的检测判断为能够进行HS模式的传输之后,使USB开关从接通切换为断开,使基于处理电路20的传输处理从断开切换为接通。这样的话,在主机侧与器件侧之间交换了信号之后,能够适当地转移到HS模式的传输处理。
图10是示出在HS模式的传输中进行了复位的情况下的动作序列的信号波形图。主机侧在HS模式下每隔125μs(t11、t12)便送出SOF分组。当主机侧开始复位时(t12),转移到FS模式,当分组在总线上消失后经过了3ms以上时,器件侧断开HS终端,接通上拉电阻(t13)。然后,由于器件侧确认了总线的状态为SE0(t14),所以判断为复位已开始,送出器件啁啾K。与此相对,主机侧送出主机啁啾K/J,从而从FS模式转移到HS模式。
如图10的C1所示,在本实施方式中,在主机开始了复位的情况下,USB开关从断开切换为接通,处理电路20的传输处理从接通切换为断开。即,在通过主机进行了复位的情况下,总线开关电路40使第1总线BS1与第2总线BS2之间的连接从断开切换为接通,处理电路20停止传输处理。这样的话,例如在HS模式的传输中进行了复位的情况下,将第1总线BS1与第2总线BS2电连接,从而例如能够在主控制器200与外围器件260之间进行使用了信号DP、DM的信号传输。之后,例如在图10的C2所示的范围内的切换时刻使USB开关从接通切换为断开,处理电路20的传输处理从断开切换为接通。由此,在主机侧与器件侧之间交换了信号之后,能够适当地转移到HS模式的传输处理。
图11是示出从HS模式的传输转移到暂停、恢复的情况下的动作序列的信号波形图。当主机侧开始暂停时(t22),转移到FS模式,当分组在总线上消失后经过了3ms以上时,器件侧断开HS终端,接通上拉电阻(t23)。并且,由于器件侧确认了总线的状态为J(t24),所以判断为暂停已开始。然后,主机侧开始恢复(t25),当恢复结束时(t26),器件侧在恢复结束的同时返回到进入暂停时的时间点处的模式。然后,断开上拉电阻,接通HS终端,从而返回到HS模式。如图11的D1所示,在本实施方式中,在主机开始了暂停的情况下也使USB开关从断开切换为接通,处理电路20的传输处理从接通切换为断开。即,在通过主机进行了暂停的情况下,总线开关电路40使第1总线BS1与第2总线BS2之间的连接从断开切换为接通,处理电路20停止传输处理。这样的话,例如在HS模式的传输中开始了暂停的情况下,将第1总线BS1与第2总线BS2电连接,从而能够在主控制器200与外围器件260之间进行使用了信号DP、DM的信号传输。然后,在暂停之后,主机侧进行恢复,由此,如图11的D2所示,USB开关从接通切换为断开,处理电路20的传输处理从断开切换为接通。这样的话,能够通过暂停后的恢复来适当地重新开始HS模式的数据传输。另外,从暂停转移到复位的动作序列与从线缆连接到FS空闲之后从暂停进入到复位的动作序列相同。
3.电路装置的详细内容
接着,使用图12等对本实施方式的电路装置10进行详细说明。在本实施方式中,在图10的C1所示的时刻,从经由处理电路20的传输路径TR2切换为经由总线开关电路40的传输路径TR1。并且,如果是主机、器件与第1总线BS1、第2总线BS2连接的状态,则在这种时刻的传输路径的切换中顺利地进行动作,但在器件被拔下而成为断开状态的情况下会出现问题。例如,当在图9的器件啁啾的执行期间(t4~t5)器件断开时,由于器件啁啾的长度不满足期望的时间(1ms),所以主机能够检测器件的断开。并且,当在主机啁啾的执行期间(t6~t8)器件断开时,由于主机啁啾的信号电平不是期望的信号电平(400mV),所以主机能够检测器件的断开。另一方面,当在啁啾结束之后(t8之后)器件断开时,主机无法检测器件的断开。其原因是在啁啾结束之后,在主机与处理电路20之间建立了HS连接,所以在第1总线BS1侧不会产生因第2总线BS2处产生的器件断开而出现的波形变化,所以主机无法检测器件的断开。并且,在检测到3ms以上的SE0状态之后(t13之后),如果进一步检测到SE0状态且没有检测到器件啁啾,则主机能够检测器件断开。
这样,在切换为经由处理电路20的传输路径TR2之后,当进行HS模式的通信时,在主机与处理电路20之间建立HS连接,HS分组的波形不会产生变化,因此即使器件断开,主机也无法检测到器件断开。也考虑了如果主机对器件发出一些指令但器件无应答时则视为器件断开的方法,但在该方法中,必须定期地发出断开检测用的指令,主机的软件控制变得复杂。
因此,在本实施方式中,当在HS模式的通信时器件断开的情况下,主机能够检测该器件断开。具体来说,如图12所示,在与第1总线BS1连接的第1物理层电路11中设置有第1上游端口检测电路91和断开检测电路93。并且,在与第2总线BS2连接的第2物理层电路12中设置有第2上游端口检测电路92和断开检测电路94。第1、第2上游端口检测电路91、92通过从总线监视电路30输出的作为切换为HS模式的切换信号的HS模式信号而成为动作使能状态。即,当从FS模式切换为HS模式时成为动作使能状态。然后,第1、第2上游端口检测电路91、92对从第1总线BS1、第2总线BS2输入的HS分组的PID进行逐一分析,第1、第2上游端口检测电路91、92中的任意一方检测主机所送出的SOF。然后,第1、第2上游端口检测电路91、92使用SOF的检测信号SDET1、SDET2将SOF的检测结果通知给总线监视电路30。由此,总线监视电路30识别主机所连接的上游侧的总线为第1总线BS1和第2总线BS2中的哪条总线。总线监视电路30将SOF的检测信号SDET1、SDET2分别作为时钟同步后的动作使能信号ENB2、ENB1来输出。动作使能信号ENB1、ENB2被输入到断开检测电路93、94。在该情况下,没有检测到SOF的下游侧的断开检测电路为动作使能状态。另外,总线监视电路30的动作设定电路31进行基于检测信号SDET1、SDET2的动作使能信号ENB1、ENB2的输出。
断开检测电路93、94在为动作使能状态时,检测经由处理电路20输出到第1总线BS1、第2总线BS2的SOF的重复波形的EOP的信号振幅。然后,当EOP的信号振幅超过625mV时,判断为器件断开,使用断开检测信号DDET1、DDET2通知给总线监视电路30。另外,在断开检测的判断时使用的信号振幅的阈值能够在525mV~625mV的范围内进行设定。在通过断开检测信号DDET1、DDET2通知了器件断开的情况下,总线监视电路30进行如下的处理:将工作模式从HS模式设定为FS模式,从而从经由处理电路20的传输路径TR2切换为经由总线开关电路40的传输路径TR1。具体来说,总线监视电路30的动作设定电路31进行该切换处理。并且,在上述比较例的方法中,主机经由接通的总线开关电路40来检测器件断开。
但是,在上述比较例的方法中,发现会产生如下问题:由于来自器件侧的该SOF的反射波与主机所检测的SOF的EOP重叠,所以主机无法适当地检测器件断开。图13、图14是对器件断开时产生的问题点的说明图。这里,设第1总线BS1与主机连接,第2总线BS2与器件连接,进行HS模式的通信。另外,如上所述,在第2总线BS2与主机连接、第1总线BS1与器件连接的连接方式的情况下,也是同样的处理,所以省略详细的说明。
图13是将主机与电路装置10连接起来的USB线缆CB1、和将电路装置10与器件连接起来的USB线缆CB2较短的情况下的动作例。如图13的E1所示,在HS模式中每隔125μs便从主机送出表示帧的起始的SOF分组。该SOF分组与其他令牌分组不同,是为了从主机示出FrameNumber而使用的,器件不需要与此对应。并且,与其他分组不同,SOF分组的EOP具有40bit的长度。另外,为了简化说明,将SOF分组适当简称为SOF。并且,设来自主机的HS分组仅输出SOF。
当从电路装置10观察时在USB线缆CB2的远端处器件断开的情况下,会失去器件的HS终端。由此,如图13的E2所示,第2总线BS2中的HS分组(SOF4)的信号振幅上升。电路装置10利用断开检测电路94来检测该振幅上升,在SOF的EOP的信号振幅超过了断开检测电平VDL的情况下,如E3所示的那样使路径切换信号成为有效,从而如E4所示的那样将信号路径从处理电路20的路径切换为总线开关电路40的路径。之后,主机所输出的HS分组穿过总线开关电路40而在电路装置10内通过,但由于失去了器件的HS终端,所以如E5所示的那样HS分组(SOF5、SOF6、SOF7···)的信号振幅也上升。主机使用自身的断开检测功能来进行检测,在SOF的EOP的信号振幅超过了断开检测电平的情况下,判断为器件断开。
这里,在如图13所示的那样USB线缆CB1与USB线缆CB2的总线缆长度较短的情况下动作不会出现问题,但在总线缆长度较长的情况下,会出现主机无法发挥断开检测功能的问题。在图14中示出了该情况的动作例。如图14的F1所示,主机送出HS分组。然后,当从电路装置10观察时在USB线缆CB2的远端处器件断开时,如F2所示的那样,第2总线BS2中的HS分组(SOF4)的信号振幅上升,电路装置10利用断开检测电路94来检测该振幅上升情况。然后,在SOF的EOP的信号振幅超过了断开检测电平VDL的情况下,如F3所示的那样使路径切换信号成为有效,从而如F4所示的那样,将信号路径从处理电路20的路径切换为总线开关电路40的路径。
之后,主机所输出的HS分组穿过总线开关电路40而在电路装置10内通过。此时,由于失去了器件的HS终端,所以SOF的信号振幅应该上升。但是,在该动作例中,由于USB线缆CB1和USB线缆CB2的各自的线缆长度较长,所以主机所送出的SOF会重叠有伴随延迟的反射波。如果总线缆长度较长,则该延迟也较大。并且,在SOF的EOP与反射波的SYNC、PID发生了重叠的情况下,如F5所示,SOF的EOP的信号振幅的上升被阻断而无法达到断开检测电平VDL。主机使用自身的断开检测功能来检测SOF的EOP,但在SOF的EOP的信号振幅下降,且低于断开检测电平VDL的情况下,无法检测到器件断开。
因此,在本实施方式中,当在HS模式的通信时器件断开的情况下,即使在连接于主机与电路装置10之间和电路装置10与器件之间的双方的USB线缆的长度较长的情况下,也能够实现防止主机检测不到器件断开的功能。为了实现该功能,在从下游侧的断开检测电路94通知了器件的断开检测信号DDET2之后,总线监视电路30使处理电路20无效并且开始定时器电路32的计数动作。在定时器电路32结束了规定的时间的计数动作之后,使总线开关电路40成为有效。该规定的时间与等待期间对应。由此,在电路装置10检测到器件断开之后,在规定的时间内设置成处理电路20和总线开关电路40均为无效的状态(即,USB总线的信号路径为高阻抗的断开状态)。在此期间,对于主机而言,由于仅主机与电路装置10之间的USB线缆CB1为连接的状态,因此防止了因主机所检测的SOF的EOP重叠有该SOF的反射波而导致该SOF的EOP的信号振幅下降,所以能够防止主机检测不到器件断开。进而,利用定时器电路32,在经过了规定的时间之后将USB总线的信号路径从路径断开的状态切换为总线开关电路40的信号路径,由此能够自动准备下一次器件再连接。
接着,使用图15对本实施方式的详细动作进行说明。另外,以下,主要对第2总线BS2为下游侧的情况进行说明,但在第1总线BS1为下游侧的情况下,只要在断开检测电路93检测到器件的断开之后,进行与第2总线BS2为下游侧的情况同样的处理即可。
如图15的G1所示,从第1总线BS1输入主机所送出的HS分组,并经由处理电路20重复输出到第2总线BS2。与来自该主机的HS分组对应地而由器件送出的HS分组从第2总线BS2输入,并经由处理电路20重复输出到第1总线BS1。在进行HS动作时,通过来自总线监视电路30的HS模式信号使第1、第2上游端口检测电路91、92成为动作使能状态,第1、第2上游端口检测电路91、92分别对来自第1总线BS1、第2总线BS2的HS分组的PID进行逐一分析。在图15中,由于第1上游端口检测电路91接收到从主机送出的SOF1,所以如G2所示,输出SOF的检测信号SDET1=高电平。另一方面,由于第2上游端口检测电路92没有接收到SOF,所以输出检测信号SDET2=低电平。
总线监视电路30根据所输入的检测信号SDET1=高电平和检测信号SDET2=低电平,识别出主机所连接的上游侧的总线为第1总线BS1。然后,使检测信号SDET1、SDET2时钟同步而如G3所示的那样输出动作使能信号ENB1=低电平、ENB2=高电平。动作使能信号ENB1=低电平、ENB2=高电平分别被输入到断开检测电路93、94。由此,下游侧的断开检测电路94为动作使能状态,上游侧的断开检测电路93为动作禁止状态。动作使能状态下的下游侧的断开检测电路94继续检测重复输出到第2总线BS2的SOF的EOP的信号振幅,但由于在图15的传输SOF1~SOF3的期间为与器件连接的状态,所以输出断开检测信号DDET2=低电平。
在电路装置10重复输出SOF3之后,当从电路装置10观察时在USB线缆CB2的远端处器件断开时,接着SOF3而重复输出到第2总线BS2的SOF4的EOP的信号振幅如G4所示的那样上升。于是,下游侧的断开检测电路94判定为SOF4的EOP的信号振幅超过了断开检测电平VDL,如G5所示的那样输出断开检测信号DDET2=高电平并通知给总线监视电路30。总线监视电路30根据所输入的断开检测信号DDET2=高电平和断开检测信号DDET1=低电平,识别出在第2总线BS2侧器件断开,将工作模式从HS模式转移到FS模式。进而,总线监视电路30根据断开检测信号DDET2=高电平,如G6所示的那样生成处理电路20的动作使能信号ENPRC=低电平,由此,将处理电路20设定为作为无效状态的动作禁止状态而停止处理电路20的传输处理。并且,总线监视电路30根据断开检测信号DDET2=高电平,如G7所示的那样生成计数开始的脉冲信号并输出到定时器电路32。由此,如G8所示的那样开始定时器电路32的计数处理。另外,动作设定电路31进行动作使能信号ENPRC、定时器开始的脉冲信号的生成。
当计数值达到与等待期间的长度对应的计数值时,定时器电路32如G9所示的那样输出计数结束的脉冲信号,停止计数处理。当在该动作例中输出了SOF6之后,停止计数处理。然后,在计数处理结束的时刻,总线监视电路30如G10所示的那样输出总线开关电路40的动作使能信号ENSW=高电平,从而使总线开关电路40的连接接通。由此,如G11、G12所示,信号路径从路径断开的状态切换为总线开关电路40的路径。另外,动作使能信号ENSW是将总线开关电路40从断开切换为接通的开关控制信号。
在处理电路20的动作使能信号ENPRC=低电平并且总线开关电路40的动作使能信号ENSW=低电平的期间,处理电路20和总线开关电路40都断开,因此信号路径为作为高阻抗状态的路径断开的状态。在该动作例中,由于在通过主机送出SOF5、SOF6的G13所示的期间,如G11所示的那样信号路径为路径断开的状态,所以来自主机的SOF5、SOF6不在第2总线BS2侧通过。因此,不受电路装置10与器件之间的USB线缆CB2的影响,而仅受主机与电路装置10之间的USB线缆CB1的反射波的延迟影响,所以SOF的EOP与反射波的重叠程度较小。因此,主机所送出的SOF5、SOF6的EOP的信号振幅不会低于断开检测电平VDL,由此,主机能够适当地检测到器件断开。
即,在图14的F5中,主机所送出的SOF的反射波从USB线缆CB2通过电路装置10而到达USB线缆CB1,通过与SOF的EOP重叠而如后述那样使EOP的信号振幅下降。这样,当EOP的信号振幅下降时,主机无法检测到器件断开。
与此相对,在本实施方式中,在图15中主机送出SOF5、SOF6的期间,总线开关电路40的连接断开,因此不会受到电路装置10与器件之间的USB线缆CB2的影响。并且,即使在主机所送出的SOF5、SOF6与反射波重叠的情况下,由于与USB线缆CB1和USB线缆CB2的总线缆长度相比,USB线缆CB1的线缆长度较短,所以反射波的重叠程度较小,EOP的信号振幅不会低于断开检测电平VDL。因此,主机能够适当地检测到器件断开。
如上所述,根据本实施方式,在HS模式的通信时器件断开的情况下,主机能够直接检测到因失去器件的HS终端而使信号振幅增大的SOF的波形,主机能够容易地判定出器件断开的情况。
另外,在本实施方式中,定时器电路32对从检测到器件断开的图15的G7时刻起的等待期间的经过进行计时。即,定时器电路32在监测到器件断开的G7时刻开始计数处理,当计数值达到与等待期间的长度TW对应的计数值时,停止计数处理而如G9所示的那样输出计数结束的脉冲信号。在该情况下,如图15所示,在将SOF的发出间隔设为TSF的情况下,等待期间的长度TW为TW>TSF。SOF的发出间隔TSF为125μs,等待期间的长度TW比125μs长。这样的话,在长度为TW>TSF的等待期间,主机至少送出1个SOF,从而能够检测器件断开。在该情况下,在本实施方式中,优选TW≥2×TSF。这样的话,如图15的G13所示,主机送出两个以上的SOF而能够检测出器件断开,因此能够更可靠地检测器件断开。
并且,在本实施方式中,在检测到器件断开的情况下,如图15的G6所示,总线监视电路30输出停止处理电路20的传输处理的信号。即,输出处理电路20的动作使能信号ENPRC=低电平。由此,处理电路20的传输处理断开,如G11所示的那样能够使信号路径为路径断开的状态。然后,在从检测到器件断开的时刻起经过了等待期间之后,总线监视电路30如G10所示的那样将使第1总线BS1与第2总线BS2之间的连接从断开切换为接通的信号输出到总线开关电路40。即,输出总线开关电路40的动作使能信号ENSW=高电平。由此,能够经由总线开关电路40来进行主机与器件的信号的交换,能够准备器件的再连接。
4.反射波的重叠
接着,对SOF的EOP与反射波的重叠问题进行详细说明。图16是SOF分组的说明图。如图16所示,主机每TSF=125μs便送出SOF。并且,SOF由SYNC、PID、Frame Number、CRC、EOP构成。SYNC是同步用的字段。从主机输出32比特的SYNC,但每通过1段HUB时便从起始起最大每次减去4比特,因此最小可确认到12比特。PID是分组识别用的字段,设定有8比特的标识符。Frame Number是SOF固有的帧管理用的字段,具有11比特的长度。CRC是5比特的错误检测用的字段。EOP是表示分组结束的字段,SOF以外的分组的EOP是8比特时间,但由于SOF的EOP用于检测器件断开,所以被扩展为40比特时间。
图17、图18是因主机所检测的SOF的EOP重叠有SOF的送出波的反射波而产生的问题点的说明图。当因器件断开而失去45Ω终端的HS终端时,主机所检测的SOF的EOP重叠有反射波。图17示出了如图13那样USB线缆的总线缆长度较短、反射波的延迟DEL=DEL1较小的情况,图18示出了如图14那样总线缆长度较长、反射波的延迟DEL=DEL2较大的情况。反射波的延迟DEL与供反射波传播的线缆长度除以作为反射波传播速度的电磁波传播速度而得的值对应。因此,供反射波传播的线缆长度越长,延迟DEL越大。
在图17中,由于总线缆长度较短,延迟DEL较小,所以在主机的送出波的EOP与反射波的EOP之间存在时间上的重叠处VLP1。并且,在该重叠处VLP1中,EOP的信号振幅下降,因此主机能够检测出器件断开。
另一方面,在图18中,由于总线缆长度较长,延迟DEL较大,所以在主机的送出波的EOP与反射波的EOP之间不存在重叠处。并且,在图18中,主机的送出波的EOP与反射波的SYNC、PID在重叠处VLP2重叠。SYNC、PID的值在每帧中都相同,电平按照1~2比特时间发生反转。因此,在重叠处VLP2,EOP的信号振幅不会像DC那样上升,主机无法检测到器件断开。
图19是未进行器件断开时的SOF的测量波形的例子。在图19中,不进行器件断开,通过器件的45Ω终端的HS终端而成为阻抗匹配的状态,因此不会产生反射波。并且,通过HS终端而使主机的SOF的送出波的EOP的信号振幅V1例如成为400mV左右。
图20是进行了器件断开并且器件侧的USB线缆CB2的线缆长度为0m的情况下的SOF的测量波形的例子。在图20中为阻抗不匹配的状态,但不存在反射波的影响。并且,送出波的EOP的信号振幅V2例如为800mV左右,超过了断开检测电平VDL。
图21是进行了器件断开并且器件侧的USB线缆CB2的线缆长度比较短(例如为3m左右)的情况下的SOF的测量波形的例子。在图21中,由于阻抗不匹配,所以送出波的EOP重叠有H1所示的反射波。反射波的延迟DEL例如为30ns左右。在图21中,如上述图17那样,送出波的EOP与反射波的EOP在重叠处VLP1重叠。并且,由于送出波的EOP的信号振幅V3超过了断开检测电平VDL,所以主机能够检测器件断开。
另一方面,图22是进行了器件断开并且器件侧的USB线缆CB2的线缆长度比10m长(例如13m左右)的情况下的SOF的测量波形的例子。在图22中,由于阻抗不匹配,所以送出波重叠有H2所示的反射波。反射波的延迟DEL例如为120ns左右。在图22中,如上述图18那样,送出波的EOP与反射波的SYNC、PID在重叠处VLP2重叠。由此,送出波的EOP的信号振幅V4下降,会低于断开检测电平VDL。因此,主机无法检测器件断开。
并且,在本实施方式中,在如图18、图22那样线缆长度较长的情况下,如图15的G11所示,在长度TW的等待期间,不仅处理电路20的信号路径是断开的,总线开关电路40的信号路径也是断开的。因此,成为主机仅与主机侧的USB线缆CB1连接的状态,主机所检测的SOF的EOP与该SOF的反射波的重叠程度较小,EOP的信号振幅不会低于断开检测电平VDL。即,通过断开总线开关电路40的信号路径而成为器件侧的USB线缆CB2被切断的状态,成为与总线缆长度较短的情况相同的状态。因此,即使在送出波的EOP重叠有反射波的情况下,也与图21的情况同样,EOP的信号振幅超过断开检测电平VDL,主机能够适当地检测器件断开。
5.物理层电路的详细内容
图23是物理层电路的结构例。这里,将第1物理层电路11和第2物理层电路12总称为物理层电路。物理层电路包含上拉电阻Rpu、开关元件SW_Rpu、SW_Dm以及下拉电阻Rpd1、Rpd2。根据控制信号Rpu_Enable使开关元件SW_Rpu接通或断开。由此实现上拉动作。并且,物理层电路包含作为HS模式用的电流驱动器的发送电路HSD、作为LS/FS模式用的驱动器的发送电路LSD、以及电阻Rs1、Rs2。在HS终端时,通过使发送电路LSD输出低电平,电阻Rs1、Rs2作为45Ω的终端电阻来发挥功能。在使HS终端无效的情况下,发送电路LSD的输出为高阻抗状态。
并且,物理层电路包含作为HS模式用的差分数据接收器的接收电路HSR、作为传输包络检波器的静噪检测电路SQL、作为LS/FS模式用的数据接收器的差分接收电路LSR、作为断开包络检波器的断开检测电路DIS以及作为单端接收器的接收电路DP_SER、DM_SER。
并且,在本实施方式中,根据来自构成物理层电路的模拟电路的信号,进行总线监视电路30中的总线的监视动作。具体来说,如图23所示,例如根据来自HS模式用的差分接收电路HSR、静噪用的检测电路SQL、LS/FS模式用的差分接收电路LSR、断开检测电路DIS或单端的接收电路DP_SER、DM_SER的信号,总线监视电路30进行总线的监视动作。即,根据来自这些模拟电路的信号,总线监视电路30能够对器件啁啾K、主机啁啾K/J、空闲、复位、暂停、恢复、SE0、J、K、总线复位或HS断开等总线的各个状态进行监视。并且,总线监视电路30根据监视结果来进行使总线开关电路40的开关元件接通或断开的控制,或者进行使处理电路20的传输处理接通或断开的控制。这样的话,能够实现适当地判断了总线状态的合适的总线开关电路40的开关控制以及处理电路20的传输控制。
6.电子设备、线缆束
图24示出了包含本实施方式的电路装置10的电子设备300的结构例。该电子设备300包含本实施方式的电路装置10和作为处理装置的主控制器200。主控制器200与第1总线BS1连接。例如主控制器200和电路装置10经由第1总线BS1连接。并且,电路装置10的第2总线BS2例如与外围器件260连接。
主控制器200例如通过CPU或MPU等处理器来实现。或者,主控制器200也可以通过各种ASIC的电路装置来实现。并且,主控制器200也可以通过安装有多个电路装置(IC)和电路部件的电路基板来实现。作为外围器件260,例如可以设想图1那样的便携式终端装置250等,但并不限定于此。外围器件260也可以是可穿戴设备等。
电子设备300还可以包含存储部310、操作部320和显示部330。存储部310用于存储数据,其功能可以通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等来实现。操作部320用于供用户进行输入操作,可以通过操作按钮或触摸面板显示器等操作器件来实现。显示部330用于显示各种信息,可以通过液晶或有机EL等显示器来实现。另外,在使用触摸面板显示器作为操作部320的情况下,该触摸面板显示器兼具操作部320和显示部330的功能。
作为通过本实施方式实现的电子设备300,例如可以设想车载设备、打印装置、投影装置、机器人、头部佩戴型显示装置、生物体信息测量设备、计测距离、时间、流速或流量等物理量的计测设备、基站或路由器等网络相关设备、分发内容的内容提供设备、数码相机或摄像机等视频设备等各种设备。
图25示出了包含本实施方式的电路装置10的线缆束350的结构例。线缆束350包含本实施方式的电路装置10和线缆360。线缆360是USB用的线缆。并且,线缆束350也可以包含USB插座370。或者,线缆束350也可以包含图1的静电保护电路222、短路保护电路223等。线缆360例如与电路装置10的第2总线BS2连接。电路装置10的第1总线BS1侧例如与作为处理装置的主控制器200等连接。该线缆束350例如被用作在车内布置布线等用途。另外,线缆束350也可以是车用以外的线缆束。
另外,如上所述对本实施方式进行了详细说明,但本领域技术人员应该能够容易理解,可以进行实际上不脱离本发明的新事项和效果的多种变形。因此,这样的变形例全部包含在本发明的范围内。例如,在说明书或附图中至少一次与更广义或同义的不同术语一同记述的术语在说明书或附图中的任何一处都可以替换为该不同的术语。此外,本实施方式和变形例的全部组合也包含在本发明的范围内。此外,电路装置、电子设备和线缆束的结构/动作、总线监视器处理、总线开关处理、传输处理、断开检测处理、上游端口检测处理等也不限于在本实施方式中进行了说明的方式,可以实施各种变形。

Claims (16)

1.一种电路装置,其特征在于,该电路装置包含:
第1物理层电路,其与USB标准的第1总线连接;
第2物理层电路,其与所述USB标准的第2总线连接;
总线开关电路,其一端与所述第1总线连接,另一端与所述第2总线连接,使所述第1总线与所述第2总线之间的连接在第1期间接通,在第2期间断开;以及
处理电路,其在所述第2期间进行如下的传输处理:将从所述第1总线经由所述第1物理层电路接收的分组经由所述第2物理层电路发送到所述第2总线,将从所述第2总线经由所述第2物理层电路接收的分组经由所述第1物理层电路发送到所述第1总线,
所述第2物理层电路包含第2总线侧的断开检测电路,该第2总线侧的断开检测电路进行与所述第2总线侧连接的器件的器件断开的检测,
当在所述第2期间时通过所述第2总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
2.根据权利要求1所述的电路装置,其特征在于,
该电路装置包含定时器电路,该定时器电路对从检测到所述器件断开的时刻起的所述等待期间的经过进行计时。
3.根据权利要求1或2所述的电路装置,其特征在于,
在将SOF分组的发出间隔设为TSF的情况下,所述等待期间的长度TW为TW>TSF。
4.根据权利要求3所述的电路装置,其特征在于,
TW≥2×TSF。
5.根据权利要求1~4中的任意一项所述的电路装置,其特征在于,
在通过所述第2总线侧的断开检测电路检测到所述器件断开的情况下,所述处理电路停止所述传输处理,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
6.根据权利要求1~5中的任意一项所述的电路装置,其特征在于,
所述第1物理层电路包含第1总线侧的断开检测电路,该第1总线侧的断开检测电路进行所述第1总线处的器件断开的检测,
当在所述第1总线与所述第2总线之间的连接断开时通过所述第1总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
7.根据权利要求6所述的电路装置,其特征在于,
所述第1物理层电路包含第1上游端口检测电路,该第1上游端口检测电路检测所述第1总线是否为上游侧的总线,
所述第2物理层电路包含第2上游端口检测电路,该第2上游端口检测电路检测所述第2总线是否为上游侧的总线,
在判断为所述第1总线为上游侧的总线时,所述第2总线侧的断开检测电路进行所述第2总线处的所述器件断开的检测,
在判断为所述第2总线为上游侧的总线时,所述第1总线侧的断开检测电路进行所述第1总线处的所述器件断开的检测。
8.根据权利要求7所述的电路装置,其特征在于,
所述第1上游端口检测电路在检测到从所述第1总线接收的分组是SOF分组时,判断为所述第1总线为上游侧的总线,
所述第2上游端口检测电路在检测到从所述第2总线接收的分组是SOF分组时,判断为所述第2总线为上游侧的总线。
9.根据权利要求1~8中的任意一项所述的电路装置,其特征在于,
所述处理电路在从所述第1总线接收到SOF分组的情况下,进行将所述SOF分组的重复分组发送到所述第2总线的处理,
所述第2总线侧的断开检测电路检测所述SOF分组的所述重复分组中的EOP的信号振幅,从而进行所述器件断开的检测。
10.根据权利要求1~9中的任意一项所述的电路装置,其特征在于,
该电路装置包含总线监视电路,该总线监视电路进行所述第1总线和所述第2总线的监视动作,
所述总线开关电路根据所述总线监视电路的监视结果,使所述第1总线与所述第2总线之间的连接接通或断开。
11.根据权利要求10所述的电路装置,其特征在于,
在通过所述第2总线侧的断开检测电路检测到所述器件断开的情况下,所述总线监视电路将停止所述处理电路的所述传输处理的信号输出到所述处理电路,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线监视电路将使所述第1总线与所述第2总线之间的连接从断开切换为接通的信号输出到所述总线开关电路。
12.一种电子设备,其特征在于,该电子设备包含:
权利要求1~11中的任意一项所述的电路装置;以及
处理装置,其与所述第1总线连接。
13.一种线缆束,其特征在于,该线缆束包含:
权利要求1~11中的任意一项所述的电路装置;以及
线缆。
14.一种电路装置,其与USB标准的第1总线和所述USB标准的第2总线连接,该电路装置的特征在于,包含:
总线开关电路,其一端与所述第1总线连接,另一端与所述第2总线连接,使所述第1总线与所述第2总线之间的连接在第1期间接通,在第2期间断开;
处理电路,其在所述第2期间进行如下的传输处理:将从所述第1总线接收的分组发送到所述第2总线,将从所述第2总线接收的分组发送到所述第1总线;以及
第2总线侧的断开检测电路,其进行与所述第2总线侧连接的器件的器件断开的检测,
当在所述第2期间时通过所述第2总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
15.根据权利要求14所述的电路装置,其特征在于,
所述电路装置包含第1总线侧的断开检测电路,该第1总线侧的断开检测电路进行所述第1总线处的器件断开的检测,
当在所述第1总线与所述第2总线之间的连接断开时通过所述第1总线侧的断开检测电路检测到所述器件断开的情况下,在从检测到所述器件断开的时刻起经过了所述等待期间之后,所述总线开关电路将所述第1总线与所述第2总线之间的连接从断开切换为接通。
16.根据权利要求15所述的电路装置,其特征在于,所述电路装置包含:
第1上游端口检测电路,其检测所述第1总线是否为上游侧的总线;以及
第2上游端口检测电路,其检测所述第2总线是否为上游侧的总线,
在判断为所述第1总线为上游侧的总线时,所述第2总线侧的断开检测电路进行所述第2总线处的所述器件断开的检测,
在判断为所述第2总线为上游侧的总线时,所述第1总线侧的断开检测电路进行所述第1总线处的所述器件断开的检测。
CN201910226584.7A 2018-03-27 2019-03-25 电路装置、电子设备以及线缆束 Active CN110309092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-059310 2018-03-27
JP2018059310A JP7069931B2 (ja) 2018-03-27 2018-03-27 回路装置、電子機器及びケーブルハーネス

Publications (2)

Publication Number Publication Date
CN110309092A CN110309092A (zh) 2019-10-08
CN110309092B true CN110309092B (zh) 2023-04-25

Family

ID=68057033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910226584.7A Active CN110309092B (zh) 2018-03-27 2019-03-25 电路装置、电子设备以及线缆束

Country Status (3)

Country Link
US (2) US10614015B2 (zh)
JP (1) JP7069931B2 (zh)
CN (1) CN110309092B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020160488A (ja) * 2019-03-25 2020-10-01 セイコーエプソン株式会社 回路装置、回路装置の判定方法および電子機器
US11598823B2 (en) * 2019-10-28 2023-03-07 Seiko Epson Corporation Circuit device, electronic device, and vehicle
US11378600B2 (en) * 2020-07-20 2022-07-05 Nxp B.V. Squelch and disconnect detector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016212516A (ja) * 2015-04-30 2016-12-15 富士通株式会社 バス接続対象装置,ストレージ制御装置およびバス通信システム
CN107688550A (zh) * 2012-06-30 2018-02-13 英特尔公司 设备连接检测

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587162B2 (ja) 2000-10-31 2004-11-10 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2004295407A (ja) * 2003-03-26 2004-10-21 Olympus Corp Usbハブ装置
US20050182867A1 (en) * 2004-02-17 2005-08-18 Eddy Reynolds Systems and methods for signaling write status
JP2006135397A (ja) 2004-11-02 2006-05-25 Seiko Epson Corp データ転送制御装置及び電子機器
TW200945043A (en) * 2008-04-28 2009-11-01 Alcor Micro Corp Bridge device for transmitting data, its control chip and method thereof
JP5306166B2 (ja) * 2009-12-21 2013-10-02 ルネサスエレクトロニクス株式会社 通信装置
US9239810B2 (en) * 2012-06-30 2016-01-19 Intel Corporation Low power universal serial bus
JP2014174793A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
JP2014174792A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
JP6107933B2 (ja) * 2013-03-29 2017-04-05 富士通株式会社 接続制御装置、情報処理装置、及び接続制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688550A (zh) * 2012-06-30 2018-02-13 英特尔公司 设备连接检测
JP2016212516A (ja) * 2015-04-30 2016-12-15 富士通株式会社 バス接続対象装置,ストレージ制御装置およびバス通信システム

Also Published As

Publication number Publication date
US20200201802A1 (en) 2020-06-25
US11030138B2 (en) 2021-06-08
US20190303330A1 (en) 2019-10-03
CN110309092A (zh) 2019-10-08
JP2019174896A (ja) 2019-10-10
US10614015B2 (en) 2020-04-07
JP7069931B2 (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
TWI781134B (zh) 電路裝置、電子機器及束線器
CN110309092B (zh) 电路装置、电子设备以及线缆束
US9160451B2 (en) Active optical cable connector plug and active optical cable using same
TWI536776B (zh) 具有usb2.0高速模式及自動速度檢測之usb隔離器積體電路
CN107408093B (zh) 高速隔离及光学usb
EP2867780A1 (en) Device disconnect detection
CN112732608B (zh) 电路装置、电子设备以及移动体
US10509756B2 (en) Circuit device, electronic device, and cable harness
CN108959156B (zh) 电路装置、电子设备、电缆束及数据传输方法
JP6950187B2 (ja) 回路装置、電子機器及びケーブルハーネス
CN110321308B (zh) 电路装置、电子设备以及线缆束
US20140258584A1 (en) Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method
JP6904210B2 (ja) 回路装置、電子機器及びケーブルハーネス
US20200250122A1 (en) Circuit device and electronic apparatus
JP6900780B2 (ja) 回路装置、電子機器及びケーブルハーネス
WO2023159415A1 (en) Adaptive low-power signaling to enable link signal error recovery without increased link clock rates
US11500807B2 (en) Circuit apparatus in which a processing circuit transfers a full speed transfer packet between physical layer circuits, and an electronic instrument and vehicle including the circuit apparatus
JP2016206762A (ja) データ転送制御装置及びそれを用いた電子機器
CN113971147A (zh) 电路装置、电子设备以及移动体
JPH1139253A (ja) バスブリッジ回路及びバスブリッジ回路を用いた情報処理システム
AU2012260438A1 (en) USB isolator integrated circuit with USB 2.0 high speed mode and automatic speed detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant