CN110321308B - 电路装置、电子设备以及线缆束 - Google Patents

Abstract

提供电路装置、电子设备以及线缆束，实现USB信号的信号特性的改善等。电路装置包含：第1、第2物理层电路；总线开关电路，其使USB标准的第1总线与第2总线之间的连接在第1期间接通，在第2期间断开；以及处理电路，其在第2期间进行第1总线、第1、第2物理层电路、第2总线BS2的传输路径中的分组的传输处理。总线开关电路包含：第1开关电路，其一端与第1总线连接，该第1开关电路在第1期间接通，在第2期间断开；第2开关电路，其一端与第2总线连接，该第2开关电路在第1期间接通，在第2期间断开；以及信号线，其一端与第1开关电路的另一端连接，另一端与第2开关电路的另一端连接。

Description

电路装置、电子设备以及线缆束

技术领域

本发明涉及电路装置、电子设备以及线缆束等。

背景技术

以往，公知有实现USB(Universal Serial Bus：通用串行总线)的数据传输控制的电路装置。作为这样的电路装置的现有技术，例如存在专利文献1、2所公开的技术。例如在专利文献1中公开了一种在分组的发送开始时刻之前的时刻使HS(High Speed：高速)模式用的发送电路的电流源的使能控制信号成为有效的技术。在专利文献2中公开了一种在从HS模式切换到FS(Full Speed：全速)模式的情况下禁止生成HS模式用的高速时钟的PLL的自运行动作的技术。

专利文献1：日本特开2006-135397号公报

专利文献2：日本特开2002-141911号公报

在USB中，在物理层电路中设置有HS模式用的发送电路。但是，由于在HS模式用的发送电路的发送信号的信号路径中存在寄生电容、寄生电阻，所以存在发送信号的信号特性因该寄生电容、寄生电阻而劣化的问题。例如，在设置于USB的主机与器件之间的电路装置中，在主机侧的第1总线与器件侧的第2总线之间绕过的信号线的布线电容有可能对USB的信号特性造成不良影响。

发明内容

本发明的一个方式涉及电路装置，其包含：第1物理层电路，其与USB标准的第1总线连接；第2物理层电路，其与所述USB标准的第2总线连接；总线开关电路，其一端与所述第1总线连接，另一端与所述第2总线连接，使所述第1总线与所述第2总线之间的连接在第1期间接通，在第2期间断开；以及处理电路，其在所述第2期间进行如下的传输处理：将从所述第1总线经由所述第1物理层电路接收到的分组经由所述第2物理层电路发送到所述第2总线，将从所述第2总线经由所述第2物理层电路接收到的分组经由所述第1物理层电路发送到所述第1总线，所述总线开关电路包含：第1开关电路，其一端与所述第1总线连接，该第1开关电路在所述第1期间接通，在所述第2期间断开；第2开关电路，其一端与所述第2总线连接，该第2开关电路在所述第1期间接通，在所述第2期间断开；以及信号线，其与所述第1开关电路的另一端和所述第2开关电路的另一端连接。

并且，在本发明的一个方式中，也可以是，在将所述电路装置的对置的第1边和第2边的中央处的线设为中央线，将所述中央线与所述第1边之间的区域设为第1区域，将所述中央线与所述第2边之间的区域设为第2区域时，所述第1物理层电路的第一HS驱动器和所述第1开关电路配置在所述第1区域，所述第2物理层电路的第二HS驱动器和所述第2开关电路配置在所述第2区域。

并且，在本发明的一个方式中，也可以是，在将从所述第1边朝向所述第2边的方向设为第1方向，将与所述第1方向垂直的方向的一个方向设为第2方向时，所述第1开关电路配置在所述第一HS驱动器的所述第2方向侧，所述第2开关电路配置在所述第二HS驱动器的所述第2方向侧。

并且，在本发明的一个方式中，也可以是，该电路装置包含：第1端子，其与所述第1总线的DP信号线连接；第2端子，其与所述第1总线的DM信号线连接；第3端子，其与所述第2总线的DP信号线连接；以及第4端子，其与所述第2总线的DM信号线连接，在将从所述第1边朝向所述第2边的方向设为第1方向，将所述第1方向的相反方向设为第3方向时，所述第1开关电路配置在所述第1端子和所述第2端子的所述第1方向侧，所述第2开关电路配置在所述第3端子和所述第4端子的所述第3方向侧。

并且，在本发明的一个方式中，也可以是，该电路装置包含：第1端子，其与所述第1总线的DP信号线连接；第2端子，其与所述第1总线的DM信号线连接；第3端子，其与所述第2总线的DP信号线连接；以及第4端子，其与所述第2总线的DM信号线连接，所述第1开关电路配置在配置有所述第1端子和所述第2端子的第一I/O区域中，所述第2开关电路配置在配置有所述第3端子和所述第4端子的第二I/O区域中。

并且，在本发明的一个方式中，也可以是，在所述第一I/O区域中配置有第一I/O单元和第二I/O单元，该第一I/O单元具有所述第1端子，该第二I/O单元具有所述第2端子，在所述第二I/O区域中配置有第三I/O单元和第四I/O单元，该第三I/O单元具有所述第3端子，该第四I/O单元具有所述第4端子，所述第1开关电路配置在所述第一I/O单元与所述第二I/O单元之间，所述第2开关电路配置在所述第三I/O单元与所述第四I/O单元之间。

并且，在本发明的一个方式中，也可以是，将所述第1开关电路和所述第2开关电路连接起来的所述信号线的布线宽度比将所述第1总线和所述第1开关电路连接起来的信号线的布线宽度大，并且比将所述第2总线和所述第2开关电路连接起来的信号线的布线宽度大。

并且，在本发明的一个方式中，也可以是，将所述第1开关电路和所述第2开关电路连接起来的所述信号线的横截面处的截面积比将所述第1总线和所述第1开关电路连接起来的信号线的横截面处的截面积大，并且比将所述第2总线和所述第2开关电路连接起来的信号线的横截面处的截面积大。

并且，在本发明的一个方式中，也可以是，将所述第1开关电路和所述第2开关电路连接起来的所述信号线包含第1金属布线层和第2金属布线层，该第2金属布线层设置于所述第1金属布线层的下层。

并且，在本发明的一个方式中，也可以是，该电路装置包含总线监视电路，该总线监视电路进行所述第1总线和所述第2总线的监视动作，所述总线开关电路根据所述总线监视电路的监视结果，使所述第1总线与所述第2总线之间的所述连接接通或断开。

并且本发明的其他方式涉及电子设备，该电子设备包含上述记载的所述电路装置和与所述第1总线连接的处理装置。

并且本发明的其他方式涉及线缆束，该线缆束包含上述记载的所述电路装置和线缆。

附图说明

图1是针对发送信号的信号特性的劣化问题的说明图。

图2是本实施方式的电路装置的结构例。

图3是电路装置的详细结构例。

图4是电路装置的具体结构例。

图5是电路装置的动作说明图。

图6是电路装置的动作说明图。

图7是比较例的电路装置的结构例。

图8是本实施方式的电路装置中的USB的眼图的例子。

图9是比较例的电路装置中的USB的眼图的例子。

图10是物理层电路的结构例。

图11是HS驱动器的结构例。

图12是电路装置的布局配置例。

图13是物理层电路的布局配置例。

图14是第1开关电路的第1配置例。

图15是第2开关电路的第1配置例。

图16是第1开关电路的第2配置例。

图17是第2开关电路的第2配置例。

图18是第1开关电路的第3配置例。

图19是第2开关电路的第3配置例。

图20是信号线的布线例。

图21是信号线的横剖视图。

图22是信号线的横剖视图。

图23是信号线的横剖视图。

图24是对电路装置的详细动作进行说明的信号波形图。

图25是对电路装置的详细动作进行说明的信号波形图。

图26是对电路装置的详细动作进行说明的信号波形图。

图27是电子设备的结构例。

图28是线缆束的结构例。

标号说明

BS1：第1总线；BS2：第2总线；T1：第1期间；T2：第2期间；LC、LC1、LC2：信号线；LA、LA1、LA2、LB、LB1、LB2：信号线；TP1、TM1、TS1、TP2、TM2、TS2：端子；LP1、LP2：DP信号线；LM1、LM2：DM信号线；HSD1、HSD2：HS驱动器；DR1、DR2、DR3、DR4：方向；SD1、SD2、SD3、SD4：边；RG1：第1区域；RG2：第2区域；LX：中央线；IP1、IM1、IS1、IP2、IM2、IS2：I/O单元；RI1、RI2：I/O区域；10：电路装置；11：第1物理层电路；12：第2物理层电路；13：基准电流电路；20：处理电路；22：链路层电路；24：中继器逻辑电路；30：总线监视电路；40：总线开关电路；41：第1开关电路；42：第2开关电路；43：开关电路；50：时钟信号生成电路；52：振荡电路；54：PLL电路；60：电源电路；62：调节器；110：恒流电路；120：电流控制电路；200：主控制器；210：USB-HUB；220：线缆束；221：充电电路；222：静电保护电路；223：短路保护电路；224：线缆；226：USB插座；250：便携式终端装置；260：外围器件；300：电子设备；310：存储部；320：操作部；350：线缆束；360：线缆；370：USB插座。

具体实施方式

以下，对本发明的优选实施方式进行详细说明。另外，以下说明的本实施方式并非不当地限定权利要求所记载的本发明的内容，在本实施方式中说明的结构并非全部都是作为本发明的解决手段而必需的。

1.发送信号的信号特性

使用图1对USB中的发送信号的信号特性劣化进行说明。图1示出了车载电子设备的系统的一例，作为主机的主控制器200与USB-HUB210连接。例如USB-HUB210的上游端口与主控制器200连接，下游端口与SD211、BT212、DSRC213(Dedicated Short RangeCommunications：专用短程通信)等器件连接。SD211是SD卡设备，BT212是蓝牙(注册商标)设备。并且，具有线缆224的线缆束220的USB插座226与智能手机等便携式终端装置250连接。在主控制器200与USB插座226之间设置有充电电路221、静电保护电路222、短路保护电路223等。

在图1中，由于线缆224在车内例如以避开内部装饰的方式布线，所以线缆长度非常长，会产生寄生电容等。并且，还会因充电电路221、静电保护电路222、短路保护电路223等电路而产生寄生电容等。主控制器200所具有的USB的HS发送信号的信号特性因这些寄生电容等而发生劣化。另一方面，在USB的认证测试中要求发送信号的波形不与眼图的禁止区域重叠。但是，在图1中，当发送信号的信号品质因在车内布置的线缆224较长等而恶化时，产生了如下问题等：无法实现合适的信号传输，从而无法通过眼图的近端的认证测试等。

2.电路装置的结构例

在图2中示出了本实施方式的电路装置10的结构例。电路装置10包含第1物理层电路11、第2物理层电路12、处理电路20以及总线开关电路40。总线开关电路40包含第1开关电路41、第2开关电路42以及信号线LC。另外，电路装置10并不限定于图2的结构，可以实施省略其一部分结构要素或者追加其他结构要素等各种变形。

第1物理层电路11与USB标准的第1总线BS1连接。第2物理层电路12与USB标准的第2总线BS2连接。第1、第2物理层电路11、12分别由物理层的模拟电路构成。物理层的模拟电路例如是作为HS、FS用的发送电路的驱动器、作为HS、FS用的接收电路的接收器、各种检测电路、上拉电阻电路等。另外，在处理电路20中包含有将经由USB接收的串行数据转换成并行数据的串行/并行转换电路、将并行数据转换成串行数据的并行/串行转换电路、弹性缓冲器、NRZI电路等相当于链路层的电路。在处理电路20中包含有相当于USB的收发器宏单元中的链路层等的电路，在第1、第2物理层电路11、12中包含有发送电路、接收电路、检测电路等模拟电路。

第1总线BS1例如是与主机侧连接的总线，第2总线BS2例如是与器件侧连接的总线。但是，本实施方式并不限定于这样的连接结构。第1总线BS1、第2总线BS2是包含作为构成差分信号的第1、第2信号的信号DP(DataPlus)、信号DM(DataMinus)的信号线的USB标准的总线。第1总线BS1、第2总线BS2可以包含电源VBUS、GND的信号线。USB标准广义上是指给定的数据传输标准。

总线开关电路40的一端与第1总线BS1连接，另一端与第2总线BS2连接。并且使第1总线BS1与第2总线BS2之间的连接接通或断开。即，使第1总线BS1与第2总线BS2电连接，或者非电连接。使第1总线BS1与第2总线BS2之间的连接接通或断开例如是指使设置于第1总线BS1的DP、DM的信号线与第2总线BS2的DP、DM的信号线之间的开关元件等接通或断开。并且，本实施方式的电路之间的连接、总线或信号线与电路之间的连接是电连接。电连接是指以能够传递电信号的方式连接，是指能够利用电信号来传递信息的连接。电连接例如也可以是经由信号线、有源元件等的连接。

具体来说，如后述的图5所示，总线开关电路40在第1期间T1使第1总线BS1与第2总线BS2之间的连接接通。即，总线开关电路40具有设置在第1总线BS1与第2总线BS2之间的开关元件，在第1期间T1中，该开关元件接通。由此，与第1总线BS1连接的主控制器200和与第2总线BS2连接的外围器件260能够通过USB的总线直接进行USB的信号传输。另外，作为开关元件，例如设置有信号DP用的开关元件和信号DM用的开关元件。并且，主控制器200、外围器件260在广义上是指第1装置、第2装置。并且，如后述的图6所示，总线开关电路40在第2期间T2使第1总线BS1与第2总线BS2之间的连接断开。即，在第2期间T2中，设置于第1总线BS1与第2总线BS2之间的开关元件断开。处理电路20在该第2期间T2中进行下述的传输处理。

处理电路20是进行传输处理、各种控制处理的电路，可以通过基于门阵列等自动配置布线的逻辑电路等实现。另外，也可以通过CPU、MPU等处理器来实现处理电路20。并且，处理电路20在第2期间T2中进行如下的传输处理：将从第1总线BS1经由第1物理层电路11接收的分组经由第2物理层电路12发送到第2总线BS2，将从第2总线BS2经由第2物理层电路12接收的分组经由第1物理层电路11发送到第1总线BS1。例如至少在第2期间T2的一部分中进行该传输处理。例如，不对分组格式进行变更便将分组从第1总线BS1侧传输到第2总线BS2侧，或者从第2总线BS2侧传输到第1总线BS1侧。此时，处理电路20在该传输处理中进行规定的信号处理。规定的信号处理是用于分组传输的信号处理，是用于传输所接收的分组的重复分组的信号处理。例如，作为规定的信号处理，处理电路20进行规定分组的比特的重新同步处理。例如，在接收分组时，根据电路装置10所生成的时钟信号对分组的各比特进行采样。在发送分组时，与电路装置10所生成的时钟信号同步地发送分组的各比特。在利用经由处理电路20的图6的传输路径TR2进行分组传输时，处理电路20进行规定的信号处理，从而能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。

并且，在图2中，总线开关电路40包含第1开关电路41、第2开关电路42以及信号线LC。第1开关电路41的一端与第1总线BS1连接，该第1开关电路41在第1期间T1接通，在第2期间T2断开。第1开关电路41例如由信号DP用的第1开关元件和信号DM用的第2开关元件构成。第1开关元件的一端与第1总线BS1的DP信号线连接，另一端与信号线LC的DP信号线连接。第2开关元件的一端与第1总线BS1的DM信号线连接，另一端与信号线LC的DM信号线连接。这些第1、第2开关元件在第1期间T1接通，在第2期间T2断开。

第2开关电路42的一端与第2总线BS2连接，该第2开关电路42在第1期间T1接通，在第2期间T2断开。第2开关电路42例如由信号DP用的第3开关元件和信号DM用的第4开关元件构成。第3开关元件的一端与第2总线BS2的DP信号线连接，另一端与信号线LC的DP信号线连接。第4开关元件的一端与第2总线BS2的DM信号线连接，另一端与信号线LC的DM信号线连接。这些第3、第4开关元件在第1期间T1接通，在第2期间T2断开。

构成第1开关电路41的第1、第2开关元件和构成第2开关电路42的第3、第4开关元件例如可以由传输门构成，但优选由N型晶体管构成。例如由MOS晶体管构成。这样的话，能够减小由晶体管的漏极电容或源极电容引起的寄生电容。并且，也可以在电路装置10中设置开关信号生成电路，该开关信号生成电路具有根据电荷泵用的时钟信号来进行电荷泵动作的电荷泵电路。并且，开关信号生成电路根据被电荷泵电路升压后的升压电源电压来生成开关信号，并提供给总线开关电路40。例如，使用基于升压电源电压而生成的开关信号来进行总线开关电路40的第1～第4开关元件的接通、断开控制。这样，如果使用基于升压电源电压的开关信号，则能够使构成总线开关电路40的开关元件的晶体管的接通电阻降低，能够使该开关元件适当地接通或断开。在该情况下，电荷泵电路在第1总线BS1与第2总线BS2的连接接通时进行电荷泵动作，并且在第1总线BS1与第2总线BS2的连接断开时也进行电荷泵动作。这样的话，例如在从图6的第2期间T2切换为图5的第1期间T1时，能够防止如下情况：电荷泵电路的较长的启动时间成为时滞而无法再提供升压电压电平合适的开关信号。并且，电荷泵电路在第1期间T1中根据第1频率的时钟信号来进行电荷泵动作，在第2期间T2中根据比第1频率低的第2频率的时钟信号来进行电荷泵动作。这样的话，在第1期间T1中，能够向总线开关电路40提供基于适当升压后的升压电源电压的开关信号，在第2期间T2中，能够使由电荷泵动作引起的开关噪声减少。

信号线LC与第1开关电路41的另一端和第2开关电路42的另一端连接。可以说信号线LC是第1总线BS1与第2总线BS2之间的旁路信号线。例如，信号线LC具有DP信号线，该DP信号线经由第1开关电路41与第1总线BS1的DP信号线连接，并经由第2开关电路42与第2总线BS2的DP信号线连接。并且，信号线LC具有DM信号线，该DM信号线经由第1开关电路41与第1总线BS1的DM信号线连接，并经由第2开关电路42与第2总线BS2的DM信号线连接。

如以上那样，在本实施方式中，总线开关电路40使第1总线BS1与第2总线BS2之间的连接在第1期间T1接通，在第2期间T2断开。并且，在第2期间T2进行经由第1物理层电路11、处理电路20、第2物理层电路12的传输路径TR2中的分组传输。这样，能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。

并且，在本实施方式中，对使第1总线BS1和第2总线BS2电连接或非电连接的总线开关电路40设置第1开关电路41、第2开关电路42。并且，第1开关电路41的一端与第1总线BS1连接，该第1开关电路41在第1期间T1接通，在第2期间T2断开。并且，第2开关电路42的一端与第2总线BS2连接，该第2开关电路42在第1期间T1接通，在第2期间T2断开。并且，在第1开关电路41与第2开关电路42之间设置有信号线LC，信号线LC与第1开关电路41的另一端和第2开关电路的另一端连接。由此，在第1期间T1中，通过使第1开关电路41和第2开关电路42接通而使第1总线BS1和第2总线BS2电连接。另一方面，在第2期间T2中，通过使第1开关电路41和第2开关电路42断开而使第1总线BS1和第2总线BS2非电连接。由此，能够实现如下的总线开关电路40：使第1总线BS1与第2总线BS2之间的连接在第1期间T1接通，在第2期间T2断开。

并且，根据本实施方式，通过以这种方式在总线开关电路40中设置两个开关电路，能够减小由布线电容引起的寄生电容。例如，通过在总线开关电路40中设置第1开关电路41和第2开关电路42，能够缩短将总线开关电路40与第1总线BS1、第2总线BS2连接起来的第1信号线、第2信号线的布线长度。由此，能够减小由这些信号线的布线电容引起的寄生电容。例如，在总线开关电路40的连接断开的第2期间T2中，如后述那样进行高速的HS通信。因此，当增大将第1总线BS1、第2总线BS2与总线开关电路40连接起来的第1、第2信号线的布线电容时，会给HS通信带来不良影响。

在该点上，根据本实施方式，由于在总线开关电路40中设置有第1开关电路41、第2开关电路42，所以能够如上述的第1信号线、第2信号线缩短的那样对第1、第2开关电路41、42进行布局配置。由此，能够减小第1信号线、第2信号线的布线电容，降低这些布线电容给第2期间T2中的HS通信带来的不良影响。并且，通过使第1、第2信号线的布线长度缩短，相应地信号线LC的布线长度变长，信号线LC的布线电容增大。但是，在进行高速的HS通信的第2期间T2中，通过使第1、第2开关电路41、42断开而使第1总线BS1、第2总线BS2与信号线LC电切断。因此，即使信号线LC的布线长度变长、信号线LC的布线电容增大，也不会产生大问题。因此，根据本实施方式的电路装置10，能够减小将第1总线BS1、第2总线BS2与总线开关电路40连接起来的第1、第2信号线的布线电容，能够防止因该布线电容等导致的信号特性的劣化。

在图3中示出了电路装置10的详细结构例。在图3中，电路装置10包含总线监视电路30。总线监视电路30进行第1总线BS1和第2总线BS2的监视动作。例如，执行对第1总线BS1、第2总线BS2中的至少一方的状态进行监视的监视动作。具体来说，总线监视电路30使用第1、第2物理层电路11、12来进行第1总线BS1、第2总线BS2的监视动作。即，根据来自第1物理层电路11的信号或来自第2物理层电路12的信号，执行对第1总线BS1或第2总线BS2的状态进行监视的监视动作。然后，总线开关电路40根据总线监视电路30中的监视结果，使第1总线BS1与第2总线BS2之间的连接接通或断开。例如，总线开关电路40根据总线监视电路30中的监视结果，使第1总线BS1与第2总线BS2之间的连接在第1期间T1接通，在第2期间T2断开。然后，处理电路20在第2期间T2进行图6所示的传输处理。由此，通过处理电路20来执行分组比特的重新同步处理等规定的信号处理。即，执行分组的重发处理。由此能够实现改善了USB的发送信号的信号特性劣化的高品质的信号传输。

并且，在图3中，第1物理层电路11包含第一HS驱动器HSD1，第2物理层电路12包含第二HS驱动器HSD2。另外，为了简化说明，将第一HS驱动器HSD1、第二HS驱动器HSD2适当地简单记作HS驱动器HSD1、HS驱动器HSD2。HS驱动器HSD1、HSD2是HS模式用的发送电路，通过电流驱动对USB的DP信号线、DM信号线进行驱动。HS驱动器HSD1、HSD2包含第1开关元件、第2开关元件，该第1开关元件、第2开关元件的一端与恒流电路连接，另一端分别与DP信号线、DM信号线连接。并且，也可以包含第3开关元件，该第3开关元件的一端与恒流电路连接，另一端与VSS线连接。

并且，图3的电路装置10包含：第1端子TP1，其与第1总线BS1的DP信号线LP1连接；以及第2端子TM1，其与第1总线BS1的DM信号线LM1连接。并且，还包含：第3端子TP2，其与第2总线BS2的DP信号线LP2连接；以及第4端子TM2，其与第2总线的DM信号线LM2连接。另外，为了简化说明，分别将第1端子TP1、第2端子TM1、第3端子TP2、第4端子TM2适当地简单记作端子TP1、端子TM1、端子TP2、端子TM2。端子TP1、TM1、TP2、TM2例如是电路装置10的焊盘。端子TP1、TM1是作为电路装置10的INT端口的端口PT1侧的端子。端子TP2、TM2是作为电路装置10的EXT端口的端口PT2侧的端子。如后述的图12所示，端口PT1配置于电路装置10的对置的两个边中的一个边，端口PT2配置于另一个边。第1物理层电路11、总线开关电路40的一端经由端口PT1的端子TP1、TM1而与第1总线BS1连接。第2物理层电路12、总线开关电路40的另一端经由端口PT2的端子TP2、TM2而与第2总线BS2连接。

总线开关电路40包含第1开关电路41、第2开关电路42以及信号线LC1、LC2。信号线LC1、LC2与图2的信号线LC对应，信号线LC1是DP信号线，信号线LC2是DM信号线。CP1是作为信号线LC1的寄生电容的布线电容。CP2是作为信号线LC2的寄生电容的布线电容。第1开关电路41的一端经由信号线LA1、LA2、端子TP1、TM1而与第1总线BS1连接。第2开关电路42的一端经由信号线LB1、LB2、端子TP2、TM2而与第2总线BS2连接。并且，第1开关电路41的另一端经由信号线LC1、LC2而与第2开关电路42的另一端连接。这里，信号线LA1是将第1开关电路41和端子TP1连接起来的DP信号线，信号线LA2是将第1开关电路41和端子TM1连接起来的DM信号线。信号线LB1是将第2开关电路42和端子TP2连接起来的DP信号线，信号线LB2是将第2开关电路42和端子TM2连接起来的DM信号线。

具体来说，第1开关电路41具有：第1开关元件，其一端与第1总线BS1的DP信号线LP1连接；以及第2开关元件，其一端与第1总线BS1的DM信号线LM1连接。具体来说，第1开关元件的一端经由信号线LA1、端子TP1而与第1总线BS1的DP信号线LP1连接。第2开关元件的一端经由信号线LA2、端子TM1而与第1总线BS1的DM信号线LM1连接。并且，作为信号线LC的DP信号线的信号线LC1与第1开关元件的另一端连接，作为信号线LC的DM信号线的信号线LC2与第2开关元件的另一端连接。并且，第2开关电路42具有：第3开关元件，其一端与第2总线BS2的DP信号线LP2连接；以及第4开关元件，其一端与第2总线BS2的DM信号线LM2连接。具体来说，第3开关元件的一端经由信号线LB1、端子TP2而与第2总线BS2的DP信号线LP2连接。第4开关元件的一端经由信号线LB2、端子TM2而与第2总线BS2的DM信号线LM2连接。

图4是电路装置10的具体结构例。在图4中，电路装置10还包含基准电流电路13、时钟信号生成电路50、电源电路60。基准电流电路13是用于生成在第1、第2物理层电路11、12中使用的基准电流的电路，使用作为外置部件的电阻RR来生成基准电流。时钟信号生成电路50是生成在电路装置10中使用的各种时钟信号的电路，包含振荡电路52和PLL电路54。振荡电路52与作为外置部件的振荡器XTAL和电容器CC1、CC2连接。振荡器XTAL由石英振子等实现。并且，振荡电路52进行振荡器XTAL的振荡动作，生成基于振荡信号的时钟信号。PLL电路54根据所生成的时钟信号来生成多相时钟信号。电源电路60被提供外部电源电压，从而生成在电路装置10中使用的各种电源电压。具体来说，电源电路60的调节器62进行外部电源电压的调节，生成电压比外部电源电压低的电源电压，并提供到电路装置10的各电路块。

处理电路20包含链路层电路22、中继器逻辑电路24等。链路层电路22是进行相当于链路层的处理的电路。链路层电路22例如进行将利用USB接收的串行数据转换为并行数据的串行/并行转换处理、将并行数据转换为发送用的串行数据的并行/串行转换处理、以及用于NRZI的编码/解码的处理等。中继器逻辑电路24进行用于将从第1总线BS1侧接收的分组发送到第2总线BS2侧，将从第2总线BS2侧接收的分组发送到第1总线BS1侧的逻辑处理。例如，使用时钟信号对接收到的分组的各比特进行采样，并将通过采样得到的串行数据转换为并行数据。然后，将进行了NRZI等各种逻辑处理后的并行数据转换为串行数据，并与电路装置10内的时钟信号同步地发送。由此，实现了分组比特的重新同步处理(再同步)等规定的信号处理。

图5、图6是本实施方式的电路装置10的动作说明图。如图5所示，在第1期间T1，总线开关电路40使第1总线BS1与第2总线BS2之间的连接接通。例如，通过使来自总线监视电路30的开关控制信号成为有效，与DP、DM的信号线分别对应设置的开关元件接通，第1总线BS1与第2总线BS2电连接。由此，连接于第1总线BS1的主控制器200和连接于第2总线BS2的外围器件260能够在第1总线BS1、总线开关电路40、第2总线BS2的传输路径TR1中进行USB的信号传输。即，能够进行使用了信号DP、DM的信号传输。另一方面，如图6所示，在第1期间T1之后的第2期间T2，总线开关电路40使第1总线BS1与第2总线BS2之间的连接断开。例如，通过使来自总线监视电路30的开关控制信号成为无效，与信号DP、DM分别对应设置的开关元件断开，第1总线BS1与第2总线BS2非电连接。并且，处理电路20在该第2期间T2中进行如下的传输处理：在第1总线BS1与第2总线BS2之间经由第1、第2物理层电路11、12来传输分组。即，进行传输路径TR2中的分组的传输处理。例如，通过在第2期间T2使来自总线监视电路30的传输处理的指示信号成为有效，处理电路20开始传输路径TR2中的分组的传输处理。在该传输处理中，进行分组比特的重新同步处理等规定的信号处理而实现了信号品质的改善。

如以上那样，在本实施方式中，设置有：处理电路20，其在第1总线BS1与第2总线BS2之间经由第1、第2物理层电路11、12来进行分组传输；总线监视电路30，其对总线进行监视；以及总线开关电路40，其根据监视结果来进行第1总线BS1与第2总线BS2之间的连接的接通、断开。这样的话，例如即使在第1总线BS1、第2总线BS2中的信号的信号特性发生劣化的情况下，也能够通过图6的传输路径TR2中的分组比特的重新同步处理等规定的信号处理来改善信号特性的劣化。

例如在图1那样线缆224较长或者在传输路径中存在较大的寄生电容、寄生电阻的情况下，信号特性会严重地劣化，存在无法实现合适的信号传输的问题。在该点上，只要在主控制器200与作为外围器件260的便携式终端装置250之间配置本实施方式的电路装置10，便能够改善劣化的信号特性。因此，能够在主控制器200与便携式终端装置250之间实现合适的信号传输。

并且，在本实施方式中，通过总线监视电路30来监视第1总线BS1、第2总线BS2的状态，总线开关电路40根据监视结果来进行第1总线BS1与第2总线BS2之间的连接的接通、断开。因此，例如在进行基于HS模式的高速分组传输之前的第1期间T1，能够如图5所示的那样利用总线开关电路40将第1总线BS1与第2总线BS2电连接起来。由此，在该第1期间T1中，能够在主控制器200与外围器件260之间进行使用了信号DP、DM的信号传输，能够在HS模式的分组传输之前的阶段中进行各种交换。然后，在第2期间T2中，如图6所示，第1总线BS1与第2总线BS2之间的连接断开，进行传输路径TR2中的HS模式的分组传输。并且，在传输该分组时进行分组比特的重新同步，因此能够实现改善了图1中所说明的信号特性劣化的高品质的分组传输。

另外，图1所示的USB-HUB210具有USB标准的产品ID或厂商ID。与此相对，本实施方式的电路装置10不具有这样的产品ID或厂商ID，在该点上本实施方式的电路装置10与USB-HUB210不同。

并且，作为改善信号特性劣化的电路装置，还存在被称为转接驱动器(redriver)的电路装置，通过模拟电路来进行信号DP、DM的振幅调整或开口调整。但是，由于转接驱动器不进行图6的传输路径TR2那样的分组传输，因此无法通过重新同步处理来改善劣化的信号的信号特性，在该点上与本实施方式的电路装置10不同。

并且，图5、图6的外围器件260也可以如CarPlay、USB的OTG(On-The-GO)那样能够对主机的角色和器件的角色进行交换。例如，设图1的便携式终端装置250为能够进行CarPlay等的外围器件260。在该情况下，还想到了在主控制器200与外围器件260之间配置用于改善信号特性劣化的USB-HUB的方法。但是，在外围器件260为主机的情况下，USB-HUB的下游端口与作为主机的外围器件260连接，存在无法实现合适的分组传输的问题。在该点上，本实施方式的电路装置10与USB-HUB不同，具有如下优点：例如在图5、图6的与第2总线BS2连接的外围器件260的角色被切换为主机的情况下，也能够支持合适的分组传输。例如与主机或器件的角色相关的切换处理、设定处理只要在第1期间T1进行即可。并且，在外围器件260的角色被确定为主机或器件之后，只要在第2期间T2进行图6所示的传输路径TR2中的分组传输即可。因此，根据本实施方式的方法，具有如下优点：即使外围器件260是CarPlay等器件，也能够实现合适的分组传输。

3.开关电路

通过将以上说明的本实施方式的电路装置10例如配置在图1的主控制器200与USB插座226之间的路径上，能够防止HS的发送波形的振幅衰减或者抖动增加之类的信号特性的劣化。但是，在作为电路装置10的INT端口的端口PT1与作为EXT端口的端口PT2之间设置有总线开关电路40的结构中，发现了存在如下问题：信号特性因布置在总线开关电路40的路径中的信号线的布线电容而发生劣化。以下，对该问题点进行说明。图7是用于说明该问题点的本实施方式的比较例的结构例。

在图7的比较例中，总线开关电路40仅设置有1个开关电路43。并且，第1总线BS1侧的端口PT1的端子TP1、TM1经由信号线LA1、LA2而与开关电路43的一端连接。CP3、CP4是作为该信号线LA1、LA2的寄生电容的布线电容。并且，第2总线BS2侧的端口PT2的端子TP2、TM2经由信号线LB1、LB2而与开关电路43的另一端连接。CP5、CP6是作为该信号线LB1、LB2的寄生电容的布线电容。在该比较例的结构中，除了开关电路43的一端侧的输入电容之外，信号线LA1、LA2的布线电容CP3、CP4也被添加为第1物理层电路11的输入电容。因此，第1物理层电路11的输入电容增大。并且，除了开关电路43的另一端侧的输入电容之外，信号线LB1、LB2的布线电容CP5、CP6也被添加为第2物理层电路12的输入电容。因此，第2物理层电路12的输入电容增大。当第1、第2物理层电路11、12的输入电容以这种方式增大时，产生了如下问题：在图6的第2期间T2内的HS分组传输中，HS的发送波形的信号特性发生劣化。

例如在将电路装置10配置在图1的主控制器200与USB插座226之间的路径中的情况下，电路装置10从端口PT1接收由主控制器200发送的分组并从端口PT2发送该重发分组。并且，电路装置10从端口PT2接收由便携式终端装置250发送的分组并从端口PT1发送该重发分组。然后，如后述的图12所示，优选端口PT1、端口PT2配置在电路装置10的对置的边上。例如，在图12中，第1总线BS1侧的端口PT1配置于电路装置10的第1边SD1，第2总线BS2侧的端口PT2配置于电路装置10的与第1边SD1对置的第2边SD2。因此，电路装置10的IC芯片上的端口PT1与端口PT2之间的距离变长，信号线LA1、LA2、LB1、LB2的布线长度也变长，因此布线电容CP3、CP4、CP5、CP6也变大。特别是当为了使端口PT1、PT2之间的布线电阻降低而使信号线LA1、LA2、LB1、LB2的布线宽度变粗时，布线电容CP3～CP6进一步增大。其结果是，电容值较大的布线电容CP3～CP6被附加到第1物理层电路11、第2物理层电路12的输入电容中而使该输入电容增大，从而导致HS的发送波形的信号特性劣化。另一方面，当为了使布线电容降低而使信号线LA1、LA2、LB1、LB2的布线宽度变细，并且为了消除寄生成分而以避免耦合的方式布线时，会有损布线的自由度，并且会引起因布线电阻上升而使啁啾信号的电压较大地变动等问题。

因此，在本实施方式中，对配置在端口PT1与端口PT2之间的总线开关电路40的开关电路进行分支而设置。具体来说，如图2、图3所示的那样在总线开关电路40中设置第1开关电路41、第2开关电路42并通过信号线LC将两者连接起来。然后，如后述的图12所说明的那样，将第1开关电路41配置在端口PT1的下方。并且，将第2开关电路42配置在端口PT2的下方。然后，在图5的第1期间T1，使LS/FS信号系统的事物(transaction)经由接通的总线开关电路40的第1、第2开关电路41、42而在传输路径TR1中通过。另一方面，在图6的第2期间T2，采用了如下结构：使总线开关电路40的第1、第2开关电路41、42断开而在经由处理电路20的传输路径TR2中重发HS分组并进行传输。另外，在图12中，在端口PT1、PT2的下方配置第1开关电路41、第2开关电路42，但也可以在端口PT1的紧邻端子TP1、TM1的位置配置第1开关电路41，在端口PT2的紧邻端子TP2、TM2的位置配置第2开关电路42。这样，还能够遵守信号DP、DM的负载的对称性。

根据以上的本实施方式的电路装置10，在对后述的图24中所详细说明的低速的LS/FS信号进行传输时，使第1开关电路41、第2开关电路42这两者接通而使事物通过。此时，第1开关电路41与第2开关电路42之间的信号线LC的布线电容所产生的延迟会给信号传输带来影响，但由于LS/FS信号是低速的，所以完全可以忽视延迟的影响。另一方面，在高速的HS信号的传输时，第1开关电路41和第2开关电路42这两者是断开的。由此，能够通过断开的第1、第2开关电路41、42将信号线LC从USB的端口PT1、PT2电切断。即，即使如图12那样在从电路装置10的第1边SD1到对置的第2边SD2的整个长距离范围内布置信号线LC的情况下，也能够将信号线LC从端口PT1、PT2电切断。因此，信号线LC的布线电容的支配成分不会对USB的端口PT1、PT2处的HS通信造成影响，因此也能够消除对USB眼图的不良影响。并且，关于信号线LC，不需要注意HS通信中的布线电容的影响，不需要考虑信号线LC的布线宽度和与周边电路耦合的耦合电容。因此，能够确保布局设计的自由度，能够形成可降低信号线LC的布线电阻的布局布线。

图8、图9是USB的认证测试中的眼图的例子。图8是本实施方式的电路装置10的眼图的例子，图9是图7的比较例中的眼图的例子。这里，AE表示信号DP、DM的波形的禁止区域，该禁止区域AE是根据USB的标准而确定的。在USB中，要求信号DP、DM的波形不与该禁止区域AE重叠。在图7的比较例的结构中，信号DP、DM的上升波形因信号线LA1、LA2、LB1、LB2的布线电容而迟缓，如图9所示的那样出现了信号DP、DM的波形与禁止区域AE重叠的情况。与此相对，根据本实施方式的电路装置10，通过在HS通信时将信号线LC从USB的端口PT1、PT2电切断，如图8所示的那样信号DP、DM的波形不会与禁止区域AE重叠，与比较例相比能够大幅提高HS通信时的信号特性。即，通过将信号线LC从USB的端口PT1、PT2电切断，在电路装置10中长距离布置的信号线LC的布线电容不会被附加为端口PT1、PT2的输入电容。其结果是，如图8所示，与图9相比能够大幅改善信号DP、DM的波形的迟缓，能够容易地通过USB的眼图的认证测试。

这样，根据本实施方式的电路装置10，能够在HS通信时将总线开关电路40的路径中的布线电容的大部分电切断，能够如图8所示的那样抑制HS通信时的信号波形的迟缓。并且，通过在HS通信时将总线开关电路40的路径中的信号线LC电切断，能够提高信号线LC的布线的自由度，并且能够对布线宽度等进行设定以降低信号线LC的布线电阻。即，能够在不担心寄生电容的情况下进行布线，从而能够提高布局设计的自由度。由此，能够改善后述的啁啾信号等的信号特性。

4.布局配置

接着，对本实施方式的布局配置方法进行说明。首先，对物理层电路、HS驱动器的电路结构进行说明。图10是物理层电路的结构例。这里，将第1物理层电路11和第2物理层电路12总称为物理层电路。物理层电路包含上拉电阻Rpu、开关元件SW_Rpu、SW_Dm以及下拉电阻Rpd1、Rpd2。根据控制信号Rpu_Enable来接通或断开开关元件SW_Rpu。由此，实现上拉动作。并且，物理层电路包含作为HS用的发送电路的HS驱动器HSD、作为LS/FS用的发送电路的LS/FS驱动器LSD以及电阻Rs1、Rs2。HS驱动器HSD是进行电流驱动的电流驱动器，LS/FS驱动器LSD是进行电压驱动的电压驱动器。在HS终端时，通过使驱动器LSD输出低电平，电阻Rs1、Rs2作为45Ω的终端电阻来发挥功能。在使HS终端无效的情况下，驱动器LSD的输出为高阻抗状态。另外，作为LS/FS驱动器LSD，例如可以单独设置LS驱动器和FS驱动器。

并且，物理层电路包含作为HS用的差分接收电路的HS接收器HSR、作为静噪检测电路的传输包络检波器SQL、作为LS/FS用的差分接收电路的接收器LSR、作为断开检测电路的断开包络检波器DIS、以及作为单端接收电路的单端接收器DP_SER、DM_SER。

并且，在本实施方式中，根据来自构成物理层电路的模拟电路的信号，进行总线监视电路30中的总线的监视动作。具体来说，如图10所示，例如根据来自HS接收器HSR、静噪用传输包络检波器SQL、LS/FS接收器LSR、切断检测用断开包络检波器DIS或单端接收器DP_SER、DM_SER的信号，总线监视电路30进行总线的监视动作。即，根据来自这些模拟电路的信号，总线监视电路30能够对器件啁啾K、主机啁啾K/J、空闲、复位、暂停、恢复、SE0、J、K、总线复位或HS断开等总线的各状态进行监视。并且，总线监视电路30根据监视结果来进行使总线开关电路40的连接接通或断开的控制，或者进行使处理电路20的传输处理接通或断开的控制。这样，能够实现适当地判断了总线状态的合适的总线开关电路40的开关控制和处理电路20的传输控制。

图11是HS驱动器HSD的结构例。该HS驱动器HSD与图3的HS驱动器HSD1、HSD2对应。HS驱动器HSD包含DP用的开关元件SW1和DM用的开关元件SW2。并且，还可以包含VSS用的开关元件SW3。开关元件SW1设置在被提供来自恒流电路110的电流IHS的节点ND与信号DP的端子TP之间，根据控制信号GC1而被控制为接通、断开。开关元件SW2设置在节点ND与信号DM的端子TM之间，根据控制信号GC2而被控制为接通、断开。开关元件SW3设置在节点ND与VSS的端子TS之间，根据控制信号GC3而被控制为接通、断开。恒流电路110设置在VDD的节点与节点ND之间，并提供电流IHS，该电流IHS的电流值由电流控制电路120来设定。另外，端子TP与图3或后述的图12的端子TP1、TP2对应，端子TM与端子TM1、TM2对应，端子TS与端子TS1、TS2对应。

图11的HS驱动器HSD通过来自恒流电路110的电流IHS并经由开关元件SW1或开关元件SW2对USB的总线的DP信号线、DM信号线进行电流驱动。具体来说，当控制信号GC1为有效时，开关元件SW1接通，来自恒流电路110的电流IHS经由开关元件SW1流向DP信号线侧。当控制信号GC2为有效时，开关元件SW2接通，来自恒流电路110的电流IHS经由开关元件SW2流向DM信号线侧。这里，DP信号线、DM信号线与终端电阻连接。因此，当控制信号GC1为有效、控制信号GC2为无效时，生成信号DP的电压为400mV、信号DM的电压为0V的J状态。当控制信号GC1为无效、控制信号GC2为有效时，生成信号DP的电压为0V、信号DM的电压为400mV的K状态。这样通过控制信号GC1、GC2使USB的总线状态为J状态或K状态，能够进行经由USB的数据传输。另外，在HS的发送期间以外的期间，通过使控制信号GC3成为有效而使来自恒流电路110的电流IHS经由开关元件SW3流向VSS侧。

在图12中示出了本实施方式的电路装置10的布局配置例。图12是从与电路装置10的半导体基板垂直的方向俯视观察时的俯视图，是电路元件形成面侧的俯视图。在该俯视观察时，电路装置10具有第1边SD1、第2边SD2、第3边SD3以及第4边SD4。另外，为了简化说明，将第1边SD1、第2边SD2、第3边SD3、第4边SD4适当地简单记作边SD1、边SD2、边SD3、边SD4。边SD2是与边SD1对置的边。例如当将从边SD1朝向边SD2的方向设为第1方向DR1时，边SD2是位于边SD1的第1方向DR1侧并与边SD1对置的边。边SD4是与边SD3对置的边。例如当将从边SD3朝向边SD4的方向设为第2方向DR2时，边SD4是位于边SD3的第2方向DR2侧并与边SD3对置的边。并且，边SD3、SD4是与边SD1、SD2垂直的方向的边。另外，在图12中，将第1方向DR1的相反方向设为第3方向DR3，将第2方向DR2的相反方向设为第4方向DR4。并且，为了简化说明，将第1方向DR1、第2方向DR2、第3方向DR3、第4方向DR4适当地简单记作方向DR1、方向DR2、方向DR3、方向DR4。

如图12所示，电路装置10具有核心电路区域和供I/O单元配置的I/O区域。在核心电路区域中配置有电路装置10的各电路。具体来说，在核心电路区域中配置有电路元件和连接在电路元件之间的信号线，该电路元件是构成各电路的晶体管等有源元件和电阻、电容器等无源元件之类的元件。例如，在模拟电路的区域中配置有图4的基准电流电路13、振荡电路52、PLL电路54、电源电路60等。在逻辑电路的区域中配置有处理电路20、总线监视电路30等。具体来说，配置有由门阵列等自动配置布线形成的逻辑电路。在第1物理层电路11、第2物理层电路12的区域中配置有图10中说明的物理层电路的各电路。例如，在第1物理层电路11的区域中配置有HS驱动器HSD1等，在第2物理层电路12的区域中配置有HS驱动器HSD2等。

并且，在第1物理层电路11的方向DR2侧(第2方向侧)中配置有第1开关电路41，第1物理层电路11的HS驱动器HSD1和第1开关电路41通过信号线LA来连接。信号线LA与图3的信号线LA1、LA2对应。并且，在第2物理层电路12的方向DR2侧配置有第2开关电路42，第2物理层电路12的HS驱动器HSD2和第2开关电路42通过信号线LB来连接。信号线LB与图3的信号线LB1、LB2对应。并且，第1开关电路41和第2开关电路42通过沿着方向DR1布置的信号线LC来连接。

并且，在电路装置10的沿着边SD1的第一I/O区域RI1中配置有端口PT1的端子TP1、TM1、TS1。在电路装置10的沿着边SD2的第二I/O区域RI2中配置有端口PT2的端子TP2、TM2、TS2。另外，为了简化说明，将第一I/O区域RI1、第二I/O区域RI2适当地简单记作I/O区域RI1、I/O区域RI2。端子TP1、TP2与图11的端子TP对应，端子TM1、TM2与端子TM对应，端子TS1、TS2与端子TS对应。并且，在端子TP1、TM1、TS1的方向DR1侧(第1方向侧)配置有HS驱动器HSD1。即，在端子TP1、TM1、TS1的附近配置HS驱动器HSD1，以使得HS驱动器HSD1和端子TP1、TM1、TS1以短路径的方式连接。并且，在端子TP2、TM2、TS2的方向DR3侧(第3方向侧)配置有HS驱动器HSD2。即，在端子TP2、TM2、TS2的附近配置有HS驱动器HSD2，以使得HS驱动器HSD2和端子TP2、TM2、TS2以短路径的方式连接。

这里，如图12所示，将电路装置10的对置的边SD1、边SD2的中央处的线设为中央线LX，将中央线LX与边SD1之间的区域设为第1区域RG1，将中央线LX与边SD2之间的区域设为第2区域RG2。这些第1区域RG1、第2区域RG2是在俯视观察电路装置10的电路元件形成面时的情况下的区域。中央线LX例如是与边SD1和边SD2平行的线，例如是边SD1与边SD2之间的中心线。中央线LX是假想的划分线。并且，第1区域RG1是中央线LX的方向DR3侧(第3方向侧)的区域，第2区域RG2是中央线LX的方向DR1侧的区域。另外，中央线LX是与边SD1、边SD2为等距离的假想线，但在可解决本发明的课题的范围内，是包括与边SD1、边SD2的距离严格来讲不是等距离的假想线在内的概念。

并且，在图12中，第1物理层电路11的HS驱动器HSD1和第1开关电路41配置在第1区域RG1中。并且，端口PT1的端子TP1、TM1、TS1也配置在第1区域RG1中。并且，第2物理层电路12的HS驱动器HSD2和第2开关电路42配置在第2区域RG2中。并且，端口PT2的端子TP2、TM2、TS2也配置在第2区域RG2中。具体来说，在图12中，第1物理层电路11和第2物理层电路12以中央线LX为对称轴呈线对称配置。HS驱动器HSD1和HS驱动器HSD2例如也以中央线LX为对称轴呈线对称配置。第1开关电路41和第2开关电路42例如也以中央线LX为对称轴呈线对称配置。例如，各电路被配置成各电路的电路图案以中央线LX为对称轴呈线对称。并且，端子TP1、TM1、TS1和端子TP2、TM2、TS2也以中央线LX为对称轴呈线对称配置。另外，在本发明中，呈线对称配置除了是指配置在几何学上的线对称的位置之外，还包括在能够解决本发明的课题的范围内与严格的几何对象位置错开的位置。在以下的内容中也同样如此。

这样，在本实施方式中，在由中央线LX划分的第1区域RG1和第2区域RG2中，在第1区域RG1中配置有第1物理层电路11和第1开关电路41，在第2区域RG2中配置有第2物理层电路12和第2开关电路42。这样的话，由于第1物理层电路11和第1开关电路41一同配置在第1区域RG1中，所以能够在第1物理层电路11的附近配置第1开关电路41。由此，能够使用与图3的信号线LA1、LA2对应的信号线LA以短路径的方式将第1物理层电路11和第1开关电路41连接起来。这样的话，能够使信号线LA的长度缩短，使信号线LA的布线电容减小，因此能够使被附加信号线LA的布线电容而导致的第1物理层电路11的输入电容的增大成为最小限度。由此，能够改善第1物理层电路11中的HS通信时的信号特性。并且，在本实施方式中，由于第2物理层电路12和第2开关电路42一同配置在第2区域RG2中，所以能够在第2物理层电路12的附近配置第2开关电路42。由此，能够使用与图3的信号线LB1、LB2对应的信号线LB以短路径的方式将第2物理层电路12和第2开关电路42连接起来。这样的话，能够使信号线LB的长度变短，使信号线LB的布线电容减小，因此能够使被附加信号线LB的布线电容而导致的第2物理层电路12的输入电容的增大成为最小限度。其结果是，能够改善第2物理层电路12中的HS通信时的信号特性。

并且，在图12中，第1开关电路41配置在HS驱动器HSD1的方向DR2侧(第2方向侧)，第2开关电路42配置在HS驱动器HSD2的方向DR2侧。例如，在HS驱动器HSD1的方向DR2侧布置信号线LA。例如，沿着方向DR2布置信号线LA，该信号线LA与第1开关电路41连接。并且，在HS驱动器HSD2的方向DR2侧布置信号线LB。例如，沿着方向DR2布置信号线LB，该信号线LB与第2开关电路42连接。并且，第1开关电路41和第2开关电路42通过沿着方向DR1的信号线LC来连接。

这样，在图12中，在HS驱动器HSD1的方向DR2侧配置第1开关电路41，在HS驱动器HSD2的方向DR2侧配置第2开关电路42。并且，沿着与方向DR2垂直的方向DR1来布置将第1开关电路41和第2开关电路42连接起来的信号线LC。这样的话，能够使将端口PT1和第1开关电路41连接起来的信号线LA、将端口PT2和第2开关电路42连接起来的信号线LB的布线长度缩短。由此，能够使信号线LA、LB的布线电容减小，能够使因该布线电容而附加给HS驱动器HSD1、HSD2的电容的增大成为最小限度。因此，实现了由HS驱动器HSD1、HSD2进行的HS通信的信号特性的改善。例如从图12可知，通过使连接第1开关电路41和第2开关电路42的信号线LC的布线长度变长，能够使第1开关电路41接近HS驱动器HSD1，使第2开关电路42接近HS驱动器HSD2。由此，能够缩短信号线LA、LB的布线长度，实现HS通信时的信号特性的改善。在该情况下，由于信号线LC的布线长度变长，所以作为信号线LC的寄生电容的布线电容增大。但是，如前述那样，在HS通信时，通过第1、第2开关电路41、42将信号线LC与USB的端口PT1、PT2电切断。因此，具有如下优点：即使信号线LC的布线电容增大，也不会使HS通信时的信号特性劣化。

图13是第1物理层电路11的详细的布局配置例。另外，由于第2物理层电路12的布局配置也与第1物理层电路11相同，所以省略详细的说明。如图13所示，在I/O区域RI1中配置有具有端子TP1的第一I/O单元IP1和具有端子TM1的第二I/O单元IM1。并且，还配置有具有端子TS1的第三I/O单元IS1。另外，为了简化说明，将第一I/O单元IP1、第二I/O单元IM1、第三I/O单元IS1适当地简单记作I/O单元IP1、I/O单元IM1、I/O单元IS1。在I/O单元IP1、IM1中配置有静电保护元件ESD。在I/O单元IS1中配置有虚拟的静电保护元件。

在图13中，在端子TP1、TS1、TM1的方向DR1侧配置有构成第1物理层电路11的各电路。例如，在端子TP1、TS1、TM1的方向DR1侧配置有LS/FS驱动器，在LS/FS驱动器的方向DR1侧配置有HS驱动器HSD1。在该HS驱动器HSD1的区域中配置有图11的开关元件SW1、SW2、SW3。并且，在HS驱动器的方向DR1侧配置有对这些驱动器进行驱动的预驱动器。并且，在预驱动器的方向DR1侧配置有第1物理层电路11用的逻辑电路，在逻辑电路的方向DR4侧(第4方向侧)配置有HS接收器、基准电流电路。并且，在HS驱动器HSD1的方向DR2侧配置有LS/FS接收器，在HS驱动器的方向DR4侧配置有图11中说明的恒流电路110。根据图13的布局配置，在端子TP1、TM1、TS1的附近配置有HS驱动器HSD1、LS/FS驱动器。因此，能够以短路径的方式将端子TP1、TM1、TS1和这些电路连接起来，能够使连接信号线的寄生电阻、寄生电容减小，因此实现了各通信模式中的信号特性、通信特性的改善。

另外，本实施方式的第1开关电路41、第2开关电路42的布局配置并不限定于图12的布局配置，能够实施各种变形。图14、图15是第1开关电路41、第2开关电路42的第1配置例。

如图3、图12所示，本实施方式的电路装置10包含与第1总线BS1的DP信号线LP1、DM信号线LM1连接的端子TP1、TM1。并且，还包含与第2总线BS2的DP信号线LP2、DM信号线LM2连接的端子TP2、TM2。并且，在本实施方式的第1配置例中，如图14所示，第1开关电路41配置在端子TP1和端子TM1(第1端子和第2端子)的方向DR1侧。并且，如图15所示，第2开关电路42配置在端子TP2和端子TM2(第3端子和第4端子)的方向DR3侧。例如，在图14中，在供I/O单元IP1、IS1、IM1配置的I/O区域RI1的方向DR1侧配置有HS驱动器HSD1，在HS驱动器HSD1的方向DR1侧配置有第1开关电路41。在第1开关电路41的配置区域中的方向DR4侧的配置区域中配置有信号DP用的第1开关元件，该第1开关元件与信号线LC1连接。并且，在方向DR2侧的配置区域中配置有信号DM用的第2开关元件，该第2开关元件与信号线LC2连接。并且，在第1开关电路41的方向DR4侧配置有信号DP用的LS/FS驱动器，在方向DR2侧配置有信号DM用的LS/FS驱动器。并且，在第1开关电路41的方向DR1侧配置有预驱动器。这里，在LS/FS驱动器的配置区域中配置有HS终端用的电阻(图10的Rs1、Rs2)。后述的第2配置例、第3配置例也同样如此。

另一方面，在图15中，在供I/O单元IP2、IS2、IM2配置的I/O区域RI2的方向DR3侧配置有HS驱动器HSD2，在HS驱动器HSD2的方向DR3侧配置有第2开关电路42。在第2开关电路42的配置区域中的方向DR4侧的配置区域中配置有信号DP用的第3开关元件，该第3开关元件与信号线LC1连接。并且，在方向DR2侧的配置区域中配置有信号DM用的第4开关元件，该第4开关元件与信号线LC2连接。并且，在第2开关电路42的方向DR4侧配置有信号DP用的LS/FS驱动器，在方向DR2侧配置有信号DM用的LS/FS驱动器。并且，在第2开关电路42的方向DR3侧配置有预驱动器。

根据该图14、图15的第1配置例，与图12、图13的配置例相比，能够将端子TP1、TM1和第1开关电路41之间以短路径的方式连接，能够将端子TP2、TM2与第2开关电路42之间以短路径的方式连接。即，在图14、图15的第1配置例中，能够使图3的信号线LA1、LA2、LB1、LB2的布线长度比图12、图13的配置例短。由此，能够使信号线LA1、LA2、LB1、LB2的布线电容减小，从而能够进一步改善HS通信时的信号特性。并且，在图14、图15中，HS驱动器HSD1与端子TP1、TM1之间的距离、HS驱动器HSD2与端子TP2、TM2之间的距离也比图13的配置例短。因此，能够减小与图11中说明的HS用的开关元件SW1、SW2的接通电阻为串联电阻的寄生电阻的电阻值，并且能够使寄生电容减小，因此能够改善HS通信时的信号特性。

图16、图17是第1开关电路41、第2开关电路42的第2配置例。在第2配置例中，如图16所示，第1开关电路41配置在供端子TP1、端子TM1(第1端子、第2端子)配置的I/O区域RI1(第一I/O区域)中。并且，如图17所示，第2开关电路42配置在供端子TP2、端子TM2(第3端子、第4端子)配置的I/O区域RI2(第二I/O区域)中。

具体来说，在图16的I/O区域RI1中配置有具有端子TP1的I/O单元IP1(第一I/O单元)和具有端子TM1的I/O单元IM1(第二I/O单元)。并且，第1开关电路41配置在I/O单元IP1与I/O单元IM1之间。并且，在图17的I/O区域RI2中配置有具有端子TP2的I/O单元IP2(第三I/O单元)和具有端子TM2的I/O单元IM2(第四I/O单元)。并且，第2开关电路42配置在I/O单元IP2与I/O单元IM2之间。另外，图16、图17中所记载的I/O单元IP1、I/O单元IM1、I/O单元IP2、I/O单元IM2均是包含ESD区域的单元。

另外，在图16中，在I/O区域RI1的方向DR1侧配置有HS驱动器HSD1，在HS驱动器HSD1的方向DR1侧配置有LS/FS驱动器，在LS/FS驱动器的方向DR1侧配置有预驱动器。并且，在图17中，在I/O区域RI2的方向DR3侧配置有HS驱动器HSD2，在HS驱动器HSD2的方向DR3侧配置有LS/FS驱动器，在LS/FS驱动器的方向DR3侧配置有预驱动器。

在图16、图17的第2配置例中，第1开关电路41配置在I/O区域RI1，第2开关电路42配置在I/O区域RI2。根据该第2配置例，与图12、图13的配置例和图14、图15的第1配置例相比，能够将端子TP1、TM1与第1开关电路41之间以短路径的方式连接。并且，也能够将端子TP2、TM2与第2开关电路42之间以短路径的方式连接。因此，能够使图3的信号线LA1、LA2、LB1、LB2的布线长度更短，能够使这些信号线的布线电容更小，因此能够进一步提高HS通信时的信号特性。

并且，在图16、图17的配置例中，第1开关电路41配置在I/O单元IP1与I/O单元IM1之间，第2开关电路42配置在I/O单元IP2与I/O单元IM2之间。这样的话，能够将端子TP1、TM1与第1开关电路41之间、端子TP2、TM2与第2开关电路42之间用布线长度极短的信号线连接起来。并且，还可以实现第1开关电路41、第2开关电路42的对称性较高的布局配置。例如，在图16中，能够以穿过端子TS1的中心的方向DR1的线为对称轴将第1开关电路41和端子TP1、TM1配置成线对称。并且，在图17中，能够以穿过端子TS2的中心的方向DR1的线为对称轴将第2开关电路42和端子TP2、TM2配置成线对称。通过进行这种对称性较高的配置，能够消除信号DP侧和信号DM侧的不平衡的部分，实现HS通信时的信号特性的进一步的改善。并且，根据第2配置例，如图16所示，能够通过有效地灵活运用I/O单元IS1的端子TS1的方向DR1侧的空置区域来配置第1开关电路41。并且，如图17所示，能够通过有效地灵活运用I/O单元IS2的端子TS2的方向DR3侧的空置区域来配置第2开关电路42。即，能够在配置有虚拟的静电保护元件的区域中配置第1开关电路41、第2开关电路42。因此，能够实现有效地灵活运用了空置区域的高效的布局配置。

图18、图19是第1开关电路41、第2开关电路42的第3配置例。在图18中，将在图16中配置在I/O单元IP1与IM1之间的区域中的第1开关电路41配置在HS驱动器HSD1的两侧的空置区域中。例如，第1开关电路41的信号DP用的第1开关元件配置在HS驱动器HSD1的方向DR4侧，信号DM用的第2开关元件配置在HS驱动器HSD1的方向DR2侧。并且，在图19中，将在图17中配置在I/O单元IP2与IM2之间的区域中的第2开关电路42配置在HS驱动器HSD2的两侧的空置区域中。例如，第2开关电路42的信号DP用的第3开关元件配置在HS驱动器HSD2的方向DR4侧，信号DM用的第4开关元件配置在HS驱动器HSD2的方向DR2侧。根据该第3配置例，由于能够利用HS驱动器等物理层电路的周围的空置区域来配置第1开关电路41、第2开关电路42。所以能够实现有效地灵活运用了空置区域的高效的布局配置。

在图20中示出了本实施方式中的信号线的布线例。第1开关电路41和第2开关电路42通过沿着方向DR1布置的信号线LC1、LC2来连接。并且，第1开关电路41通过沿着方向DR2布置的信号线LA1、LA2而与第1总线BS1连接。第2开关电路42通过沿着方向DR2布置的信号线LB1、LB2而与第2总线BS2连接。具体来说，第1开关电路41从信号线LA1、LA2经由端子TP1、TM1而与第1总线BS1连接。第2开关电路42从信号线LB1、LB2经由端子TP2、TM2而与第2总线BS2连接。

并且，在本实施方式中，如图20所示，将第1开关电路41和第2开关电路42连接起来的信号线LC1、LC2的布线宽度WC比将第1总线BS1和第1开关电路41连接起来的信号线LA1、LA2的布线宽度WA大。并且，信号线LC1、LC2的布线宽度WC比将第2总线BS2和第2开关电路42连接起来的信号线LB1、LB2的布线宽度WB大。这里，布线宽度WA、WB、WC是从与电路装置10的基板垂直的方向俯视观察时的布线宽度。信号线LC1、LC2的布线宽度WC例如为100μm以上。例如，使布线宽度WC充分增大以使信号线LC1、LC2的布线电阻比第1、第2开关电路41、42的接通电阻低。如果举一个例子，则第1、第2开关电路41、42的接通电阻例如为5Ω～10Ω左右，信号线LC1、LC2的布线电阻例如为1Ω～3Ω左右。只要考虑到布线电容与布线电阻的平衡来适当确定信号线LA1、LA2的布线宽度WA和信号线LB1、LB2的布线宽度WB即可。

这样，通过使信号线LA1、LA2、LB1、LB2的布线宽度WA、WB比信号线LC1、LC2的布线宽度WC小，能够使信号线LA1、LA2、LB1、LB2的布线电容减小，从而能够抑制因该布线电容引起的第1、第2物理层电路11、12的输入电容的增大。由此，实现了HS通信时的信号特性的改善。另一方面，在HS通信时，信号线LC1、LC2通过断开的第1、第2开关电路41、42而与第1总线BS1、第2总线BS2电切断。因此，即使信号线LC1、LC2的布线宽度WC增大而使布线电容增大，也不会给HS通信时的信号特性带来不良影响。并且，通过使信号线LC1、LC2的布线宽度WC增大而使该布线电阻降低，能够尽可能地抑制后述的啁啾动作时的啁啾信号的电压变动等。

并且，在本实施方式中，如图21所示，将第1开关电路41和第2开关电路42连接起来的信号线LC1、LC2的横截面处的截面积SC比将第1总线BS1和第1开关电路41连接起来的信号线LA1、LA2的横截面处的截面积SA大。并且，信号线LC1、LC2的横截面积SC比将第2总线BS2和第2开关电路42连接起来的信号线LB1、LB2的横截面处的截面积SB大。这里，图21的信号线LA1、LA2的横截面是图20的横切线CS1处的截面。同样，信号线LB1、LB2的横截面是横切线CS2处的截面，信号线LC1、LC2的横截面是横切线CS3处的截面。横截面是与作为信号线所延伸的方向的长边方向垂直的方向上的截面。

这样，通过使信号线LC1、LC2的横截面积SC增大，能够使信号线LC1、LC2的布线电阻下降，能够改善在第1、第2开关电路41、42接通的第1期间T1进行通信时的信号特性。例如，能够尽可能地抑制第1期间T1中的啁啾信号的电压变动等。

并且，在本实施方式中，如图22所示，将第1开关电路41和第2开关电路42连接起来的信号线LC1、LC2包含第1金属布线层ALA和设置在第1金属布线层ALA的下层的第2金属布线层ALB。即，信号线LC1、LC2由两层以上的多层金属布线层布置而成。信号线LA1、LA2、LB1、LB2也可以由两层以上的多层金属布线层布置而成。作为一例，第1金属布线层ALA是被称为焊盘金属层的厚度较厚的金属布线层。通过使用与基板垂直的方向上的厚度较厚的焊盘金属层，能够使信号线LC1、LC2的横截面积SC增大，从而能够进一步降低布线电阻。

并且，在图23中，信号线LC1、LC2的布线宽度WC与信号线LA1、LA2的布线宽度WA、信号线LB1、LB2的布线宽度WB是相等的，但所使用的金属布线层的数量在信号线LC1、LC2中较多。通过以这种方式增加金属布线层的数量，即使布线宽度相同，信号线LC1、LC2的横截面积SC也比信号线LA1、LA2的横截面积SA、信号线LB1、LB2的横截面积SB大。这样，在本实施方式中，通过增加金属布线层的数量，也可以增大横截面积SC。另外，本实施方式的横截面积SA、SB、SC表示多个金属布线层等的总的横截面积。

5.详细动作例

接着，对本实施方式的详细动作例进行说明。图24是示出线缆连接后的USB的动作序列的信号波形图。在图24的下段示出了总线开关电路40在图5的传输路径TR1中的连接的接通、断开以及处理电路20在图6的传输路径TR2中的传输处理的接通、断开。另外，主机例如是主控制器200，器件例如是外围器件260。

在线缆连接(t1)之后，检测到VBUS为高电平的器件使上拉电阻Rpu接通，从而使得信号DP的电压被上拉而转移到FS模式(t2)。这里，使电阻Rpu接通、断开例如是指在图10的电路中使SW_Rpu接通、断开。之后也同样如此。即，转移到FS空闲，如果在一定时间内没有任何操作，则转移到暂停状态。接着，主机将FS驱动器接通而开始复位(t3)。FS驱动器的输出节点与45Ω的终端电阻连接，FS驱动器接通而输出低电平，由此，被上拉的信号DP的电压为低电平，输出信号DP、DM都是低电平的SE0。器件在检测到2.5μs以上的SE0时，判断为复位而将HS驱动器接通，从而在一定的时间(1～7ms)内送出器件啁啾K(t4)。然后，当经过一定的时间时，器件使HS驱动器断开而停止器件啁啾K(t5)，由此，成为啁啾空闲。在啁啾空闲中，由于主机的FS驱动器保持着接通状态，所以信号DP、DM都是低电平。主机在检测到器件啁啾K时，使HS驱动器接通而送出主机啁啾K/J(t6)。在图24中，将转移到HS模式之前的主机啁啾K/J记作主机啁啾K/J(1)。器件通过检测主机啁啾K/J来识别主机与HS模式对应的情况，断开上拉电阻Rpu并且接通FS驱动器，从而接通HS终端(t7)。由此，信号DP、DM的振幅从800mV下降到400mV而转移到HS模式。在图24中，将转移到HS模式之后的主机啁啾K/J记作主机啁啾K/J(2)。在主机啁啾K/J(2)中，主机和器件的双方的FS驱动器接通，来自主机的HS驱动器的电流流过这些FS驱动器的终端电阻。之后，当主机使HS驱动器断开而结束复位时(t8)，转移到HS空闲，主机开始SOF的送出(t9)。在HS空闲中，主机和器件的FS驱动器都接通，总线为SE0的状态。然后，主机按照125μs的周期定期地使HS驱动器接通而送出SOF。

在本实施方式中，在总线复位之后，在FS模式中，如图24的B1所示，通过使总线开关电路40接通而使第1总线BS1与第2总线BS2之间的连接接通。由此，能够在主机与器件之间使用信号DP、DM来进行图5的传输路径TR1中的信号传输。此时，图6的传输路径TR2中的传输处理是断开的。

并且，在本实施方式中，第1总线BS1与第2总线BS2之间的连接从接通向断开切换的切换时刻被设定为图24的B2所示的范围内的时刻。即，至少在器件啁啾K的开始时刻(t4)之后，第1总线BS1与第2总线BS2之间的连接从接通切换为断开。也就是说，从第1期间T1切换为第2期间T2。或者，至少在主机啁啾K/J的结束时刻(t8)之后，第1总线BS1与第2总线BS2之间的连接从接通切换为断开。例如，至少在器件啁啾K的开始时刻(t4)之后、SOF送出的开始时刻(t9)之前，第1总线BS1与第2总线BS2之间的连接从接通切换为断开，传输路径TR2中的传输处理从断开切换为接通。

这样，在本实施方式中，通过在B1所示的第1期间T1中使总线开关电路40接通，第1总线BS1与第2总线BS2之间的连接接通。然后，在主机与器件之间进行传输路径TR1中的信号传输。另一方面，通过在B3所示的第2期间T2中使总线开关电路40断开，第1总线BS1与第2总线BS2之间的连接断开，处理电路20的传输处理接通，由此，进行传输路径TR2中的分组传输。另外，由于切换时刻是B2所示的范围内的时刻，所以在图24中，用虚线来表示总线开关电路40的接通、断开的切换时刻和传输处理的接通、断开的切换时刻的范围。

并且，在本实施方式中，至少在器件啁啾K的开始时刻(t4)之后，总线开关电路40使第1总线BS1与第2总线BS2之间的连接从接通切换为断开，处理电路20开始传输路径TR2中的传输处理。例如，在器件啁啾K的开始时刻之后，总线开关电路40从接通(B1)切换为断开(B3)，处理电路20的传输处理从断开(B1)切换为接通(B3)。即，在检测到器件啁啾K的开始(t4)的情况下，能够判断为器件与HS模式对应。另一方面，主机不与HS模式对应的情况是非常罕见的。因此，在检测到器件啁啾K的开始(t4)的情况下，使总线开关电路40从接通切换为断开，从而能够使基于处理电路20的HS模式的传输处理从断开切换为接通。因此，B2所示的范围内的切换时刻只要至少为器件啁啾K的开始时刻(t4)之后的时刻即可。

或者，还考虑到主机不与HS模式对应的可能性，也可以在检测到主机啁啾K/J的开始(t6)的情况下，使总线开关电路40从接通切换为断开，使基于处理电路20的HS模式的传输处理从断开切换为接通。例如，在本实施方式中，也可以是，至少在主机啁啾K/J的结束时刻(t8)之后，总线开关电路40使第1总线BS1与第2总线BS2之间的连接从接通切换为断开，处理电路20开始传输路径TR2中的传输处理。这样的话，判断为主机和器件的双方与HS模式对应，在判断为完全切换为HS模式之后，能够适当地开始处理电路20的传输处理。这样，只要B2所示的范围内的切换时刻至少为器件啁啾K的开始时刻之后的时刻即可。但是，还需要考虑到切换中产生的毛刺所带来的不良影响。因此，优选切换时刻处于信号DP、DM被设定为低电平等规定的电压电平的期间内。例如是图24的时刻t5～t6之间的期间或t8～t9之间的期间等。

如上所述，在本实施方式中，在图24的B2所示的切换时刻之前，如B1所示的那样使总线开关电路40接通，从而能够在主机与器件之间进行USB总线上的信号交换。总线监视电路30对USB总线上的信号交换进行监视。并且，例如在通过器件啁啾K或主机啁啾K/J的检测判断为能够进行HS模式的传输之后，使总线开关电路40从接通切换为断开，使基于处理电路20的传输处理从断开切换为接通。这样的话，在主机与器件之间交换了信号之后，能够适当地转移到HS模式的传输处理。

并且，在本实施方式中，在作为HS期间的B3所示的第2期间T2中，第1、第2开关电路41、42断开，信号线LC(LC1、LC2)为电切断的状态。因此，能够防止信号线LC的布线电容给HS通信带来不良影响。另一方面，在第1、第2开关电路42接通的第1期间T1中，LS、FS信号和用于与HS握手的信号会通过信号线LC。这里，由于LS、FS的信号是电压驱动，所以信号线LC的布线电阻仅会影响到信号延迟，因此不存在问题。

另一方面，用于从FS转移到HS的一系列啁啾信号的驱动是使用了来自HS驱动器的电流的电流驱动，通过使来自HS驱动器的电流向终端电阻流入而进行通信。例如在图24的器件啁啾K中，来自与端口PT2连接的器件的HS驱动器的电流通过总线开关电路40的信号线LC而向与端口PT1连接的主机的终端电阻流入。并且，在主机啁啾K/J中，来自与端口PT1连接的主机的HS驱动器的电流通过总线开关电路40的信号线LC而向与端口PT2连接的器件的终端电阻流入。因此，当信号线LC的布线电阻增大时，会产生啁啾信号的电压变动。

在该点上，在本实施方式中，总线开关电路40内的信号线LC能够通过第1、第2开关电路41、42而被电切断。因此，如图20～图23所说明的那样，通过使信号线LC(LC1、LC2)的布线宽度变大或增加金属布线层的数量，能够实现增大横截面积SC等的自由的布局设计。因此，通过在布局设计上下功夫，能够降低信号线LC的布线电阻等，从而能够尽可能地抑制上述啁啾信号的电压变动。

图25是示出在HS模式的传输中进行了复位的情况下的动作序列的信号波形图。主机在HS模式下每隔125μs(t11、t12)便送出SOF分组。当主机开始复位时(t12)，转移到FS模式，当分组在总线上消失后经过了3ms以上时，器件断开HS终端，接通上拉电阻(t13)。然后，由于器件确认了总线的状态为SE0(t14)，所以判断为复位已开始，送出器件啁啾K。与此相对，主机送出主机啁啾K/J，从而从FS模式转移到HS模式。

如图25的C1所示，在本实施方式中，在主机开始了复位的情况下，总线开关电路40从断开切换为接通，处理电路20的传输处理从接通切换为断开。即，在通过主机进行了复位的情况下，总线开关电路40使第1总线BS1与第2总线BS2之间的连接从断开切换为接通，处理电路20停止传输处理。这样的话，例如在HS模式的传输中进行了复位的情况下，将第1总线BS1与第2总线BS2电连接，从而能够在主机与器件之间进行使用了信号DP、DM的信号传输。之后，例如在图25的C2所示的范围内的切换时刻使总线开关电路40从接通切换为断开，处理电路20的传输处理从断开切换为接通。由此，在主机与器件之间交换了信号之后，能够适当地转移到HS模式的传输处理。

图26是示出从HS模式的传输转移到暂停、恢复的情况下的动作序列的信号波形图。当主机开始暂停时(t22)，转移到FS模式，当分组在总线上消失后经过了3ms以上时，器件断开HS终端，接通上拉电阻(t23)。并且，由于器件确认了总线的状态为J(t24)，所以判断为暂停已开始。然后，主机开始恢复(t25)，当恢复结束时(t26)，器件在恢复结束的同时返回到进入暂停时的时间点处的模式。然后，断开上拉电阻，接通HS终端，从而返回到HS模式。如图26的D1所示，在本实施方式中，在主机开始了暂停的情况下也使总线开关电路40从断开切换为接通，处理电路20的传输处理从接通切换为断开。即，在通过主机进行了暂停的情况下，总线开关电路40使第1总线BS1与第2总线BS2之间的连接从断开切换为接通，处理电路20停止传输处理。这样的话，例如在HS模式的传输中开始了暂停的情况下，将第1总线BS1与第2总线BS2电连接，从而能够在主机与器件之间进行使用了信号DP、DM的信号传输。然后，在暂停之后，主机进行恢复，由此，如图26的D2所示，总线开关电路40从接通切换为断开，处理电路20的传输处理从断开切换为接通。这样的话，能够通过暂停后的恢复来适当地重新开始HS模式的数据传输。另外，从暂停转移到复位的动作序列与从线缆连接到FS空闲之后从暂停进入到复位的动作序列相同。

6.电子设备、线缆束

图27示出了包含本实施方式的电路装置10的电子设备300的结构例。该电子设备300包含本实施方式的电路装置10和作为处理装置的主控制器200。主控制器200与第1总线BS1连接。例如主控制器200和电路装置10经由第1总线BS1连接。并且，电路装置10的第2总线BS2例如与外围器件260连接。

主控制器200例如通过CPU或MPU等处理器来实现。或者，主控制器200也可以通过各种ASIC的电路装置来实现。并且，主控制器200也可以通过安装有多个电路装置(IC)和电路部件的电路基板来实现。作为外围器件260，例如可以设想图1那样的便携式终端装置250等，但并不限定于此。外围器件260也可以是可穿戴设备等。

电子设备300还可以包含存储部310、操作部320和显示部330。存储部310用于存储数据，其功能可以通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等来实现。操作部320用于供用户进行输入操作，可以通过操作按钮或触摸面板显示器等操作器件来实现。显示部330用于显示各种信息，可以通过液晶或有机EL等显示器来实现。另外，在使用触摸面板显示器作为操作部320的情况下，该触摸面板显示器兼具操作部320和显示部330的功能。

作为通过本实施方式实现的电子设备300，例如可以设想车载设备、打印装置、投影装置、机器人、头部佩戴型显示装置、生物体信息测量设备、计测距离、时间、流速或流量等物理量的计测设备、基站或路由器等网络相关设备、分发内容的内容提供设备、数码相机或摄像机等视频设备等各种设备。

图28示出了包含本实施方式的电路装置10的线缆束350的结构例。线缆束350包含本实施方式的电路装置10和线缆360。线缆360是USB用的线缆。并且，线缆束350也可以包含USB插座370。或者，线缆束350也可以包含图1的静电保护电路222、短路保护电路223等。线缆360例如与电路装置10的第2总线BS2连接。电路装置10的第1总线BS1侧例如与作为处理装置的主控制器200等连接。该线缆束350例如被用作在车内布置布线等用途。另外，线缆束350也可以是车用以外的线缆束。

另外，如上所述对本实施方式进行了详细说明，但本领域技术人员应该能够容易理解，可以进行实际上不脱离本发明的新事项和效果的多种变形。因此，这样的变形例全部包含在本发明的范围内。例如，在说明书或附图中至少一次与更广义或同义的不同术语一同记述的术语在说明书或附图中的任何一处都可以替换为该不同的术语。此外，本实施方式和变形例的全部组合也包含在本发明的范围内。此外，电路装置、电子设备和线缆束的结构/动作、总线监视处理、总线开关处理、传输处理、断开检测处理、上游端口检测处理等也不限于在本实施方式中进行了说明的方式，可以实施各种变形。

Claims (11)

1.一种电路装置，其特征在于，该电路装置包含：

第1物理层电路，其与USB标准的第1总线连接；

第2物理层电路，其与所述USB标准的第2总线连接；

总线开关电路，其一端与所述第1总线连接，另一端与所述第2总线连接，使所述第1总线与所述第2总线之间的连接在第1期间接通，在第2期间断开；以及

处理电路，其在所述第2期间进行如下的传输处理：将从所述第1总线经由所述第1物理层电路接收到的分组经由所述第2物理层电路发送到所述第2总线，将从所述第2总线经由所述第2物理层电路接收到的分组经由所述第1物理层电路发送到所述第1总线，

所述总线开关电路包含：

第1开关电路，其一端与所述第1总线连接，该第1开关电路在所述第1期间接通，在所述第2期间断开；

第2开关电路，其一端与所述第2总线连接，该第2开关电路在所述第1期间接通，在所述第2期间断开；以及

信号线，其与所述第1开关电路的另一端和所述第2开关电路的另一端连接，

在将所述电路装置的对置的第1边和第2边的中央处的线设为中央线，将所述中央线与所述第1边之间的区域设为第1区域，将所述中央线与所述第2边之间的区域设为第2区域时，

所述第1物理层电路的第一HS驱动器和所述第1开关电路配置在所述第1区域，

所述第2物理层电路的第二HS驱动器和所述第2开关电路配置在所述第2区域。

2.根据权利要求1所述的电路装置，其特征在于，

在将从所述第1边朝向所述第2边的方向设为第1方向，将与所述第1方向垂直的方向的一个方向设为第2方向时，

所述第1开关电路配置在所述第一HS驱动器的所述第2方向侧，

所述第2开关电路配置在所述第二HS驱动器的所述第2方向侧。

3.根据权利要求1所述的电路装置，其特征在于，

该电路装置包含：

第1端子，其与所述第1总线的DP信号线连接；

第2端子，其与所述第1总线的DM信号线连接；

第3端子，其与所述第2总线的DP信号线连接；以及

第4端子，其与所述第2总线的DM信号线连接，

在将从所述第1边朝向所述第2边的方向设为第1方向，将所述第1方向的相反方向设为第3方向时，

所述第1开关电路配置在所述第1端子和所述第2端子的所述第1方向侧，

所述第2开关电路配置在所述第3端子和所述第4端子的所述第3方向侧。

4.根据权利要求1所述的电路装置，其特征在于，

该电路装置包含：

第1端子，其与所述第1总线的DP信号线连接；

第2端子，其与所述第1总线的DM信号线连接；

第3端子，其与所述第2总线的DP信号线连接；以及

第4端子，其与所述第2总线的DM信号线连接，

所述第1开关电路配置在配置有所述第1端子和所述第2端子的第一I/O区域中，

所述第2开关电路配置在配置有所述第3端子和所述第4端子的第二I/O区域中。

5.根据权利要求4所述的电路装置，其特征在于，

在所述第一I/O区域中配置有第一I/O单元和第二I/O单元，该第一I/O单元具有所述第1端子，该第二I/O单元具有所述第2端子，

在所述第二I/O区域中配置有第三I/O单元和第四I/O单元，该第三I/O单元具有所述第3端子，该第四I/O单元具有所述第4端子，

所述第1开关电路配置在所述第一I/O单元与所述第二I/O单元之间，

所述第2开关电路配置在所述第三I/O单元与所述第四I/O单元之间。

6.根据权利要求1～5中的任意一项所述的电路装置，其特征在于，

将所述第1开关电路和所述第2开关电路连接起来的所述信号线的布线宽度比将所述第1总线和所述第1开关电路连接起来的信号线的布线宽度大，并且比将所述第2总线和所述第2开关电路连接起来的信号线的布线宽度大。

7.根据权利要求1～5中的任意一项所述的电路装置，其特征在于，

将所述第1开关电路和所述第2开关电路连接起来的所述信号线的横截面处的截面积比将所述第1总线和所述第1开关电路连接起来的信号线的横截面处的截面积大，并且比将所述第2总线和所述第2开关电路连接起来的信号线的横截面处的截面积大。

8.根据权利要求1～5中的任意一项所述的电路装置，其特征在于，

将所述第1开关电路和所述第2开关电路连接起来的所述信号线包含第1金属布线层和第2金属布线层，该第2金属布线层设置于所述第1金属布线层的下层。

9.根据权利要求1～5中的任意一项所述的电路装置，其特征在于，

该电路装置包含总线监视电路，该总线监视电路进行所述第1总线和所述第2总线的监视动作，

所述总线开关电路根据所述总线监视电路的监视结果，使所述第1总线与所述第2总线之间的所述连接接通或断开。

10.一种电子设备，其特征在于，该电子设备包含：

权利要求1～9中的任意一项所述的电路装置；以及

处理装置，其与所述第1总线连接。

11.一种线缆束，其特征在于，该线缆束包含：

权利要求1～9中的任意一项所述的电路装置；以及

线缆。

Images