CN104242902A - 总线开关电路 - Google Patents

Abstract

提供一种总线开关电路能够使输出信号接近规定的电平并更高速地传送信号。总线开关电路具备在第1输入输出端子和第2输入输出端子之间连接的总线开关元件。总线开关电路具备在第2输入输出端子和第1电压线之间连接的第1开关元件。总线开关电路具备在第2输入输出端子和第1电压线之间连接并且使电流流过的驱动能力比第1开关元件小的第2开关元件。总线开关电路具备信号生成电路，该信号生成电路根据对向第1输入输出端子施加的第1电压和第1阈值进行比较所得的结果，输出第1控制信号及第2控制信号，控制第1开关元件及第2开关元件。

Description

总线开关电路

关联申请

本申请享有以日本专利申请2013-120071号（申请日：2013年6月6日）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及总线开关电路。

背景技术

以CPU（Central Processing Unit：中央处理器）、基带IC（IntegratedCircuit：集成电路）为代表的系统LSI（Large Scale Integration：大规模集成电路）的电源电压为了使用过程、低功耗化，低电压化正在发展。

另一方面，以往以来所使用的系统、处理模拟信号的系统的电源电压由于需要维持与以往系统的兼容性，因此低电压化的进展缓慢。

其结果，在电源电压不同的电路相互间进行信号的传达时，需要进行信号的电平变换的总线开关电路。

该以往的总线开关电路具备在总线开关元件的输出侧和电源布线之间连接的MOS晶体管。通过用单触发脉冲信号使该MOS晶体管导通，使输出侧的信号电平上升到电源电压。这里，为了高速地传达信号，需要缩短脉冲信号的脉冲宽度。但是，如果缩短脉冲信号的脉冲宽度，则由于负载电容、布线电感的影响引起的振铃（ringing），输出信号的电平降低到规定的电平以下。

发明内容

本发明的实施方式提供一种总线开关电路，该总线开关电路能够使输出信号接近规定的电平且更高速地传送信号。

按照实施例的总线开关电路具备在第1输入输出端子和第2输入输出端子之间连接的总线开关元件。总线开关电路具备在上述第2输入输出端子和第1电压线之间连接并且由第1控制信号控制的第1开关元件。总线开关电路具备在上述第2输入输出端子和上述第1电压线之间连接、由第2控制信号控制、并且使电流流过的驱动能力比第1开关元件小的第2开关元件。总线开关电路具备信号生成电路，该信号生成电路根据对向上述第1输入输出端子施加的第1电压和第1阈值进行比较所得的结果，输出上述第1控制信号及上述第2控制信号，控制上述第1开关元件及上述第2开关元件。总线开关电路具备使上述总线开关元件导通的控制电路。

附图说明

图1是表示第1实施方式的总线开关电路100的电路结构的一个例子的电路图。

图2是表示图1所示的总线开关电路100的各信号的波形的一个例子的波形图。

图3是表示图1所示的总线开关电路100的各信号的波形的其他例子的波形图。

图4是表示图1所示的总线开关电路100的各信号的波形的进一步其他例子的波形图。

图5是表示图1所示的总线开关电路100的各信号的波形的进一步其他例的波形图。

图6是表示在图1所示的总线开关电路100包含发送接收信号的系统101、102的结构的一个例子的方框图。

图7是表示第2实施方式的总线开关电路200的结构的一个例子的电路图。

图8是表示图7所示的总线开关电路200的各信号的波形的一个例子的波形图。

具体实施方式

以下，根据附图说明各实施方式。

（第1实施方式）

图1是表示第1实施方式的总线开关电路100的电路结构的一个例子的电路图。

如图1所示，总线开关电路100具备控制端子TOE、第1输入输出端子T1、第2输入输出端子T2、总线开关元件BS、第1开关元件SW1、第2开关元件SW2、第3开关元件SW3、第4开关元件SW4、脉冲信号生成电路（信号生成电路）PG、控制电路CON。

第1输入输出端子T1例如与第1逻辑电路（未图示）连接。从该第1逻辑电路向第1输入输出端子T1输入信号S1，或者，从该第1输入输出端子T1向该第1逻辑电路输出信号S1。另外，在图1的例子中，示出了从外部向第1输入输出端子T1输入信号S1的情况。

第2输入输出端子T2例如与第2逻辑电路（未图示）连接。从该第2逻辑电路向第2输入输出端子T2输入信号S2，或者，从该第2输入输出端子T2向该第2逻辑电路输出信号S2。另外，在图1的例子中，示出了从第2输入输出端子T2向外部输出信号S2的情况。

控制端子TOE被输入用于控制总线开关元件BS的一端的控制信号SC。

总线开关元件BS被连接在第1输入输出端子T1和第2输入输出端子T2之间。

该总线开关元件BS例如图1所示，是漏极与第1输入输出端子T1连接、源极与第2输入输出端子T2连接、栅极电压由控制电路CON控制的nMOS晶体管。

第1开关元件SW1被连接在第2输入输出端子T2和被施加有第1电源电压Vcc1的第1电压线L1之间。该第1开关元件SW1由第1控制脉冲信号（第1控制信号）α控制为导通或截止。

另外，在本实施方式中，第1电源电压Vcc1被设定为比接地电压高。

在本实施方式中，例如图1所示，该第1开关元件SW1是pMOS晶体管。

第2开关元件SW2被连接在第2输入输出端子T2和第1电压线L1之间。该第2开关元件SW2由第2控制脉冲信号（第2控制信号）β控制为导通或截止。

另外，该第2开关元件SW2被设定为使电流流过的驱动能力比第1开关元件SW1小。

在本实施方式中，例如图1所示，该第2开关元件SW2是pMOS晶体管。在该情况下，例如，第2开关元件（pMOS晶体管）SW2的尺寸被设定为比第1开关元件（pMOS晶体管）SW1的尺寸小。

另外，第3开关元件SW3被连接在第1输入输出端子T1和被施加有第2电源电压Vcc2的第2电压线L2之间。该第3开关元件SW3由第3控制脉冲信号（第3控制信号）X控制为导通或截止。

在本实施方式中，例如图1所示，该第3开关元件SW3是pMOS晶体管。

另外，第1电源电压Vcc1例如被设定为比第2电源电压Vcc2高。但是，第1电源电压Vcc1也可以被设定为等于第2电源电压Vcc2。

第4开关元件SW4被连接在第1输入输出端子T1和第2电压线L2之间。该第4开关元件SW4由第4控制脉冲信号（第4控制信号）Y控制为导通或截止。

另外，该第4开关元件SW4被设定为使电流流过的驱动能力比第3开关元件SW3小。

在本实施方式中，例如图1所示，该第4开关元件SW4是pMOS晶体管。在该情况下，例如，第4开关元件（pMOS晶体管）SW4的尺寸被设定为比第3开关元件（pMOS晶体管）SW3的尺寸小。

脉冲信号生成电路PG生成第1控制脉冲信号α而向第1开关元件SW1输出，生成第2控制脉冲信号β而向第2开关元件SW2输出，生成第3控制脉冲信号X而向第3开关元件SW3输出，生成第4控制脉冲信号Y而向第4开关元件SW4输出。

例如，在使信号从第1输入输出端子T1向第2输入输出端子T2传达时，脉冲信号生成电路PG根据对向第1输入输出端子T1施加的第1电压（信号S1的电压）和第1阈值进行比较所得的结果，生成第1控制脉冲信号α及第2控制脉冲信号β。而且，脉冲信号生成电路PG输出该生成的第1控制脉冲信号α及第2控制脉冲信号β，由第1控制脉冲信号α控制第1开关元件SW1，并由第2控制脉冲信号β控制第2开关元件SW2。

另一方面，在使信号从第2输入输出端子T2向第1输入输出端子T1传达时，脉冲信号生成电路PG根据对向第2输入输出端子T2施加的第2电压（信号S2的电压）和第2阈值进行比较所得的结果，生成第3控制脉冲信号X及上述第4控制脉冲信号Y。而且，脉冲信号生成电路PG输出该生成的第3控制脉冲信号X及第4控制脉冲信号Y，由第3控制脉冲信号X控制第3开关元件SW3，并由第4控制脉冲信号Y控制第4开关元件SW4。

另外，脉冲信号生成电路PG例如使第1控制脉冲信号α和第3控制脉冲信号X成为等价的信号，且使第2控制脉冲信号β和第4控制脉冲信号Y成为等价的信号。即，第1开关元件SW1和第3开关元件SW3被控制为进行同样的动作，并且第2开关元件SW2和第4开关元件SW4为控制为进行同样的动作。

另外，上述的第1阈值例如被设定为第1电源电压Vcc1的二分之一。另外，上述的第2阈值例如被设定为第2电源电压Vcc2的二分之一。

另外，控制电路CON根据经由控制端子TOE而被输入的控制信号SC，控制总线开关元件BS。控制信号SC规定是否在第1输入输出端子T1和第2输入输出端子T2之间传达信号S1（或信号S2）。

例如，控制电路CON根据控制信号SC，使得在第1输入输出端子T1和第2输入输出端子T2之间传达信号S1（或信号S2）时，使总线开关元件BS导通。

另一方面，控制电路CON根据控制信号SC，不使得在第1输入输出端子T1和第2输入输出端子T2之间传达信号S1（或信号S2）时，使总线开关元件BS截止。

这里，说明具有以上那样的结构的总线开关电路100的动作的例子。

图2是表示图1所示的总线开关电路100的各信号的波形的一个例子的波形图。另外，在该图2中，示出了从第1输入输出端子T1向第2输入输出端子T2传送信号的情况。

如图2所示，在时刻t1以前，第1信号（第1电压）S1及第2信号（第2电压）S2是“低（Low）”电平（接地电压GND）。

另外，第1控制脉冲信号α及第2控制脉冲信号β是“高（High）”电平（第1电源电压Vcc1）。由此，使第1开关元件SW1及第2开关元件SW2截止。

另外，控制电路CON根据控制信号SC，使总线开关元件BS导通。

即，总线开关电路100在时刻t1以前，是使总线开关元件BS导通且使第1开关元件SW1及第2开关元件SW2截止的状态。

而且，在上述状态下，在时刻t1，向第1输入输出端子T1输入的第1信号（第1电压）S1开始从“低（Low）”电平（接地电压GND）向“高（High）”电平（第2电源电压Vcc2）的迁移。

此时，总线开关元件BS导通，因此，由于第1信号（第1电压）S1的变化，第2输入输出端子T2的第2信号S2从“低（Low）”电平开始向“高（High）”电平（第1电源电压Vcc1）迁移。

即，在从该时刻t1到时刻t2为止的期间，从第1输入输出端子T1直接传达输入信号。

然后，脉冲信号生成电路PG在第1信号（第1电压）S1超过第1阈值时，通过使第1控制脉冲信号α及第2控制脉冲信号β成为“低（Low）”电平（接地电压），使第1开关元件SW1及第2开关元件SW2同时导通（时刻t2）。

由此，第2输入输出端子T2的第2信号（第2电压）S2上升到第1电源电压Vcc1为止，从第2输入输出端子T2输出“高（High）”电平的输出信号。即，使信号的传送高速化。

然后，脉冲信号生成电路PG通过使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1），使第1开关元件SW1截止（时刻t3）。

另外，在图2的例子中，脉冲信号生成电路PG在第1信号S1向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1）。

这样，在第1信号S1迁移到期望的电平之后，驱动能力大的第1开关元件SW1截止。因而，如果输出第1信号S1的驱动器电路的驱动能力被设定为比第2开关元件SW2的驱动能力大，则成为能够对第1输入输出端子T1进行下一个信号的输入的状态。即，能够进行总线开关电路100中的信号的高速传送。

进而，驱动能力低的第2开关元件SW2保持导通。因而，通过与第2输入输出端子T2连接的负载电容（未图示）、布线电感的影响引起的振铃，可以抑制第2输入输出端子T2的第2信号（第2电压）S2的电平降低。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1），使第2开关元件SW2截止（时刻t4）。

另外，在图2的例子中，脉冲信号生成电路PG在第2信号S2向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1）。

这样，在使总线开关元件BS导通且使第1开关元件SW1及第2开关元件SW2截止的状态下，脉冲信号生成电路PG在第1信号S1（第1电压）超过第1阈值时，使第1开关元件SW1导通第1期间（时刻t2～t3），并在第1期间的开始以后（在图2的例子中为时刻t2）使第2开关元件SW2导通，在第1期间的结束后（在图2的例子中为时刻t4）使第2开关元件SW2截止。

通过这样的总线开关电路100的动作，可以使输出信号接近规定的电平并更高速传送信号。

接着，图3是表示图1所示的总线开关电路100的各信号的波形的其他例子的波形图。另外，在该图3中，示出了从第1输入输出端子T1向第2输入输出端子T2传送信号的情况。

如图3所示，时刻t1以前的状态与上述的图2同样。即，总线开关电路100在时刻t1以前，是使总线开关元件BS导通且使第1开关元件SW1及第2开关元件SW2截止的状态。

而且，在上述状态下，在时刻t1中，向第1输入输出端子T1输入的第1信号（第1电压）S1开始从“低（Low）”电平（接地电压GND）向“高（High）”电平（第2电源电压Vcc2）的迁移。

此时，总线开关元件BS导通，因此，根据第1信号（第1电压）S1的变化，第2输入输出端子T2的第2信号S2从“低（Low）”电平开始向“高（High）”电平（第1电源电压Vcc1）迁移。

即，在从该时刻t1到时刻t2为止的期间，从第1输入输出端子T1直接传达输入信号。

然后，脉冲信号生成电路PG在第1信号（第1电压）S1超过第1阈值时，通过使第1控制脉冲信号α成为“低（Low）”电平（接地电压），使驱动能力大的第1开关元件SW1导通（时刻t2）。

由此，第2输入输出端子T2的第2信号（第2电压）S2上升到第1电源电压Vcc1为止，从第2输入输出端子T2输出“高（High）”电平的输出信号。即，使信号的传送高速化。

然后，脉冲信号生成电路PG通过使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1）且使第2控制脉冲信号β成为“低（Low）”电平（接地电压GND），从而使第1开关元件SW1截止，同时使第2开关元件SW2导通（时刻t3）。

另外，在图3的例子中，脉冲信号生成电路PG在第1信号S1向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1）。

进而，驱动能力低的第2开关元件SW2导通。因而，通过与第2输入输出端子T2连接的负载电容（未图示）、布线电感的影响引起的振铃，可以抑制第2输入输出端子T2的第2信号（第2电压）S2的电平降低。

这样，第1信号S1迁移到期望的电平后，驱动能力大的第1开关元件SW1截止。因而，如果输出第1信号S1的驱动器电路的驱动能力被设定为比第2开关元件SW2的驱动能力大，则成为能够对第1输入输出端子T1进行下一个信号的输入的状态。即，能够进行总线开关电路100中的信号的高速传送。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1），使第2开关元件SW2截止（时刻t4）。

另外，在图3的例子中，脉冲信号生成电路PG在第2信号S2向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1）。

这样，在使总线开关元件BS导通且使第1开关元件SW1及第2开关元件SW2截止的状态下，脉冲信号生成电路PG在第1信号S1（第1电压）超过第1阈值时，使第1开关元件SW1导通第1期间（时刻t2～t3），并在第1期间的开始以后（在图3的例子中为时刻t3）使第2开关元件SW2导通，在第1期间的结束后（在图3的例子中为时刻t4）使第2开关元件SW2截止。

通过这样的总线开关电路100的动作，可以使输出信号接近规定的电平并更高速地传送信号。

另外，图4是表示图1所示的总线开关电路100的各信号的波形的进一步其他例子的波形图。另外，在该图4中，示出了从第1输入输出端子T1向第2输入输出端子T2传送信号的情况。

如图4所示，时刻t1以前的状态与上述的图2同样。即，总线开关电路100在时刻t1以前，是使总线开关元件BS导通且使第1开关元件SW1及第2开关元件SW2截止的状态。

而且，在上述状态下，在时刻t1中，向第1输入输出端子T1输入的第1信号（第1电压）S1开始从“低（Low）”电平（接地电压GND）向“高（High）”电平（第2电源电压Vcc2）的迁移。

此时，总线开关元件BS导通，因此，根据第1信号（第1电压）S1的变化，第2输入输出端子T2的第2信号S2从“低（Low）”电平开始向“高（High）”电平（第1电源电压Vcc1）迁移。

即，在从该时刻t1到时刻t2为止的期间，从第1输入输出端子T1直接传达输入信号。

然后，脉冲信号生成电路PG在第1信号（第1电压）S1超过第1阈值时，通过使第1控制脉冲信号α成为“低（Low）”电平（接地电压），使驱动能力大的第1开关元件SW1导通（时刻t2）。

由此，第2输入输出端子T2的第2信号（第2电压）S2上升到第1电源电压Vcc1为止，从第2输入输出端子T2输出“高（High）”电平的输出信号。即，使信号的传送高速化。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“低（Low）”电平（接地电压GND），使第2开关元件SW2导通（时刻t2a）。

然后，脉冲信号生成电路PG通过使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1），使第1开关元件SW1截止（时刻t3）。

另外，在图4的例子中，脉冲信号生成电路PG在第1信号S1向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，将第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1）。

而且，驱动能力低的第2开关元件SW2导通。因而，通过与第2输入输出端子T2连接的负载电容（未图示）、布线电感的影响引起的振铃，可以抑制第2输入输出端子T2的第2信号（第2电压）S2的电平降低。

这样，第1信号S1迁移到期望的电平之后，驱动能力大的第1开关元件SW1截止。因而，如果输出第1信号S1的驱动器电路的驱动能力被设定为比第2开关元件SW2的驱动能力大，则成为能够对第1输入输出端子T1进行下一个信号的输入的状态。即，能够进行总线开关电路100中的信号的高速传送。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1），使第2开关元件SW2截止（时刻t4）。

另外，在图4的例子中，脉冲信号生成电路PG在第2信号S2向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1）。

这样，在使总线开关元件BS导通，且使第1开关元件SW1及第2开关元件SW2截止的状态下，脉冲信号生成电路PG在第1信号S1（第1电压）超过第1阈值时，使第1开关元件SW1导通第1期间（时刻t2～t3），并在第1期间的开始以后（在图4的例子中为时刻t2a）使第2开关元件SW2导通，在第1期间的结束后（在图4的例子中为时刻t4）使第2开关元件SW2截止。

通过这样的总线开关电路100的动作，可以使输出信号接近规定的电平并且更高速地传送信号。

另外，图5是表示图1所示的总线开关电路100的各信号的波形的进一步其他例子的波形图。另外，在该图5中，示出了从第1输入输出端子T1向第2输入输出端子T2传送信号的情况。

如图5所示，时刻t1以前的状态与上述的图2同样。即，总线开关电路100在时刻t1以前，是使总线开关元件BS导通，且使第1开关元件SW1及第2开关元件SW2截止的状态。

而且，在上述状态下，在时刻t1中，向第1输入输出端子T1输入的第1信号（第1电压）S1开始从“低（Low）”电平（接地电压GND）向“高（High）”电平（第2电源电压Vcc2）的迁移。

此时，总线开关元件BS导通，因此，根据第1信号（第1电压）S1的变化，第2输入输出端子T2的第2信号S2从“低（Low）”电平开始向“高（High）”电平（第1电源电压Vcc1）迁移。

即，在从该时刻t1到时刻t2为止的期间，从第1输入输出端子T1直接传达输入信号。

然后，脉冲信号生成电路PG在第1信号（第1电压）S1超过第1阈值时，通过使第1控制脉冲信号α成为“低（Low）”电平（接地电压），使驱动能力大的第1开关元件SW1导通（时刻t2）。

由此，第2输入输出端子T2的第2信号（第2电压）S2上升到第1电源电压Vcc1为止，从第2输入输出端子T2输出“高（High）”电平的输出信号。即，使信号的传送高速化。

然后，脉冲信号生成电路PG通过使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1），使第1开关元件SW1截止（时刻t3）。

另外，在图5的例子中，脉冲信号生成电路PG在第1信号S1向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第1控制脉冲信号α成为“高（High）”电平（第1电源电压Vcc1）。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“低（Low）”电平（接地电压GND），使第2开关元件SW2导通（时刻t3a）。

这样，使驱动能力大的第1开关元件SW1截止之后，使驱动能力低的第2开关元件SW2导通。因而，通过与第2输入输出端子T2连接的负载电容（未图示）、布线电感的影响引起的振铃，可以抑制第2输入输出端子T2的第2信号（第2电压）S2的电平降低。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1），使第2开关元件SW2截止（时刻t4）。

另外，在图5的例子中，脉冲信号生成电路PG在第2信号S2向“高（High）”电平（第2电源电压Vcc2）的迁移完成之后，使第2控制脉冲信号β成为“高（High）”电平（第1电源电压Vcc1）。

这样，在使总线开关元件BS导通，且使第1开关元件SW1及第2开关元件SW2截止的状态下，脉冲信号生成电路PG在第1信号S1（第1电压）超过第1阈值时，使第1开关元件SW1导通第1期间（时刻t2～t3），并在第1期间的开始以后（在图5的例子中为时刻t3a）使第2开关元件SW2导通，在第1期间的结束后（在图5的例子中为时刻t4）使第2开关元件SW2截止。

特别地，第1信号S1迁移到期望的电平之后，驱动能力大的第1开关元件SW1截止。因而，如果输出第1信号S1的驱动器电路的驱动能力被设定为比第2开关元件SW2的驱动能力大，则成为能够对第1输入输出端子T1进行下一个信号的输入的状态。即，能够进行总线开关电路100中的信号的高速传送。

通过这样的总线开关电路100的动作，可以使输出信号接近规定的电平且更高速地传送信号。

另外，如上所述，在图2到图5的例子中，着重说明了从第1输入输出端子T1向第2输入输出端子T2传送信号时的第1、第2开关元件SW1、SW2的控制。而且，在从第2输入输出端子T2向第1输入输出端子T1传送信号时，第3开关元件SW3进行与第1开关元件SW1同样的控制，第4开关元件SW4进行与第2开关元件SW2同样的控制。

这里，图6是表示包含向图1所示的总线开关电路100发送接收信号的系统101、102的结构的一个例子的方框图。

如图6所示，系统101在与总线开关电路100之间发送接收第1信号S1。

该系统101具备：向总线开关电路100的第1输入输出端子T1输出信号的驱动器电路DA；接收从总线开关电路100的第1输入输出端子T1输出的信号的接收器电路RA。这些驱动器电路DA及接收器电路RA被包含于与第1输入输出端子T1连接的上述的逻辑电路。

而且，总线开关电路100的第2开关元件SW2的驱动能力被设定为比驱动器电路DA的驱动能力大。

例如，如图2所示，第1信号S1迁移到期望的电平之后，与驱动器电路DA相比驱动能力大的第1开关元件SW1截止。然后，如上所述，输出第1信号S1的驱动器电路DA的驱动能力被设定为比第2开关元件SW2的驱动能力大，因此，驱动器电路DA成为可以使第1信号S1反转的状态。即，成为能够从驱动器电路DA对第1输入输出端子T1进行下一个信号的输入的状态。

从而，如上所述，可以进行从第1输入输出端子T1向第2输入输出端子T2的信号的高速传送。

另外，如图6所示，系统102在与总线开关电路100之间发送接收信号。

该系统102具备：向总线开关电路100的第2输入输出端子T2输出信号的驱动器电路DB；接收从总线开关电路100的第2输入输出端子T2输出的信号的接收器电路RB。这些驱动器电路DB及接收器电路RB被包含于与第2输入输出端子T2连接的上述的逻辑电路。

而且，总线开关电路100的第4开关元件SW4的驱动能力被设定为比驱动器电路DB的驱动能力大。

通过这样设定，能够进行从第2输入输出端子T2向第1输入输出端子T1的信号的高速传送。

以上，根据第1实施方式的总线开关电路，可以使输出信号接近规定的电平并更高速地传送信号。

（第2实施方式）

在上述的第1实施方式中，说明了在第1到第4开关元件是pMOS晶体管时的总线开关电路的结构例。在该结构中，使信号的上升高速化。

另一方面，在该第2实施方式中，说明第1到第4开关元件是nMOS晶体管时的总线开关电路的结构例。在该结构中，使信号的下降高速化。

图7是表示第2实施方式的总线开关电路200的结构的一个例子的电路图。另外，在图7中，与图1的符号相同的符号表示与第1实施方式同样的结构。

如图7所示，总线开关电路200具备控制端子TOE、第1输入输出端子T1、第2输入输出端子T2、总线开关元件BS、第1开关元件SW1b、第2开关元件SW2b、第3开关元件SW3b、第4开关元件SW4b、脉冲信号生成电路PG、控制电路CON。

第1开关元件SW1b被连接在第2输入输出端子T2和被施加有第1电源电压（这里是接地电压）的第1电压线L1b之间。该第1开关元件SW1由第1控制脉冲信号α控制为导通或截止。

在本实施方式中，例如图7所示，该第1开关元件SW1b是nMOS晶体管。

第2开关元件SW2b被连接在第2输入输出端子T2和第1电压线L1b之间。该第2开关元件SW2b由第2控制脉冲信号βb控制为导通或截止。

另外，该第2开关元件SW2b被设定为使电流流过的驱动能力比第1开关元件SW1b小。

在本实施方式中，例如图7所示，该第2开关元件SW2b是nMOS晶体管。在该情况下，例如，第2开关元件（nMOS晶体管）SW2b的尺寸被设定为比第1开关元件（nMOS晶体管）SW1b的尺寸小。

另外，第3开关元件SW3b被连接在第1输入输出端子T1和被施加有第2电源电压（这里为接地电压）的第2电压线L2b之间。该第3开关元件SW3b由第3控制脉冲信号Xb控制为导通或截止。

在本实施方式中，例如图7所示，该第3开关元件SW3b是nMOS晶体管。

另外，如上所述，在本实施方式中，第1电源电压被设定为等于第2电源电压。

第4开关元件SW4b被连接在第1输入输出端子T1和第2电压线L2b之间。该第4开关元件SW4b由第4控制脉冲信号Yb控制为导通或截止。

另外，该第4开关元件SW4b被设定为使电流流过的驱动能力比第3开关元件SW3b小。

在本实施方式中，例如图7所示，该第4开关元件SW4b是nMOS晶体管。在该情况下，例如，第4开关元件（nMOS晶体管）SW4b的尺寸被设定为比第3开关元件（nMOS晶体管）SW3b的尺寸小。

另外，脉冲信号生成电路PG生成第1控制脉冲信号αb而向第1开关元件SW1b输出，生成第2控制脉冲信号βb而向第2开关元件SW2b输出，生成第3控制脉冲信号Xb而向第3开关元件SW3b输出，生成第4控制脉冲信号Yb而向第4开关元件SW4b输出。

例如，在使信号从第1输入输出端子T1向第2输入输出端子T2传达时，脉冲信号生成电路PG根据对向第1输入输出端子T1施加的第1电压（信号S1的电压）和第1阈值进行比较而得到的结果，生成第1控制脉冲信号αb及第2控制脉冲信号βb。而且，脉冲信号生成电路PG输出该生成的第1控制脉冲信号αb及第2控制脉冲信号βb，由第1控制脉冲信号αb控制第1开关元件SW1b，并由第2控制脉冲信号βb控制第2开关元件SW2b。

另一方面，在使信号从第2输入输出端子T2向第1输入输出端子T1传达时，脉冲信号生成电路PG根据对向第2输入输出端子T2施加的第2电压（信号S2的电压）和第2阈值进行比较所得的结果，生成第3控制脉冲信号Xb及上述第4控制脉冲信号Yb。而且，脉冲信号生成电路PG输出该生成的第3控制脉冲信号Xb及第4控制脉冲信号Yb，由第3控制脉冲信号Xb控制第3开关元件SW3b，并由第4控制脉冲信号Yb控制第4开关元件SW4b。

该第2实施方式的总线开关电路200的其他结构与第1实施方式同样。

这里，说明具有以上那样的结构的总线开关电路200的动作的一个例子。

图8是表示图7所示的总线开关电路200的各信号的波形的一个例子的波形图。另外，在该图8中，示出了从第1输入输出端子T1向第2输入输出端子T2传送信号的情况。

如图8所示，在时刻t1以前，第1信号（第1电压）S1及第2信号（第2电压）S2是“低（Low）”电平（接地电压GND）。

另外，第1控制脉冲信号αb及第2控制脉冲信号βb是“低（Low）”电平（接地电压GND）。由此，使第1开关元件SW1b及第2开关元件SW2b截止。

另外，控制电路CON根据控制信号SC，使总线开关元件BS导通。

即，总线开关电路100在时刻t1以前，是使总线开关元件BS导通，且使第1开关元件SW1b及第2开关元件SW2b截止的状态。

而且，在上述状态下，在时刻t1，向第1输入输出端子T1输入的第1信号（第1电压）S1开始从“高（High）”电平（第2电源电压Vcc2）向“低（Low）”电平（接地电压GND）的迁移。

此时，总线开关元件BS导通，因此，根据第1信号（第1电压）S1的变化，第2输入输出端子T2的第2信号S2从“高（High）”电平（第1电源电压Vcc1）开始向“低（Low）”电平（接地电压GND）迁移。

即，在从该时刻t1到时刻t2的期间，从第1输入输出端子T1直接传达输入信号。

然后，脉冲信号生成电路PG在第1信号（第1电压）S1低于第1阈值时，通过使第1控制脉冲信号αb及第2控制脉冲信号βb成为“高（High）”电平（第1电源电压Vcc1），使第1开关元件SW1及第2开关元件SW2同时导通（时刻t2）。

由此，第2输入输出端子T2的第2信号（第2电压）S2下降到接地电压GND为止，从第2输入输出端子T2输出“低（Low）”电平的输出信号。即，使信号的传送高速化。

然后，脉冲信号生成电路PG通过使第1控制脉冲信号αb成为“低（Low）”电平（接地电压GND），使第1开关元件SW1截止（时刻t3）。

另外，在图8的例子中，脉冲信号生成电路PG在第1信号S1向“低（Low）”电平（接地电压GND）的迁移完成之后，使第1控制脉冲信号αb成为“低（Low）”电平（接地电压GND）。

而且，驱动能力低的第2开关元件SW1保持导通。因而，通过与第2输入输出端子T2连接的负载电容（未图示）、布线电感的影响引起的振铃，可以抑制第2输入输出端子T2的第2信号（第2电压）S2的电平变化。

这样，第1信号S1迁移到期望的电平之后，驱动能力大的第1开关元件SW1截止。因而，如果输出第1信号S1的驱动器电路的驱动能力被设定为比第2开关元件SW2的驱动能力大，则成为能够对第1输入输出端子T1进行下一个信号的输入的状态。即，能够进行总线开关电路200中的信号的高速传送。

然后，脉冲信号生成电路PG通过使第2控制脉冲信号βb成为“低（Low）”电平（接地电压GND），使第2开关元件SW2截止（时刻t4）。

另外，在图8的例子中，脉冲信号生成电路PG在第2信号S2向“低（Low）”电平（接地电压GND）的迁移完成之后，使第2控制脉冲信号βb成为“低（Low）”电平（接地电压GND）。

这样，在使总线开关元件BS导通，且使第1开关元件SW1及第2开关元件SW2截止的状态下，脉冲信号生成电路PG在第1信号S1（第1电压）低于第1阈值时，使第1开关元件SW1导通第1期间（时刻t2～t3），并在第1期间的开始以后（在图8的例子中为时刻t2）使第2开关元件SW2导通，第1期间的结束后（在图8的例子中为时刻t4）使第2开关元件SW2截止。

通过这样的总线开关电路200的动作，可以使输出信号接近规定的电平并更高速地传送信号。

以上，根据该第2实施方式的总线开关电路，与第1实施方式同样地，可以使输出信号接近规定的电平并更高速地传送信号。

另外，也可以将第1实施方式的总线开关电路的结构和第2实施方式的总线开关电路的结构组合。通过该结构，使信号的上升和下降高速化。

另外，实施方式为例示，发明的范围并不限于此。

Claims (7)

1.一种总线开关电路，其特征在于，具备：

总线开关元件，被连接在第1输入输出端子和第2输入输出端子之间；

第1开关元件，被连接在上述第2输入输出端子和第1电压线之间，并且由第1控制信号控制；

第2开关元件，被连接在上述第2输入输出端子和上述第1电压线之间，由第2控制信号控制，并且该第2开关元件使电流流过的驱动能力比上述第1开关元件小；

信号生成电路，根据对向上述第1输入输出端子施加的第1电压和第1阈值进行比较得到的结果，输出上述第1控制信号及上述第2控制信号，控制上述第1开关元件及上述第2开关元件；以及

控制电路，使上述总线开关元件导通。

2.根据权利要求1所述的总线开关电路，其特征在于，

在使上述总线开关元件导通且使上述第1开关元件及上述第2开关元件截止的状态下，

上述信号生成电路在上述第1电压超过或低于上述第1阈值时，使上述第1开关元件导通第1期间，并且在上述第1期间开始以后使上述第2开关元件导通，在上述第1期间结束后使上述第2开关元件截止。

3.根据权利要求1所述的总线开关电路，其特征在于，

在使上述总线开关元件导通且使上述第1开关元件及上述第2开关元件截止的状态下，

上述信号生成电路在上述第1电压超过上述第1阈值时，使上述第1开关元件及上述第2开关元件同时导通，然后使上述第1开关元件截止，然后使上述第2开关元件截止。

4.根据权利要求1所述的总线开关电路，其特征在于，

在使上述总线开关元件导通且使上述第1开关元件及上述第2开关元件截止的状态下，

上述信号生成电路在上述第1电压超过上述第1阈值时，使上述第1开关元件导通，然后使上述第1开关元件截止的同时使上述第2开关元件导通，然后使上述第2开关元件截止。

5.根据权利要求1所述的总线开关电路，其特征在于，

在使上述总线开关元件导通且使上述第1开关元件及上述第2开关元件截止的状态下，

上述信号生成电路在上述第1电压超过上述第1阈值时，使上述第1开关元件导通，然后使上述第2开关元件导通，然后使上述第1开关元件截止，然后使上述第2开关元件截止。

6.根据权利要求1所述的总线开关电路，其特征在于，

在使上述总线开关元件导通且使上述第1开关元件及上述第2开关元件截止的状态下，

上述信号生成电路在上述第1电压超过上述第1阈值时，使上述第1开关元件导通，然后使上述第1开关元件截止，然后使上述第2开关元件导通，然后使上述第2开关元件截止。

7.根据权利要求1所述的总线开关电路，其特征在于，

上述第2开关元件的上述驱动能力比与上述第1输入输出端子连接的驱动器电路的上述驱动能力大。