CN103312636A - 信息处理装置、串行通信系统和装置以及通信初始化方法 - Google Patents

Abstract

本发明涉及一种信息处理装置、串行通信系统和装置以及通信初始化方法。本公开提供使得能够适当地确认高速串行通信中的配对装置的状态的技术。信息处理装置包括主机和通过多个信号线与主机连接的从机。主机和从机被配置为通过对于比各自时钟的周期长的时间段改变各数据信号线的信号电平来执行握手。

Description

信息处理装置、串行通信系统和装置以及通信初始化方法

背景技术

伴随集成电路的集成度和处理能力的提高，在多个集成电路之间交换的数据量增加，并因此希望数据率增加。可通过并行传送数据增加数据率，但是，在该并行传送中，由于集成电路的端子的数量增加，因此成本增加，并且，导致数据之间的偏斜（skew）调整变得困难。因此，近年来，常采用高速串行传送方法。

串行传送方法大致分为嵌入时钟方法和源同步方法。在嵌入时钟方法中，时钟分量被嵌入数据信号中，并且，接收侧从数据序列提取时钟和数据，由此进行通信。因此，接收侧需要用于提取嵌入在数据中的时钟信息的机构。结果，集成电路的规模增加，由此增加成本。注意，在嵌入时钟方法中，由于在理论上不出现时钟与数据之间的时间差（相位偏移/偏斜），因此，高速传送和长距离传送是容易的。另一方面，在源同步方法中，传送侧与数据无关地传送时钟，并且，接收侧使用接收的时钟以进行数据采样，由此进行通信。该方法具有布置简单的优点。但是，通过时钟和数据的单独的传送会出现接收时间差，由此使得正确数据接收的失败。特别地，近来的几百MHz～GHz的量级的高速操作需要调整时钟与数据之间的相位偏移的机构（校准）。

一般地，在串行通信中，在实际的数据传送之前执行称为初始化的用于将装置设定于可通信状态的过程。该过程包括装置是否在物理上相互连接的决定、是否能够开始对于连接目的地的初始化的决定（检查是否完成了通电和复位处理）、以及定时调整（相位偏移或通信速度的调整）。例如，日本专利公开No.2006-135545（专利文献1）公开了以下的技术。即，在使用源同步方法的串行通信中，装置主体通过改变命令信号的电平来通知已开始通信，并且，外部装置检测命令信号的电平的变化，由此确定通信的开始。并且，日本专利公开No.11-177744（专利文献2）公开了以下的技术。即，主机装置产生随机数据、向数据序列添加CRC（周期冗余检查）码，并且将所述数据传送到从机装置。然后，从机装置执行CRC误差检查。如果不存在误差，那么从机装置将其通知给主机装置，由此确定是否能够通信。

但是，在近来的集成电路系统中，为了节电常常会出现功率/复位按钮的ON/OFF。如果在配对的集成电路的通电或复位处理中发送信号电平的变化的通知，那么会错失检测信号电平的变化的机会，由此不正确地确定是否能够通信。

在使用源同步方法的串行通信中，与嵌入时钟方法不同，不能基于数据信号线上的信号状态辨别未连接状态和在连接状态中不存在传送操作的状态。因此，能够仅通过与配对的装置交换数据来检测状态。

在专利文献1中描述的技术假定配对的集成电路在通电和复位处理之后处于稳定状态。在在专利文献2中描述的技术中，由于在近来的高速串行通信中在通电之后的初始化中相位偏移会是显著的，因此，不保证总是接收正确的数据。因此，可能不能辨别未连接状态与相位偏移状态，由此不能决定是否能够通信。

发明内容

本公开一般涉及信息处理装置、串行通信系统、它们的通信的初始化的方法和串行通信装置，特别是涉及使得能够适当地确认高速串行通信中的配对装置的状态的技术。

根据本发明的一个方面，提供一种信息处理装置，该信息处理装置包括主机和从机，该从机通过多个信号线与所述主机连接以能够在其间进行串行通信，其中，主机和从机被配置为当主机对于比通过所述多个信号线中的时钟信号线传送到从机的时钟的周期长的时间段将包含于所述多个信号线中的第一数据信号线的信号电平从第一信号电平变为第二信号电平、并且从机基于主机已将第一数据信号线的信号电平变为第二信号电平的事实对于比通过所述多个信号线中的时钟信号线传送到主机的时钟的周期长的时间段将包含于所述多个信号线中的第二数据信号线的信号电平从第一信号电平变为第二信号电平时，执行握手（handshake）。

根据本发明的另一方面，提供一种串行通信系统，该串行通信系统包括主机装置和从机装置，其中，主机装置和从机装置通过以下的信号线被连接：被配置为将来自主机装置的第一时钟信号传送到从机装置的第一时钟信号线；被配置为将来自主机装置的第一数据信号传送到从机装置的第一数据信号线；被配置为将来自从机装置的第二时钟信号传送到主机装置的第二时钟信号线；和被配置为将来自从机装置的第二数据信号传送到主机装置的第二数据信号线，主机装置包含：被配置为进行控制以对于至少比第一时钟信号的周期长的时间段断言（assert）第一数据信号线的第一驱动单元；被配置为决定第二数据信号线是否已被断言的第一决定单元；被配置为进行控制以在第一决定单元检测到第二数据信号线在第一驱动单元断言第一数据信号线之后已对于至少比第二时钟信号的周期长的时间段被断言时解除第一数据信号线的断言的第一解除单元；和被配置为当第一决定单元检测到第二数据信号线在第一解除单元解除第一数据信号线的断言之后已对于至少比第二信号的周期长的时间段没有被断言时决定从机装置处于可通信状态的第一状态决定单元，并且，从机装置包含：被配置为决定第一数据信号线是否已被断言的第二决定单元；被配置为进行控制以在第二决定单元检测到第一数据信号线已对于至少比第一时钟信号的周期长的时间段被断言时对于至少比第二时钟信号的周期长的时间段断言第二数据信号线的第二驱动单元；和被配置为进行控制以在第二决定单元检测到第一数据信号线在第二驱动单元断言第二数据信号线之后已对于至少比第一信号的周期长的时间段没有被断言时解除第二数据信号线的断言同时决定主机装置处于可通信状态的第二状态决定单元。

根据本发明的又一方面，一种信息处理装置的通信的初始化的方法，该信息处理装置包括主机和从机，该从机通过多个信号线与所述主机连接以能够在其间进行串行通信，该方法包括：使得主机对于比通过所述多个信号线中的时钟信号线传送到从机的时钟的周期长的时间段将包含于所述多个信号线中的第一数据信号线的信号电平从第一信号电平变为第二信号电平，并且，使得从机基于主机已将第一数据信号线的信号电平变为第二信号电平的事实对于比通过所述多个信号线中的时钟信号线传送到主机的时钟的周期长的时间段将包含于所述多个信号线中的第二数据信号线的信号电平从第一信号电平变为第二信号电平。

根据本发明的又一方面，一种包括主机装置和从机装置的串行通信系统的通信的初始化的方法，其中，主机装置和从机装置通过以下的信号线被连接：被配置为将来自主机装置的第一时钟信号传送到从机装置的第一时钟信号线；被配置为将来自主机装置的第一数据信号传送到从机装置的第一数据信号线；被配置为将来自从机装置的第二时钟信号传送到主机装置的第二时钟信号线；和被配置为将来自从机装置的第二数据信号传送到主机装置的第二数据信号线，该方法包括：控制主机装置以对于至少比第一时钟信号的周期长的时间段断言第一数据信号线；控制从机装置以在检测到第一数据信号线已对于至少比第一时钟信号的周期长的时间段被断言时对于至少比第二时钟信号的周期长的时间段断言第二数据信号线，控制主机装置以在检测到第二数据信号线在第一数据信号线于控制主机装置以断言时被断言之后已对于至少比第二时钟信号的周期长的时间段被断言时解除第一数据信号线的断言，控制从机装置以在检测到第一数据信号线在第二数据信号线于控制从机装置以断言时被断言之后已对于至少比第一时钟信号的周期长的时间段没有被断言时解除第二数据信号线的断言，同时决定主机装置处于可通信状态，并且，使得主机装置在检测到第二数据信号线在第一数据信号线的断言在控制主机装置以解除时被解除之后已对于至少比第二时钟信号的周期长的时间段没有被断言时决定从机装置处于可通信状态。

根据本发明的又一方面，一种串行通信装置，该串行通信装置包括：被配置为向第一时钟信号线传送第一时钟信号的第一时钟端子；被配置为向第一数据信号线传送第一数据信号的第一数据端子；被配置为接收来自第二时钟信号线的第二时钟信号的第二时钟端子；被配置为接收来自第二数据信号线的第二数据信号的第二数据端子；和被配置为决定串行通信装置和可通信的配对装置是否通过第一时钟端子、第一数据端子、第二时钟端子和第二数据端子被连接的决定单元，决定单元包含：被配置为进行控制以对于至少比第一时钟信号的周期长的时间段断言第一数据信号线的驱动单元；被配置为决定第二数据信号线是否已被断言的决定单元；被配置为进行控制以在决定单元检测到第二数据信号线在驱动单元断言第一数据信号线之后已对于至少比第二时钟信号的周期长的时间段被断言时解除第一数据信号线的断言的解除单元；和被配置为在决定单元检测到第二数据信号线在解除单元解除第一数据信号线的断言之后已对于至少比第二时钟信号的周期长的时间段没有被断言时决定可通信的配对装置被连接了的连接决定单元。

从（参照附图）对示例性实施例的以下描述，本公开的其它特征将变得清晰。

附图说明

包含于说明书中并构成其一部分的附图示出本发明的实施例，并与描述一起用于解释本发明的原理。

图1是表示包括串行通信系统的信息处理装置的布置的例子的框图；

图2是表示串行通信装置之间的连接的框图；

图3是示例性地表示通过时钟信号线和数据信号线传送的信号的示图；

图4是示例性地表示串行通信中的分组传送的定时图；

图5是示例性地表示用于串行通信系统中的连接确认的初始化序列中的各信号线上的波形的定时图；

图6是示例性地表示串行通信主机装置的内部布置的示图；

图7是示例性地表示串行通信从机装置的内部布置的示图；

图8是用于串行通信系统中的连接确认的初始化序列图；

图9是用于连接确认的初始化序列图（从机装置的复位处理的重复出现的情况1）；

图10是用于连接确认的初始化序列图（从机装置的复位处理的重复出现的情况2）；

图11是用于连接确认的初始化序列图（主机装置的复位处理的重复出现的情况1）；

图12是用于连接确认的初始化序列图（主机装置的复位处理的重复出现的情况2）；

图13是示例性地表示串行通信主机装置的内部布置的示图；

图14是示例性地表示串行通信从机装置的内部布置的示图。

具体实施方式

以下，将参照附图详细描述本实施例的优选的实施例。注意，以下的实施例仅是例子，并且，不限制本发明的范围。

作为根据实施例的串行通信系统，将例示包括用于进行双向串行通信的两个集成电路的信息处理装置。

<装置的布置>

图1是表示包括串行通信系统的信息处理装置的布置的例子的框图。在信息处理装置中，CPU 10、ROM 11和RAM 12与第一总线13连接，并且，PCI 20、USB 21和IDE 22与第二总线23连接。第一总线13通过串行通信主机装置100和串行通信从机装置200与第二总线23连接。该布置包括作为通用计算机的代表性的布置的二芯片组。集成电路1包含串行通信主机装置100，并且，集成电路2包含与串行通信主机装置100连接以能够进行串行通信的串行通信从机装置200。

CPU 10在RAM 12上映射存储于ROM 11上的程序，并且执行程序。与第二总线23连接的PCI 20、USB 21和IDE 22分别用作用于控制各种外设（未示出）的控制单元（即，用于PCI、USB和IDE接口的控制器）。

例如，串行通信主机装置100根据第一总线13上的预先确定的协议通过使用源同步方法的串行通信向串行通信从机装置200传送从RAM 12输入的数据。然后，串行通信从机装置200根据第二总线23上的预先确定的协议向各种外设传送从串行通信主机装置100输入的数据。

注意，第一总线13上的协议不需要与第二总线23上的协议相同。信息处理装置中的串行通信系统的配置不限于图1所示的配置，并且，与已知的使用源同步方法的串行通信系统的配置类似的任意的配置是适用的。

图2是表示串行通信装置之间的连接的框图。串行通信主机装置100和串行通信从机装置200相互连接，以通过使用源同步方法执行双向串行通信。

串行通信主机装置100分别通过时钟端子（第一时钟端子）和数据端子（第一数据端子）与时钟信号线101（第一时钟信号线）和数据信号线102（第一数据信号线）连接。时钟信号线101和数据信号线102分别在串行通信中向串行通信从机装置200传送时钟信号（第一时钟信号）和数据信号（第一数据信号）。

串行通信主机装置100也分别通过时钟端子（第二时钟端子）和数据端子（第二数据端子）与时钟信号线201（第二时钟信号线）和数据信号线202（第二数据信号线）连接。时钟信号线201和数据信号线202分别在从串行通信从机装置200的串行通信中传送时钟信号（第二时钟信号）和数据信号（第二数据信号）。

数据信号线102上的数据与时钟信号线101上的时钟同步。数据信号线202上的数据与时钟信号线201上的时钟同步。注意，这里将描述对于一个方向使用一个线的情况。但是，本实施例适用于使用多个数据信号线102和多个数据信号线202的情况。

图3是示例性地表示通过时钟信号线和数据信号线传送的信号的示图。图3表示中心对准方法中的时钟信号线和数据信号线的布置。注意，中心对准方法表示布置信号线使得时钟的上升缘位于数据信号的相邻的转变点之间的中点处的方法。当然，本实施例也适用于诸如使时钟的上升缘与数据信号的转变点对准的边缘对准方法的任何其它方法。

注意，在近来的高速操作中，时钟信号的间隔缩短，并且，由于印刷板上的布线的影响或集成电路内的处理的变动，因此变得难以确保设计裕度。为了应对该问题，如图3所示，串行通信主机装置100包含用于延迟时钟信号线的延迟元件103和用于给予延迟元件用于调整时钟和数据的相位的指令的相位调整机构104。在对于各传送装置的连接确认之后执行调整操作，使得时钟的上升缘位于数据信号的转变之间的中点处。注意，虽然图3表示只使用时钟的上升缘的SDR（单一数据率）方法，但是，实施例适用于使用时钟的上升缘和下降缘的DDR（双数据率）方法。

图4是示例性地表示串行通信中的分组传送的定时图。图4表示在串行通信中作为一个分组传送32位的情况。

在时间t0～t3中，数据信号线的逻辑值为“0”（信号线不被断言，其中，信号电平为负，并且是第一信号电平），并且，串行通信主机装置100和串行通信从机装置200认识到没有执行传送操作。在时间t4处，通过将数据信号线的逻辑值设为“1”作为表示传送的开始的开始位（通过在断言状态中设定信号线，其中，信号电平为活动状态，并且是第二信号电平），装置100和200认识到分组传送的开始。该操作之后的32个周期表示传送分组（32位数据）的操作。然后，在时间t37处，数据信号线的逻辑值被设为“1”作为开始位（即，信号线被断言）以传送第二分组。在传送操作结束之后（在时间t70处及以后），数据信号线的逻辑值被设为“0”（即，断言被解除），然后，串行通信主机装置100和串行通信从机装置200再次认识到没有执行传送操作。

图5是示例性地表示用于连接确认的初始化序列中的各信号线上的波形的定时图。在开始在通电/复位解除之后执行的初始化序列时，会出现相位偏移，由此不能正确地交换数据。在该点处，不可能识别配对装置（集成电路）的状态，并且不存在识别开始连接过程的适当的定时的方式。

为了解决该问题，通过对于比相应的时钟信号的周期长的时间段用相同的逻辑值连续驱动数据信号线，完成虚拟的全握手连接。更具体地讲，所有位为“0”的分组和所有位为“1”的分组在数据线上作为伪控制信号被双向传送/接收。通过对于比相应的时钟信号的周期长的时间段驱动数据信号线，能够执行连接确认而不受相位偏移或连接开始定时的影响。

通过虚拟的全握手连接，串行通信主机装置100可认识到它与串行通信从机装置200物理连接（进行连接决定）。串行通信主机装置100还可认识到串行通信从机装置200在功率处理和复位处理之后处于可通信状态。一旦装置可执行连接确认，它就可通过执行相位调整转变到适当的通信状态。

如果串行通信从机装置200处于通电处理之前、通电处理中或复位处理中的状态，那么图5中的数据信号线202的值保持“0”。当串行通信从机装置200在功率处理和复位处理结束之后将数据信号线202的值设为“1”时，串行通信主机装置100可识别串行通信从机装置200已转变到可通信状态。

如上所述，由于相同的逻辑值（“0”或“1”）在相对长的时间内保持于数据信号线上，因此，能够防止由于相位偏移等导致的数据的损失。然后，如果在开始连接过程之后对于给定的时间段在数据信号线上不存在来自配对装置的响应，那么串行通信主机装置100和串行通信从机装置200中的每一个可确定出现了诸如未连接错误或断开连接的故障。

图6是示例性地表示串行通信主机装置100的内部布置的示图。串行通信主机装置100包含逻辑层1001、串行化器1002、解串行化器1003和检测单元1004。注意，如上所述，串行通信主机装置100执行传送和接收操作。

逻辑层1001与第一总线13、串行化器1002、解串行化器1003和检测单元1004连接。响应来自检测单元1004的检测通知，逻辑层1001向串行化器1002传送分组并且指示串行化器1002开始串行化。此外，逻辑层1001被配置为分析从解串行化器1003获取的分组，并且向第一总线13发送接收数据。

串行化器1002与逻辑层1001和数据信号线102连接，并且，将从逻辑层1001获取的并行信号转换成串行信号以将其输出到数据信号线102。注意，串行化器1002被配置为与来自逻辑层1001的时钟同步地执行串行化处理。

检测单元1004采样由数据信号线202接收的逻辑值（“0”或“1”），并且决定相同的逻辑值是否已连续预先确定的或更多的次数。在从逻辑层1001接收到接收数据检测指令时，检测单元1004开始基于从时钟信号线201接收的时钟采样数据信号线202上的信号。注意，检测单元1004可被配置为通过使用包含于串行通信主机装置100中的时钟源采样信号。如果检测单元1004决定相同的逻辑值已连续预先确定的或更多的次数，那么它向逻辑层1001传送检测通知。注意，检测单元1004而不是逻辑层1001进行以上的决定的原因是，当逻辑值“0”连续时，不可能设定开始位（逻辑“1”）并且解串行化器1003由此不能提取分组。

解串行化器1003从数据信号线202接收串行信号的数据的输入。解串行化器1003将输入的串行信号转换成具有M位（M是2或更大的整数）的并行信号，并且将其输出到逻辑层1001。

图7是示例性地表示串行通信从机装置200的内部布置的示图。串行通信从机装置200包含逻辑层2001、串行化器2002、解串行化器2003和检测单元2004。注意，如上所述，串行通信从机装置200也执行传送和接收操作。串行通信从机装置200内的各单元的操作与串行通信主机装置100的各相应单元中的操作相同，并且，省略它们的描述。例如，解串行化器2003将输入的串行信号转换成具有N位（N是2或更大的整数）的并行信号，并且将其输出到逻辑层2001。

<装置的操作>

图8是表示用于串行通信系统中的连接确认的通信的初始化的序列图。注意，图8是通过重写图5的定时图获得的序列图。在初始化处理中，决定串行通信主机装置100和串行通信从机装置200是否可相互通信以在装置之间建立串行通信。

在步骤S300中，串行通信主机装置100开始检查连接状态以与串行通信从机装置200建立串行通信。更具体地讲，数据信号线102的逻辑值从初始值“0”变为“1”。即，在不事先检查串行通信从机装置200的状态的情况下，通过将数据信号线102的逻辑值强制变为“1”，配对的装置被通知串行通信主机装置100的状态的变化（连接过程的开始）。例如，装置100被配置为将数据信号线102直接驱动为“1”（第一驱动单元）。注意，逻辑层1001连续产生通过具有相同的逻辑值（“1”）的多个位形成的分组，并且将其发送到串行化器1002。这使得能够在没有任何附加的电路的情况下将数据信号线102驱动到“1”。

在步骤S301中，串行通信从机装置200在完成通电处理和复位处理时进入可操作状态，并然后开始检测数据信号线102的逻辑值。在本例子中，逻辑层2001将接收数据检测指令传送到检测单元2004，并且，检测单元2004分析通过采样数据信号线102上的信号获得的具有一个分组长度（在本例子中，为32位）的逻辑值。如果单元2004检测到所有的逻辑值为“1”（第二检测单元），那么它决定存在已转变到连接过程开始状态的配对装置，并且将其通知给逻辑层2001。

如果串行通信从机装置200决定存在已转变到连接过程开始状态的配对装置，那么它将数据信号线202的逻辑值从初始值“0”变为“1”。即，在已转变到连接过程开始状态的配对装置的存在确认时，通过将数据信号线202的逻辑值强制变为“1”，配对装置被通知串行通信从机装置200的状态的变化（连接过程的开始）。例如，装置200被配置为将数据信号线202直接驱动到“1”（第二驱动单元）。注意，逻辑层2001连续产生通过具有相同的逻辑值（“1”）的多个位形成的分组，并且将其发送到串行化器2002。

在连接过程开始处理（步骤S300）之后，在步骤S302中，串行通信主机装置100开始检测数据信号线202的逻辑值。在本例子中，逻辑层1001向检测单元1004传送接收数据检测指令，并且检测单元1004分析通过采样数据信号线202上的信号获得的逻辑值（在本例子中，为32位）。如果单元1004检测到所有逻辑值为“1”（第一决定单元），那么它决定存在已转变到连接过程开始状态的配对装置，并且，将其通知给逻辑层1001。

如果串行通信主机装置100决定存在已转变到连接过程开始状态的配对装置，那么它将数据信号线102的逻辑值从初始值“1”变为“0”。装置100可被配置为将数据信号线102直接驱动到“0”。但是，假定逻辑层1001连续产生所有逻辑值为“0”的分组，并且将其输出到串行化器1002。注意，装置100可被配置，使得，通过抑制逻辑层1001中的分组的产生，数据信号线102的逻辑值保持初始值“0”。

在连接过程开始处理（步骤S301）之后，在步骤S303中，串行通信从机装置200开始检测数据信号线102的逻辑值。在本例子中，逻辑层2001向检测单元2004传送接收数据检测指令，并且，检测单元2004分析通过采样数据信号线102上的信号获得的具有一个分组长度（在本例子中，为32位）的逻辑值。

如果检测单元2004检测到所有的逻辑值为“0”，那么它决定连接过程的完成，并且将其通知给逻辑层2001（第二状态决定单元）。并且，单元2004将数据信号线202的逻辑值从“1”变为“0”（第二解除单元）。

在将数据信号线102的逻辑值从初始值“1”变为“0”（步骤S302）之后，在步骤S304中，串行通信主机装置100开始检测数据信号线202的逻辑值。在本例子中，逻辑层1001向检测单元1004传送接收数据检测指令，并且，检测单元1004分析通过采样数据信号线202上的信号获得的具有一个分组长度（在本例子中，为32位）的逻辑值。

如果检测单元1004检测到所有的逻辑值为“0”，那么它决定连接过程的完成，并且，将其通知给逻辑层2001（第一状态决定单元）。并且，单元1004将数据信号线102的逻辑值从“1”变为“0”（第一解除单元）。

如果串行通信主机装置100不能在步骤S300中的处理完成之后的预先确定的时间段内确认数据信号线202的逻辑值已变为“1”，则它决定配对装置没被连接。

<复位处理的重新出现时的操作序列>

图9和图10是复位处理在串行通信从机装置200中重新出现时的初始化序列图。图11和图12是复位处理在串行通信主机装置100中重新出现时的初始化序列图。注意，可与复位处理类似地考虑关电/通电处理。注意，参照图8描述与各步骤中的操作类似的各步骤中的操作。

从各附图可以理解，即使在初始化处理中出现复位处理，也只需要简单地在串行通信主机装置100和串行通信从机装置200中重新执行初始化序列。即，由于复位处理的重新出现表示数据信号线102或202的逻辑值变为“0”的操作，因此，能够重新执行初始化序列而无需改变初始化序列的各步骤中的处理内容。特征是配对装置的状态在连接确认中对于上述的初始化序列具有很少的影响。

如上所述，根据本实施例，能够在串行通信主机装置100和串行通信从机装置200之间实现虚拟的全握手连接。尽管是高速串行通信（即，高时钟），数据信号线的逻辑值也在比时钟信号的周期长的时间规模上变化。因此，能够执行连接确认而不受相位偏移或连接开始定时的影响。

注意，虽然在以上的描述中解释了集成电路之间的串行通信，但是，实施例也适用于一个集成电路内的串行通信。并且，实施例适用于使用贯通硅基板的大量的TSV（贯通硅通路）的垂直相邻的集成电路之间的串行通信。

现在将描述逻辑层1001决定相同的逻辑值在数据信号线202上已连续预先确定的或更多的次数的另一实施例。如上所述，当逻辑值“0”连续时，不可能设定开始位（逻辑值“1”），因此，解串行化器1003不能提取分组。为了应对该问题，以下将描述极性开关单元1005被布置于数据信号线202与解串行化器1003之间以产生伪开始位的情况。

<装置的布置>

图13是示例性地表示串行通信主机装置100的内部布置的示图。串行通信主机装置100包含逻辑层1001、串行化器1002、解串行化器1003和极性开关单元1005。串行通信主机装置100执行传送和接收操作。

逻辑层1001与第一总线13、串行化器1002和解串行化器1003连接。逻辑层1001向串行化器1002传送分组并且指示串行化器1002开始串行化。并且，逻辑层1001被配置为分析从解串行化器1003获取的分组，并且向第一总线13发送接收数据。逻辑层1001决定从解串行化器1003获取的分组是否是通过相同的逻辑值形成的。

串行化器1002与逻辑层1001和数据信号线102连接，并且转换从逻辑层1001获取的并行信号以将其输出到数据信号线102。注意，串行化器1002被配置为与来自逻辑层1001的时钟同步地执行串行化处理。

解串行化器1003从数据信号线202接收串行信号的数据的输入。如果解串行化器1003检测到开始位，那么它将输入的串行信号转换成具有M位（M是2或更大的整数）的并行信号，并且将其输出到逻辑层1001。

极性开关单元1005进行控制以切换从数据信号线202接收的信号的极性。更具体地讲，基于来自逻辑层1001的极性控制信号1006，单元1005在将接收的信号原样输出到解串行化器1003的操作与逆转接收的信号的极性以将其输出到解串行化器1003的操作之间进行切换。

图14是示例性地表示串行通信从机装置200的内部布置的示图。串行通信从机装置200包含逻辑层2001、串行化器2002、解串行化器2003和极性开关单元2005。注意，如上所述，串行通信从机装置200也执行传送和接收操作。串行通信从机装置200内的各单元的操作与串行通信主机装置100的各相应单元中的操作相同，并且，将省略它们的描述。例如，如果解串行化器2003检测到开始位，那么它将输入的串行信号转换成具有N位（N是2或更大的整数）的并行信号，并且将其输出到逻辑层2001。

<装置的操作>

串行通信主机装置100与串行通信从机装置200之间的初始化操作在以下的点上与上述的实施例不同。

·在步骤S301中，逻辑层2001在将数据信号线202的逻辑值从初始值“0”变为“1”的同时向极性开关单元2005传送极性控制信号2006以进行控制而逆转来自数据信号线102的信号的极性。逆转控制操作使得逻辑层2001分别将数据信号线102的逻辑值“0”和“1”识别为逻辑值“1”和“0”。

·在步骤S302中，逻辑层1001在将数据信号线102的逻辑值从初始值“1”变为“0”的同时向极性开关单元1005传送极性控制信号1006以进行控制而逆转来自数据信号线202的信号的极性。逆转控制操作使得逻辑层1001分别将数据信号线202的逻辑值“0”和“1”识别为逻辑值“1”和“0”。

·在步骤S303中，如果逻辑层2001检测到所有的逻辑值为“1”（即，在数据信号线102上为“0”），那么它决定连接过程的完成。并且，逻辑层2001在将数据信号线202的逻辑值从“1”变为“0”的同时向极性开关单元2005传送极性控制信号2006以进行控制而解除来自数据信号线102的信号的极性的逆转。然后，串行通信从机装置200转变到可通信状态。

·在步骤S304中，如果逻辑层1001检测到所有的逻辑值为“1”（即，在数据信号线202上为“0”），那么它决定连接过程的完成。并且，逻辑层1001在将数据信号线102的逻辑值从“1”变为“0”的同时向极性开关单元1005传送极性控制信号1006以进行控制而解除来自数据信号线202的信号的极性的逆转。然后，串行通信主机装置100转变到可通信状态。

即，解串行化器通过逆转来自数据信号线的信号的极性来检测数据信号线上的从“1”到“0”的变化作为从“0”到“1”的变化。即，解串行化器可通过使用第一逻辑值“1”作为伪开始位提取串行数据。

如上所述，根据实施例，能够在串行通信主机装置100与串行通信从机装置200之间实现虚拟的全握手连接。在解串行化器将数据转换成并行数据之后，能够决定逻辑值，由此能够以低时钟实现决定。注意，虽然在以上的解释中高信号电平表示活动状态（正逻辑），但是，本公开的特征是改变信号电平，并且，只要主机和从机支持它，就适用于低电平表示活动状态（负逻辑）的情况。

其它实施例

也可通过读出并执行记录在存储设备上的程序以执行上述的实施例的功能的系统或装置的计算机（或诸如CPU或MPU的设备）以及通过由系统或装置的计算机通过例如读出并执行记录在存储设备上的程序以执行上述的实施例的功能来执行其各个步骤的方法，实现本发明的各方面。出于这种目的，例如通过网络或从用作存储设备的各种类型的记录介质（例如，计算机可读介质）向计算机提供程序。

虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释以包含所有这样的修改以及等同的结构和功能。

Claims (9)

1.一种信息处理装置，包括主机和从机，该从机通过多个信号线与所述主机连接以能够在其间进行串行通信，其中，

所述主机和所述从机被配置为：当所述主机对于比通过所述多个信号线中的时钟信号线传送到所述从机的时钟的周期长的时间段将包含于所述多个信号线中的第一数据信号线的信号电平从第一信号电平变为第二信号电平、并且所述从机基于所述主机已将第一数据信号线的信号电平变为第二信号电平的事实对于比通过所述多个信号线中的时钟信号线传送到所述主机的时钟的周期长的时间段将包含于所述多个信号线中的第二数据信号线的信号电平从第一信号电平变为第二信号电平时，执行握手。

2.根据权利要求1的装置，其中，

所述主机和所述从机进一步被配置为：当所述主机基于所述从机已将第二数据信号线的信号电平变为第二信号电平的事实对于比传送到所述从机的时钟的周期长的时间段将第一数据信号线的信号电平变为第一信号电平、并且所述从机基于所述主机已将第一数据信号线的信号电平变为第一信号电平的事实对于比传送到所述主机的时钟的周期长的时间段将第二数据信号线的信号电平变为第一信号电平时，执行握手。

3.一种串行通信系统，包括主机装置和从机装置，其中，

所述主机装置和所述从机装置通过以下的信号线被连接：

第一时钟信号线，所述第一时钟信号线被配置为将来自所述主机装置的第一时钟信号传送到所述从机装置；

第一数据信号线，所述第一数据信号线被配置为将来自所述主机装置的第一数据信号传送到所述从机装置；

第二时钟信号线，所述第二时钟信号线被配置为将来自所述从机装置的第二时钟信号传送到所述主机装置；和

第二数据信号线，所述第二数据信号线被配置为将来自所述从机装置的第二数据信号传送到所述主机装置，

所述主机装置包含：

第一驱动单元，所述第一驱动单元被配置为进行控制以对于至少比第一时钟信号的周期长的时间段断言第一数据信号线；

第一决定单元，所述第一决定单元被配置为决定第二数据信号线是否已被断言；

第一解除单元，所述第一解除单元被配置为进行控制以：在所述第一决定单元检测到第二数据信号线在所述第一驱动单元断言第一数据信号线之后已对于至少比第二时钟信号的周期长的时间段被断言时，解除第一数据信号线的断言；和

第一状态决定单元，所述第一状态决定单元被配置为当所述第一决定单元检测到第二数据信号线在所述第一解除单元解除第一数据信号线的断言之后已对于至少比第二信号的周期长的时间段没有被断言时决定所述从机装置处于可通信状态，并且，

所述从机装置包含：

第二决定单元，所述第二决定单元被配置为决定第一数据信号线是否已被断言；

第二驱动单元，所述第二驱动单元被配置为进行控制以在所述第二决定单元检测到第一数据信号线已对于至少比第一时钟信号的周期长的时间段被断言时对于至少比第二时钟信号的周期长的时间段断言第二数据信号线；和

第二状态决定单元，所述第二状态决定单元被配置为进行控制以：在所述第二决定单元检测到第一数据信号线在所述第二驱动单元断言第二数据信号线之后已对于至少比第一信号的周期长的时间段没有被断言时，解除第二数据信号线的断言同时决定所述主机装置处于可通信状态。

4.根据权利要求3的系统，其中，

所述第一决定单元被配置为：根据第二时钟信号采样第二数据信号线上的信号，并且，决定所述信号是否已连续被断言预先确定的次数，并且，

所述第二决定单元被配置为根据第一时钟信号采样第一数据信号线上的信号，并且，决定所述信号是否已连续被断言预先确定的次数。

5.根据权利要求3的系统，其中，

所述第一决定单元被配置为根据第二时钟信号采样第二数据信号线上的信号，将通过采样操作获得的串行信号转换成具有M位的并行信号，并且决定是否经转换的并行信号的所有M位已被断言，其中M为2或更大的整数，并且，

所述第二决定单元被配置为根据第一时钟信号采样第一数据信号线上的信号，将通过采样操作获得的串行信号转换成具有N位的并行信号，并且决定是否经转换的并行信号的所有N位已被断言，其中N为2或更大的整数。

6.一种信息处理装置的通信的初始化的方法，该信息处理装置包括主机和从机，该从机通过多个信号线与所述主机连接以能够在其间进行串行通信，该方法包括：

使得所述主机对于比通过所述多个信号线中的时钟信号线传送到所述从机的时钟的周期长的时间段将包含于所述多个信号线中的第一数据信号线的信号电平从第一信号电平变为第二信号电平，并且，

使得所述从机基于所述主机已将第一数据信号线的信号电平变为第二信号电平的事实对于比通过所述多个信号线中的时钟信号线传送到所述主机的时钟的周期长的时间段将包含于所述多个信号线中的第二数据信号线的信号电平从第一信号电平变为第二信号电平。

7.根据权利要求6的方法，还包括：

使得所述主机基于所述从机已将第二数据信号线的信号电平变为第二信号电平的事实对于比传送到所述从机的时钟的周期长的时间段将第一数据信号线的信号电平变为第一信号电平，并且，

使得所述从机基于所述主机已将第一数据信号线的信号电平变为第一信号电平的事实对于比传送到所述主机的时钟的周期长的时间段将第二数据信号线的信号电平变为第一信号电平。

8.一种包括主机装置和从机装置的串行通信系统的通信的初始化的方法，其中，

所述主机装置和所述从机装置通过以下的信号线被连接：

第一时钟信号线，所述第一时钟信号线被配置为将来自所述主机装置的第一时钟信号传送到所述从机装置；

第一数据信号线，所述第一数据信号线被配置为将来自所述主机装置的第一数据信号传送到所述从机装置；

第二时钟信号线，所述第二时钟信号线被配置为将来自所述从机装置的第二时钟信号传送到所述主机装置；和

第二数据信号线，所述第二数据信号线被配置为将来自所述从机装置的第二数据信号传送到所述主机装置，

该方法包括：

控制所述主机装置以对于至少比第一时钟信号的周期长的时间段断言第一数据信号线；

控制所述从机装置以：在检测到第一数据信号线已对于至少比第一时钟信号的周期长的时间段被断言时，对于至少比第二时钟信号的周期长的时间段断言第二数据信号线，

控制所述主机装置以：在检测到第二数据信号线在第一数据信号线于控制所述主机装置以断言时被断言之后已对于至少比第二时钟信号的周期长的时间段被断言时，解除第一数据信号线的断言，

控制所述从机装置以：在检测到第一数据信号线在第二数据信号线于控制所述从机装置以断言时被断言之后已对于至少比第一时钟信号的周期长的时间段没有被断言时，解除第二数据信号线的断言，同时决定所述主机装置处于可通信状态，并且，

使得所述主机装置在检测到第二数据信号线在第一数据信号线的断言在控制所述主机装置以解除时被解除之后已对于至少比第二时钟信号的周期长的时间段没有被断言时决定所述从机装置处于可通信状态。

9.一种串行通信装置，包括：

第一时钟端子，所述第一时钟端子被配置为向第一时钟信号线传送第一时钟信号；

第一数据端子，所述第一数据端子被配置为向第一数据信号线传送第一数据信号；

第二时钟端子，所述第二时钟端子被配置为接收来自第二时钟信号线的第二时钟信号；

第二数据端子，所述第二数据端子被配置为接收来自第二数据信号线的第二数据信号；和

被配置为决定所述串行通信装置和可通信的配对装置是否通过所述第一时钟端子、所述第一数据端子、所述第二时钟端子和所述第二数据端子被连接的决定单元，

所述决定单元包含：

驱动单元，所述驱动单元被配置为进行控制以对于至少比第一时钟信号的周期长的时间段断言第一数据信号线；

被配置为决定第二数据信号线是否已被断言的决定单元；

解除单元，所述解除单元被配置为进行控制以：在所述决定单元检测到第二数据信号线在所述驱动单元断言第一数据信号线之后已对于至少比第二时钟信号的周期长的时间段被断言时，解除第一数据信号线的断言；和

连接决定单元，所述连接决定单元被配置为：在所述决定单元检测到第二数据信号线在所述解除单元解除第一数据信号线的断言之后已对于至少比第二时钟信号的周期长的时间段没有被断言时，决定可通信的配对装置被连接了。

Images