KR20060126576A - 범용 직렬 버스 송신기 - Google Patents

범용 직렬 버스 송신기 Download PDF

Info

Publication number
KR20060126576A
KR20060126576A KR1020067017149A KR20067017149A KR20060126576A KR 20060126576 A KR20060126576 A KR 20060126576A KR 1020067017149 A KR1020067017149 A KR 1020067017149A KR 20067017149 A KR20067017149 A KR 20067017149A KR 20060126576 A KR20060126576 A KR 20060126576A
Authority
KR
South Korea
Prior art keywords
signal
usbp
usbm
usbtxp
usbtxm
Prior art date
Application number
KR1020067017149A
Other languages
English (en)
Other versions
KR101036444B1 (ko
Inventor
빈센트 테일
필리페 디보스쿠
코르 우르윈덴
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20060126576A publication Critical patent/KR20060126576A/ko
Application granted granted Critical
Publication of KR101036444B1 publication Critical patent/KR101036444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Lock And Its Accessories (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

범용 직렬 버스 송신기는 각각의 데이터 신호들을 수신하기 위한 USBTXP 입력 및 USBTXM 입력과, USBP 및 USBM 배선들 각각에 상기 각각의 데이터 신호들을 인가하기 위한 USBP 드라이버(6) 및 USBM 드라이버(7)를 포함한다. 상기 송신기는 송신기 신호(USBTXIP)의 리딩 에지를 규정하기 위해 USBP 및 USBM 입력들 중 하나에서 신호의 어서팅 에지(asserting edge)와, 상기 송신 신호(USBTXIP)의 계속되는 트레일링 에지를 규정하기 위해 USBP 및 USBM의 다른 것에서 신호의 대응하는 디어서팅 에지(de-asserting edge)에 응답하는 송신 신호 생성기(8)를 포함한다. 심지어 입력 신호들(USBTXP, USBTXM)의 계수들이 실질적으로 50% 서로 다른 경우조차, 이것은 연속적인 크로스오버 포인터들의 수용가능하지 않은 지터를 야기하지 않을 뿐만 아니라 크로스 포인트 전압 레벨이 USBP 및 USBM 신호들의 전압 스윙들의 50%에 집중되는 USB 허용 한계의 밖에 있도록 야기하지 않는다.
USBP 드라이버, USBM 드라이버, 송신기

Description

범용 직렬 버스 송신기{Universal serial bus transmitter}
본 발명은 범용 직렬 버스 송신기에 관한 것이다.
범용 직렬 버스('USB') 시스템은 빠르고, 양방향이고, 등시적이고, 저가이며, 동적으로 부착가능한 직렬 인터페이스이다. 표현 '범용 직렬 버스 송신기'는 본 명세서에서 그것이 USB 표준의 세부적인 제조 및 동작 허용 한계들에 부합하든 어떻든 범용 직렬 버스 표준의 일반적 기능의 요구들을 만족하는 송신기를 의미하도록 사용된다.
USB 표준은 벽의 잭(wall-jack)에 전화기를 연결하는 것 만큼 쉽게 개인용 컴퓨터('PC') 또는 유사한 데이터 프로세싱 디바이스에 추가적인 주변 기기들을 구성하는 외부 확장 버스를 규정하기 위해 사용되었다. 그 표준은 사이트 http://www.usb.org/developers/docs에서 인터넷상에 공개되어 있다. 상기 표준의 지향 목표들은 손 쉬운 사용 및 낮은 가격이었다. 이것들은 외부 확장 구조를 통해 인에이블되었고, 그것은,
PC 호스트 제어기 하드웨어 및 소프트웨어,
견고한 커넥터들 및 케이블 어셈블리들,
주변 장치의 친숙한 마스터 슬레이브 프로토콜들,
멀티 포트 허브들을 통해 확장 가능하다는 것을 강조한다.
USB는 호스트 컴퓨터 및 광범위의 동시적으로 액세스 가능한 주변 기기들 사이에서 데이터 교환을 지원하는 케이블 버스이다. 부착된 주변기기들은 프로토콜들에 기초하는 호스트 스케쥴링된 토큰을 통해 USB 대역폭을 공유한다. 버스는 호스트 및 다른 주변 기기들이 동작 상태에 있는 동안, 주변 기기들이 부착되고, 구성되고, 사용되며, 탈착되도록 허용한다. 이것은 동적(또는 핫) 부착 및 제거로 언급된다.
범용 직렬 버스는 USB 호스트를 통해 USB 디바이스들을 접속시킨다. USB 물리적 상호 접속은 이중 스타형 토폴로지(tiered star topology)이다. 허브는 각각의 스타의 중앙에 있다. 각각의 배선 세그먼트는 호스트 및 허브나 기능, 또는 또 다른 허브나 기능에 접속되는 허브 사이의 포인트 투 포인트 접속이다. 어떠한 USB 시스템에서도 단지 하나의 호스트만이 존재한다. 호스트 컴퓨터 시스템에서 USB 인터페이스는 호스트 제어기로 언급된다. 호스트 제어기는 하드웨어, 펌웨어, 또는 소프트웨어의 조합으로 구현될 수 있다.
USB는 보다 빠른 속도들로 계획된 연장들을 통해 음성, 오디오, 및 압축된 비디오의 실시간 데이터에 대해 12 Mbs까지의 전송 레이트들을 지원한다. 신호 무결성은 서로 다른 드라이버들, 수신기들, 및 실딩(shielding)을 사용하여 강화된다. 제공된 특징들은 제어 및 데이터 필드들에 걸친 CRC(cyclic redundancy check) 보호, 프로토콜로 구성되는 에러 핸들링/결함 복구 메카니즘들, 손실 또는 파손된 패킷들에 대한 타임 아웃들을 사용하는 프로토콜 내 자기 복구, 및 결함 디바이스 들의 식별을 위한 지원을 포함한다. 동작의 2개 모드들이 상기 표준에 의해 제공된다: 10-100 Kb/s에서 인터랙티브 디바이스들에 대한 낮은 속도와, 전화, 오디오, 압축된 비디오에 대해 500 Kb/s 내지 12 Mb/s에서 중간 속도.
루트 허브는 하나 또는 그 이상의 부착 포인트들을 제공하기 위해 호스트 시스템 내에 집적된다. USB는 첨부된 도면들의 도 1에 개략적으로 도시된 4개 배선 케이블을 통해 신호 및 전력을 전송한다. 시그널링은 2개 배선들(D+, D-)과 포인트 투 포인트 세그먼트들에 걸쳐 발생한다. 각각의 세그먼트에 대한 신호들은 90Ω 고유 임피던스의 케이블로 서로 다르게 전달된다. 서로 다른 수신기 특징들은 적어도 200 mV의 감도와 충분한 공통 모드 리젝션을 입력한다. 클럭은 서로 다른 데이터를 따라 인코딩되어 송신된다. 클럭 인코딩 방식은 충분한 변환을 보장하기 위한 비트 스터핑(bit stuffing)을 갖는 NRZI이다. SYNC 필드는 수신기(들)가 그것들의 비트 복구 클럭들을 동기화하도록 허용하기 위해 각각의 패킷에 선행한다. 케이블은 또한 디바이스들로 전력을 전달하기 위해 각각의 세그먼트에 대해 VBus 및 GND 배선들을 전달한다.
USB는 USB 케이블상으로 USB 데이터 신호를 전달하도록 서로 다른 출력 드라이버를 사용한다. 그것의 낮은 상태에서 드라이버의 정적 출력 스윙은 3.6V 까지 1.5 kΩ을 갖는 0.3 V의 VOL 이하이어야 하고, 그것의 높은 상태에서 그라운드까지 15 kΩ을 갖는 2.8 V의 VOH 이상이어야 한다. 서로 다른 높고 낮은 상태 사이의 출력 스윙들은 신호 스큐를 최소화하기 위해 양호하게 균형잡혀야 한다. 드라이버에 대한 스큐 레이트 제어는 사출된 노이즈 및 크로스 토크를 최소화하기 위해 요구된 다. 드라이버의 출력들은 양방향 반이중 동작을 달성하도록 3개 상태 동작을 지원해야 한다. 높은 임피던스는 또한 핫 인서팅되거나 전력 중단상태로 접속되는 다운스트림 디바이스들로부터 포트를 격리시키도록 요구된다.
'USBP' 및 'USBM'으로 언급되는 2개 신호 배선들에 대해 송신된 신호들은 동기화될 필요가 있고, 하나의 신호의 하강 에지가 다른 것의 상승 에지와 일치하는 것이 중요하며, 특히 크로스 오버 레벨, 즉 상기 2개 배선들에 대한 신호들이 동일한 값을 갖는 전압과, 지터, 즉 크로스 오버 포인트가 발생하는 시간에서 연속적인 신호들에 대한 편차들을 제어하는 것이 중요하다.
특허 명세서 US 5 912 569에서는 출력 신호들 중 하나가 크로스 오버 레벨을 정정하기 위해 다른 것과 비교하여 지연되는 송신기를 개시하고 있다.
본 발명은 첨부된 특허청구범위에 기술된 바와 같은 범용 직렬 버스 송신기 및 시스템을 제공한다.
도 1은 USB 시스템에서 사용되는 케이블의 형태의 개략도.
도 2는 공지된 USB 송신기의 개략적인 블록도.
도 3은 도 2의 송신기의 출력 신호들의 파형도.
도 4는 또 다른 공지된 송신기의 개략적인 블록도.
도 5는 도 4의 송신기의 출력 신호들의 파형도.
도 6은 예에 의해 제시된 본 발명의 일 실시예에 따른 USB 송신기의 개략적 인 블록도.
도 7은 도 6의 송신기의 출력 신호들의 파형도.
도 8은 도 6의 USB 송신기의 보다 세부적인 블록도.
도 9는 예에 의해 제시된 도 6의 송신기를 포함하는 본 발명의 실시예에 따른 USB 호스트 송수신기의 개략적인 블록도.
도 2는 공지된 USB 송신기를 도시하고 있다.데이터는 입력들(USBTXP, USBTXM)에 공급된다. USBP 드라이버(1)는 그것의 입력에서 직접적으로 USBTXP 신호를 수신하고, USB 케이블의 D+ 라인에 정형 및 증폭된 신호를 제공하는 USBP 출력을 갖는다. USBM 드라이버(2)는 인버터(3)에 의한 역전 후에 그것의 입력에서 USBTXP 신호를 수신하고, 인버터를 통해 USB 케이블의 D 라인에 정형 및 증폭된 신호를 제공하는 USBM 출력을 갖는다.
동작에 있어서, USBP 및 USBM 출력들로부터 서로 다른 신호들은 라인들(D+, D-)을 통해 송신된다. 패킷 내 데이터 송신은 서로 다른 신호들을 통해 획득된다. USB 사양의 프로토콜은 J 및 K 데이터 상태들에 대해 제공하고, 그것은 시스템에서 서로 다른 데이터와 통신하도록 사용되는 2개의 논리 레벨들이다. 패킷의 시작(SOP)은 유휴 상태로부터 반대 논리 레벨(K 상태)로 D+ 및 D- 라인들을 구동하여 최초 포트에 의해 시그널링된다. 레벨들에 따른 이러한 스위치는 SYNC 필드의 제 1 비트를 나타낸다. D+ 및 D- 라인들 모두가 요구되지 않는(낮게 구동되는) SEO(Single-Ended Open) 상태가 EOP(end-of-packet)를 시그널링하도록 사용된다.
입력들(USBTXP, USBTXM) 및 출력들(USBP, USBM)에서 신호들의 파형들은 도 3에 도시되어 있다. 이러한 예에서 입력(USBTXM)이 단지 USB 프로토콜에서 프레임의 엔드에 대응하는 싱글 엔디드 제로(single-ended zero)를 검출하여 동시에 요구되지 않는 USBTXP 및 USBTXM 모두를 세팅하는 대응 신호(USB SEO)를 생성하도록 사용된다는 것을 이해할 것이다.
USB 표준은 지터 허용 한계들에 대한 사양들을 포함한다(예를 들어, 클럭 지터에 관한 섹션들 5.10.3 및 데이터 지터에 관한 7.1.13을 참조한다). 입력 신호의 계수 및 그것의 보수(!USBTXP)(USBTXM 뿐만 아니라)가 실질적으로 50% 서로 다를 수 있다는 것이 알려져 있다. 도 3에 도시된 바와 같이, 이러한 경우에 도 2의 송신기로부터 USBP 및 USBM 신호들의 연속적인 변환들 사이의 시간, 다시 말해서 연속적인 크로스 오버 포인트들 사이의 시간은 수용 가능하지 않은 지터이기 쉽다. 따라서, 펄스(J)의 폭은 심지어 그러한 수용 가능하지 않은 지터가 하나의 펄스(J) 및 다음 펄스(J) 사이, 또는 하나의 펄스(K) 및 다음 펄스(K) 사이에 존재하지 않는 경우조차 다음 펄스(K)의 폭과 수용 가능하지 않게 서로 다르다.
도 4는 또 다른 공지된 USB 송신기를 도시하고 있다. 데이터는 입력들(USBTXP, USBTXM)에 다시 공급된다. USBP 드라이버(4)는 그것의 입력에 직접적으로 USBTXP 신호를 수신하고, USB 케이블의 D+ 라인에 정형 및 증폭된 신호를 제공하는 USBP 출력을 갖는다. USBM 드라이버(5)는 그것의 입력에 직접적으로 USBTXM 신호를 수신하고, USB 케이블의 D- 라인에 정형 및 증폭된 신호를 제공한다.
동작에 있어서, USBP 및 USBM 출력들로부터 서로 다른 신호들은 라인들(D+, D-)을 통해 다시 송신된다. 입력들(USBTXP, USBTXM), 출력들(USBP, USBM), 및 싱글 엔디드 제로 신호(USB SEO)에서 신호들의 파형들이 도 5에 도시되어 있다.
USB 표준은 크로스오버 포인트 전압 레벨 허용 한계들에 대한 사양들을 포함한다(예를 들어, 섹션 7.1.12 참조). 다시, 입력 신호들(USBTXP, USBTXM)의 계수는 실질적으로 50 % 서로 다르기 쉽다. 도 5에 도시된 바와 같이, 이러한 경우에 도 4의 송신기로부터 USBP 및 USBM 신호들의 대응하는 변환들이 동일한 전압 레벨, 다시 말해서 크로스오버 포인트 전압 레벨은 실질적으로 USB 허용 한계 밖에 있기 쉬우며, 이것은 USBP 및 USBM 신호들의 전압 스윙들의 50%에 집중된다.
도 6은 본 발명의 일 실시예에 따른 USB 송신기를 도시하고 있다. 데이터는 다시 입력들(USBTXP, USBTXM)에 공급된다. USBP 드라이버(6)는 그것의 입력에서 간접적으로 데이터 신호를 수신하고, USB 케이블의 D+ 라인에 정형 및 증폭된 신호를 제공하는 USBP 출력을 갖는다. USBM 드라이버(7)는 그것의 입력에 간접적으로 데이터 신호를 수신하고, USB 케이블의 D- 라인에 정형 및 증폭된 신호를 제공하는 USBM 출력을 갖는다. 본 발명의 이러한 실시예에 있어서, 드라이버들(6, 7)은 입력 신호 생성기(8)를 통해 데이터 신호들을 수신한다. 신호 생성기(8)는 드라이버들(6, 7)에 공급되는 신호의 리딩 에지를 규정하기 위한 USBTXP 및 USBTXM 입력들 중 하나에서 신호의 어서팅 에지(asserting edge)와 드라이버들(6, 7)에 공급되는 신호의 계속되는 트레일링 에지를 규정하기 위한 USBTXP 및 USBTXM 입력들 중 다른 것에서 신호의 대응하는 어서팅 에지에 응답한다. 신호 생성기(8)로부터의 신호는 드라이버들(6, 7) 중 하나에 직접적으로 공급되고, 인버터(9)를 통해 드라이버 들(6, 7) 중 다른 것에 공급된다.
보다 구체적으로, 도 6에 도시된 송신기에서, 신호 생성기(8)는 드라이버들(6, 7)에 공급되는 신호(USBTXIP)의 상승 에지를 규정하기 위해 USBTXP 입력에서 신호의 상승 에지와, 드라이버들(6, 7)에 공급되는 신호의 계속되는 하강 에지를 규정하기 위해 USBTXM 입력에서 신호의 대응하는 상승 에지에 응답한다. 출력 신호들(USBP, USBM) 뿐만 아니라, 입력 신호들(USBTXP, USBTXM)은 서로 다른 신호 쌍들이며, 그러므로 상승 에지에 의한 그 쌍의 신호들 중 하나의 어서션(assertion)이 상기 쌍의 다른 신호의 디어서션(de-assertion)에 대응한다는 것을 이해할 것이다. 신호(USBTXIP)는 USBP 드라이버(6)에 직접적으로 공급되고 인버터(9)를 통해 USBM 드라이버에 공급되므로, 드라이버들(6, 7)의 출력들로부터 라인들(D+, D-)로 공급되는 신호들(USBP, USBM)은 상보적 쌍들이다.
동작에 있어서, USBP 및 USBM 출력들로부터 서로 다른 신호들은 다시 라인들(D+, D-)을 통해 송신된다. 드라이버들(6, 7)에 공급되는 입력들(USBTXP, USBTXM), 출력들(USBP, USBM), 싱글 엔디드 제로 신호(USB SEO), 및 신호(USBTXIP)의 파형들은 도 7에 도시되어 있다.
신호들(USBP, USBM)의 어서팅 에지들은 신호들(USBP, USBM)의 디어서팅 에지들이 항상 입력 신호들(USBTXP, USBTXM)의 디어서팅 에지들로부터 얻어지는 반면에, 항상 입력 신호들(USBTXP, USBTXM)의 어서팅 에지들로부터 얻어지기 때문에, 심지어 입력 신호들(USBTXP, USBTXM)의 계수들이 50% 실질적으로 서로 다른 경우, 이것은 연속적인 크로스오버 포인트들의 수용가능하지 않은 지터를 야기하지 않는 다. 또한, 신호들(USBP, USBM)이 상보적이기 때문에, 입력 신호들(USBTXP, USBTXM)의 계수들이 50% 실질적으로 서로 다른 경우조차, 이것은 크로스오버 포인트 전압 레벨이 USBP 및 USBM 신호들의 전압 스윙들의 50%에 집중되는 USB 허용 한계 밖에 있도록 하지 않는다.
입력 신호 생성기(8) 이외에, 도 6의 USB 송신기는 신호들(USBP, USBM)이 동시에 디어서팅될 때 자신의 출력이 어서팅되는 SEO 검출기(20)와, 입력 신호 생성기(8) 및 USBP 드라이버(6) 사이에 삽입되는 AND 회로(21)와, 인버터(9) 및 USBM 드라이버(7) 사이에 삽입되는 AND 회로(22)를 포함한다. AND 회로들(21, 22)은 그것들의 다른 입력들에 대해 SEO 검출기(20)의 출력의 인버스를 수신한다. 동작에 있어서, AND 회로들(21, 22)은 입력 신호 생성기(8)에 의해 드라이버들(6, 7)의 제어를 무효화하고, SEO가 검출될 때, 라인들(USBP, USBM)이 디어서팅되도록 강요한다.
입력 신호 생성기(6)의 실시예는 도 8에 보다 상세히 도시되어 있다. 도 8에 도시된 생성기는 자신의 '0' 및 '1' 입력들 각각에 대해 입력 신호들(USBTXP, USBTXM)을 수신하도록 접속되는 멀티플렉서(10)를 포함한다. 멀티플렉서(10)는 커넥터(15)에 대해 신호(USBTXIP)를 공급하기 위해 'Q' 출력과 플립 플롭(12)의 'D' 입력에 피드백으로 접속되는 음의 'Qn' 출력을 갖는 다시 세팅 가능한 플립 플롭(12)의 데이터 입력에 접속되는 출력(11)을 갖는다.
멀티플렉서(10)의 단일 출력(11)의 값은 선택 입력(16)에 대한 신 호(USBTXIP)의 피드백에 의해 선택되는 바와 같이 신호들(USBTXP 또는 USBTXM) 중하나의 상승 에지에 의해 세팅된다. 보다 구체적으로, 초기에 USBTXIP가 높은 경우, 멀티플렉서(10)는 USBTXM 신호를 선택할 것이고, USBTXM은 신호(11)로 라우팅될 것이며, 즉 신호(11)는 신호(USBTXM)의 상승 에지에 응답하여 상태를 변경할 것이다. 플립 플롭(12)은 (신호 USBTXM의 상승 에지에 의해 성성된) 신호(11)의 상승 에지를 기다릴 것이다. 신호(11)가 상승할 때, 플립 플롭(12)의 Q 출력은 플립 플롭의 Qb에 접속되는 D 데이터=0이기 때문에 0으로 세팅될 것이다. 이제, USBTXIP는 낮고, 멀티플렉서는 USBTXP 신호를 선택할 것이며, USBTXP는 신호(11)로 라우팅될 것이다. 이제, 플립 플롭(12)은 신호(USBTXP)의 상승 에지에 대응하는 신호(11)의 하강 에지를 기다릴 것이다.
NAND 게이트(13)는 송신기에 의한 송신이 억제되어야 할 때의 TEB(transmit enable bar signal)와, USB 표준의 최고 속도 프로토콜이 사용될 때의 FS_EN(full-speed enable signal)을 수신하도록 접속된다. NAND 게이트(13)의 출력은 플립 플롭(12)의 세트 입력(Setb)에 접속된다. NAND 게이트(14)는 송신기에 의한 송신이 억제되어야 할 때의 TEB(transmit enable bar signal)와, USB 표준의 느린 속도 프로토콜이 사용될 때의 FS_ENb(full-speed enable bar signal)를 수신하도록 접속된다. NAND 게이트(14)의 출력은 플립 플롭(12)의 리세트 입력(Rstb)에 접속된다. 사용에 있어서, 상기 송신기는 또한 신호들(TEB, FS_EN, FS_ENb)을 공급하는 프로세서를 포함하는 호스트 노드의 일부를 형성한다.
동작에 있어서, 송신 이전에, 상기 프로세서는 라인 D+(최고 속도) 또는 D-(느린 속도)에 대해 원격 수신기에서 풀업 레지스터(pull-up resistor)에 대응하는 전압에 응답하여 신호들(FS_EN, FS_ENb) 중 하나아 신호(TEB)를 어서팅한다. NAND 게이트들은 최고 속도 프로토콜이 요구되는 경우, D+에 대해 상태 '1' 및 D-에 대해 '0'으로, 또는 느린 속도 프로토콜이 요구되는 경우 D+에 대해 상태 '0' 및 D-에 대해 '1'로 플립 플롭(12)을 초기화함으로써 응답한다. 플립 플롭(12)의 이러한 상태는 TEB(transmit enable bar signal)가 송신을 인에이블하도록 디어서팅될 때 자신의 Qn 출력으로부터 자신의 D 입력으로 피드백에 의해 초기에 유지된다.
데이터 신호가 입력들(USBTXP, USBTXM) 중 하나에 대해 다음으로 어서팅될 때, 플립 플롭(12)이 대응하는 상태에 이미 있는 경우, 그것의 상태의 변화는 발생하지 않는다. 단지 데이터 신호가 입력들(USBTXP, USBTXM)의 다른 것에 대해 다음으로 어서팅될 때, 플립 플롭(12)은 상태를 변경할 것이다. 플립 플롭(12)이 의도적이지 않은 싱글 엔디드 제로 상태들(D+ = D- = 0)을 회피하고, SEO 상태가 (D+=D-=0) 강요될 때를 제외하고 J 상태(D+=1, D-=0) 또는 K 상태(D+=0, D-=1)를 구동하는 동작의 이러한 모드가 보장한다는 것을 이해할 것이다.
본 발명에 따른 USB 호스트 노드의 실시예는 도 9에 도시되어 있다. 상기 호스트 노드는 드라이버들(6, 7)을 포함하는 모듈을 송신하는 도 6의 송신기를 포함하는 송수신기(17)와, 23에서 도시된 AND 회로들(21, 22)과, 신호 프로세서(19)와 함께 케이블의 D+ 및 D- 라인들로부터 신호들을 수신하는 수신기 모듈(18)을 포함 한다. 프로세서(19)는 송신기의 입력 신호 생성기(8)에 신호들(USBTXP, USBTXM)을 공급하며, 또한 도 8에 도시된 바와 같은 송신기의 경우에 신호들(TEB, FS_EN, FS_ENb)을 공급한다.

Claims (5)

  1. 각각의 데이터 신호들을 수신하기 위한 USBTXP 입력 및 USBTXM 입력과, 송신 신호(USBTXIP)를 생성하기 위해 상기 USBTXP 및 USBTXM 입력들에 응답하는 송신 신호 생성기(8)와, USBP 및 USBM 배선들 각각에 상기 각각의 데이터 신호들을 인가하기 위해 상기 송신 신호(USBTXIP)에 응답하는 USBP 드라이버(6) 및 USBM 드라이버(7)를 포함하는 범용 직렬 버스 송신기에 있어서,
    상기 송신 신호 생성기(8)는 상기 USBTXP 및 USBTXM 입력들 각각을 수신하기 위한 입력들 및 멀티플렉서 출력(11)을 갖는 멀티플렉서 수단(10)을 포함하고, 상기 멀티플렉서 출력(11)은 송신 신호(USBTXIP)의 리딩 에지를 규정하기 위한 상기 USBTXP 및 USBTXM 입력들 중 하나에서 신호의 어서팅 에지(asserting edge), 및 상기 송신 신호(USBTXIP)의 계속되는 트레일링 에지(trailing edge)를 규정하기 위한 상기 USBTXP 및 USBTXM 입력들 중 다른 하나에서 신호의 대응하는 디어서팅 에지(de-asserting edge)에 선택적으로 교대로 응답하는 것을 특징으로 하는, 범용 직렬 버스 송신기.
  2. 제 1 항에 있어서,
    상기 송신 신호 생성기(8)는 상기 USBP 및 USBM 배선들 중 하나에 상기 송신 신호(USBTXIP)를 인가하기 위한 출력(15), 및 상기 송신 신호를 인버팅하고 상기 USBP 및 USBM 배선들 중 다른 하나에 상기 인버팅된 신호를 인가하기 위한 인버팅 수단(9)을 포함하는, 범용 직렬 버스 송신기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 송신 신호 생성기(8)는 자신의 상태가 상기 멀티플렉서 출력(11)의 상태의 변화에 응답하는 플립 플롭 출력(15)에서 상기 송신 신호(USBTXIP)를 생성하기 위한 플립 플롭 수단(12), 및 상기 멀티플렉서 출력(11)이 상기 USBP 및 USBM 입력들 중 하나에서 신호의 상기 어서팅 에지 및 상기 USBP 및 USBM 입력들 중 다른 하나에서 신호의 상기 대응하는 디어서팅 에지에 선택적으로 교대로 응답하도록, 상기 멀티플렉서 수단(10)에 선택 신호(16)를 인가하기 위해 상기 송신 신호(USBTXIP)에 응답하는 피드백 수단(16)을 포함하는, 범용 직렬 버스 송신기.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 USBP 및 USBM 배선들 모두에 상기 송신기에 의해 인가된 상기 데이터 신호들의 디어서션을 일으키기 위해 상기 USBTXP 및 USBTXM 입력들 모두에서 상기 신호들의 디어서션에 응답하는 싱글 엔디드 오픈 검출기 수단(Single-Ended Open detector means)(20)을 포함하는 범용 직렬 버스 송신기.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 청구된 범용 직렬 버스 송신기, 및 상기 USBP 및 USBM 배선들을 통해 수신된 신호들에 응답하는 범용 직렬 버스 수신기를 포함하는 범용 직렬 버스 송수신기.
KR1020067017149A 2004-02-27 2005-02-16 범용 직렬 버스 송신기 KR101036444B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04290544.8 2004-02-27
EP04290544A EP1569126B1 (en) 2004-02-27 2004-02-27 Universal serial bus transmitter

Publications (2)

Publication Number Publication Date
KR20060126576A true KR20060126576A (ko) 2006-12-07
KR101036444B1 KR101036444B1 (ko) 2011-05-24

Family

ID=34746153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017149A KR101036444B1 (ko) 2004-02-27 2005-02-16 범용 직렬 버스 송신기

Country Status (9)

Country Link
US (1) US7500033B2 (ko)
EP (1) EP1569126B1 (ko)
JP (1) JP4722907B2 (ko)
KR (1) KR101036444B1 (ko)
CN (1) CN100447771C (ko)
AT (1) ATE350711T1 (ko)
DE (1) DE602004004064T2 (ko)
TW (1) TW200606692A (ko)
WO (1) WO2005086008A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090107256A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 듀티 사이클 보정 회로
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
CA2896718A1 (en) * 2012-12-28 2014-07-03 Volcano Corporation Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing
US9223736B2 (en) 2013-05-03 2015-12-29 Nxp B.V. Devices and methods for an enhanced driver mode for a shared bus
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US10387346B2 (en) * 2016-05-06 2019-08-20 Quanta Computer Inc. Dynamic PCIE switch reconfiguration mechanism
JP6997235B2 (ja) * 2020-02-19 2022-01-17 株式会社日立製作所 データ転送システム
US20240184730A1 (en) * 2022-12-01 2024-06-06 Nxp Usa, Inc. Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164493B2 (ja) * 1995-07-17 2001-05-08 松下電器産業株式会社 信号伝送回路及び信号伝送方法
JPH10303715A (ja) * 1997-04-24 1998-11-13 Nec Corp パルスデューティ調整装置
US5883531A (en) * 1997-08-18 1999-03-16 National Semiconductor Corporation Universal serial bus driver having MOS transistor gate capacitor
US5912569A (en) * 1997-09-22 1999-06-15 Cypress Semiconductor Corp. Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver
US6356582B1 (en) * 1998-11-20 2002-03-12 Micrel, Incorporated Universal serial bus transceiver
US6611552B2 (en) * 1999-01-28 2003-08-26 Intel Corporation Universal serial bus transceiver and associated methods
DE10042633C2 (de) * 2000-08-30 2002-06-20 Infineon Technologies Ag Erkennung eines Geräte-Anschlußzustands beim USB
KR100423902B1 (ko) * 2001-06-16 2004-03-22 삼성전자주식회사 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버
US7003599B2 (en) * 2001-10-24 2006-02-21 Intel Corporation Pipelined, universal serial bus parallel frame delineator and NRZI decoder
JP4254108B2 (ja) * 2002-02-20 2009-04-15 ブラザー工業株式会社 Ｕｓｂデバイス
KR100486261B1 (ko) * 2002-09-16 2005-05-03 삼성전자주식회사 스큐가 없는 듀얼 레일 버스 드라이버
US7292073B2 (en) * 2005-05-30 2007-11-06 Freescale Semiconductor, Inc. Transmission line driver circuit
US7414462B2 (en) * 2005-05-31 2008-08-19 Freescale Semiconductor, Inc. Differential receiver circuit
US7521966B2 (en) * 2006-05-31 2009-04-21 Synopsys, Inc. USB 2.0 transmitter using only 2.5 volt CMOS devices
TWI328930B (en) * 2006-11-24 2010-08-11 Sonix Technology Co Ltd Frequency auto-locking device, usb device and frequency auto-locking method

Also Published As

Publication number Publication date
CN1922599A (zh) 2007-02-28
ATE350711T1 (de) 2007-01-15
CN100447771C (zh) 2008-12-31
WO2005086008A3 (en) 2006-04-06
JP2007538303A (ja) 2007-12-27
TW200606692A (en) 2006-02-16
DE602004004064D1 (de) 2007-02-15
US7500033B2 (en) 2009-03-03
KR101036444B1 (ko) 2011-05-24
EP1569126A1 (en) 2005-08-31
DE602004004064T2 (de) 2007-04-26
US20080195792A1 (en) 2008-08-14
EP1569126B1 (en) 2007-01-03
JP4722907B2 (ja) 2011-07-13
WO2005086008A2 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
KR101036444B1 (ko) 범용 직렬 버스 송신기
JP5930025B2 (ja) Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出
JP3399950B2 (ja) バス上の隣接デバイス間のインタフェースに設けられたアイソレーション・バリヤを通してｎｒｚデータ信号を伝送する方法及び装置
CN107688550B (zh) 设备连接检测
US9239810B2 (en) Low power universal serial bus
KR102559387B1 (ko) PCIe 인터페이스 장치 및 그 동작 방법
WO2014004924A1 (en) Device disconnect detection
US10645553B2 (en) Method and apparatus for processing signal in a mobile device
US20020152340A1 (en) Pseudo-differential parallel source synchronous bus
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
WO2018109160A1 (en) I2c bridge device
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
CN117478227B (zh) 一种高速光通信连接器和服务器
JP2013247437A (ja) 試験信号の受信装置、電子装置、信号受信方法
US20080133799A1 (en) Control and slow data transmission method for serial interface
US20240184730A1 (en) Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus
US12072825B2 (en) Detector circuit for start signaling in an eUSB repeater
WO2023104210A1 (zh) 数据传输芯片及电子设备
Jha et al. Design and Verification of LTSSM in USB 3.0
JP2016062254A (ja) プログラマブルコントローラ、プログラマブルコントローラの制御方法
JP2002175221A (ja) 信号処理回路及び信号処理方法
Kinnaird et al. Georg Becke, Christian Borgert, Steve Corrigan, Frank Dehmelt, Matthias Feulner, Carmen Gonzalez, Michael Groenebaum, Firoj Kabir, Arek Kacprzak
Gowthaman et al. Effective Communication Protocols for Verification on SoC Using FPGA
Arria 8B/10B Decoder
Sivakumar et al. Implementing Vehicle Control System Using I 2 c Protocol

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee