JP2002175221A - 信号処理回路及び信号処理方法 - Google Patents
信号処理回路及び信号処理方法Info
- Publication number
- JP2002175221A JP2002175221A JP2000373666A JP2000373666A JP2002175221A JP 2002175221 A JP2002175221 A JP 2002175221A JP 2000373666 A JP2000373666 A JP 2000373666A JP 2000373666 A JP2000373666 A JP 2000373666A JP 2002175221 A JP2002175221 A JP 2002175221A
- Authority
- JP
- Japan
- Prior art keywords
- port
- signal
- state
- bias
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
においてノード間の通信不良を解消する。 【解決手段】 ネットワークに含まれる複数のノードの
うちケーブルによって接続された2つのノードが、それ
ぞれに含まれるポート間で通信可能なアクティブ状態に
ある場合において、第1のポート又は第2のポートのう
ちの少なくともいずれか一方のポートが他方のポートの
Tpバイアス値の低下を検知した場合には、ケーブルが
切断されたものと一方のポートに認識させることによ
り、物理的接続がないディスコネクト状態まで一方のポ
ートを強制的に遷移させる。
Description
規格のインターフェイス、特にIEEE1394_a2
000規格に基づくデータ通信技術に用いられる信号処
理回路及び信号処理方法に関する。
器、例えばビデオカメラ、デジタルスチルカメラ、スキ
ャナ、プリンタ、マウス、キーボードなどの周辺機器と
は、それぞれ異なるコネクタとケーブルとを用いて接続
されていた。このような方法によれば、個々の周辺機器
ごとに別々のインターフェイスが必要になることが多
く、パーソナルコンピュータから、多種のケーブルが延
びて接続が複雑になる。
キャナ、デジタルスチルカメラなど、マルチメディア技
術に関連するデータを入出力する周辺機器とパーソナル
コンピュータなどの情報処理機器を接続するための統一
されたインターフェイスとして、IEEE1394規格
が提唱され、実用化が進んでいる。IEEE1394規
格によるインターフェイスは、シリアル接続に用いられ
るインターフェイスである。
ーフェイスは、多数のノード(通信網に存在する接続
点、具体的にはパーソナルコンピュータや周辺機器など
の電子機器を指す。)間をシリアルに接続することがで
きる。従って、ノード間の接続関係が簡単になる。接続
可能なノード数も63個と多く、かつ、ノード間の距離
も長くできる。各ノードは1又は2以上のポートを有し
ている。ノードとノードとの間には、それぞれが有して
いるポートにその両端が取り付けられるケーブル(バス
ライン)が接続されている。
ペアA(TPA)とツイストペアB(TPB)との2本
のツイストペア線を含むケーブルによりノード間の通信
を行う。ケーブルの接続は、ノード間で1対1の接続と
なる。IEEE1394_1995規格では、ポートが
Tpバイアスを常時出力する。ケーブルの抜き差しは、
TPA、TPBのペア線の両端に印加される対向ポート
のTpバイアスを検知することによって判断する。
995規格を修正したIEEE1394a_2000規
格では、低消費電力化のためにサスペンド状態が追加さ
れた。サスペンド状態においては、ポートはTpバイア
スを出力しない。対向ノードに含まれるポートのTpバ
イアスの値を監視すれば、ポート間におけるケーブルの
物理的接続の有無、対向ノードの電源のオン・オフを判
断できる。
出すると、ポートはサスペンド状態に遷移し、ケーブル
が切断されていると判断されればケーブル切断状態(デ
ィスコネクテッド状態)に遷移する。ケーブルが切断さ
れていないと判断されれば、相手側のポートの電源がオ
フされたものと認識され、サスペンド状態(一時停止)
を維持する。サスペンド状態においては、Tpバイアス
が印加されないため、IEEE1394_1995規格
の場合に比べて低消費電力化が可能となる。
000規格に基づくインターフェイスを用いたシリアル
接続の通信網を用いてデータ転送を行う場合において、
確実に通信を継続できるデータ通信技術を提供すること
を目的とする。
ば、IEEE1394a_2000規格に準拠し、ケー
ブルにより接続されてネットワークを形成する複数のノ
ードの各々が有する物理層コントローラに含まれ、ケー
ブルにより接続された第1のノードに含まれる第1のポ
ートと、該第1のポートと対向し第2のノードに含まれ
る第2のポートとの間においてデータ信号の送受信を行
い、前記第1のポート又は前記第2のポートがそれと対
向する前記第2のポートまたは前記第1のポートから出
力されるTpバイアス値を検出することによって前記第
1のポートと前記第2のポートとの間のケーブルの物理
的接続の有無と対向ノードの電源のオン・オフとを検出
することができる信号処理回路であって、前記第1のポ
ートと前記第2のポートとが両ポート間で通信可能なア
クティブ状態にある場合において、前記第1のポート又
は前記第2のポートのうちの少なくともいずれか一方の
ポートが他方のポートのTpバイアス値の低下を検知し
た場合には、ケーブルが切断されたものと前記一方のポ
ートに認識させることにより、物理的接続がないディス
コネクト状態まで前記一方のポートを強制的に遷移させ
る信号処理回路が提供される。
94a_2000規格に準拠し、ケーブルにより接続さ
れネットワークにおける信号処理方法であって、ネット
ワークに含まれる複数のノードのうちケーブルによって
接続された2つのノードが、それぞれに含まれるポート
間で通信可能なアクティブ状態にある場合において、前
記第1のポート又は前記第2のポートのうちの少なくと
もいずれか一方のポートが他方のポートのTpバイアス
値の低下を検知した場合には、ケーブルが切断されたも
のと前記一方のポートに認識させることにより、物理的
接続がないディスコネクト状態まで前記一方のポートを
強制的に遷移させる信号処理方法が提供される。
E1394a_2000規格に準拠する通信ネットワー
クを形成する複数のノードのうちの少なくとも1のポー
トを含む1のノードの物理層コントローラ中において関
連する回路と共に使用するのに適した信号処理回路であ
って、前記1のポートを他のポートと接続し、通信可能
なアクティブ状態にある場合において、前記他のポート
から出力されるTpバイアスの低下の有無を検出し第1
の信号を発生する第1のTpバイアス検出回路と、前記
第1の信号を受けた場合に、前記他のポートとの間の物
理的接続が無くなったものと判断し、第2の信号を発生
する第1の判断回路と、前記第2の信号を受けた場合
に、前記関連する回路に前記他のポートとの間の物理的
接続が無い旨の信号を送りディスコネクト状態まで遷移
させる第1の信号発生回路とを含む信号処理回路が提供
される。
基づくインターフェイスを用いた通信網の構成例を模式
的に示した図である。図2は、IEEE1394a_2
000規格に基づくポートインタフェイス回路である。
図3は、IEEE1394a_2000規格に基づくポ
ートコネクションステートマシンの概略図である。図4
は、IEEE1394a_2000規格のポートコネク
ションステートマシンのうち、ポートの接続状態に関連
する信号処理を行う信号処理回路の処理手順の例を示す
フローチャートである。
は、ノードAからノードFまでの6つのノードが存在す
る。
ランチと呼ばれるノードとの2種類のノードが存在す
る。リーフは、1の装置(例えばパーソナルコンピュー
タ)とだけ繋がっているノードである。ブランチは、2
つ以上の装置と繋がっているノードである。電源が入っ
ていない装置も装置数に含める。
である。ノードB、C、Dはブランチである。各ノード
は1又は2以上のポートを有している。ノードに含まれ
るポート間に、各ノード間を繋ぐバスラインBLが接続
されている。
業は、バスラインBLをリセットする作業である。リセ
ット作業が始まると、全てのノードは読み出しや書き込
みといった作業を止め、データ転送を停止する。
こに位置しているかを認識するフェーズに入る。各ノー
ド間で双方向に信号をやりとりすることで、相手方のノ
ードに含まれるポートに対して、自分のポートが親ポー
トpなのか子ポートcなのかを決める。先に問い合わせ
たノードに含まれる方のポートが親ポート(p)にな
る。親子関係が決まると、全体が完全なツリー構造にな
る。
持たない。ノードBが全てのノードに対して親となり、
ルート(root)と呼ばれる。ルートは、シリアル接
続されたツリー構造の通信網において1つだけ存在す
る。
bitration)ステップにより、通信網のツリー
構造が決定される。ここでは、ノードAとノードBとの
2つのノード間の通信に限定して説明するが、他のノー
ド間の通信に関しても同様の動作が行われる。
bを有している。ノードはポートa、b以外のポートを
有していても良い。ポートaとポートbとの間は、ケー
ブル(バスライン)BLによって接続される。上記の各
ポートには、IEEE1394a_2000規格に基づ
くポートインタフェイス回路が設けられている。
に設けられているポートインタフェイス回路と右側に破
線で囲まれた対向ポートに設けられているポートインタ
フェイス回路とが示されている。
対向ポートのポートインタフェイス回路とは、TPAツ
イストペア線(IEEE1394ケーブル)12とTP
Bツイストペア線(IEEE1394ケーブル)13と
により接続されている。
られているIEEE1394a_2000規格に基づく
ポートインタフェイス回路は、コネクト検出回路1と、
Tpバイアス出力回路2と、ストローブ信号送信回路3
と、データ信号受信回路4と、アービトレーション信号
受信回路5と、スピードシグナル信号受信回路6とを有
している。加えて、1のポートに設けられているIEE
E1394a_2000規格に基づくポートインタフェ
イス回路は、スピードシグナル送信回路7と、データ信
号送信回路8と、ストローブ信号受信回路9と、アービ
トレーション信号受信回路10と、Tpバイアス検出回
路11とを有している。
94a_2000規格に基づくポートインタフェイス回
路も、1のポートと同様の回路を有している。
接続(Connected_detect)を検出す
る。Tpバイアス出力回路2は、Tpバイアスを出力/
ディセーブル(TpBias Disable)する。
ストローブ信号送信回路3とストローブ信号受信回路9
とは、ストローブ信号(Strb_TX、Strb_R
X))を送受信する。データ信号受信回路4とデータ信
号送信回路8とは、データ信号(Data_RX、Da
ta_TX)を送受信する。アービトレーション信号受
信回路5、10は、アービトレーション信号(Arb_
A_RX、Arb_B_RX)を受信する。スピードシ
グナル信号受信回路6とスピードシグナル送信回路7と
は、スピードシグナル信号(Speed_RX、Spe
ed_TX)を送受信する。Tpバイアス検出回路11
は、Tpバイアスを検出する。
の電源のオン・オフを検出する方法について説明する。
によって判断される。但し、自分側のポートa(図1)
がTpバイアスを出力している場合は、コネクト検出回
路は正確に動作しない。従って、コネクト検出回路の出
力値は無視される。
(電流源)により、コンデンサ15に電荷が蓄積される
ため、TPAの電位がコネクト検出回路のしきい値より
も高くなる。このとき、コネクト検出回路1はノード間
に物理的接続がないと判断する。
(電流源)により、コンデンサ15に電荷が蓄積されて
も、ICD回路14の電流が小さいため、対向ポートT
PBの抵抗16によりプルダウンされ、TPAの電位が
コネクト検出回路1のしきい値よりも低くなる。このと
き、コネクト検出回路1はノード間に物理的接続がある
と判断する。
Tpバイアス検出回路11によって行う。TPBの電位
が例えば0.8V以上であれば対向ポートがTpバイア
スを出力していると認識し、対向ノードの電源がオンで
あると判断する。この際、Tpバイアス出力回路2が動
作すると、対向ポートのTPBの電位を例えば約1.8
5Vにする。
4a_2000規格において、アクティブなポートが相
手側のポートからのTpバイアスの低下を検知した場合
に行われる動作について説明する。
間に物理的な接続がない状態である。P1:リジューミ
ング状態は、自分のポートがTpバイアスを出力し、相
手からのTpバイアスを待つ状態である。P2:アクテ
ィブ状態は、ポート間に物理的接続があり、お互いにT
pバイアスを出力しており、通信可能な状態である。P
3:サスペンドイニシエータ状態は、自分のポートから
接続をサスペンドにしようとしている状態である。P
4:サスペンドターゲット状態は、相手のポートから接
続をサスペンドにしようとしている状態である。P5:
サスペンド状態とは、物理的接続はあるが、Tpバイア
スが出力されず、通信できない状態である。P6:ディ
セーブル状態とは、強制的にTpバイアスを送らない状
態である。
のポートコネクションステートマシンにおいて、A2:
アクティブ状態にあるポートが相手のポートのTpバイ
アス低下を検出すると、以下のように動作する。図3、
図4を参照して説明する。
ップS1において相手のポートのTpバイアスの低下を
検出し、P3:サスペンドイニシエータ状態に遷移する
(P2:P3)。
分側のポートのTpバイアスを低下させて、ケーブルが
切断されているか否かを検査する。ケーブル切断を検出
しない場合には、connect_timeout/2
(約170ms)待ち、P5:サスペンド状態に遷移す
る(P3:P5)。
プS2で物理的接続を検出しない場合(ケーブル切断)
は、P0:ディスコネクイテッド状態に遷移する(P
5:P0)。物理的接続を検出した場合には、ステップ
S3でTpバイアスの有無を調べる。ステップS3でT
pバイアスを検出すると、P1:リジューミング状態に
遷移する(P5:P1)。Tpバイアスを検出しない
と、ステップS7でリジューミングパケットを受信する
までサスペンド状態を維持する。
がTpバイアスの低下を検出した場合にはケーブルが切
断されたものと認識させ、実際の物理的接続の有無にか
かわらずP0:ディスコネクテッド状態まで強制的に遷
移させることを思いついた。
本発明の一実施の形態による信号処理回路及び信号処理
技術について説明する。図3は、IEEE1394a_
2000規格に基づくポートコネクションステートマシ
ンの概略図である。図4は、IEEE1394a_20
00規格のポートコネクションステートマシンのうち、
ポートの接続状態に関連する信号処理を行う信号処理回
路の処理手順の例を示すフローチャートである。
Bとの2つのノード間の接続関係を模式的に示した図で
ある。図5は、本実施の形態によるポートコネクション
ステートマシンの概略図であり、図6は、図5のマシン
のうち、ポートの接続状態に関連する信号処理を行う信
号処理回路の処理手順の例を示すフローチャートであ
る。
による信号処理回路は、図3に示されIEEE1394
a_2000規格に基づくポートコネクションステート
マシンと同様に、P0:ディスコネクテッド状態と、P
1:リジューミング状態、P2:アクティブ状態、P
3:サスペンドイニシエータ状態、P4:サスペンドタ
ーゲット状態、P5:サスペンド状態、P6:ディセー
ブル状態との間を遷移する。
施の形態による信号処理回路の構成について説明する。
EE1394a_2000規格に準拠する通信ネットワ
ークを形成する複数のノードのうちの少なくとも1のポ
ートを含む1のノードの物理層コントローラ中において
関連する回路と共に使用するのに適している。
出回路および第1信号発生回路(ステップS13に対応
する処理を行う)と第2信号発生回路および第3信号発
生回路(ステップS20に対応する処理を行う)とが含
まれる。
を他のノードに含まれる他のポートと接続した際、1の
ポートが他のポートと通信可能なアクティブ状態にある
場合に、他のポートから出力されるTpバイアスの低下
の有無を検出する。
出回路が他のポートから出力されるTpバイアスの低下
を検出した場合に第1の信号を発生する。
場合に、1のポートと他のポートとの間の物理的接続が
無くなったものと判断して第2の信号を発生する。
場合に、関連する回路に対して1のポートをディスコネ
クト状態まで遷移させるための第3の信号を送る。
よび第4信号発生回路(ステップS11に対応する)と
第2Tpバイアス検出回路および第5信号発生回路(ス
テップS12に対応する)とを含んでいても良い。
を受けてディスコネクト状態まで遷移した後に他のポー
トとの間の物理的接続の有無を判断する。
ポートとの間の物理的接続を検出した場合に第4の信号
を発生する。
を受けた場合に、他のポートから出力されるTpバイア
スの有無を検出する。
出回路が他のポートからのTpバイアスを検出した場合
に、関連する回路に対して1のポートをアクティブ状態
に遷移させる第5の信号を送る。
1のポートが別ノードに含まれる他のポートと接続され
ている通信ネットワークにおける信号処理の内容を説明
しているが、実際には、通信ネットワークを形成してい
ない状態における1のポート内に設けられている信号処
理回路の構成を説明するため、便宜上、通信ネットワー
クを仮定して説明したものである。従って、本実施の形
態による信号処理回路は、その信号処理回路単独で上記
の回路構成又は動作機能を有していれば良く、かかる単
独の信号処理の回路構成や動作機能を有していれば、本
発明の信号処理回路の範疇に入るものである。
ポートコネクションステートマシンに基づいて説明す
る。尚、図5において、例えばP0:P1との記載は、
P0:ディスコネクテッド状態からP1:リジューミン
グ状態へ遷移することを示す。図1に示すように、自分
側のポートをポートa、相手側のポートをポートbとし
て説明する。
ステップS11でconnected[i]変数が"1"で
あるかどうかを調べることにより、ポート間の物理的接
続を検出する。connected[i]変数が"1"であ
れば、ポート間に物理的接続があると判断され、P1:
リジューミング状態に遷移する(図5のP0:P1)。
ステップS11において物理的接続が検出されなけれ
ば、connected[i]変数は"0"のままであ
り、P0:ディスコネクテッド状態に居続ける。
ートaは自分のTpバイアスを相手方のポートbに向け
て出力している。ステップS12において、ポートbか
らのTpバイアスを検出すると、resume_fau
lt[i]変数は"0"のままbias[i]変数が"1"
になり、P2:アクティブ状態に遷移する(P1:P
2)。ポートaが、ステップS12において対向ポート
bからのTpバイアスを検出しないと、resume_
fault[i]変数が"1"になり、P5:サスペンド
状態に遷移する(P1:P5)。
3において対向ポートbのTpバイアスの低下を検出す
ると、P0:ディスコネクテッド状態に遷移する。より
詳細には、対向ポートbのTpバイアスが低下するとb
ias[i]変数が"0"になり、ステップS20でco
nnected[i]変数を"0"とし(connecte
d[i]をリセットし)、P3:サスペンドイニシエータ
に遷移する(P2:P3)。P3:サスペンドイニシエ
ータ状態からP5:サスペンド状態に遷移後(P3:P
5)、ステップS16において、connected
[i]=0を検知することにより、すぐにP5:サスペン
ド状態からP0:ディスコネクテッド状態に遷移する
(P5:P0)。
の低下を検出しない場合において、サスペンドパケット
を受信すると(ステップS14)suspend[i]
変数が"1"になり、ポートaは、対向ポートbにTX_
SUSPEND信号を出力しP3:サスペンドイニシエ
ータ状態に遷移する(P2:P3)。
トbのTpバイアスが低下するのを待つ(対向ポートb
がP4:サスペンドターゲット状態からP5:サスペン
ド状態に遷移するのを待つ)。対向ポートbのTpバイ
アスが低下しない場合には、suspend_faul
t[i]変数を"1"にして、P5:サスペンド状態に遷
移する。
信せず、ステップS15でポートaがRX_SUSPE
ND信号(対向ポートbが出力したTX_SUSPEN
D信号)を受信すると、P4:サスペンドターゲット状
態に遷移する(P2:P4)。また、ステップS15
で、ポートaがRX_DISABLE_NOTIFY信
号(対向ポートbが出力したTX_DISABLE_N
OTIFY信号)を受信した場合にも、P4:サスペン
ドターゲット状態に遷移する(P2:P4)。
ISABLE_NOTIFY信号は、アービトレーショ
ン信号としてポートに出力される差動信号である。
は、相手ポートから接続をサスペンドしようとしている
状態であり、Tpバイアスを低下してP5:サスペンド
状態に遷移する(P4:P5)。
S16においてポート間に物理的接続がないことを検出
するとconnected[i]変数が"0"になり、P
0:ディスコネクテッド状態に遷移する(P5:P
0)。
d[i]変数が"1"であるかどうかを判断する。conn
ected[i]変数が"1"であれば、ポート間の物理的
接続が検出されたことになり、次いでステップS17に
おいてsuspend_fault[i]変数が"1"の
ポートが対向ポートのTpバイアスの低下を検出する
と、suspend_fault[i]変数をリセット
する(P5:P5)。ステップS16においてconn
ected[i]変数が"0"であれば、ポート間の物理的
接続が検出されなかったことになり、P0:ディスコネ
クテッド状態に遷移する。
ult[i]変数が"0"のポートが対向ポートのTpバ
イアスを検出すると、もしもresume_fault
[i]変数が"1"であればresume_fault
[i]変数をリセットし、P1:リジューミング状態に
遷移する(このとき、他のサスペンドポートのresu
me[i]変数を"1"にする)。また、ステップS17
において、対向ポートのTpバイアスを検出しない場合
でもステップS19でレジュームパケットを受信する
と、resume[i]変数が"1"になり、P1:リジ
ューミング状態に遷移する(P5:P1)。
状態において、PHYレジスタのdisabled
[i]ビットに"1"が書き込まれると、強制的にTpバ
イアスを送らないP6:ディセーブル状態に遷移する
(All:P6)。また、ディセーブルパケットを受信
すると、disable_notify[i]変数が"
1"になり、対向ポートにTX_DISABLE_NO
TIFY信号を出力し、P6ディセーブル状態に遷移す
る。
ジスタのdisabled[i]ビットに"0"が書き込
まれるか、または、イネーブルパケットを受信すると、
disabled[i]変数が"0"になり、このとき物
理的接続があれば(connected[i]が"1"で
あれば、P5:サスペンド状態に遷移する(P6:P
5)。
bled[i]変数が"0"になり、このとき物理的接続
がなければ(connected[i]が"0"であれ
ば)、P0:ディスコネクテッド状態に遷移する(P
6:P0)。
成とを比較する。変更点は、P2:アクティブ状態にお
いては、対向ポートbのTpバイアスの低下を検出した
場合には(図5のステップS13)、必ず(実際の物理
的接続の有無によらず)P0:ディスコネクテッド状態
に強制的に遷移するようにした点である。
スが低下するとbias[i]変数が"0"になり、P
3:サスペンドイニシエータに遷移する。このときco
nnected[i]変数をリセットすることにより、
P3:サスペンドイニシエータ状態からP5:サスペン
ド状態に遷移後、すぐにP5:サスペンド状態からP
0:ディスコネクテッド状態に遷移する。
たが、本発明はこれらに制限されるものではない。さら
に多くのノードを含む場合にも適用可能である。その
他、種々の変更、改良、組み合わせ等が可能なことは当
業者には自明あろう。
基づくポートコネクテッドステートマシンの構成のう
ち、P2:アクティブ状態のポートが一時的なTpバイ
アスの低下を認識した場合にも、確実にアクティブ状態
に復帰させることができ、通信可能な状態を確保するこ
とができる。
イスを用いた通信網の構成例を示す図である。
に基づくポートインタフェイス回路である。
ポートコネクテッドステートマシンの構成を示す状態遷
移図である。
ンのうち、ポートの接続状態に関連する信号処理を行う
信号処理回路の処理の流れを示すフローチャート図であ
る。
よる信号処理動作を取り入れたポートコネクテッドステ
ートマシンの構成を示す状態遷移図である。
処理の流れを示すフローチャート図である。
Claims (6)
- 【請求項1】 IEEE1394a_2000規格に準
拠し、ケーブルにより接続されてネットワークを形成す
る複数のノードの各々が有する物理層コントローラに含
まれ、ケーブルにより接続された第1のノードに含まれ
る第1のポートと、該第1のポートと対向し第2のノー
ドに含まれる第2のポートとの間においてデータ信号の
送受信を行い、前記第1のポート又は前記第2のポート
がそれと対向する前記第2のポートまたは前記第1のポ
ートから出力されるTpバイアス値を検出することによ
って前記第1のポートと前記第2のポートとの間のケー
ブルの物理的接続の有無と対向ノードの電源のオン・オ
フとを検出することができる信号処理回路であって、 前記第1のポートと前記第2のポートとが、両ポート間
で通信可能なアクティブ状態にある場合において、前記
第1のポート又は前記第2のポートのうちの少なくとも
いずれか一方のポートが他方のポートのTpバイアス値
の低下を検知した場合には、ケーブルが切断されたもの
と前記一方のポートに認識させることにより、物理的接
続がないディスコネクト状態まで前記一方のポートを強
制的に遷移させる信号処理回路。 - 【請求項2】 ディスコネクト状態まで遷移した前記一
方のポートが、さらに前記他方のポートとの間に物理的
接続を検出し、次いで、前記他方のポートからのTpバ
イアスを検出した場合には、前記一方のポートが再びア
クティブ状態に遷移する請求項1に記載の信号処理回
路。 - 【請求項3】 IEEE1394a_2000規格に準
拠し、複数のノードがケーブルにより接続されたネット
ワークにおける信号処理方法であって、 ネットワークに含まれる複数のノードのうちケーブルに
よって接続された2つのノードが、それぞれに含まれる
ポート間で通信可能なアクティブ状態にある場合におい
て、前記第1のポート又は前記第2のポートのうちの少
なくともいずれか一方のポートが他方のポートのTpバ
イアス値の低下を検知した場合には、ケーブルが切断さ
れたものと前記一方のポートに認識させることにより、
物理的接続がないディスコネクト状態まで前記一方のポ
ートを強制的に遷移させる信号処理方法。 - 【請求項4】 前記一方のポートがディスコネクト状態
まで遷移した後に、さらに前記他方のポートとの間の物
理的接続を検出し、次いで、前記他方のポートからのT
pバイアスを検出した場合には、前記一方のポートが再
びアクティブ状態に遷移する請求項3に記載の信号処理
方法。 - 【請求項5】 IEEE1394a_2000規格に準
拠しネットワークを形成する複数のノードのうちの少な
くとも1のポートを含む1のノードの物理層コントロー
ラ中において関連する回路と共に使用するのに適した信
号処理回路であって、 前記1のポートを他のノードに含まれる他のポートと接
続し前記1のポートが通信可能なアクティブ状態にある
場合において、前記他のポートから出力されるTpバイ
アスの低下の有無を検出する第1Tpバイアス検出回路
と、 前記第1Tpバイアス検出回路が前記他のポートから出
力されるTpバイアスの低下を検出した場合に第1の信
号を発生する第1信号発生回路と、 前記第1の信号を受けた場合に、前記1のポートと前記
他のポートとの間の物理的接続が無くなったものと判断
して第2の信号を発生する第2信号発生回路と、 前記第2の信号を受けた場合に、前記関連する回路に対
して前記1のポートをディスコネクト状態まで遷移させ
るための第3の信号を送る第3信号発生回路とを含む信
号処理回路。 - 【請求項6】 さらに、 前記1のポートが前記第3の信号を受けてディスコネク
ト状態まで遷移した後に前記他のポートとの間の物理的
接続の有無を判断する第1判断回路と、 前記第1判断回路が前記他のポートとの間の物理的接続
を検出した場合に第4の信号を発生する第4信号発生回
路と、 前記第4の信号を受けた場合に、前記他のポートから出
力されるTpバイアスの有無を検出する第2Tpバイア
ス検出回路と、 前記第2Tpバイアス検出回路が前記他のポートからの
Tpバイアスを検出した場合に、前記関連する回路に対
して前記1のポートをアクティブ状態に遷移させる第5
の信号を送る第5信号発生回路とを含む請求項5に記載
の信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000373666A JP2002175221A (ja) | 2000-12-08 | 2000-12-08 | 信号処理回路及び信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000373666A JP2002175221A (ja) | 2000-12-08 | 2000-12-08 | 信号処理回路及び信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002175221A true JP2002175221A (ja) | 2002-06-21 |
Family
ID=18842995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000373666A Pending JP2002175221A (ja) | 2000-12-08 | 2000-12-08 | 信号処理回路及び信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002175221A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141495A (ja) * | 2008-12-10 | 2010-06-24 | Fujitsu Microelectronics Ltd | インターフェース装置及び再同期化方法 |
JP2017130012A (ja) * | 2016-01-20 | 2017-07-27 | 日本電気株式会社 | 検知装置、電子機器、検知システム及び検知方法 |
-
2000
- 2000-12-08 JP JP2000373666A patent/JP2002175221A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141495A (ja) * | 2008-12-10 | 2010-06-24 | Fujitsu Microelectronics Ltd | インターフェース装置及び再同期化方法 |
JP2017130012A (ja) * | 2016-01-20 | 2017-07-27 | 日本電気株式会社 | 検知装置、電子機器、検知システム及び検知方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11016922B2 (en) | Interface for bridging out-of-band information from a downstream communication link to an upstream communication link | |
US6363085B1 (en) | Universal serial bus repeater | |
US6791950B2 (en) | Emulation of a disconnect of a device | |
US7765344B2 (en) | Apparatus and method for dynamically providing hub or host operations | |
CN102591826B (zh) | Usb隔离设备中检测与断言总线速度条件的方法与系统 | |
KR101845095B1 (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
US6119183A (en) | Multi-port switching system and method for a computer bus | |
JPH02202247A (ja) | ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム | |
US6914884B2 (en) | Communication control circuit | |
CN103308996A (zh) | 有源光缆连接器插头及使用其的有源光缆 | |
JP4025429B2 (ja) | 接続制御装置及び接続制御方法 | |
EP1139226A1 (en) | Method of emulating an attachment and detachment of a USB device | |
JP2002341982A (ja) | 汎用シリアルバス回路 | |
US6526468B1 (en) | Peripheral bus extender | |
KR101036444B1 (ko) | 범용 직렬 버스 송신기 | |
US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
JP2003186584A (ja) | インターフェース装置 | |
JP2002175221A (ja) | 信号処理回路及び信号処理方法 | |
US6810439B2 (en) | System and method to monitor connections to a device | |
CN105812216B (zh) | PBUS无变压器EtherCAT通信电路及应用方法 | |
JPH06224976A (ja) | 半2重シリアル伝送用インターフェース変換回路 | |
US20100312929A1 (en) | Universal serial bus device and universal serial bus system | |
US20010046281A1 (en) | Software controlled switch device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |