CN101419580B - 多负载拓扑硬件架构 - Google Patents

多负载拓扑硬件架构 Download PDF

Info

Publication number
CN101419580B
CN101419580B CN2007102022804A CN200710202280A CN101419580B CN 101419580 B CN101419580 B CN 101419580B CN 2007102022804 A CN2007102022804 A CN 2007102022804A CN 200710202280 A CN200710202280 A CN 200710202280A CN 101419580 B CN101419580 B CN 101419580B
Authority
CN
China
Prior art keywords
receiving end
tie point
signal
transmission line
receiving terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007102022804A
Other languages
English (en)
Other versions
CN101419580A (zh
Inventor
许寿国
杜晓荃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2007102022804A priority Critical patent/CN101419580B/zh
Priority to US11/955,409 priority patent/US7746195B2/en
Publication of CN101419580A publication Critical patent/CN101419580A/zh
Application granted granted Critical
Publication of CN101419580B publication Critical patent/CN101419580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一种多负载拓扑硬件架构，包括一用于发送驱动信号的信号控制端，该信号控制端通过传输线连接至第一连接点，该第一连接点经由两传输线连接至第一接收端及第二连接点，该第二连接点经由一传输线连接至第二接收端，还经由一传输线及一电阻连接至第三接收端，第一及第二接收端与第一连接点之间、第二及第三接收端与第二连接点之间的传输线长度差异值均大于驱动信号的信号传输速度与信号上升时间的乘积，该第一接收端为一不具有数据传输功能的接收端。该多负载拓扑硬件架构利用电阻可以衰减进入第二接收端的信号强度，并降低其反射回传的信号强度，同时可以提升进入第三接收端的信号强度，避免其发生非单调现象，确保系统工作的稳定性。

Description

多负载拓扑硬件架构
技术领域
本发明涉及一种多负载拓扑硬件架构。
背景技术
电子技术的发展使得IC(集成电路)的工作速度越来越快，工作频率越来越高，其上设计的负载即芯片数也越来越多，于是设计者在设计时经常需要将一个信号控制端连接至两个甚至多个芯片，用于为所述两个甚至多个芯片提供信号。
参照图1，其为现有技术中多负载拓扑架构图，其中包含有一信号控制端10及四个接收端20、30、40、50，其中所述信号控制端10与四个接收端20、30、40及50之间采用菊花链拓扑架构相连接，其包括有三个连接点A、B及C。
在此架构中，驱动信号是从信号控制端10出发沿传输线到达各接收端，由于各接收端分布不均匀，即从所述信号控制端10出发的信号到达各接收端所经过的传输线长度会有所不同，而所述驱动信号每经过一段距离的传输线就会存在一定时间的延迟，如果两传输线的长度差异大于所述驱动信号的信号传输速度与信号上升时间的乘积，则所述两传输线所连接的接收端所接收到的信号将会明显不同步；同时，由于各接收端之间的距离相差较大，导致较远接收端的反射信号会反射至其他较近接收端处，从而使得距离较近的接收端所接收的信号产生叠加，此时会使其波形在上升期间产生非单调(non-monotonic)现象，影响了信号的完整性及其功能，导致时序和数字运算错误。
请继续参照图2，其为对图1中多负载所接收的信号进行仿真验证的波形图，其中信号曲线22、33、44及55分别对应为接收端20、30、40及50的信号仿真曲线，从图中我们可以看出，所述接收端20、40、50对应的信号仿真曲线22、44及55在上升期间产生严重的非单调现象，其有可能会影响信号的完整性，更有可能导致时序和数字运算错误。
发明内容
鉴于以上内容，有必要提供一种多负载拓扑硬件架构，用于减弱接收端所接收的信号的非单调性，以提升系统工作的稳定性。
一种多负载拓扑硬件架构，包括一用于发送驱动信号的信号控制端，所述信号控制端通过一传输线连接至一第一连接点，所述第一连接点经由两传输线分别连接至一第一接收端及一第二连接点，所述第二连接点经由两传输线分别连接至一第二接收端及一第三接收端，所述第二接收端与所述第一连接点之间的传输线长度大于所述第一接收端与第一连接点之间的传输线长度且两传输线的长度差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，所述第三接收端与所述第二连接点之间的传输线长度大于所述第三接收端与第二连接点之间的传输线长度且两传输线的长度差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，所述第一接收端为一不具有数据传输功能的接收端，所述第二连接点与第二接收端之间还串接有一电阻。
上述多负载拓硬件扑架中，在第二连接点与第二接收端之间串接一电阻，所述电阻可以衰减进入所述第二接收端的信号强度，并降低其反射回传的信号强度，同时其还可以提升进入所述第三接收端的信号强度，避免其发生非单调现象，同时由于所述第一接收端为一不具有数据传输功能的接收端，故不用设置电阻来减少其非单调现象，可以减少整个架构中电阻的使用量，确保系统工作的稳定性。
附图说明
下面结合附图及较佳实施方式对本发明作进一步详细描述。
图1为现有技术中多负载拓扑硬件架构示意图。
图2为对图1中多负载所接收的信号进行仿真验证的波形图。
图3为本发明多负载拓扑硬件架构较佳实施方式的架构示意图。
图4为对图3中多负载所接收的信号进行仿真验证的波形图。
具体实施方式
参照图3，本发明多负载拓扑硬件架构较佳实施方式包括一信号控制端100、四个接收端200、300、400、500、一电阻RS1及若干传输线，其中信号控制端100与四个接收端200、300、400及500之间采用菊花链拓扑方式相连接，所述信号控制端100通过一传输线连接至一第一连接点A，所述第一连接点A分别经由两传输线连接至接收端200及一第二连接点B，所述第二连接点B分别通过两传输线连接至接收端300及一第三连接点C，所述第三连接点C分别通过两传输线连接至接收端400及500。所述电阻RS1串联于所述第二连接点B与接收端300之间。
上述菊花链拓扑架构中，所述接收端300与所述第二连接点B之间的传输线的长度大于所述接收端400及500与所述第二连接点B之间的传输线的长度，且其差异值大于由所述信号控制端100所发出的驱动信号的信号传输速度与信号上升时间的乘积。所述接收端400及500与所述第三连接点C之间的传输线的长度相差较小，其差异值小于或等于由所述信号控制端100所发出的驱动信号的信号传输速度与信号上升时间的乘积。所述接收端200为一调试(Debug)装置，其仅仅用于协助侦测传输协议的内容，不具有数据传输功能，所述接收端300、400及500均为具有数据传输功能的接收端。
上述多负载拓扑硬件架构中，驱动信号从所述信号控制端100出发沿传输线到达各接收端200、300、400及500，此时所述电阻RS1可以衰减进入接收端300的信号强度，因而降低了所述接收端300反射回传的信号强度，同时其还可以提升进入所述第三连接点C的信号强度，使得所述接收端400及500所接收的信号品质得以提升，避免其发生非单调现象，确保系统工作的稳定性，其中所述电阻RS1的阻值与其连接的传输线的特征阻抗相匹配，用于降低反射信号的产生。
请继续参照图4，其为对本发明多负载拓扑硬件架构中多负载所接收的信号进行仿真验证的波形图，其中信号曲线222、333、444及555分别对应为接收端200、300、400及500的信号仿真曲线，从图中可以看出，除了所述接收端200接收的信号产生了明显的非单调现象以外，其他接收端所接收的信号均无明显的非单调现象产生。由于所述接收端200为一调试装置，其仅仅用于协助侦测传输协定的内容，故可以忽略其所接收的信号的非单调现象，即不用在所述第一连接点A与第二连接点B之间设置另一电阻来增强进入其的信号强度，从而可以减少整个菊花链拓扑架构中电阻的使用量，既节省成本，还可以减少到达各接收端的信号的延迟时间。如果所述接收端200为一具有数据传输功能的接收端，则需要在所述第一连接点A与第二连接点B之间设置另一电阻，用于避免其所接收的信号发生非单调现象，其原理与所述电阻RS1相同。
上述实施方式以三分支电路、三连接点为例进行说明，其也可以适用其他菊花拓扑方式连接的架构，在连接点处，若一传输线的长度与另一传输线的长度差异值大于由所述信号控制端100所发出的驱动信号的信号传输速度与信号上升时间，则在较长传输线上设置一电阻，若与两传输线之一相连的为一调试装置，则不需要设置电阻，以减少电阻的使用量，增强系统工作的稳定性。

Claims (4)

1.一种多负载拓扑硬件架构，包括一用于发送驱动信号的信号控制端，所述信号控制端通过一传输线连接至一第一连接点，所述第一连接点经由两传输线分别连接至一第一接收端及一第二连接点，所述第二连接点经由两传输线分别连接至一第二接收端及一第三接收端，所述第二接收端与所述第一连接点之间的传输线长度大于所述第一接收端与第一连接点之间的传输线长度且两传输线的长度差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，所述第二接收端与所述第二连接点之间的传输线长度大于所述第三接收端与第二连接点之间的传输线长度且两传输线的长度差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，其特征在于：所述第一接收端为一不具有数据传输功能的接收端，所述第二连接点与第二接收端之间串接有一电阻。
2.如权利要求1所述的多负载拓扑硬件架构，其特征在于：所述第二连接点与第三接收端之间设置有一第三连接点，所述第三连接点通过另一传输线与一第四接收端相连，所述第三接收端及第四接收端与所述第三连接点之间的传输线长度差异值小于或等于所述驱动信号的信号传输速度与信号上升时间的乘积。
3.如权利要求1所述的多负载拓扑硬件架构，其特征在于：所述电阻的阻值与其连接的传输线的特征阻抗相匹配。
4.如权利要求1所述的多负载拓扑硬件架构，其特征在于：所述第一接收端为一调试装置。
CN2007102022804A 2007-10-26 2007-10-26 多负载拓扑硬件架构 Expired - Fee Related CN101419580B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007102022804A CN101419580B (zh) 2007-10-26 2007-10-26 多负载拓扑硬件架构
US11/955,409 US7746195B2 (en) 2007-10-26 2007-12-13 Circuit topology for multiple loads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007102022804A CN101419580B (zh) 2007-10-26 2007-10-26 多负载拓扑硬件架构

Publications (2)

Publication Number Publication Date
CN101419580A CN101419580A (zh) 2009-04-29
CN101419580B true CN101419580B (zh) 2012-03-28

Family

ID=40582093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007102022804A Expired - Fee Related CN101419580B (zh) 2007-10-26 2007-10-26 多负载拓扑硬件架构

Country Status (2)

Country Link
US (1) US7746195B2 (zh)
CN (1) CN101419580B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887712B (zh) * 2009-05-15 2014-12-17 深圳市齐创美科技有限公司 Rgb信号过驱动拓扑装置
CN102957411A (zh) * 2011-08-25 2013-03-06 鸿富锦精密工业（深圳）有限公司 多负载拓扑硬件架构
CN102958268A (zh) * 2011-08-30 2013-03-06 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN103870431A (zh) * 2012-12-17 2014-06-18 鸿富锦精密工业(武汉)有限公司 多重负载拓扑布线架构
CN105871353B (zh) * 2016-06-22 2019-03-15 迈普通信技术股份有限公司 一种多负载电路及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1663119A (zh) * 2002-04-19 2005-08-31 英特尔公司 数字器件的互连
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356462A (en) * 1980-11-19 1982-10-26 Rca Corporation Circuit for frequency scan antenna element
US5126704A (en) * 1991-04-11 1992-06-30 Harris Corporation Polyphase divider/combiner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1663119A (zh) * 2002-04-19 2005-08-31 英特尔公司 数字器件的互连
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法

Also Published As

Publication number Publication date
US7746195B2 (en) 2010-06-29
CN101419580A (zh) 2009-04-29
US20090108956A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
CN101419580B (zh) 多负载拓扑硬件架构
JP4712006B2 (ja) 装置およびシステム
CN101452434A (zh) 多负载拓扑架构
US7307450B2 (en) Programmable logic block for designing an asynchronous circuit
CN100447771C (zh) 通用串行总线发射机
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
CN202421440U (zh) 电路延时时间测量装置
KR100959846B1 (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
US8510485B2 (en) Low power digital interface
CN102958268A (zh) 印刷电路板
US6708238B1 (en) Input/output cell with a programmable delay element
CN102957411A (zh) 多负载拓扑硬件架构
CN102298891A (zh) 测试信号传输线的方法及集成电路与显示面板模块
US20080309354A1 (en) Method and apparatus for testing characteristic impedance of transmission lines
CN110823281B (zh) 电路装置
CN100518436C (zh) 高速印刷电路板中传输线的布线架构
CN101452050B (zh) 一种iob测试方法
CN101853825B (zh) 多负载拓扑架构
TWI442700B (zh) 多重負載拓撲架構
CN107741919B (zh) 应用在控制系统中的数据通信装置
US20140239971A1 (en) Debugging circuit and circuit board using same
US6430198B1 (en) Apparatus and method of reducing packet length count processing
CN100405336C (zh) 高速印刷电路板中传输线的布线架构
JP2006189352A (ja) インピーダンス変換回路、入出力回路及び半導体試験装置
CN110134052B (zh) 一种兼容多种输出形式的数字信号采集电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20141026

EXPY Termination of patent right or utility model