CN100518436C - 高速印刷电路板中传输线的布线架构 - Google Patents

高速印刷电路板中传输线的布线架构 Download PDF

Info

Publication number
CN100518436C
CN100518436C CNB2005100364456A CN200510036445A CN100518436C CN 100518436 C CN100518436 C CN 100518436C CN B2005100364456 A CNB2005100364456 A CN B2005100364456A CN 200510036445 A CN200510036445 A CN 200510036445A CN 100518436 C CN100518436 C CN 100518436C
Authority
CN
China
Prior art keywords
transmission line
circuit board
printed circuit
north bridge
speed printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100364456A
Other languages
English (en)
Other versions
CN1909761A (zh
Inventor
许寿国
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005100364456A priority Critical patent/CN100518436C/zh
Priority to US11/309,265 priority patent/US20070076580A1/en
Publication of CN1909761A publication Critical patent/CN1909761A/zh
Application granted granted Critical
Publication of CN100518436C publication Critical patent/CN100518436C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种高速印刷电路板中传输线的布线架构，将星型拓扑架构应用于北桥芯片与外部设备扩展接口插槽的连接上，其中所述北桥芯片经由一主传输线连接至一连接点，该连接点再分别经由若干分支传输线连接至若干外部设备扩展接口插槽，所述主传输线上串接一阻尼电阻，所述北桥芯片与所述外部设备扩展接口插槽之间可通过所述主传输线与分支传输线互相传递信号，所述分支传输线的长度的差异值小于信号传输速度与信号上升时间乘积的二分之一。本发明可以有效的解决高速印刷电路板上北桥芯片与外部设备扩展接口插槽之间采用传统的菊花链布线架构中的传输线效应问题，提高信号的传输品质。

Description

高速印刷电路板中传输线的布线架构
【技术领域】
本发明是关于一种高速印刷电路板中传输线的布线架构，特别是指一种用于高速印刷电路板上北桥芯片与PCI(Peripheral Component Interconnect，外部设备扩展接口)插槽间用来提高信号传输品质的高速印刷电路板中的传输线布线架构。
【背景技术】
电子技术的发展使得IC(集成电路)的工作速度越来越快，工作频率越来越高，通常认为如果数字逻辑电路的频率达到或者超过45MHz～50MHz，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3)，该电路就称为高速电路。1996年之后，高速设计在整个电子设计领域所占的比例越来越大，100MHz以上的系统已随处可见，Bare Die(裸芯片)，BGA(球格阵列)，MCM(多芯片组件)这些体积小、管脚数已达数百甚至上千的封装形式也已越来越多地应用到各类高速超高速电子系统中。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端信号的上升时间，则认为此类信号是高速信号并产生传输线效应，即连线不再是显示集总参数的单纯的导线，而是呈现出分布的参数效应，在此情况下，只有通过使用高速电路设计知识，才能实现设计过程的可控性，否则基于传统方法设计的印刷电路板将无法工作。
随着半导体工艺的发展，高速设计已成为现代电子产品设计中的一个重要环节，与传统的设计比较，高速设计要更多地考虑到信号完整性问题，其主要表现在过冲(overshoot)、下冲(under shoot)、振铃(ringing)、延迟(delay)、串扰(crosstalk)和反射(reflection)等方面。一般在电路设计的过程中是通过严格控制走线长度并合理规划走线的拓扑结构来避免或降低传输线效应。
北桥芯片是主板芯片组中起主导作用的最重要的组成部分，负责与CPU的联系并控制内存、AGP、PCI数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量、PCI/AGP插槽、ECC(Error Checking and Correcting，错误检查和纠正)纠错等支持。由于电脑总线带宽的增加，对信号传输速率的要求逐渐增高，传统的32位33兆的PCI(Peripheral Component Interconnect)插槽已经发展到64位133兆的PCI-X插槽。请参考图1，是现有的菊花链(Daisy Chain)型拓扑布线架构的北桥芯片与三个PCI-X插槽互连的示意图，北桥芯片10通过一主传输线16连接PCI-X插槽12、13及14，所述北桥芯片10、PCI-X插槽12、13、14分别经由一终端电阻R10、R12、R13、R14与所述主传输线16连接，所述终端电阻R10、R12、R13、R14阻值分别与其相连的分支传输线(图未标)的特征阻抗相匹配。其中，由于驱动信号是从驱动端即北桥芯片10出发沿所述主传输线16依次到达各PCI-X插槽12、13及14，即从所述北桥芯片10出发的信号到达各PCI-X插槽所经过的线长会有所不同，而高速印刷电路板上信号每经过一段距离的传输线就会存在一定时间的延迟，因此使得各PCI-X插槽上的信号不同步；同时，由于采用菊花链布线架构，每条分支传输线与主传输线之间的接口会形成一个T型，使得传输线不连续，信号会在此来回反射，即使在每个分支传输线上串接一终端电阻也不可能使每个分支的透射系数都十分理想。因此，参考图2，我们可以看到所述各PCI-X插槽12、13、14的信号曲线122、132、142的振铃、过冲现象严重，且各信号不同步。
【发明内容】
鉴于以上内容，有必要提供一种能降低主板上北桥芯片与外部设备扩展接口插槽间信号的振铃与过冲现象的高速印刷电路板中传输线的布线架构。
一种高速印刷电路板中传输线的布线架构，将星型拓扑架构应用于北桥芯片与外部设备扩展接口插槽的连接上，所述北桥芯片经由一主传输线连接至一连接点，所述连接点再分别经由若干分支传输线连接至若干外部设备扩展接口插槽，所述主传输线上串接一阻尼电阻，所述北桥芯片与所述外部设备扩展接口插槽之间可通过所述主传输线与分支传输线互相传递信号，所述分支传输线的长度的差异值小于信号传输速度与信号上升时间乘积的二分之一。
本发明的优点在于：本发明采用一种星型拓扑架构并在所述主传输线上串接一阻尼电阻，由此可以使所述连接点处的信号透射率较高，信号不会在所述连接点处来回反射，有效的消除或降低了振铃与过冲等现象，提高了信号传输品质。
【附图说明】
图1是现有的北桥芯片与PCI-X插槽间布线架构的示意图。
图2是现有拓扑架构下PCI-X插槽上的波形图。
图3是本发明高速印刷电路板中传输线的布线架构较佳实施例的线路架构示意图。
图4是本发明高速印刷电路板中传输线的布线架构较佳实施例的PCI-X插槽上的波形图。
【具体实施方式】
下面参照附图及具体实施例对本发明作进一步的详细说明。
请参阅图3，本发明高速印刷电路板中传输线的布线架构，其采用星型拓扑架构，在一印刷电路板中，北桥芯片20经由一主传输线28连接至一连接点A，该连接点A分别经由分支传输线222、242、262连接至PCI-X插槽22、24、26。在所述主传输线28上靠近所述北桥芯片20的一端(＜800mil)串接一阻尼电阻R，所述阻尼电阻R的阻值应与主传输线28的阻抗相匹配，在本发明的具体实施例中所述主传输线28的特征阻抗值约为56欧姆，而北桥芯片20内阻约为24欧姆，因而所述阻尼电阻R为33欧姆。理论上而言，最佳的布线方式是所述分支传输线222、242及262的长度要相等，但考虑实际的布线要求，要保留部分设计余裕，故所述分支传输线的长度允许有一定的差距，但所述差距是越小越好，所述任意两条分支传输线的长度差异L的允许范围可根据以下公式计算：
2T＜Tr
2L/V＜Tr
L＜(Tr*V)/2
即：长度差异＜(信号传输速度*信号传输时间)/2
其中Tr为芯片端信号上升时间，L为任一插槽端与其它插槽端的分支传输线长度差，T为所述传输线长度差所造成的信号传输时间差，V为信号在传输线中的传输速度，本实施例中信号传输速度为1.8*108m/s(1mm＝39.37mils)，芯片端的信号上升时间大约为0.3ns。因此，在本实施例中，以1097mils为最大布线差距。
在本发明高速印刷电路板中传输线的布线架构的较佳实施例中，所述北桥芯片20发出的驱动信号沿所述主传输线28传递，经过所述连接点A后又分别沿所述分支传输线222、242及262向所述PCI-X插槽22、24及26传递。同时从所述PCI-X插槽22、24及26输出的信号也可分别经由所述分支传输线222、242及262传递至所述连接点A，然后再经由所述主传输线28传递至所述北桥芯片20。由于所述北桥芯片20输出的信号传递至所述PCI-X插槽22、24及26所经过的线长相等或所述线长相互之间的差异在一允许的范围以内，使得所述PCI-X插槽22、24及26上的信号之间没有明显的延迟。同时由于本发明采用星型拓扑架构，各传输线之间只有一个连接点，只要在所述主传输线28上串接所述阻尼电阻R与主传输线28的阻抗匹配以提高所述连接点处的信号透射率，即可避免信号从芯片端再次反射，进而提高信号传输品质。
请参阅图4，从中可以看到本发明高速印刷电路板中传输线的布线架构的较佳实施例中，PCI-X插槽22、24、26上的信号曲线重合为曲线30，振铃、过冲和信号不同步等现象均已消除，信号质量较好。
在以上具体实施例中，在北桥芯片与PCI-X插槽的连接中采用了星型拓扑架构，但本发明不仅限于此，本印刷电路板的布线架构还可以应用到其他的单驱动器多接收器或多驱动多接收的电路结构中。

Claims (7)

1.一种高速印刷电路板中传输线的布线架构，应用于北桥芯片与外部设备扩展接口插槽的连接上，其特征在于：所述北桥芯片经由一主传输线连接至一连接点，所述连接点再分别经由若干分支传输线连接至若干外部设备扩展接口插槽，所述主传输线上串接一阻尼电阻，所述分支传输线的长度的差异值小于信号传输速度与信号上升时间乘积的二分之一。
2.如权利要求1所述的高速印刷电路板中传输线的布线架构，其特征在于：所述外部设备扩展接口插槽为高速外部设备扩展接口插槽。
3.如权利要求1所述的高速印刷电路板中传输线的布线架构，其特征在于：所述阻尼电阻位于所述主传输线上靠近所述北桥芯片的一端且与所述北桥芯片的一端的距离小于800mil。
4.如权利要求1所述的高速印刷电路板中传输线的布线架构，其特征在于：所述阻尼电阻的阻值与所述主传输线的特征阻抗相匹配。
5.如权利要求4所述的高速印刷电路板中传输线的布线架构，其特征在于：所述阻尼电阻的阻值为33欧姆。
6.如权利要求1所述的高速印刷电路板中传输线的布线架构，其特征在于：所述分支传输线的长度相等。
7.如权利要求1所述的高速印刷电路板中传输线的布线架构，其特征在于：所述分支传输线的长度差异小于1097mils。
CNB2005100364456A 2005-08-05 2005-08-05 高速印刷电路板中传输线的布线架构 Expired - Fee Related CN100518436C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005100364456A CN100518436C (zh) 2005-08-05 2005-08-05 高速印刷电路板中传输线的布线架构
US11/309,265 US20070076580A1 (en) 2005-08-05 2006-07-21 Signal transmitting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100364456A CN100518436C (zh) 2005-08-05 2005-08-05 高速印刷电路板中传输线的布线架构

Publications (2)

Publication Number Publication Date
CN1909761A CN1909761A (zh) 2007-02-07
CN100518436C true CN100518436C (zh) 2009-07-22

Family

ID=37700722

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100364456A Expired - Fee Related CN100518436C (zh) 2005-08-05 2005-08-05 高速印刷电路板中传输线的布线架构

Country Status (2)

Country Link
US (1) US20070076580A1 (zh)
CN (1) CN100518436C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853825B (zh) * 2009-04-03 2012-01-25 鸿富锦精密工业（深圳）有限公司 多负载拓扑架构
CN102573269A (zh) * 2010-12-09 2012-07-11 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2583879Y (zh) * 2002-11-02 2003-10-29 深圳市中兴通讯股份有限公司 一种高速背板
US6754763B2 (en) * 2001-07-30 2004-06-22 Axis Systems, Inc. Multi-board connection system for use in electronic design automation
US6844754B2 (en) * 2002-06-20 2005-01-18 Renesas Technology Corp. Data bus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078965A (en) * 1997-12-08 2000-06-20 Intel Corporation Transmission line system for printed circuits
US20060132577A1 (en) * 2004-12-04 2006-06-22 Hon Hai Precision Industry Co., Ltd. Circuit topology for high-speed printed circuit board
US20070038794A1 (en) * 2005-08-10 2007-02-15 Purcell Brian T Method and system for allocating a bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754763B2 (en) * 2001-07-30 2004-06-22 Axis Systems, Inc. Multi-board connection system for use in electronic design automation
US6844754B2 (en) * 2002-06-20 2005-01-18 Renesas Technology Corp. Data bus
CN2583879Y (zh) * 2002-11-02 2003-10-29 深圳市中兴通讯股份有限公司 一种高速背板

Also Published As

Publication number Publication date
CN1909761A (zh) 2007-02-07
US20070076580A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
US5334962A (en) High-speed data supply pathway systems
US6362974B1 (en) Stacked processor construction and a method for producing same
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
US8898365B2 (en) Micro-link high-bandwidth chip-to-chip bus
US20110210803A1 (en) Differential circuit and layout method for the same
CN113128148B (zh) 基于延时链的触发信号同步系统、方法及半导体测试设备
US20190050519A1 (en) Die interface enabling 2.5 d device-level static timing analysis
CN100518436C (zh) 高速印刷电路板中传输线的布线架构
WO2018086314A1 (zh) 一种连接器及通信设备
CN107255975B (zh) 一种利用高速总线实现fpga程序快速加载的装置及方法
EP1678622B1 (en) Circulator chain memory command and address bus topology
CN214256720U (zh) 印刷电路板
TWI843015B (zh) 插槽連通性測試裝置及其測試方法
US6237056B1 (en) Apparatus and method for high speed board-to board ribbon cable data transfer
CN209821830U (zh) 可反复应用于高速验证的fpga子板
CN100405336C (zh) 高速印刷电路板中传输线的布线架构
CN202662010U (zh) Fpga互联装置、验证板及soc系统
TWI299245B (en) Arrangement of transmission lines on printed circuit board
CN219085413U (zh) 一种pc内嵌式的ate设备
US7478005B2 (en) Technique for testing interconnections between electronic components
CN111208892A (zh) 一种用串行i2c信号对芯片系统实现复位的方法
CN220292254U (zh) 一种改善阻抗的pcie金手指结构
CN115442176B (zh) 一种规模化多负载单端总线电路
WO2023108825A1 (zh) 基于电容提高跨分割信号完整性的pcb板及其布图方法
CN109743834B (zh) 一种优化usb链路阻抗的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20140805

EXPY Termination of patent right or utility model