JP2006189352A - インピーダンス変換回路、入出力回路及び半導体試験装置 - Google Patents
インピーダンス変換回路、入出力回路及び半導体試験装置 Download PDFInfo
- Publication number
- JP2006189352A JP2006189352A JP2005002098A JP2005002098A JP2006189352A JP 2006189352 A JP2006189352 A JP 2006189352A JP 2005002098 A JP2005002098 A JP 2005002098A JP 2005002098 A JP2005002098 A JP 2005002098A JP 2006189352 A JP2006189352 A JP 2006189352A
- Authority
- JP
- Japan
- Prior art keywords
- output
- resistor
- voltage
- operational amplifier
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】 半導体試験装置1の入出力回路80における伝送線路70とDUT10との間にインピーダンス変換回路90を接続する。インピーダンス変換回路90は、抵抗(第一抵抗Rtp81−1,第二抵抗Rts81−2)と、この抵抗の一端からの電圧を所定倍し、この所定倍した電圧から抵抗の他端の電圧を減算し、この減算で得られた電圧を出力する2入力1出力のアナログ演算器(第一アナログ演算器82−1,第二アナログ演算器82−2)と、このアナログ演算器の出力信号を低インピーダンスで出力するバッファ(第一バッファ83−1,第二バッファ83−2)とで構成されており、DUT10の出力信号を低インピーダンスで出力し、伝送線路70を駆動可能とする。
【選択図】 図1
Description
DUT10を試験対象とする半導体試験装置100は、同図に示すように、主要な構成として、試験パターンや期待値パターンなどを生成するパターン発生器20、このパターン発生器20からの試験パターンをテスト信号波形に整形する波形整形器30、この波形整形器30で整形されたテスト信号波形をDUT10へ送るとともに、DUT10が試験パターンにもとづいて出力する出力信号を受け取る入出力回路200、DUT10が出力した出力信号(試験結果)とパターン発生器20からの期待値パターンとを論理比較して一致・不一致を検出し、DUT10の良否判断を行う判定手段(パターン比較器)40、DUT10に所望の直流電圧を印加する電圧源(図示せず)やDUT10に供給される電源電流を検出する電流検出部(図示せず)等を有して判定手段40にDUT10の良否判定を行わせる直流試験手段50などを備えている。
なお、これらドライバDrやコンパレータCpを含む部分をテスタ部60という。
このような入出力回路200に関する技術は、従来から種々提案されている(例えば、特許文献1参照。)。
なお、同図において、DUT10は、その出力ピンを理想ドライバと内部抵抗でモデル化してある。
これらのうち、低消費電力型のDUTは、消費電力削減のため、出力の駆動能力を意図的に弱める設計がなされる傾向がある。このようなDUTでは、その内部において電流吸い込み、吐き出し能力が制限されている。このため、DUTが50Ω系の伝送線路を駆動しようとした場合、この電流制限が働いてしまい、内部抵抗が突然増大したように振舞う。このような場合、テスタ側では正しい波形が観測できない。
このようにすれば、DUT10の内部の電流制限に引っ掛からない範囲でDUT10は伝送線路を駆動できる。
これにより、50Ω終端ではなく、ハイインピーダンス終端となり、DUT10が出した電圧を、テスタ部60のコンパレータCpにそのまま伝えることができる。
また、第二の従来技術においては、伝送線路70の両端のインピーダンスが高いため、多重反射が発生し波形が収束するまでに長い時間を要し、高速・高タイミング精度での試験が困難となるという問題があった。
しかも、このインピーダンス変換回路を、駆動能力の弱いDUTの出力を増強するためのアシスト回路として、半導体試験装置におけるDUTの近くに挿入することで、テスタのハードウエアに大きな変更を加えることなく、伝送線路の駆動能力が弱いDUTから所望の振幅の電圧波形を得て、その特性試験を行うことができる。
インピーダンス変換回路をこのような構成とすれば、第一アナログ演算器と外部回路とが第一バッファにより分離されるため、第一アナログ演算器が外乱を受けることを防止できる。
インピーダンス変換回路をこのような構成とすると、第一バッファが電圧利得1を有するときには、電圧値はそのままに低インピーダンスでその信号を出力することができる。一方、第一バッファが所定倍数の増幅率を有するときには、テスタドライバを見かけの上で高電圧化できる。
インピーダンス変換回路をこのような構成とすれば、第二アナログ演算器と外部回路とが第二バッファにより分離されるため、第二アナログ演算器が外乱を受けることを防止できる。
インピーダンス変換回路をこのような構成とすると、第二バッファが電圧利得1を有するときには、電圧値はそのままに低インピーダンスでその信号を出力することができる。一方、第二バッファが所定倍数の増幅率を有するときには、テスタドライバを見かけの上で高電圧化できる。
また、テスタとDUTとの間にインピーダンス変換回路という付加回路を挿入しているにもかかわらず、一本の伝送線路で双方向の信号伝達を実現できる。すなわち、テスタから見れば、通常のI/Oデバイスとなんら変わりない試験が実現できる。
しかも、インピーダンス変換回路の出力インピーダンスを低くすることができるため、伝送線路70の両端のインピーダンスが高いことで多重反射が発生し波形が収束するまでに長い時間を要するといった問題を解消できる。したがって、高速・高タイミング精度での試験が可能となる。
入出力回路をこのような構成とすると、半導体集積回路の出力信号を低インピーダンスで出力することができる。これにより、伝送線路の駆動が可能となり、テスタ側で所望の電圧波形を得て、その半導体集積回路の特性試験を行うことができる。
しかも、簡単かつ小型のインピーダンス変換回路が伝送線路とDUTとの間に挿入された構成であるため、テスタ側の大幅変更を要せず、低コストで実現できる。
さらに、本発明の半導体試験装置は、従来の電流制限抵抗を挿入するものでもなく、また、テスタ部のスイッチを開にして終端抵抗を外しハイインピーダンス終端とするものでもないため、得られる出力信号の振幅が小さくならず、かつ、高速・高タイミング精度によりDUTの特性試験を行うことができる。
まず、本発明のインピーダンス変換回路、入出力回路及び半導体試験装置の実施形態について、図1、図2を参照して説明する。
図1は、本発明の入出力回路の回路構成を示す構成図、図2は、インピーダンス変換回路の回路構成を示す電子回路図である。
半導体試験装置1は、DUT(被試験デバイス)10の良否判断を行う試験装置であって、図12に示したように、主要構成として、パターン発生器20と、波形整形器30と、判定手段40と、直流試験手段50とを有し、さらに本実施形態の入出力回路80を有している。
第一アナログ演算器92−1は、第一抵抗Rtp91−1の一端(テスタ側(伝送線路側)に接続されている方)の電圧と、他端(第二バッファ93−2の出力側に接続されている方)の電圧とをそれぞれ入力する(これにより2入力となる)。次いで、第一抵抗Rtp91−1の一端から入力した電圧を所定倍(本実施形態においては、2倍)する。さらに、この所定倍した電圧から第一抵抗Rtp91−1の他端の電圧を減算する。そして、この減算によって得られた電圧を出力する(これにより1出力となる)。
第二抵抗Rts91−2(終端抵抗Rts)は、一方が、DUT10の端子に接続され、他方が、第一バッファ93−1の出力側に接続されている。
第二バッファ93−2は、第二アナログ演算器92−2の出力を低インピーダンスで出力する。
例えば、第一アナログ演算器92−1においては、第一抵抗91−1の一端の電圧を非反転入力する第一オペアンプ92−11と、第一抵抗91−1の他端の電圧を非反転入力する第二オペアンプ92−12と、第一オペアンプ92−11の出力を非反転入力するとともに、第二オペアンプ92−12の出力を反転入力する第三オペアンプ92−13と、第二オペアンプ92−12の出力側と第三オペアンプ92−13の反転入力端子との間に接続された反転入力側抵抗92−14と、一方が第三オペアンプ92−13の出力側に接続され、他方が第三オペアンプ92−13の反転入力端子に接続された帰還抵抗92−15とを有した構成としてある。
なお、この構成は、第一アナログ演算器92−1だけでなく、第二アナログ演算器92−2においても採用可能である。
ただし、第一アナログ演算器92−1や第二アナログ演算器92−2は、図3に示したようなオペアンプを用いた回路以外の回路で構成することもできる。
例えばアナログ演算器92としてオペアンプを用いた場合、このオペアンプの出力インピーダンスはゼロΩということはなく、その出力部分にはフィードバック抵抗がある。ここで、オペアンプの出力インピーダンスが高い場合には、そのオペアンプの出力端子が受けた外乱が演算結果に誤差として乗ってきてしまうことになる。そこで、オペアンプ(アナログ演算器92)の出力側にバッファ93を挿入することにより、アナログ演算器92が外乱を受けることを防止して、演算結果に生じる誤差を抑えることができる。
なお、バッファ93は、図2においては電圧利得1としてあるが、これに限るものではなく、例えば、図4(インピーダンス変換回路90b)に示すように、所定倍数の増幅率(「×1/m」又は「×m」)とすることもできる。これにより、テスタドライバを見かけの上で高電圧化することができる。
同図は、本実施形態のインピーダンス変換回路が接続された入出力回路の構成を示すとともに、電圧の測定位置を示す電子回路図である。
ここで、回路の各ノードの電圧を、V1(テスタ部のドライバDrの出力側における電圧)、V2(抵抗Rpと伝送線路70との間における電圧)、V3(伝送線路70とインピーダンス変換回路90の第一抵抗Rtp91−1との間における電圧)、V4(第二バッファ93−2の出力側の電圧)、V5(第一バッファ93−1の出力側の電圧)、V6(第二抵抗Rts91−1とDUT10との間における電圧)、V7(DUT10の内部抵抗Rsと理想ドライバとの間における電圧)とする。
V3=(Rtp×V1+Rp×V4)/(Rp+Rtp)
・・・(式1)
V5=2×V3−V4 ・・・(式2)
V6=(Rs×V5+Rts×V7)/(Rts+Rs)
・・・(式3)
V4=2×V6−V5 ・・・(式4)
V5=V1 ・・・(式5)
である。つまり、テスタドライバが出した電圧がそのままV5に現われる。このことから、DUT側から見ると、あたかもテスタドライバの出力インピーダンスが第二抵抗Rts91−2になっているように見える。
V4={(Rs−Rts)×V5+2×Rts×V7}/(Rts+Rs) ・・・(式6)
である。
次に、テスタドライバから出力される電流I1は、
I1=(V1−V4)/(Rp+Rtp) ・・・(式7)
である。
I2=(V5−V7)/(Rts+Rs) ・・・(式8)
である。
ここで、式7に式5及び式6を代入して整理し、さらに式8を適用すると、
I1=I2×2×Rts/(Rp+Rtp) ・・・(式9)
となる。
さらに、式9は、Rsに無関係であることから、DUT10の内部抵抗に無関係に式9が成り立つことを意味する。
この性質は、式9のような係数を考慮すればテスタドライバ側からでもVSIM(Voltage Source I Measure:電圧印加電流測定)試験やISVM(I Source Voltage Measure:電圧印加電流測定)試験が可能であることを意味する。
例えば、内部抵抗Rsが第二抵抗Rts91−2と等しい値を有する場合は、式6より、
V4=V7 ・・・(式10)
である。つまり、DUT10の出力電圧がそのままV4に現われる。
このことから、テスタドライバから見ると、あたかもDUT10の出力インピーダンスが第一抵抗Rts91−1になっているように見える。
V4=V1 ・・・(式11)
である。また、このとき電流I1がゼロとなることから、
V1=V3=V4 ・・・(式12)
である。つまり、テスタドライバから見ると第一抵抗Rts91−1がオープンのように見える。
V4=−V5 ・・・(式13)
となる。さらに、テスタの終端抵抗Rp=第一抵抗Rtp91−1であれば、式5が適用でき、
V4=−V1 ・・・(式14)
となる。この結果を式1に代入すれば、
V3=0 ・・・(式15)
となる。このことは、DUT10がGNDにショートすれば、あたかもテスタから見て第一抵抗Rts91−1がゼロΩでGNDにショートしているように見えることを意味する。
次に、本実施形態のインピーダンス変換回路の各ノードにおける電圧波形の測定結果(測定1〜測定3)について、図5〜図10を参照して説明する。
まず、テスタ部の終端抵抗Rp,伝送線路のインピーダンスZo,第一抵抗Rtpがそれぞれ50Ω(Rp=Zo=Rtp=50Ω)、第二抵抗Rts,DUT10の内部抵抗Rsがそれぞれ200Ω(Rts=Rs=200Ω)の場合における入出力回路40の各ノードの電圧波形について、図5、図6を参照して説明する。
図6は、各ノードにおける電圧波形の測定結果を示す波形図である。
なお、遅延5ns、スルーレート100V/us、伝送線路70の時間長を10nsとする。ただし、5nsの遅延はアナログ演算器のモデルの中に組み込まれており、遅延時間はトータルで15nsとなる。
DUT10の理想ドライバの出力(V7)が、DUT10の内部抵抗Rsで電圧降下し(V6)、第二抵抗Rts91−2の手前から第二アナログ演算器92−2に入力される。また、第二抵抗Rtp91−2と第一アナログ演算器92−1との間における電圧V5も第二アナログ演算器92−2に入力されるが、この電圧V5は、0Vである。第二アナログ演算器92−2に入力された電圧V6が所定倍(ここでは、2倍)され、この所定倍された電圧からV5が減算され、この減算で得られた電圧が第二アナログ演算器92−2から出力される(V4)。
この出力電圧(V4)は、第一抵抗Rtp91−1、伝送線路70を介してテスタへ送られる(V3,V2,V1)。
これにより、V3の出力インピーダンスは50Ωと小さくなっていることから、伝送線路70の駆動が可能となっている。
次に、テスタの終端抵抗Rp,伝送線路のインピーダンスZo,第一抵抗Rtpがそれぞれ50Ω(Rp=Zo=Rtp=50Ω)、DUT側はGNDにショートした場合における入出力回路40の各ノードの電圧波形について、図7、図8を参照して説明する。
次に、テスタの終端抵抗Rp,伝送線路のインピーダンスZo,第一抵抗Rtpがそれぞれ50Ω(Rp=Zo=Rtp=50Ω)、DUT側がオープンの場合における入出力回路40の各ノードの電圧波形について、図9、図10を参照して説明する。
次に、本実施形態の入出力回路の他の構成例について、図11を参照して説明する。
同図に示すように、入出力回路40の他の構成例として、インピーダンス変換回路90とDUT10との間に、並列にDC測定ユニット300を接続した構成とすることができる。
DC測定ユニット300は、DC試験(DC test)などに用いられる測定ユニットであって、通常はテスタ部と伝送線路70との間に並列にスイッチを介して接続されている。
本実施形態においては、インピーダンス変換回路90が伝送線路70とDUT10との間に接続されることから、DUT10のDC試験を行うためにDC測定ユニット300をインピーダンス変換回路90とDUT10との間に並列に接続するものである。
なお、DC測定ユニット300の内部構成や機能等の詳細については、特開2002−107405号公報に開示されている。
例えば、上述した実施形態では、伝送線路が1本のみ備えられた半導体試験装置においてDUTの近くにインピーダンス変換回路を接続した実施形態を示したが、その半導体試験装置としては、伝送線路を1本のみ備えたものに限定されるものではなく、複数本備えたものにおいてもDUTの近くにインピーダンス変換回路を接続することは可能である。
10 DUT
20 パターン発生器
30 波形整形器
40 判定手段
50 直流試験手段
60 テスタ部
70 伝送線路
80 入出力回路
90 インピーダンス変換回路
91−1 第一抵抗Rtp
91−2 第二抵抗Rts
92−1 第一アナログ演算器
92−2 第二アナログ演算器
93−1 第一バッファ
93−2 第二バッファ
92−11 第一オペアンプ
92−12 第二オペアンプ
92−13 第三オペアンプ
92−14 反転入力側抵抗Rf
92−15 帰還抵抗Rf
300 DC測定ユニット
Dr ドライバ(テスタドライバ)
Cp コンパレータ
Claims (10)
- 第一抵抗と、
この第一抵抗の一端の電圧を所定倍し、この所定倍した電圧から前記第一抵抗の他端の電圧を減算し、この減算で得られた電圧を出力する第一アナログ演算器と、
この第一アナログ演算器の出力側に接続された第二抵抗と、
この第二抵抗の一端の電圧を所定倍し、この所定倍した電圧から前記第二抵抗の他端の電圧を減算し、この減算で得られた電圧を出力する第二アナログ演算器とを有し、
前記第一抵抗が、前記第二アナログ演算器の出力側に接続された
ことを特徴とするインピーダンス変換回路。 - 前記第一アナログ演算器の出力側と前記第二抵抗との間に第一バッファを接続した
ことを特徴とする請求項1記載のインピーダンス変換回路。 - 前記第一バッファが、電圧利得1又は所定倍数の増幅率を有した
ことを特徴とする請求項2記載のインピーダンス変換回路。 - 前記第二アナログ演算器の出力側と前記第一抵抗との間に第二バッファを接続した
ことを特徴とする請求項1〜3のいずれかに記載のインピーダンス変換回路。 - 前記第二バッファが、電圧利得1又は所定倍数の増幅率を有した
ことを特徴とする請求項4記載のインピーダンス変換回路。 - 前記第一アナログ演算器が、
前記第一抵抗の一端の電圧を非反転入力する第一オペアンプと、
前記第一抵抗の他端の電圧を非反転入力する第二オペアンプと、
前記第一オペアンプの出力を非反転入力するとともに、前記第二オペアンプの出力を反転入力する第三オペアンプと、
前記第二オペアンプの出力側と前記第三オペアンプの反転入力端子との間に接続された反転入力側抵抗と、
一方が前記第三オペアンプの出力側に接続され、他方が前記第三オペアンプの反転入力端子に接続された帰還抵抗とを有した
ことを特徴とする請求項1〜5のいずれかに記載のインピーダンス変換回路。 - 前記第二アナログ演算器が、
前記第二抵抗の一端の電圧を非反転入力する第一オペアンプと、
前記第二抵抗の他端の電圧を非反転入力する第二オペアンプと、
前記第一オペアンプの出力を非反転入力するとともに、前記第二オペアンプの出力を反転入力する第三オペアンプと、
前記第二オペアンプの出力側と前記第三オペアンプの反転入力端子との間に接続された反転入力側抵抗と、
一方が前記第三オペアンプの出力側に接続され、他方が前記第三オペアンプの反転入力端子に接続された帰還抵抗とを有した
ことを特徴とする請求項1〜6のいずれかに記載のインピーダンス変換回路。 - 所定の信号を半導体集積回路へ送るドライバと、
前記半導体集積回路からの出力信号を受けるコンパレータと、
前記ドライバ及び/又は前記コンパレータと前記半導体集積回路との間に接続されて前記所定の信号及び/又は前記出力信号を送る伝送線路とを有する入出力回路であって、
前記伝送線路と前記半導体集積回路との間に、前記半導体集積回路の出力信号を受け低インピーダンスで出力するインピーダンス変換回路を備えた
ことを特徴とする入出力回路。 - 前記インピーダンス変換回路が、前記請求項1〜請求項7のいずれかに記載のインピーダンス変換回路からなる
ことを特徴とする請求項8記載の入出力回路。 - 試験パターンと期待値パターンとを生成するパターン発生器と、
前記試験パターンをテスト信号波形に整形する波形整形器と、
前記テスト信号波形を半導体集積回路へ送るとともに、前記半導体集積回路の出力信号を受ける入出力回路と、
前記出力信号と前記期待値パターンとを比較する判定手段とを備えた半導体試験装置であって、
前記入出力回路が、前記請求項8又は請求項9記載の入出力回路からなる
ことを特徴とする半導体試験装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002098A JP4310280B2 (ja) | 2005-01-07 | 2005-01-07 | インピーダンス変換回路、入出力回路及び半導体試験装置 |
US11/326,182 US7317336B2 (en) | 2005-01-07 | 2006-01-05 | Impedance matching circuit, input-output circuit and semiconductor test apparatus |
US11/973,547 US7518405B2 (en) | 2005-01-07 | 2007-10-09 | Impedance matching circuit, input-output circuit and semiconductor test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002098A JP4310280B2 (ja) | 2005-01-07 | 2005-01-07 | インピーダンス変換回路、入出力回路及び半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006189352A true JP2006189352A (ja) | 2006-07-20 |
JP4310280B2 JP4310280B2 (ja) | 2009-08-05 |
Family
ID=36796706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005002098A Expired - Fee Related JP4310280B2 (ja) | 2005-01-07 | 2005-01-07 | インピーダンス変換回路、入出力回路及び半導体試験装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7317336B2 (ja) |
JP (1) | JP4310280B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102138310A (zh) * | 2008-11-28 | 2011-07-27 | 三菱电机株式会社 | 信号传输装置 |
WO2011121658A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社アドバンテスト | 可変イコライザ回路およびそれを用いた試験装置 |
KR20230098861A (ko) | 2021-03-04 | 2023-07-04 | 제이에프이 스틸 가부시키가이샤 | 폐건전지로부터의 망간 회수 방법 및 회수 설비 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424175B1 (en) * | 2000-09-11 | 2002-07-23 | Intel Corporation | Biased control loop circuit for setting impedance of output driver |
WO2003008985A1 (fr) | 2001-07-17 | 2003-01-30 | Advantest Corporation | Circuit d'e/s et appareil de controle |
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
US6992501B2 (en) * | 2004-03-15 | 2006-01-31 | Staktek Group L.P. | Reflection-control system and method |
-
2005
- 2005-01-07 JP JP2005002098A patent/JP4310280B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-05 US US11/326,182 patent/US7317336B2/en not_active Expired - Fee Related
-
2007
- 2007-10-09 US US11/973,547 patent/US7518405B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4310280B2 (ja) | 2009-08-05 |
US7518405B2 (en) | 2009-04-14 |
US7317336B2 (en) | 2008-01-08 |
US20080186050A1 (en) | 2008-08-07 |
US20060214681A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6856138B2 (en) | Time-domain reflectometer for testing terminated network cable | |
JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
US20050140388A1 (en) | Hybrid AC/DC-coupled channel for testing | |
JP5025224B2 (ja) | 試験装置、ドライバコンパレータチップ、応答測定装置および校正方法 | |
JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
US7868664B2 (en) | Generating a trigger from a differential signal | |
US20040088631A1 (en) | Method and device for signaling a transmission fault on a data line | |
JP5066184B2 (ja) | 試験装置および伝送装置 | |
US8531197B2 (en) | Integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device | |
KR101063441B1 (ko) | Odt 저항 테스트 시스템 | |
JP2012013446A (ja) | ピンエレクトロニクス回路およびそれを用いた試験装置 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
JPH11326441A (ja) | 半導体試験装置 | |
JP2007218779A (ja) | 半導体テスター用テストボード | |
JP3524450B2 (ja) | 集積回路およびその評価方法 | |
TWI738937B (zh) | 差分時脈信號的測試系統及其方法 | |
TWI743629B (zh) | 能夠於直流耦合模式下執行複數種測試的測試系統、傳送器與接收器 | |
CN112763935B (zh) | 执行多种测试的测试系统、传送器与接收器 | |
US6748205B1 (en) | Integrated circuit | |
JP2001060854A (ja) | 差動伝送回路及びこれを用いるパルス幅可変回路及び可変遅延回路及び半導体試験装置 | |
JPH10293153A (ja) | インピーダンス整合回路 | |
JP2006337387A (ja) | 半導体試験装置 | |
JPH06148276A (ja) | 半導体試験装置及び試験方法 | |
JP2000275302A (ja) | Ic試験用プローブ及びicの直流試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |