JP2006337387A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2006337387A JP2006337387A JP2006259647A JP2006259647A JP2006337387A JP 2006337387 A JP2006337387 A JP 2006337387A JP 2006259647 A JP2006259647 A JP 2006259647A JP 2006259647 A JP2006259647 A JP 2006259647A JP 2006337387 A JP2006337387 A JP 2006337387A
- Authority
- JP
- Japan
- Prior art keywords
- termination
- dut
- predetermined
- load current
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
質で終端可能で、DUTのタイミング測定が精度良く測定可能な終端装置をピン
エレクトロニクスに備える半導体試験装置を提供する。
【解決手段】被試験デバイスのICピンから出力されるDUT出力信号を所定の
終端抵抗で終端する終端機能を備える半導体試験装置において、DUTの出力端
の電流駆動能力に対応して終端抵抗に流れる負荷電流を所定に低減する負荷電流
低減手段を備える、半導体試験装置。
【選択図】図4
Description
尚、終端抵抗を外してハイインピーダンスモードでのデバイス測定を行う場合には、線路開放端とDUT出力端とで反射を繰り返すので波形歪みを生じたり、セットリング時間が遅くなったりする結果、コンパレータ側で受けたときに、適正なるタイミングでの測定が困難となる。
コンパレータCPは、第2終端抵抗RT2の直近に配置されて、DUTのICピンからのDUT出力信号Vdutを所定の波形品質で受けて、所望のしきい値であるハイ/ロー電圧(VOH/VOL)に基づいて論理信号CPDに変換した結果をDCへ供給する。
ドライバDRの内部原理要素は第1スイッチSW1と、第2スイッチSW2と、第3スイッチSW3と、第1終端抵抗RT1とを備える。
第1スイッチSW1は、超高速動作が可能なトランジスタスイッチであって、ドライバパターン信号DRPがローレベルのときはローレベル電源VILに基づくローレベル側の所定電圧を出力端から出力し、ドライバパターン信号DRPがハイレベルのときはハイレベル電源VIHに基づくハイレベル側の所定電圧を出力端から出力する。
他方の、第3スイッチSW3がON状態のときにはドライバ側終端モードとして機能する。このとき、第1終端抵抗RT1の他端には第1終端電源VT1が接続される。このときの第1終端抵抗RT1もトランジスタスイッチの内部インピーダンスを含んで、出力端側から見たときの出力インピーダンスが約50Ωとなるように形成されている。このとき、DUTからドライバ側へ流れる電流量i1は、(Vdut−VT1v)/50Ωの電流量である。
これによれば、ハイ側DUT出力電圧VoutH又はロー側DUT出力電圧VoutLにおいて、DUTのICピンから流れる全体の電流量は、i1+i2=(1.5v/50Ω)+(1.5v/50Ω)=30mA+30mA=60mAの大きな電流負荷となる。
更に、過大な負荷電流に伴ってDUTを劣化させたり、数百ピンもの多数ピンを有するDUTでは内部発熱による半導体のジャンクション温度上昇に伴って出力特性が変動して所望の温度条件での試験が困難となってしまう。
また、出力ピンの電流駆動能力が小さいDUTに適合して試験実施できる終端装置をピンエレクトロニクスに備える半導体試験装置を提供することである。
上記課題を解決するために、被試験デバイスのICピンから出力されるDUT出力信号Vdutが当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置である。
上記発明によれば、DUTの出力ピンの電流駆動能力が小さい場合においても良好な波形品質で終端可能で、DUTのタイミング測定が精度良く測定可能な終端装置をピンエレクトロニクスに備える半導体試験装置が実現できる。
上記課題を解決するために、被試験デバイスのICピンから出力されるDUT出力信号Vdutが当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して上記終端抵抗に流れる負荷電流を所定に低減してコンパレータCPの入力端で受けるDUT出力信号Vdutの波形品質を向上可能とする負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
上記課題を解決するために、被試験デバイスのICピンから出力されるDUT出力信号Vdutが当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置がある。
上記課題を解決するために、被試験デバイスのICピンから出力されるDUT出力信号Vdutが当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
当該チャンネルのコンパレータCPへ供給する期待値EXPに基づいて、DUTの電流駆動能力に対応してDUTの当該出力端から出力するハイレベルとローレベルに同期して上記終端抵抗の他端へ供給する終端電圧を所定に制御して、上記終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備えてコンパレータCPの入力端で受けるDUT出力信号Vdutの波形品質が向上可能となる、ことを特徴とする半導体試験装置がある。
ICピンの出力端に接続されている伝送線路がドライバDR側の第1伝送線路CB1とコンパレータ側の第2伝送線路CB2に2分岐する伝送線路の構成のとき、上記負荷電流低減手段は、ドライバDR側を所定の負荷電流で終端できるドライバ終端装置20と、コンパレータ側を所定の負荷電流で終端できるコンパレータ終端装置30との両方を備える、ことを特徴とする上述半導体試験装置がある。
ICピンの出力端に接続されている伝送線路が1本の伝送線路(第1伝送線路CB1)でドライバDR側とコンパレータCP側に接続される接続構成のとき、上記負荷電流低減手段は、コンパレータCPの近くに備える所定の負荷電流で終端できるコンパレータ終端装置30である、ことを特徴とする上述半導体試験装置がある。
ICピンの出力端に接続されている伝送線路が1本の伝送線路(第1伝送線路CB1)でドライバDR側とコンパレータCP側に接続される接続構成のとき、上記負荷電流低減手段は、ドライバDR内部に備える所定の負荷電流で終端できるドライバ終端装置20である、ことを特徴とする上述半導体試験装置がある。
上述負荷電流低減手段の一態様としては、DUTから出力されるDUT出力信号Vdutのハイレベルとローレベルに対応してパターン発生器PGから発生して当該チャンネルのコンパレータCPへ供給する期待値EXPを適用し、これに基づいて終端抵抗の他端へ供給するハイ側とロー側の終端電圧レベルを動的に切り替え制御する、ことを特徴とする上述半導体試験装置がある。
上述ドライバDR側を所定の負荷電流で終端できる上記ドライバ終端装置20の一態様は、第1ハイレベル終端電源VT1Hと第1ローレベル終端電源VT1Lと第1終端電源切り替えスイッチSW4と第1終端抵抗RT1とを備え、
上記第1ハイレベル終端電源VT1HはDUTがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第1ローレベル終端電源VT1LはDUTがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記第1終端抵抗RT1はドライバDRの出力端から内部回路を見たときの等価的なインピーダンスを所定の終端抵抗と見なし、
上記第1終端電源切り替えスイッチSW4はパターン発生器PGから発生する当該チャンネルへの期待値EXPを受けて、これに同期したタイミングで上記第1ハイレベル終端電源VT1H若しくは上記第1ローレベル終端電源VT1Lを上記第1終端抵抗RT1の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つDUTのICピンから流れる負荷電流を所定に低減できる結果、DUTの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
上述コンパレータCPの近くに備える所定の負荷電流で終端できる上記コンパレータ終端装置30の一態様は、第2ハイレベル終端電源VT2Hと第2ローレベル終端電源VT2Lと第2終端電源切り替えスイッチSW5と第2終端抵抗RT2とを備え、
上記第2ハイレベル終端電源VT2HはDUTがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
上記第2ローレベル終端電源VT2LはDUTがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
上記終端電源切り替えスイッチSW4はパターン発生器PGから発生する当該チャンネルへの期待値EXPを受けて、これに同期したタイミングで上記第2ハイレベル終端電源VT2H若しくは上記第2ローレベル終端電源VT2Lを上記第2終端抵抗RT2の他端に供給する切り替えスイッチである、ことを特徴とする上述半導体試験装置がある。
これにより、所定の特定インピーダンスの伝送線路の終端が実現され、且つDUTのICピンから流れる負荷電流を所定に低減できる結果、DUTの電流駆動能力が小さい場合おいても波形品質の劣化が改善できる。
ドライバの出力をON/OFF制御するドライバイネーブル信号DREを波形整形器FCから受けるドライバ構成のとき、ドライバDR側を終端する上記ドライバ終端装置20は、上記ドライバイネーブル信号DREに基づいてドライバの出力をOFF状態に制御するときにおいて、第2スイッチSW2で当該ドライバ側を終端装置として機能させる、ことを特徴とする上述半導体試験装置がある。
上述負荷電流低減手段の一態様は、伝送線路を終端する終端抵抗と、前記終端抵抗に供給する終端電源との間に定電流装置(例えば第1電流制限手段81と第2電流制限手段82)を直列に挿入して備え、
上記定電流装置は外部から所定の電流量に制御可能な定電流装置である、ことを特徴とする上述半導体試験装置がある。
且つ、DUT出力のICピンから流れる負荷電流は、期待値EXPに同期した動的な終端電圧であり、不良では無い正常なデバイスの場合において、DUT出力信号Vdutに同期した関係の同期終端電圧で終端できる結果、負荷電流が大幅に低減できる。従って、DUTの電流駆動能力が小さい場合において、波形品質の劣化が大幅に改善できる利点が得られる。
CC1 可変定電流源
RT1 第1終端抵抗
SW1 第1スイッチ
VT1 第1終端電源
VT1H 第1ハイレベル終端電源
VT1L 第1ローレベル終端電源
CB2 第2伝送線路
RT2 第2終端抵抗
SW2 第2スイッチ
VT2 第2終端電源
VT2H 第2ハイレベル終端電源
VT2L 第2ローレベル終端電源
SW3 第3スイッチ
SW4 第1終端電源切り替えスイッチ
SW5 第2終端電源切り替えスイッチ
C5 交流成分バイパス手段
20 ドライバ終端装置
30 コンパレータ終端装置
81 第1電流制限手段
82 第2電流制限手段
CP コンパレータ
DC 論理比較器
DR ドライバ
DUT 被試験デバイス
FC 波形整形器
PE ピンエレクトロニクス
Claims (12)
- 被試験デバイス(DUT)のICピンから出力されるDUT出力信号を所定の終端抵抗で終端する終端機能を備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して該終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置。 - 被試験デバイス(DUT)のICピンから出力されるDUT出力信号を所定の終端抵抗で終端する終端機能を備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して該終端抵抗に流れる負荷電流を所定に低減してコンパレータCPの入力端で受けるDUT出力信号の波形品質を向上可能とする負荷電流低減手段を備える、ことを特徴とする半導体試験装置。 - 被試験デバイス(DUT)のICピンから出力されるDUT出力信号が当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
DUTの当該出力端の電流駆動能力に対応して該終端抵抗の他端へ供給する終端電圧を所定に制御して、該終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置。 - 被試験デバイス(DUT)のICピンから出力されるDUT出力信号が当該ICピンに接続されている伝送線路を経由して遠端側へ伝送され、前記遠端側には所定の終端抵抗で終端する終端機能をピンエレクトロニクスPEに備える半導体試験装置において、
DUTの電流駆動能力に対応してDUTの当該出力端から出力するハイレベルとローレベルに同期して該終端抵抗の他端へ供給する終端電圧を所定に制御して、該終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、ことを特徴とする半導体試験装置。 - ICピンの出力端に接続されている伝送線路がドライバDR側とコンパレータ側に2分岐する伝送線路の構成のとき、該負荷電流低減手段は、ドライバDR側を所定の負荷電流で終端できるドライバ終端装置と、コンパレータ側を所定の負荷電流で終端できるコンパレータ終端装置との両方を備える、ことを特徴とする請求項1乃至4記載の半導体試験装置。
- ICピンの出力端に接続されている伝送線路が1本の伝送線路でドライバDR側とコンパレータCP側に接続される接続構成のとき、該負荷電流低減手段は、コンパレータCPの近くに備える所定の負荷電流で終端できるコンパレータ終端装置である、ことを特徴とする請求項1乃至4記載の半導体試験装置。
- ICピンの出力端に接続されている伝送線路が1本の伝送線路でドライバDR側とコンパレータCP側に接続される接続構成のとき、該負荷電流低減手段は、ドライバDR内部に備える所定の負荷電流で終端できるドライバ終端装置である、ことを特徴とする請求項1乃至4記載の半導体試験装置。
- 該負荷電流低減手段は、DUTから出力されるDUT出力信号のハイレベルとローレベルに対応してパターン発生器PGから発生して当該チャンネルのコンパレータCPへ供給する期待値EXPを適用し、これに基づいて終端抵抗の他端へ供給するハイ側とロー側の終端電圧レベルを動的に切り替え制御する、ことを特徴とする請求項1乃至4記載の半導体試験装置。
- ドライバDR側を所定の負荷電流で終端できる該ドライバ終端装置は、第1ハイレベル終端電源と第1ローレベル終端電源と第1終端電源切り替えスイッチと第1終端抵抗とを備え、
該第1ハイレベル終端電源はDUTがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
該第1ローレベル終端電源はDUTがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
該第1終端抵抗はドライバDRの出力端から内部回路を見たときの等価的なインピーダンスを所定の終端抵抗と見なし、
該第1終端電源切り替えスイッチはパターン発生器PGから発生する当該チャンネルへの期待値EXPを受けて、これに同期したタイミングで該第1ハイレベル終端電源若しくは該第1ローレベル終端電源を該第1終端抵抗の他端に供給する切り替えスイッチである、ことを特徴とする請求項5又は7記載の半導体試験装置。 - コンパレータCPの近くに備える所定の負荷電流で終端できる該コンパレータ終端装置は、第2ハイレベル終端電源と第2ローレベル終端電源と第2終端電源切り替えスイッチと第2終端抵抗とを備え、
該第2ハイレベル終端電源はDUTがハイレベルを出力する駆動能力に対応して所定の負荷電流となるハイ側の所定電圧を供給するものであり、
該第2ローレベル終端電源はDUTがローレベルを出力する駆動能力に対応して所定の負荷電流となるロー側の所定電圧を供給するものであり、
該終端電源切り替えスイッチはパターン発生器PGから発生する当該チャンネルへの期待値EXPを受けて、これに同期したタイミングで該第2ハイレベル終端電源若しくは該第2ローレベル終端電源を該第2終端抵抗の他端に供給する切り替えスイッチである、ことを特徴とする請求項5又は6記載の半導体試験装置。 - ドライバの出力をON/OFF制御するドライバイネーブル信号DREを受けるドライバ構成のとき、ドライバDR側を終端する該ドライバ終端装置は、該ドライバイネーブル信号DREに基づいてドライバの出力をOFF状態に制御するときにおいて、当該ドライバ側を終端装置として機能させる、ことを特徴とする請求項5又は7記載の半導体試験装置。
- 該負荷電流低減手段は、伝送線路を終端する終端抵抗と、前記終端抵抗に供給する終端電源との間に定電流装置を直列に挿入して備え、
該定電流装置は外部から所定の電流量に制御可能な定電流装置である、ことを特徴とする請求項1乃至4記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259647A JP4395156B2 (ja) | 2006-09-25 | 2006-09-25 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259647A JP4395156B2 (ja) | 2006-09-25 | 2006-09-25 | 半導体試験装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001354219A Division JP3971165B2 (ja) | 2001-11-20 | 2001-11-20 | 半導体試験装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006337387A true JP2006337387A (ja) | 2006-12-14 |
JP2006337387A5 JP2006337387A5 (ja) | 2007-09-27 |
JP4395156B2 JP4395156B2 (ja) | 2010-01-06 |
Family
ID=37558042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006259647A Expired - Fee Related JP4395156B2 (ja) | 2006-09-25 | 2006-09-25 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395156B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013057545A (ja) * | 2011-09-07 | 2013-03-28 | Hioki Ee Corp | 測定装置 |
-
2006
- 2006-09-25 JP JP2006259647A patent/JP4395156B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013057545A (ja) * | 2011-09-07 | 2013-03-28 | Hioki Ee Corp | 測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4395156B2 (ja) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7617064B2 (en) | Self-test circuit for high-definition multimedia interface integrated circuits | |
US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
JPH07218596A (ja) | 半導体試験装置 | |
US20070146183A1 (en) | High-speed digital multiplexer | |
JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
JP4395156B2 (ja) | 半導体試験装置 | |
JP3971165B2 (ja) | 半導体試験装置 | |
KR100936707B1 (ko) | 반도체 시험 장치의 타이밍 교정 회로 및 타이밍 교정 방법 | |
US7197682B2 (en) | Semiconductor test device and timing measurement method | |
JP2010230668A (ja) | 試験装置およびドライバ回路 | |
JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
KR101884180B1 (ko) | 반도체검사장비 핀 드라이버 회로 | |
US7285974B2 (en) | Large scale integrated circuit | |
JP5502938B2 (ja) | 試験装置 | |
US7480583B2 (en) | Methods and apparatus for testing a circuit | |
US20080222452A1 (en) | Test apparatus for testing a circuit unit | |
CN210742351U (zh) | 一种宽电压多通道数字io系统 | |
JPH04259868A (ja) | Ic試験装置 | |
JP4593791B2 (ja) | 自動検査装置用の直列スイッチドライバ構造 | |
JP3189798B2 (ja) | 出力バッファ回路 | |
JP2004020408A (ja) | 半導体試験装置 | |
US20080054970A1 (en) | Voltage conveyor for changing voltage levels in a controlled manner | |
JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
JP5003955B2 (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |