JP4668284B2 - 差動信号伝送装置、差動信号受信装置 - Google Patents

差動信号伝送装置、差動信号受信装置 Download PDF

Info

Publication number
JP4668284B2
JP4668284B2 JP2007557698A JP2007557698A JP4668284B2 JP 4668284 B2 JP4668284 B2 JP 4668284B2 JP 2007557698 A JP2007557698 A JP 2007557698A JP 2007557698 A JP2007557698 A JP 2007557698A JP 4668284 B2 JP4668284 B2 JP 4668284B2
Authority
JP
Japan
Prior art keywords
circuit
transmission
differential signal
connection terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007557698A
Other languages
English (en)
Other versions
JPWO2007091306A1 (ja
Inventor
康志 水谷
浩一 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007091306A1 publication Critical patent/JPWO2007091306A1/ja
Application granted granted Critical
Publication of JP4668284B2 publication Critical patent/JP4668284B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Description

本発明は、差動信号の伝送を行う差動信号伝送装置、差動信号受信装置に関するものである。
クロック等の高周波信号を伝送するために、互いに極性の異なる２つの信号を伝送する差動信号伝送が用いられている。
図７は、従来の差動信号伝送装置の構成の一例を示す回路図である。この差動信号伝送装置は、送信側基板１０、受信側基板１１を備える。送信側基板１０は、送信回路１、伝送線路４ａ（正側：Positive），４ｂ（負側：Negative）を備え、受信側基板１１は、受信回路２、伝送線路５ａ（正側），５ｂ（負側）、整合終端回路６、送信側基板接続端子７ａ（正側），７ｂ（負側）を備える。送信回路１、受信回路２は、例えばＬＳＩ（Large Scale Integration）で構成される。
送信側基板１０が送信側基板接続端子７ａ，７ｂを介して受信側基板１１に接続されているとき、送信回路１から送信された差動信号のうち正側の出力は、伝送線路４ａ、送信側基板接続端子７ａ、受信側伝送線路５ａ、整合終端回路６の正側を経て受信回路２の正側へ入力され、同様に送信回路１から送信された差動信号のうち負側の出力は、伝送線路４ｂ、送信側基板接続端子７ｂ、受信側伝送線路５ｂ、整合終端回路６の負側を経て受信回路２の負側へ入力される。
この図のように、送信回路１と受信回路２が別基板に搭載され、受信側基板１１に伝送線路５ａ，５ｂと整合終端回路６が搭載される差動信号伝送回路において、拡張スロット等の構成により送信回路１が受信回路２から切り離される場合、受信回路２の差動入力の正側と負側が同電位となり、受信回路２の差動電位が不定となる。このとき、受信回路２に貫通電流が流れたり、不定論理が受信回路２の内部に伝播して論理的に問題が生じたりする可能性がある。
シングルエンドの受信回路であれば、入力に高抵抗のＰｕｌｌ−Ｕｐ抵抗やＰｕｌｌ−Ｄｏｗｎ抵抗を接続することで不定論理を回避できるが、差動信号で受信側に整合終端回路６が入る場合は不定論理の回避が困難である。
なお、本発明の関連ある従来技術として、送信回路の未接続状態を検出すると、セレクタによって受信回路の差動入力の正側と負側にＰｕｌｌ−Ｕｐ抵抗やＰｕｌｌ−Ｄｏｗｎ抵抗を接続し、送信回路の接続状態を検出すると切り離す回路がある（例えば、特許文献１参照）。
特開２００１−１６９３１４号公報
しかしながら、特許文献１の技術では、セレクタ等の機能を持つ専用の外付け回路を用意するか、セレクタ等の機能を持つ受信回路を用意する必要があり、コストが増大するという問題がある。
本発明は上述した問題点を解決するためになされたものであり、送信回路の着脱が可能な受信回路の誤動作を防止する差動信号伝送装置、差動信号受信装置を提供することを目的とする。
上述した課題を解決するため、本発明は、２本の伝送線路を介して差動信号を伝送する差動信号伝送装置であって、前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設けられた送信回路接続端子と、前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の遠端に設けられ、前記差動信号の受信を行う受信回路を接続する受信回路接続端子と、前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の近端に接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記受信回路接続端子に所定の電位差を出力する電位差出力回路と
を備えたものである。
また、本発明に係る差動信号伝送装置であって、前記電位差出力回路は、前記送信回路接続端子に前記送信回路が接続された場合、前記受信回路接続端子に対する出力インピーダンスを増大させることを特徴とするものである。
また、本発明に係る差動信号伝送装置であって、更に、前記送信回路接続端子と共に前記送信回路に接続され、前記送信回路からの信号を取得することにより、前記送信回路接続端子に前記送信回路が接続されたか否かを示す信号を出力する送信回路検出部を備え、前記電位差出力回路は、前記送信回路検出部からの信号に基づいて、前記受信回路接続端子に対する出力の切り替えを行うことを特徴とするものである。
また、本発明に係る差動信号伝送装置であって、前記電位出力回路は、前記伝送線路毎に設けられたイネーブル付きのバッファであり、それぞれの前記バッファの入力信号として固定の論理が入力され、イネーブル信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない場合に前記バッファがイネーブルとなることを特徴とするものである。
また、本発明に係る伝送装置であって、前記イネーブル付きのバッファは、トライステートバッファであることを特徴とするものである。
また、本発明に係る差動信号伝送装置であって、前記イネーブル付きのバッファは、双方向バッファであることを特徴とするものである。
また、本発明は、２本の伝送線路を介して差動信号を受信する差動信号受信装置であって、前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設けられた送信回路接続端子と、前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の遠端に接続され、前記差動信号の受信を行う受信回路と、前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の近端に接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記受信回路接続端子に所定の電位差を出力する電位差出力回路とを備えたものである。
また、本発明に係る差動信号受信装置であって、前記電位差出力回路は、前記送信回路接続端子に前記送信回路が接続された場合、前記受信回路接続端子に対する出力インピーダンスを増大させることを特徴とするものである。
また、本発明に係る差動信号受信装置であって、更に、前記送信回路接続端子と共に前記送信回路に接続され、前記送信回路からの信号を取得することにより、前記送信回路接続端子に前記送信回路が接続されたか否かを示す信号を出力する送信回路検出部を備え、前記電位差出力回路は、前記送信回路検出部からの信号に基づいて、前記受信回路接続端子に対する出力の切り替えを行うことを特徴とするものである。
また、本発明に係る差動信号受信装置であって、前記電位出力回路は、前記伝送線路毎に設けられたイネーブル付きのバッファであり、それぞれの前記バッファの入力信号として固定の論理が入力され、イネーブル信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない場合に前記バッファがイネーブルとなることを特徴とするものである。
また、本発明に係る差動信号受信装置であって、前記イネーブル付きのバッファは、トライステートバッファであることを特徴とするものである。
また、本発明に係る差動信号受信装置であって、前記イネーブル付きのバッファは、双方向バッファであることを特徴とするものである。
本実施の形態に係る差動信号伝送装置の構成の一例を示す回路図である。 トライステートバッファを用いた不定論理防止回路の構成の一例を示す回路図である。 双方向バッファを用いた不定論理防止回路の構成の一例を示す回路図である。 本実施の形態に係る受信回路入力波形のシミュレーション結果を示す波形である。 不定論理防止回路の接続方法を変えた場合の差動信号伝送装置の構成の一例を示す回路図である。 不定論理防止回路の接続方法を変えた場合の受信回路２入力波形のシミュレーション結果を示す波形である。 従来の差動信号伝送装置の構成の一例を示す回路図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本実施の形態に係る差動信号伝送装置の構成について説明する。
図１は、本実施の形態に係る差動信号伝送装置の構成の一例を示す回路図である。図１において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図７と比較すると図１は、受信側基板１１の代わりに受信側基板２０を備える。受信側基板１１と比較すると受信側基板２０は、新たに不定論理防止回路３１、伝送線路３２ａ（正側），３２ｂ（負側）、送信側基板検出端子３３を備える。
送信側基板接続端子７ａ，７ｂからの芋づる接続（daisy-chain接続）の近端に不定論理防止回路３１が接続され、そこから伝送線路３２ａ，３２ｂを介して遠端に整合終端回路６、受信回路２が接続される。
送信側基板検出端子３３は、Ｃｏｎｎｅｃｔ等の接続通知信号として用いられているものであり、この例では、送信側基板１０が接続されていない場合に送信側基板検出端子３３は所定の電位に保たれ、送信側基板１０が接続された場合に送信側基板検出端子３３はグランド電位となる。
不定論理防止回路３１は、トライステートバッファまたは双方向バッファで実現される。これらのバッファは制御信号であるＯＥ（Output Enable）信号でＤｉｓａｂｌｅ／Ｅｎａｂｌｅを切り替えることができる。図２は、トライステートバッファを用いた不定論理防止回路の構成の一例を示す回路図である。図３は、双方向バッファを用いた不定論理防止回路の構成の一例を示す回路図である。
ＯＥ信号がＥｎａｂｌｅのとき、これらの不定論理防止回路３１は、右側から入力された所定の固定論理に従って、左側から所定の電位が出力される。また、正側と負側で異なる固定論理を入力することにより、受信回路２に所定の電位差を入力する。一方、ＯＥ信号がＤｉｓａｂｌｅのとき、不定論理防止回路３１は、左側（出力）からのインピーダンスが高インピーダンスとなり、左側の伝送線路から電気的に切断される。
次に、差動信号伝送装置の動作について説明する。
受信側基板２０の電源が投入され、送信側基板１０が受信側基板２０に接続されていない場合、送信側基板検出端子３３が未接続でＯＥ信号が所定の電位を持つことにより、不定論理防止回路３１はＥｎａｂｌｅとなる。その結果、不定論理防止回路３１は入力された固定論理に従って所定の電位差を出力することにより、受信回路２の入力に電位差が与えられ、不定論理は回避される。
また、送信側基板１０が受信側基板２０に接続されると、送信側基板検出端子３３が送信側基板１０のグランドに接続され、ＯＥ信号がグランド電位となることにより、不定論理防止回路３１は反転し、Ｄｉｓａｂｌｅとなる。その結果、不定論理防止回路３１の出力インピーダンスは高インピーダンスとなり、不定論理防止回路３１は電気的に切断された状態となる。
次に、受信回路２の入力波形のシミュレーション結果について説明する。
図１の差動信号伝送装置において、伝送線路４ａ，４ｂの長さを５０ｃｍ、伝送線路３２ａ，３２ｂの長さを２５ｃｍとし、受信回路２の入力波形のシミュレーションを行った。図４は、本実施の形態に係る受信回路２入力波形のシミュレーション結果を示す波形である。実線は正側の入力の波形を表し、破線は負側の入力の波形を表す。この図によれば、本実施の形態に係る差動信号伝送装置は、受信回路２の入力において良好な波形が得られていることが分かる。
ここで、不定論理防止回路３１の接続方法を変えた場合のシミュレーション結果について説明する。
図５は、不定論理防止回路３１の接続方法を変えた場合の差動信号伝送装置の構成の一例を示す回路図である。図５において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１と比較すると図５は、受信側基板２０の代わりに受信側基板２１を備える。受信側基板２０と比較すると受信側基板２１は、不定論理防止回路３１の位置に整合終端回路６と受信回路２が接続され、整合終端回路６と受信回路２の位置に不定論理防止回路３１が接続される。
つまり、送信側基板接続端子７ａ，７ｂからの芋づる接続（daisy-chain接続）の近端に整合終端回路６、受信回路２が接続され、そこから伝送線路３２ａ，３２ｂを介して遠端に不定論理防止回路３１が接続される。
図１と同様、図５の差動信号伝送装置において、伝送線路４ａ，４ｂの長さを５０ｃｍ、伝送線路３２ａ，３２ｂの長さを２５ｃｍとし、受信回路２の入力波形のシミュレーションを行った。図６は、不定論理防止回路３１の接続方法を変えた場合の受信回路２入力波形のシミュレーション結果を示す波形である。図４と同様、実線は正側の入力の波形を表し、破線は負側の入力の波形を表す。この図によれば、不定論理防止回路３１を芋づる接続の遠端に接続した差動信号伝送装置は、受信回路２から不定論理防止回路３１までの配線がアンテナとなって反射ノイズが発生することにより、受信回路２の入力波形が歪んでいることが分かる。ここで、反射ノイズを低減するために、不定論理防止回路３にも整合終端回路を接続してしまうと、整合終端回路が２つ接続されることになり、信号波形のレベルが確保できなくなる。
つまり、本実施の形態のように、不定論理防止回路３１が送信側基板接続端子７ａ，７ｂからの芋づる接続の近端に接続され、受信回路２が送信側基板接続端子７ａ，７ｂからの芋づる接続の遠端に接続されることにより、反射ノイズ等の伝送問題が発生しない。
また、本実施の形態に係る差動信号伝送装置は、情報処理装置におけるクロック等の高周波信号伝送に容易に適用することができ、情報処理装置の性能をより高めることができる。ここで、情報処理装置には、例えばサーバ、ワークステーション、パーソナルコンピュータ等が含まれ得る。
なお、送信回路接続端子は、実施の形態における送信側基板接続端子に対応する。また、受信回路は、実施の形態における受信回路と整合終端回路に対応する。また、電位差出力回路は、実施の形態における不定論理防止回路に対応する。また、送信回路検出部は、実施の形態における送信側基板検出端子に対応する。
以上説明したように、送信回路の着脱が可能な受信回路の誤動作を防止することが可能になる。

Claims (4)

  1. ２本の伝送線路を介して差動信号を伝送する差動信号伝送装置であって、
    前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設けられた送信回路接続端子と、
    前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の遠端に設けられ、前記差動信号の受信を行う受信回路を接続する受信回路接続端子と、
    前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の近端に接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記受信回路接続端子に所定の電位差を出力する電位差出力回路とを備え、
    前記電位差出力回路は、前記伝送線路毎に設けられたイネーブル付きのバッファであり、それぞれの前記バッファの入力信号として固定の論理が入力され、イネーブル信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない場合に前記バッファがイネーブルとなることを特徴とする差動信号伝送装置。
  2. 請求項１に記載の差動信号伝送装置であって、
    前記バッファは、前記送信回路接続端子に前記送信回路が接続された場合、前記受信回路接続端子に対する出力インピーダンスを増大させることを特徴とする差動信号伝送装置。
  3. 請求項１または請求項２に記載の差動信号伝送装置であって、
    更に、前記送信回路接続端子と共に前記送信回路に接続され、前記送信回路からの信号を取得することにより、前記送信回路接続端子に前記送信回路が接続されたか否かを示す信号を出力する送信回路検出部を備え、
    前記バッファは、前記送信回路検出部からの信号に基づいて、前記受信回路接続端子に対する出力の切り替えを行うことを特徴とする差動信号伝送装置。
  4. ２本の伝送線路を介して差動信号を受信する差動信号受信装置であって、
    前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設けられた送信回路接続端子と、
    前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の遠端に接続され、前記差動信号の受信を行う受信回路と、
    前記伝送線路毎に設けられた前記送信回路接続端子からの芋づる接続の近端に接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記受信回路接続端子に所定の電位差を出力する電位差出力回路とを備え、
    前記電位差出力回路は、前記伝送線路毎に設けられたイネーブル付きのバッファであり、それぞれの前記バッファの入力信号として固定の論理が入力され、イネーブル信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない場合に前記バッファがイネーブルとなることを特徴とする差動信号受信装置。
JP2007557698A 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置 Expired - Fee Related JP4668284B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/302126 WO2007091306A1 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置

Publications (2)

Publication Number Publication Date
JPWO2007091306A1 JPWO2007091306A1 (ja) 2009-06-25
JP4668284B2 true JP4668284B2 (ja) 2011-04-13

Family

ID=38344914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557698A Expired - Fee Related JP4668284B2 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置

Country Status (6)

Country Link
US (1) US8063663B2 (ja)
EP (1) EP1986383B1 (ja)
JP (1) JP4668284B2 (ja)
KR (1) KR100959846B1 (ja)
CN (1) CN101331723B (ja)
WO (1) WO2007091306A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957302B2 (ja) * 2007-03-09 2012-06-20 日本電気株式会社 差動伝送回路
JP5317920B2 (ja) * 2009-10-13 2013-10-16 三菱電機株式会社 リモコン用送受信器及びこれを備えた空気調和機
EP3232527B1 (en) * 2016-04-13 2022-03-02 General Electric Technology GmbH Method of operating a differential protection scheme
WO2018207318A1 (ja) * 2017-05-11 2018-11-15 ヤマハ株式会社 送信装置及び受信装置
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver
TWI799199B (zh) * 2022-03-22 2023-04-11 瑞昱半導體股份有限公司 通訊裝置及相關方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697967A (ja) * 1992-09-10 1994-04-08 Nec Corp データ伝送方式
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475598B1 (en) * 1990-08-20 1998-01-07 Fujitsu Limited Method and apparatus for communicating monitor/management information between communication devices connected through a switched network
KR100272671B1 (ko) * 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US6418500B1 (en) * 1999-02-12 2002-07-09 Fujitsu Limited Feedback control for termination adjustment
US6304106B1 (en) * 2000-02-18 2001-10-16 International Business Machines Corporation CMOS bi-directional current mode differential link with precompensation
JP3654823B2 (ja) 2000-08-04 2005-06-02 株式会社日立製作所 二線式バスにおける送受信ユニット
CN1244986C (zh) * 2001-08-31 2006-03-08 松下电器产业株式会社 驱动电路
US6985005B1 (en) * 2001-11-20 2006-01-10 Silicon Image Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
US6639423B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Current mode driver with variable termination
US6690196B1 (en) * 2002-08-08 2004-02-10 International Business Machines Corporation Simultaneous bi-directional I/O system
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7750666B2 (en) * 2008-09-15 2010-07-06 Integrated Device Technology, Inc. Reduced power differential type termination circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697967A (ja) * 1992-09-10 1994-04-08 Nec Corp データ伝送方式
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Also Published As

Publication number Publication date
EP1986383A1 (en) 2008-10-29
KR100959846B1 (ko) 2010-05-27
US20080273603A1 (en) 2008-11-06
EP1986383B1 (en) 2014-05-14
JPWO2007091306A1 (ja) 2009-06-25
CN101331723B (zh) 2011-05-18
KR20080053947A (ko) 2008-06-16
US8063663B2 (en) 2011-11-22
CN101331723A (zh) 2008-12-24
WO2007091306A1 (ja) 2007-08-16
EP1986383A4 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
US7843224B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
JP4668284B2 (ja) 差動信号伝送装置、差動信号受信装置
JP4712006B2 (ja) 装置およびシステム
WO2016182630A1 (en) Apparatus and methods for providing a reconfigurable bidirectional front-end interface
JPH07235952A (ja) 信号伝送回路およびその回路を用いた信号伝送装置
JP2006270935A (ja) 信号伝送回路、ｉｃパッケージ及び実装基板
JP5494207B2 (ja) 入出力回路及びシステム
KR101156914B1 (ko) 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
US7746195B2 (en) Circuit topology for multiple loads
US10346339B2 (en) Signal path isolation for conductive circuit paths and multipurpose interfaces
Parkes High-speed, low-power, excellent EMC: LVDS for on-board data handling
JP5873682B2 (ja) リドライバｉｃ、半導体装置、及びその製造方法
JP7248249B2 (ja) 通信回路、及び通信方法
JP5585091B2 (ja) 伝送回路および信号伝送方法
JP7259371B2 (ja) 回路装置および電子機器
JPH06224976A (ja) 半２重シリアル伝送用インターフェース変換回路
KR20080097956A (ko) 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로
US20230084654A1 (en) Semiconductor integrated circuits that support enhanced signal multiplexing operations for i/o buffers
JP2004128629A (ja) 信号伝送回路
CN108631808B (zh) 用于数字信号传输的装置和方法
JP2008227635A (ja) 差動伝送回路
JPWO2020012928A1 (ja) 車載電子制御装置
KR101563932B1 (ko) 이중화 시스템의 이중화 상태 전환 장치 및 방법
JP2001169314A (ja) 伝送インタフェース装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees