KR101156914B1 - 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법 - Google Patents

신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법 Download PDF

Info

Publication number
KR101156914B1
KR101156914B1 KR1020100098402A KR20100098402A KR101156914B1 KR 101156914 B1 KR101156914 B1 KR 101156914B1 KR 1020100098402 A KR1020100098402 A KR 1020100098402A KR 20100098402 A KR20100098402 A KR 20100098402A KR 101156914 B1 KR101156914 B1 KR 101156914B1
Authority
KR
South Korea
Prior art keywords
signal
polarity
unit
input
comparison unit
Prior art date
Application number
KR1020100098402A
Other languages
English (en)
Other versions
KR20110039204A (ko
Inventor
키이스 데이비스 크리스토퍼
데이비스 리즈 제프리
Original Assignee
인터실 아메리카스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 아메리카스 엘엘씨 filed Critical 인터실 아메리카스 엘엘씨
Publication of KR20110039204A publication Critical patent/KR20110039204A/ko
Application granted granted Critical
Publication of KR101156914B1 publication Critical patent/KR101156914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Abstract

신호 전송 네트워크에서 페일세이프 능력을 제공하는 시스템 및 방법이 제공된다. 예를들어, 신호 전송 네트워크에서 페일세이프 능력을 제공하는 시스템은 신호 또는 데이터를 전송하고 수신하는 적어도 하나의 제1 전자회로, 적어도 하나의 제1 전자회로에 연결되는 적어도 하나의 드라이버 유닛, 및 적어도 하나의 제1 전기 회로 및 적어도 하나의 드라이버 유닛에 연결된 수신기 유닛을 포함한다. 적어도 하나의 수신기 유닛은 적어도 하나의 오프셋 신호 발생 유닛, 신호 비교 유닛, 스위칭 유닛을 포함하여, 적어도 하나의 오프셋 신호 발생 유닛에서 신호 비교 유닛의 입력까지 오프셋 신호를 연결한다.

Description

신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법{SYSTEM AND METHOD FOR PROVIDING A FULL FAIL-SAFE CAPABILITY IN SIGNAL TRANSMISSION NETWORKS}
본 출원은 2009년 10월 9일에 출원된 "RS-485 RECEIVER WITH A FULL FAIL-SAFE POLARITY INVERSION FUNCTION"라는 명칭의 미국의 가출원 제 61/250,487호와 관련되고 이는 본 명세서에 참조로서 병합된다. 본 출원은 미국의 가출원 제 61/250,487호를 기초로 우선권을 주장한다.
본 발명은 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법에 대한 것이다.
본 발명은 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 방법을 제공함을 목적으로 한다.
본 발명의 상기 목적을 달성하기 위하여, 일 실시예에 따르면, 신호 전송 네트워크에서 페일세이프 능력을 제공하는 시스템은, 신호 또는 데이터를 전송하고 수신하는 적어도 하나의 제1 전자회로, 적어도 하나의 제1 전자회로에 연결되는 적어도 하나의 드라이버 유닛, 및 적어도 하나의 제1 전기 회로 및 적어도 하나의 드라이버 유닛에 연결된 수신기 유닛을 포함한다. 또한, 적어도 하나의 수신기 유닛은 적어도 하나의 오프셋 신호 발생 유닛, 신호 비교 유닛, 스위칭 유닛을 포함하여, 적어도 하나의 오프셋 신호 발생 유닛에서 신호 비교 유닛의 입력까지 오프셋 신호를 연결한다.
본 발명에 따르면, 정상 및 반전 극성 조건 양자에 대하여 페일세이프 능력을 제공하여서, 수신기 회로는 연관된 신호 전송 네트워크에 대한 페일세이프 기능성을 제공한다. 만약, 신호 전송 네트워크가 차동 신호 전송 네트워크인 경우, 수신기는 전체적인 수신 공통모드 전압 범위에서 페일세이프 기능성을 제공한다.
도면은 단지 예시적인 실시예를 설명하는 것으로서, 범위를 제한하는 것으로 고려되어서는 안되고, 예시적인 실시예들은 첨부된 도면을 사용하여 추가적인 특성과 상세한 내용으로 설명될 것이다.
도 1은 본 발명의 일 실시예를 구현하는데 사용될 수 있는 시스템을 도시하는 블럭도이다.
도 2는 본 발명의 일 실시예를 구현하는데 사용될 수 있는 수신기 회로의 블럭도이다.
도 3은 정상(normal) 극성 조건 및 반전(inverted) 극성 조건에 대한 수신기 회로에서 나오는 출력신호를 나타내는 복수의 신호 파형의 도면이다.
도 4는 신호 전송 네트워크에서 오프셋 신호 발생을 구현하는데 사용될 수 있는 제2 수신기 회로의 블럭도이다.
도 5는 신호 전송 네트워크에서 오프셋 신호 발생을 구현하는데 사용될 수 있는 제3 수신기 회로의 블럭도이다.
도 6은 신호 전송 네트워크에서 오프셋 신호 발생을 구현하는데 사용 될 수 있는 제4 수신기 회로의 블럭도이다.
도 7은 신호 전송 네트워크에서 오프셋 신호 발생을 구현하는데 사용 될 수 있는 제5 수신기 회로의 블럭도이다.
일반적인 통례에 따라서, 다양한 상세한 특징은 예시적인 실시예들과 관련하여 특정한 특징을 강조하여 그려졌고, 축척에 따라서 그려진 것은 아니다.
이하의 상세한 설명에서, 참조는 본 명세서의 일부를 형성하는 첨부된 도면에서 만들어지고, 이는 특정한 예시적인 실시예를 설명하는 방법으로 보여진 것이다. 그러나 다른 실시예들이 사용될 수 있고, 논리적, 기계적, 전기적인 변경이 만들어질 수 있다는 것이 이해되어야 한다. 또한, 도면과 상세한 설명에서 제시되는 방법은 개별 행동이 수행될 순서에 제한되는 것으로 해석되어서는 안된다. 이하의 상세한 설명은, 따라서, 제한하는 의미로 해석되어서는 안된다.
도 1은 본 발명의 일 실시예를 구현하는데 사용될 수 있는 시스템(100)을 도시한다. 예를들어, 시스템(100)은 신호 통신 라인을 통하여 하나 이상의 수신기에 아날로그 또는 디지털 신호를 전달하는 하나 이상의 전송기의 네트워크 같은 신호 전송 네트워크일 수 있다. 다른 예에서, 시스템(100)은 신호 드라이버의 네크워크(예를들어, 전송기들) 및 버스 형태로 연결된 수신기 일 수 있다. 또 다른 예에서는, 시스템(100)은 RS-485 또는 RS-422 데이터 전송 표준 또는 프로토콜에 따라 작동하는 차동(differential) 데이터 전송 네트워크일 수 있다.
도 1을 참조하면, 시스템(100)은 제1 트랜시버(102)에 연결된 제1 전자회로(101), 제2 트랜시버(104)에 연결된 제2 전자회로(103), 제3 트랜시버(106)에 연결된 제3 전자회로(105), 및 제4 트랜시버(108)에 연결된 제4 전자회로(107)을 포함한다. 예를들어, 일 실시예에서, 각각의 전자회로(101,103,105,107)는 각각의 트랜시버(102,104,106,108)를 통하여 상이한 트랜시버(102,104,106,108)에 전달되는 신호 또는 데이터를 발생하거나 수신하는 회로이다. 그러한 회로의 일 실시예는 트랜시버(102,104,106,108)에 연결되어 연관된 네트워크에서 상이한 트랜시버에 연결된 제어기로 신호 정보 또는 데이터를 제공하는 센서회로이다. 또한, 예를들어, 일 실시예에서, 각각의 트랜시버(102,104,106,108)는 차동신호를 전송하고 수신한다. 비록 4개의 전자회로 및 트랜시버가 도시되었지만, 그러한 네크워크에서 사용될 수 있는 전자회로와 트랜시버의 개수는 단지 디자인에 제약되는 것이다. 그리하여, 시스템(100)은 4개 보다 많게 또는 적게 도시된 전자회로와 트랜시버를 포함할 수 있다. 예를들어, 시스템(100)은 제1 및 제2 전자회로(101,103)및 제1 및 제2 트랜시버(102,104) 같이, 두 개의 전자회로 및 트랜시버를 포함할 수 있다.
각각의 트랜시버(102,104,106,108)는 신호 전송/수신 페어(pair)를 포함한다. 예를들어, 제1 트랜시버(102)는 제1 드라이버(예를들어, 전송기) 유닛(110) 및 제1 수신기 유닛(112)을 포함하고, 제2 트랜시버(104)는 제2 드라이버 유닛(114) 및 제2 수신기 유닛(116)을 포함하고, 제3 트랜시버(106)는 제3 드라이버 유닛(118) 및 제3 수신기 유닛(120)을 포함하고, 제4 트랜시버(108)는 제4 드라이버 유닛(122) 및 제4 수신기 유닛(124)을 포함한다. 각각의 드라이버 유닛(110,114,118,122)의 입력(DI)은 각각의 전자회로(101,103,105,107)의 출력에 연결되고, 각각의 수신기 유닛(112,116,120,124)의 출력(RO)은 각각의 전자회로의 입력에 연결된다. 또한, 각각의 드라이버 유닛은 신호 통신 라인(126,128)에 의하여 상이한 트랜시버에서 수신기에 연결된다. 예를들어, 일 실시예에서, 신호 통신 라인(126,128)은 차동신호들을 "마스터" 트랜시버 (예를들어, 트랜시버(102)의 드라이브 유닛)에서 "슬래이브" 트랜시버의 수신기 유닛(예를들어, 트랜시버(104,106,108))으로 전달하는 네트워크 버스가 될 수 있다.
도 2는 본 발명의 일 실시예를 구현하는데 사용될 수 있는 수신기 회로(200)의 블럭도이다. 예를들어, 수신기 회로(200)는 도 1에 도시된 시스템(100)의 적어도 하나의 수신기 유닛(112,116,120,124)에 대한 풀 페일세이프 기능을 구현하는데 사용될 수 있다. 그리하여, 수신기 회로(200)는 각각의 수신기 유닛(112,116,120,124)의 부품, 전체 수신기 유닛(112,116,120, 또는 124) 또는 각각의 수신기 유닛(112,116,120,124)의 회로로부터 분리된 회로로 구현될 수 있다. 임의의 이벤트에서, 수신기 회로(200)는 만약 수신된 신호의 극성이 전기적으로 역전(reverse)되면(예를들어, 부적절하게 전송 라인 연결부에 연결된 것을 재연결하는 것보다) 네트워크 수신기가 잘못된 신호를 출력하는 것을 방지한다. 예를들어, 일 실시예에서, 차동 신호 전송 네트워크는 네트워크 수신기에 대한 풀 페일세이프 가능 수신기 회로(200)을 포함하는데, 만약 역전 극성 논리 제어 기능이 소망의 논리 센스를 얻도록 수신기의 출력을 반전함으로써 수신 신호의 극성을 전기적으로 역전시키도록 이용되거나, 수신기의 입력이 버스에서 끊기거나(페일세이프 오픈), 또는 수신기의 입력에 영에 가까운 전압 차동 신호가 인가된다면(페일세이프가 단락 또는 유휴(idle) 및 종단됨) 풀 페일세이프 가능 수신기 회로(200)는 오류 시작 비트를 출력(예를들어, 최초로 논리 "1"에서 논리 "0" 상태로 천이되는 출력)하는 것을 방지한다.
도 2를 참조하면, 수신기 회로(200)는 스위칭 유닛(202), 제1 신호 비교 유닛(204) 및, 제2 신호 비교 유닛(206)을 포함한다. 예를들어, 일 실시예에서, 스위칭 유닛(202)은 아날로그 트랜지스터 스위치를 사용하여 구현될 수 있고(예를들어, MOS 전계효과트랜지스터 또는 MOSFET), 제1 신호 비교 유닛(204)은 비교기를 사용하여 구현될 수 있고, 제2 신호 비교 유닛은 배타적 논리합(XOR) 게이트를 사용하여 구현될 수 있다. 이러한 관점에서, 예를들어, 수신기 회로(200)는 바이폴라 및/또는 상보적 MOSFET (CMOSFET)을 제작하는 기술을 사용하여 제작할 수 있다. 제2 실시예에서, 예를들어, 제1 신호 비교 유닛(204)은 두 개의 (예를들어, 차동) 입력 신호들을 대수적으로 차감하고, 만약 두 입력 신호의 대수적인 차이가 0보다 크거나 양수이면, 양의 신호(예를들어, 출력이 "하이" 또는 논리 "1")를 출력하고, 만약 두 입력 신호의 대수적인 차이가 0보다 작거나 음수이면, 음의 신호(예를들어, 출력이 "로우" 또는 논리 "0")를 출력하는 회로 또는 장치를 사용하여 구현할 수 있다. 또한, 제2 신호 비교 유닛(206)은 멀티플렉서 및 반전기를 사용하여 구현될 수 있다. 예를들어, 제2 신호 비교 유닛(206)은 복수-상태 신호 비교 유닛으로 기능할 수 있고, 이는 두 개의 입력 신호를 수신하여, 두 개의 입력 신호중 하나가 양 또는 "하이"이면, 양의 신호를 출력하고, 두 개의 입력 신호가 동일하면 음의 신호 (예를들어, 논리 "0")을 출력한다.
수신기 회로(200)는 제1 입력 연결부(208) 및 제2 입력 연결부(210)를 포함한다. 예를들어, 제1 입력 연결부(208)는 도 1에서 신호 통신 라인(128)에 연결될 수 있고, 제2 입력 연결부(210)는 신호 통신 라인(126)에 연결될 수 있다. 이러한 관점에서, 신호 통신 라인들(126,128)로 전달되는 (예를들어, 차동) 신호는 제1 및 제2 입력 연결부(208,210)에서 수신될 수 있다. 제1 입력 연결부(208)는 스위칭 유닛(202)를 통하여 제1 신호 비교 유닛(204)의 제1 입력(212)에 연결될 수 있다. 예를들어, 제1 입력 연결부(208)는 제1 오프셋 신호(예를들어, -OS) 발생 유닛(224), 제1 스위치 접점(202a) 및 제2 스위치 접점(202c)를 통하여 제1 입력에 연결될 수 있다. 일 실시예에서, 제1 오프셋 신호 발생 유닛(224)는 음의 오프셋 전압을 발생한다. 대안적으로, 예를들어, 제1 입력 연결부(208)는 제2 오프셋 신호(예를들어 +OS) 발생 유닛(226), 제3 스위치 접점(202b), 및 제2 스위치 접점(202c)를 통하여 제1 입력(212)에 연결될 수 있다. 일 실시예에서, 제2 오프셋 신호 발생 유닛(226)은 양의 오프셋 전압을 발생한다. 스위칭 유닛(202)의 위치는 라인(222)에 입력된 미리 설정된 제어신호에 의하여 제어된다. 예를들어, 제어신호는 네트워크 설계자 또는 사용자에 의하여 직간접적으로 입력될 수 있다. 제2 입력 연결부(210)는 제1 신호 비교 유닛(204)의 제2 입력(214)에 연결된다.
제1 신호 비교 유닛(204)의 출력은 라인(216)에 의하여 제2 신호 비교 유닛(206)의 제1 입력(217)에 연결되고, 제2 라인(218)은 제2 신호 비교 유닛(206)의 제2 입력(219)에 연결된다. 미리 설정된 제어 신호는 제2 라인(218)에 입력된다. 예를들어, 만약, 정상(normal) 신호 극성 조건이 존재하면(예를들어, 수신된 신호의 극성이 전기적으로 역전되지 않으면), 논리 "0"은 라인(218)으로 제2 신호 비교 유닛(206)에 입력된다. 대안적으로, 예를들어, 역전(reverse) 신호 극성 조건이 존재하면(예를들어, 수신된 신호의 극성이 전기적으로 역전되면), 논리 "1"은 라인(218)에 제2 신호 비교 유닛(206)에 입력될 수 있다. 일 실시예에서, 라인(218)의 제어신호 입력은 라인(222)의 입력이다. 제2 실시예에서, 상이한 제어신호들은 라인(218 및 222)의 입력이다. 임의의 이벤트에서, 제2 신호 비교 유닛(206)(및 수신기 회로(200))에서의 출력 신호는 라인(220)에 전달된다(예를들어, 도 1에 도시된 전자회로(101,103,105,107)의 입력 연결). 예를들어, 제2 신호 비교 유닛(206)으로 부터의 출력 신호는 신호(R0)일 수 있고, 이는 도 1에 도시된 수신기 유닛(112,116,120,124)에 대한 출력 신호이다.
도 3은 복수의 신호 파형의 도면(300)이고, 이는 정상 및 반전(예를들어, 역전) 극성 조건에 대한 수신기 회로(200)로 부터의 출력 신호(예를들어, R0)를 나타낸다. 작동 중에, 도 2 및 도 3을 참조하면, 만약 정상 신호 극성 조건이 존재하면 (예를들어, 수신된 신호의 극성이 전기적으로 역전되지 않으면), 라인(222)의 제어신호 (예를들어, 논리 "0") 입력은 유닛(202)을 스위칭하여 제1 입력 연결부(208)를 제2 신호 오프셋 발생기 유닛(226)을 통하여 제1 입력(212)에 연결하도록한다. 이러한 구성은 양의 오프셋 신호(예를들어, +OS)를 제1 입력 연결부(208)에서 수신된 신호에 연결한다. 또한, 논리 "0" 신호는 라인(218)의 입력이다. 결과적으로, 제1 입력(212)에 인가된 양의 오프셋 신호와 함께, 제1 신호 비교 유닛(204)의 출력은 하이(예를들어, 논리 "1")이다. 라인(218)상에 논리 "0" 신호는 제2 신호 비교 유닛(206)이 비반전 유닛으로 기능하게하고, 제2 신호 비교 유닛(206)의 출력은 따라서 하이이다. 정상 극성 파형(300a)에 도시된 것처럼, 제1 입력 신호(VA)에서 제2 입력 신호(VB)를 차감한 값이 제로(영)라면, 출력 신호(R0)는 하이이다. 이러한 결과는 입력 신호의 부재시(예를들어, 입력 연결부가 개방되거나, 플로팅되어 내부 기준(reference)에 의하여 정의되거나,입력들이 함께 단락되거나, 입력이 종단 저항에 의하여 단락되는 경우), 출력 신호는 논리 "1" 상태로 남게되고, 페일세이프 기능성은 비반전 극성 조건에 대해서 수신기 회로(200)에 의하여 제공된다는 것을 지시한다.
반전 신호 극성 조건이 존재하면(예를들어, 수신된 신호의 극성이 전기적으로 역전되면), 라인(222)의 제어신호(예를들어, 논리 "1") 입력은 스위칭 유닛(202)이 제1 입력 연결부(208)을 제1 오프셋 신호 발생기 유닛(224)를 통하여 제1 입력(212)에 연결하도록 한다. 이러한 형태는 음의 오프셋 신호 (예를들어, -OS)를 제1 입력 연결부(208)에서 수신된 신호에 부가한다. 또한, 논리 "1"은 라인(218) 상에 입력이고, 이는 제2 신호 비교 유닛(206)이 신호 반전 유닛으로 기능하도록 한다. 결과적으로, 음의 오프셋 신호는 제1 입력(212)에 인가되고, 제1 신호 비교 유닛(204)의 출력은 로우(예를들어, 논리 "0"), 제2 신호 비교 유닛(206)의 출력은 하이(예를들어, 논리 "1")이다. 반전 극성 파형(300b)에 의하여 도시된 바와 같이, 제1 입력 신호(VA)에서 제2 입력 신호를 차감한 값이 제로(영)라면 출력 신호(R0)는 하이이다. 이러한 결과는 입력신호의 부재시에(예를들어, 입력 연결부가 개방되거나, 플로팅되거나,입력들이 함께 단락되거나, 입력이 종단 저항에 의하여 단락되는 경우), 출력 신호는 논리 "1" 상태로 남게되고, 페일세이프 기능은 반전 또는 역전 극성 조건에 대하여 수신기 회로(200)에 의하여 제공된다는 것을 나타낸다. 그리하여, 정상 및 반전 극성 조건 양자에 대하여 페일세이프 능력을 제공하여서, 수신기 회로(200)는 연관된 신호 전송 네트워크에 대한 페일세이프 기능성을 제공한다. 만약, 신호 전송 네트워크가 차동 신호 전송 네트워크인 경우, 수신기는 전체적인 수신 공통모드 전압 범위에서 페일세이프 기능성을 제공한다.
도 4는 본 발명의 일 실시예를 구현하는데 사용될 수 있는 수신기 회로(400)의 블럭도이다. 예를들어, 수신기 회로(400)는 도 2에 도시된 수신기 회로(200)에 대한 대안적인 입력 섹션을 구현하는데 사용될 수 있다. 도 4를 참조하면, 수신기 회로(400)는 스위칭 유닛(402), 양의 오프셋 신호 발생 유닛(404), 제1 신호 비교 유닛(406)을 포함한다. 수신기 회로(400)는 제1 입력 연결부(408) 및 제2 입력 연결부(410)을 포함한다. 예를들어, 제1 입력 연결부(408)는 도 1에서 신호 통신 라인(128)에 연결될 수 있고, 제2 입력 연결부(410)은 신호 통신 라인(126)에 연결될 수 있다. 이러한 관점에서, 신호 통신 라인들(126,128)로 전달되는 (예를들어, 차동) 신호는 제1 및 제2 입력 연결부(408,410)에서 수신될 수 있다. 제1 입력 연결부(408)은 스위칭 유닛(402)를 통하여 제1 신호 비교 유닛(406)의 제1 입력(412)에 연결된다. 이러한 구현 예에서, 제1 입력 연결부(408)는 오프셋 신호(예를들어, +OS) 발생 유닛(404), 제1 스위치 접점(402a), 제2 스위치 접점(402c), 제3 스위치 접점(402d), 제4 스위치 접점(402e)를 통하여 제1 입력(412)에 연결된다. 또한, 제2 입력 연결부(410)는 제5 스위치 접점(402f), 제6 스위치 접점(402g), 제7 스위치 접점(402h), 제8 스위치 접점(402i)를 통하여, 제1 신호 비교 유닛(406)의 제2 입력(414)에 연결된다. 이러한 구현에서, 양의 오프셋 신호는 제1 입력 연결부(408) 또는 제2 입력 연결부(410)에서 수신된 신호에 더해질 수 있다.
도 5는 본 발명의 일 실시예에 구현되는데 사용될 수 있는 수신기 회로(500)의 블럭도이다. 예를들어, 수신기 회로(500)는 도 2에 도시된 수신기 회로(200)에 대한 제2 대안적인 입력 섹션을 구현하는데 사용될 수 있다. 도 5를 참조하면, 수신기 회로(500)는 스위칭 유닛(502), 양의 오프셋 신호 발생 유닛(504), 음의 오프셋 신호 발생 유닛(506), 및 제1 신호 비교 유닛(508)을 포함한다. 수신기 회로(500)는 제1 입력 연결부(510) 및 제2 입력 연결부(512)를 포함한다. 예를들어, 제1 입력 연결부(510)은 도 1의 신호 통신 라인(128)에 연결될 수 있고, 제2 입력 연결부(512)는 신호 통신 라인(126)상으로 연결될 수 있다. 이러한 관점에서, 신호 통신 라인(126, 128)에 전달되는 (예를들어, 차동)신호는 제1 및 제2 입력 연결부(510, 512)에서 수신될 수 있다. 제1 입력 연결부(510)는 스위칭 유닛(502)을 통하여 제1 신호 비교 유닛(508)의 제1 입력(514)에 연결된다. 이러한 구현 예에서, 제1 입력 연결부(510)는 제1 오프셋 신호(예를들어, +OS) 발생 유닛(504), 제1 스위치 접점(502a) 및 제2 스위치 접점(502b)를 통하여 제1 입력(514)에 연결된다. 또한, 제2 입력 연결부(512)는 제1 신호 비교 유닛(508)의 제2 입력(516)에 연결된다. 대안적으로, 스위칭 유닛(502)의 스위치된 위치에 따라서, 제1 입력 연결부(510)는 제2 오프셋 신호 (예를들어, -OS) 발생 유닛(506), 제3 스위치접점(502c) 및 제2 스위치접점(502b)를 통하여 제1 신호 비교 유닛(508)의 제1 입력(514)에 연결될 수 있다. 이러한 구현에서, 양의 오프셋 신호 또는 음의 오프셋 신호는 제1 입력 연결부(510)에 수신된 신호에 더해질 수 있다.
도 6은 본 발명의 일 실시예를 구현하는데 사용될 수 있는 수신기 회로(600)의 블럭도이다. 예를들어, 수신기 회로(600)는 도 2에서 도시된 수신기 회로(200)에 대한 제3의 대안적인 입력 섹션을 구현하는데 사용될 수 있다. 도 6을 참조하면, 수신기 회로(600)은 스위칭 유닛(602), 음의 오프셋 신호 발생 유닛(604), 양의 오프셋 신호 발생 유닛(606), 및 제1 신호 비교 유닛(608)을 포함한다. 수신기 회로(600)는 제1 입력 연결부(610) 및 제2 입력 연결부(612)를 포함한다. 예를들어, 제1 입력 연결부(610)는 도 1의 신호 통신 라인(128)에 연결될 수 있고, 제2 입력 연결부(612)는 신호 통신 라인(126)에 연결될 수 있다. 이러한 관점에서, 신호 통신 라인(126,128) 상으로 전달되는 (예를들어, 차동) 신호는 제1 및 제2 입력 연결부(610,620)에서 수신될 수 있다. 제1 입력 연결부(610)는 제1 신호 비교 유닛(608)의 제1 입력(614)에 연결된다. 제2 입력 연결부(612)는 스위칭 유닛(602)를 통하여 제1 신호 비교 유닛(608)의 제2 입력(616)에 연결된다. 이러한 구현 예에서, 제2 입력 연결부(612)는 제1 오프셋 신호(예를들어, -OS) 발생 유닛(604), 제1 스위치 접점(602a), 및 제2 스위치 접점(602b)를 통하여 제2 입력(616)에 연결된다. 대안적으로, 스위칭 유닛(602)의 스위치된 위치에 따라서, 제2 입력 연결부(612)는 제2 오프셋 신호(예를들어, +OS) 발생 유닛(606), 제3 스위칭접점 (602c), 및 제2 스위치접점(602b)를 통하여 제1 신호 비교 유닛(608)의 제2 입력(616)에 연결된다. 이러한 구현에서, 양의 오프셋 신호 또는 음의 오프셋 신호는 제2 입력 연결부(612)에 수신된 신호에 부가될 수 있다.
도 7은 본 발명의 일 실시예를 구현하는데 사용될 수 있는 수신기 회로(700)의 블럭도이다. 예를들어, 수신기 회로(700)는 도 2에 도시된 수신기 회로(700)에 대한 제4의 대안적인 입력 섹션을 구현하는데 사용될 수 있다. 도 7을 참조하면, 수신기 회로(700)는 스위칭 유닛(702), 제1 양의 오프셋 신호 발생 유닛(704), 제2 양의 오프셋 신호 발생 유닛(706), 및 제1 신호 비교 유닛(708)을 포함한다. 수신기 회로(700)는 또한, 제1 입력 연결부(710) 및 제2 입력 연결부(712)를 포함한다. 예를들어, 제1 입력 연결부(710)는 도 1에서 신호 통신 라인(128)에 연결될 수 있고, 제2 입력 연결부(712)는 신호 통신 라인(126)에 연결될 수 있다. 이러한 관점에서, 신호 통신 라인(126,128) 상에서 전달되는 (예를들어, 차동) 신호는 제1 및 제2 입력 연결부(710,712)에서 수신될 수 있다. 제1 입력 연결부(710)는 제1 신호 비교 유닛(708)의 제1 입력(714)에 연결된다. 제2 입력 연결부(712)는 스위칭 유닛(702)를 통하여 제1 신호 비교 유닛(708)의 제2 입력(716)에 연결된다. 이러한 예시적인 구현에 대해서, 제 1 입력 연결부(710)는 제1 오프셋 신호 (예를들어, +OS) 발생 유닛(704), 제1 스위치 접점(702a), 및 제2 스위치 접점(702b)를 통하여 제1 입력(714)에 연결된다. 또한, 제2 입력 연결부(712)는 제3 스위치 접점(702d) 및 제4 스위치 접점(702e)를 통하여 제2 입력(716)에 연결된다. 대안적으로, 스위칭 유닛(702)의 스위치된 위치에 따라서, 제1 입력 연결부(710)는 제5 스위치 접점(702c), 및 제2 스위치 접점(702b)를 통하여, 제1 신호 비교 유닛(708)의 제1 입력(714)에 연결된다. 또한, 제2 입력 연결부(712)는 제2 오프셋 신호(예를들어, +OS) 발생 유닛(706), 제6 스위치 접점(702f), 및 제4 스위치 접점(702e)를 통하여 제1 신호 비교 유닛(708)의 제2 입력(716)에 연결될 수 있다. 이러한 구현에서, 양의 오프셋 신호는 제1 입력 연결부(710) 또는 제2 입력 연결부(712)에서 수신된 신호에 부가될 수 있다.
또 다른 실시예에서, 만약 반전 신호 극성 조건이 존재하면(예를들어, 위에서 직접 설명한 것처럼), 수신기 회로(200) 내의 상이한 제1 스위칭 유닛은 이러한 신호들이 오프셋 신호 발생기 유닛 섹션에 도달하기 전에, 전기적으로 역전된 신호를 재역전하는데 사용될 수 있다. 이러한 실시예에서, 단일 오프셋 신호 발생 유닛은 페일세이프 능력을 구현하기에 충분하고, 제2 신호 비교 유닛은 필요하지 않다.
추가적인 관점에서, 수신기 회로(200)는 내부적인 음 및 양의 오프셋 신호 또는 전압을 발생하여 페일세이프 기능에 대한 프로그램가능한 수신 문턱값을 제공한다. 그리하여, 수신기 회로(200)는 사용자가 특정 신호 전송 네트워크 디자인에 대한 적절한 음 및 양의 오프셋 신호 또는 전압을 선택하여 페일세이프 기능에 대한 수신기 문턱값을 변화시키는 것을 가능하게 한다. 이러한 관점에서, 그러한 양 또는 음의 오프셋 신호 또는 전압은 수많은 방법으로 발생될 수 있다. 예를들어, 오프셋 신호 또는 전압은 하나 이상의 저항을 통하는 전류를 흘려서 발생된 전압 같은 바이어스 전압을 사용하여 발생시킬 수 있다. 또한, 예를들어, 차동 신호 네트워크에서, 만약 하나가 사용된다면, 오프셋 전압은 신호 비교기의 입력 차동 단자를 미스매칭(mismatching)하여 생산될 수 있다.
본 명세서에서, 특정한 실시예들이 도시되고 설명되었지만, 동일한 목적을 달성하기 위해 계산된 어떠한 범위든지 특정한 실시예를 대체할 수 있다는 것이 당업자에 의해 이해될 수 있다. 따라서, 본 발명은 청구항과 그것의 균등물에 의해서만 제한될 수 있다.

Claims (30)

  1. 신호 또는 데이터를 송신 및 수신하는 적어도 하나의 제1 전자회로;
    상기 적어도 하나의 제1 전자회로에 연결된 적어도 하나의 드라이버 유닛; 및
    상기 적어도 하나의 제1 전자회로 및 상기 적어도 하나의 드라이버 유닛에 연결된 적어도 하나의 수신기 유닛을 포함하고,
    상기 적어도 하나의 수신기 유닛은 적어도 하나의 오프셋 신호 발생 유닛, 제1 신호 비교 유닛, 및 상기 적어도 하나의 오프셋 신호 발생 유닛으로부터 상기 제1 신호 비교 유닛의 입력으로 오프셋 신호를 연결(coupling)하는 스위칭 유닛을 포함하는 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 시스템.
  2. 제1 항에 있어서,
    상기 오프셋 신호는 정상 극성 모드에서 상기 제1 신호 비교 유닛의 상기 입력에 연결되거나, 반전(inverted) 또는 역전(reverse) 극성 모드에서 상기 제1 신호 비교 유닛의 제2 입력에 연결되는 양의 전압 또는 음의 전압인 것을 특징으로 하는 시스템.
  3. 제1 항에 있어서,
    제2 신호 비교 유닛을 더 포함하고, 상기 제2 신호 비교 유닛의 제1 입력은 상기 제1 신호 비교 유닛의 출력에 연결되고, 상기 제2 신호 비교 유닛의 제2 입력은 활성화되어, 정상 극성 및 반전 또는 역전 극성 중 적어도 하나와 관련된 제어신호를 수신하도록 구성되는 것을 특징으로 하는 시스템.
  4. 제1 항에 있어서,
    상기 시스템은 신호 전송 네트워크를 포함하는 것을 특징으로 하는 시스템.
  5. 제1 항에 있어서,
    상기 시스템은 차동 신호 전송 네트워크를 포함하는 것을 특징으로 하는 시스템.
  6. 제1 항에 있어서,
    상기 시스템은 RS-485 또는 RS-422 데이터 전송 표준에 따라서 작동하는 차동 데이터 전송 네트워크를 포함하는 것을 특징으로 하는 시스템.
  7. 제1 항에 있어서,
    상기 적어도 하나의 드라이버 유닛은 네트워크 버스에 의해서 상기 적어도 하나의 수신기 유닛에 연결되는 것을 특징으로 하는 시스템.
  8. 제1 항에 있어서,
    상기 적어도 하나의 드라이버 유닛은 제1 트랜시버의 드라이버를 포함하고, 상기 적어도 하나의 수신기 유닛은 제2 트랜시버의 수신기를 포함하는 것을 특징으로 하는 시스템.
  9. 제1 항에 있어서,
    제2 신호 비교 유닛을 더 포함하고, 상기 스위칭 유닛은 트랜지스터 스위치를 포함하고, 상기 제1 신호 비교 유닛은 비교기를 포함하고, 상기 제2 신호 비교 유닛은 배타적 논리합(XOR) 논리 게이트를 포함하는 것을 특징으로 하는 시스템.
  10. 제1 항에 있어서,
    제2 신호 비교 유닛을 더 포함하고, 상기 스위칭 유닛은 아날로그 트랜지스터 스위치를 포함하고, 상기 제1 신호 비교 유닛은 신호 비교기를 포함하고, 상기 제2 신호 비교 유닛은 멀티플렉서 및 신호 인버터를 포함하는 것을 특징으로 하는 시스템.
  11. 제1 오프셋 신호 발생 유닛, 제2 오프셋 신호 발생 유닛, 제1 신호 비교 유닛, 및 상기 제1 오프셋 신호 발생 유닛 및 상기 제2 오프셋 신호 발생 유닛중 적어도 하나에서 상기 제1 신호 비교 유닛의 입력으로 오프셋 신호를 연결하는 스위칭 유닛을 포함하는 것을 특징으로 하는 수신기 회로.
  12. 제11 항에 있어서,
    제2 신호 비교 유닛을 더 포함하고, 상기 제2 신호 비교 유닛의 제1 입력은 상기 제1 신호 비교 유닛의 출력에 연결되고, 상기 제2 신호 비교 유닛의 제2 입력은 활성화되어서 정상 극성 제어신호 및 반전 또는 역전 극성 제어신호중 적어도 하나를 수신하도록 하는 것을 특징으로 하는 수신기 회로.
  13. 제12 항에 있어서,
    상기 제1 신호 비교 유닛은 비교기이고, 상기 제2 신호 비교 유닛은 배타적 논리합(XOR) 논리 게이트인 것을 특징으로 하는 수신기 회로.
  14. 제11 항에 있어서,
    상기 제1 신호 비교 유닛은 복수의 차동 입력들을 포함하는 비교기인 것을 특징으로 하는 수신기 회로.
  15. 제11 항에 있어서,
    상기 제1 오프셋 신호 발생 유닛에 의하여 발생하는 오프셋 신호는 정상 입력 극성 조건과 관련된 제1 극성이고, 상기 제2 오프셋 신호 발생 유닛에 의하여 발생하는 오프셋 신호는 반전(inverted) 또는 역전(reverse) 입력 극성 조건과 관련된 반대 극성인 것을 특징으로 하는 수신기 회로.
  16. 제11 항에 있어서,
    제1 오프셋 신호 발생 유닛에 의하여 발생된 오프셋 신호가 정상 입력 극성 조건에서 상기 제1 신호 비교 유닛의 제1 입력에 연결되고, 제2 오프셋 신호 발생 유닛에 의하여 발생된 오프셋 신호는 반전 또는 역전 극성 조건에서 상기 제1 신호 비교 유닛의 제2 입력에 연결되면, 상기 제1 오프셋 신호 발생 유닛 및 상기 제2 오프셋 신호 발생 유닛에 의하여 발생되는 상기 오프셋 신호들은 동일한 극성인 것을 특징으로 하는 수신기 회로.
  17. 제11 항에 있어서,
    상기 제1 신호 비교 유닛의 출력에 연결된 제2 신호 비교 유닛을 더 포함하고, 논리 하이(high) 신호가 상기 제2 신호 비교 유닛의 제1 입력에 수신되고, 정상 극성 제어 신호가 상기 제2 신호 비교 유닛의 제2 입력에서 수신되면, 제2 논리 하이 신호는 상기 제2 신호 비교 유닛에서 출력되는 것을 특징으로 하는 수신기 회로.
  18. 제11 항에 있어서,
    상기 제1 신호 비교 유닛의 출력에 연결된 제2 신호 비교 유닛을 더 포함하고, 논리 로우(low) 신호가 상기 제2 신호 비교 유닛의 제1 입력에 수신되고, 반전 극성 제어신호가 상기 제2 신호 비교 유닛의 제2 입력에 수신되면, 논리 하이 신호가 상기 제2 신호 비교 유닛에서 출력되는 것을 특징으로 하는 수신기 회로.
  19. 제12 항에 있어서,
    상기 스위칭 유닛은 트랜지스터 스위치이고, 상기 제1 신호 비교 유닛은 비교기이고, 상기 제2 신호 비교 유닛은 배타적 논리합(XOR) 논리 게이트이고, 상기 수신기 회로는 CMOS 회로인 것을 특징으로 하는 수신기 회로.
  20. 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법으로서,
    상기 신호 전송 네트워크 내에서 복수의 신호를 수신하는 단계;
    상기 복수의 신호의 극성이 제1 극성이라면, 상기 복수의 신호에 제1 오프셋 신호를 부가하는 단계; 및
    상기 복수의 신호의 상기 극성이 제2 극성이라면, 상기 복수의 신호에 제2 오프셋 신호를 부가하는 단계를 포함하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  21. 제20 항에 있어서,
    상기 제1 극성이 반전 극성이고, 상기 제1 오프셋 신호가 양의 전압인 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  22. 제20 항에 있어서,
    상기 제1 극성이 비반전 극성이고, 상기 제1 오프셋 신호가 음의 전압인 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  23. 제20 항에 있어서,
    상기 복수의 신호들이 차동신호를 포함하는 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  24. 제20 항에 있어서,
    상기 복수의 신호들을 수신하는 단계는 상기 복수의 신호의 상기 극성이 반전 극성이라면, 상기 복수의 신호 및 음의 오프셋 신호를 비교기의 적어도 하나의 입력 상에서 수신하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  25. 제20 항에 있어서,
    상기 복수의 신호들을 수신하는 단계는 상기 복수의 신호들의 상기 극성이 반전 극성이라면, 상기 복수의 신호 및 양의 오프셋 신호를 비교기의 적어도 하나의 입력 상에서 수신하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  26. 제20 항에 있어서,
    유휴상태의 수신기는, 신호들의 수신된 극성이 상기 제1 극성 또는 상기 제2 극성이고, 상기 수신기의 복수의 입력이 개방 또는 플로팅(floating), 함께 단락, 또는 종단 저항에 단락된 경우, 논리 하이 신호를 출력하는 것을 특징으로 하는 신호 전송 네트워크 내에서 페일세이프 능력을 제공하는 방법.
  27. 페일 세이프 전송 능력을 제공하는 방법으로서,
    복수의 신호를 수신하는 단계;
    만약 상기 복수의 신호의 극성이 제1 극성이라면, 상기 복수의 신호에 제1 오프셋 신호를 부가하는 단계; 및
    만약 상기 복수의 신호의 상기 극성이 제2 극성이라면, 상기 복수의 신호에 제2 오프셋 신호를 부가하는 단계를 포함하는 것을 특징으로 하는 페일 세이프 전송 능력을 제공하는 방법.
  28. 제27 항에 있어서,
    상기 제1 극성이 반전 극성이고, 상기 제1 오프셋 신호가 양의 전압인 것을 특징으로 하는 페일 세이프 전송 능력을 제공하는 방법.
  29. 제27 항에 있어서,
    상기 제2 극성이 비반전 극성이고, 상기 제2 오프셋 신호가 음의 전압인 것을 특징으로 하는 페일 세이프 전송 능력을 제공하는 방법.
  30. 제27 항에 있어서,
    집적회로(IC) 내에서 수신 및 부가를 수행하는 단계를 더 포함하는 것을 특징으로 하는 페일 세이프 전송 능력을 제공하는 방법.
KR1020100098402A 2009-10-09 2010-10-08 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법 KR101156914B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25048709P 2009-10-09 2009-10-09
US61/250,487 2009-10-09
US12/847,071 2010-07-30
US12/847,071 US8971387B2 (en) 2009-10-09 2010-07-30 System and method for providing a full fail-safe capability in signal transmission networks

Publications (2)

Publication Number Publication Date
KR20110039204A KR20110039204A (ko) 2011-04-15
KR101156914B1 true KR101156914B1 (ko) 2012-06-21

Family

ID=43854831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098402A KR101156914B1 (ko) 2009-10-09 2010-10-08 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법

Country Status (4)

Country Link
US (2) US8971387B2 (ko)
KR (1) KR101156914B1 (ko)
CN (2) CN104113495B (ko)
TW (2) TWI487321B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659799B2 (ja) * 2011-01-06 2015-01-28 富士ゼロックス株式会社 送受信装置及び信号伝送装置
US8479065B2 (en) 2011-11-02 2013-07-02 Arinc Incorporated Adaptive, wireless automatic identification system pilot port interface
CN102496904B (zh) * 2011-12-20 2017-06-16 深圳市骏普科技开发有限公司 一种自供电通讯总线短路保护方法
US8901971B1 (en) * 2013-10-14 2014-12-02 The Boeing Company Systems and methods for providing differential line drivers
CN104852871B (zh) * 2014-02-13 2017-10-10 四零四科技股份有限公司 基于rs‑485网络的电阻配置系统及其方法
US10461964B1 (en) * 2018-10-24 2019-10-29 Silicon Laboratories Inc. High output swing high voltage tolerant bus driver
CN112671421B (zh) * 2020-12-24 2022-03-18 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329460A (ja) * 1996-03-02 1997-12-22 Deutsche Itt Ind Gmbh モノリシック集積センサ回路
KR19990020273A (ko) * 1997-08-30 1999-03-25 윤종용 극성반전신호 감지 회로 및 방법
KR100476617B1 (ko) 2000-09-19 2005-03-17 가부시끼가이샤 도시바 리드 채널 회로 및 그 에러 정정 방법
JP2008294751A (ja) 2007-05-24 2008-12-04 Sumitomo Electric Ind Ltd Ａ／ｄ変換回路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247398A (en) * 1982-05-10 1993-09-21 Digital Equipment Corporation Automatic correction of position demodulator offsets
US4725748A (en) * 1985-05-06 1988-02-16 Tektronix, Inc. High speed data acquisition utilizing multiple charge transfer delay lines
US6684195B1 (en) * 1989-05-01 2004-01-27 Catalina Marketing International, Inc. Method and system for selective incentive point-of-sale marketing in response to customer shopping histories
US6036091A (en) * 1995-12-19 2000-03-14 Webscan, Inc. Method and apparatus supporting high speed evaluation of bar code indicia
US5903613A (en) * 1996-01-23 1999-05-11 Seiko Epson Corporation Data reception device, data reception method and electronic equipment
JP3960752B2 (ja) 1998-03-16 2007-08-15 ジャズィオ・インコーポレーテッド Ｖｌｓｉ（超大規模集積）ｃｍｏｓ（相補形金属酸化膜半導体）回路をインタフェースする高速信号
US6204980B1 (en) * 1998-06-18 2001-03-20 Adaptec, Inc. High speed gain stage with DC offset cancellation for servo demodulator circuit
KR100472523B1 (ko) * 1999-04-21 2005-03-08 시게이트 테크놀로지 엘엘씨 디지털 비대칭 판독 신호를 정정하는 방법 및 장치
US6348882B1 (en) * 2000-07-25 2002-02-19 Philips Electronics North America Corporation 5-ary receiver utilizing common mode insensitive differential offset comparator
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
TWI232025B (en) * 2001-10-25 2005-05-01 Koninkl Philips Electronics Nv Switching device provided with polarity-inverting means
US6720757B2 (en) * 2002-03-26 2004-04-13 Broadcom Corporation Variable gain received signal strength indicator
US7206154B2 (en) * 2002-09-25 2007-04-17 Hitachi Global Storage Technologies Netherlands, B.V. Method and apparatus for balanced shield shunts, leads and pads for electrical noise reduction in read heads
US6952316B2 (en) * 2002-11-08 2005-10-04 International Business Machines Corporation Open head detection circuit and method in a voltage or current mode driver
JP4290466B2 (ja) 2003-04-24 2009-07-08 パナソニック株式会社 オフセット補償装置
US20060066972A1 (en) * 2004-09-30 2006-03-30 Agere Systems Inc. Read channel for simultaneous multiple bit data transfers
US7724460B2 (en) * 2005-01-13 2010-05-25 Agere Systems Inc. Magneto-resistive head resistance sensor
US8068537B2 (en) * 2005-04-29 2011-11-29 Verigy (Singapore) Pte. Ltd. Communication circuit for a bi-directional data transmission
CN1859015A (zh) 2005-05-02 2006-11-08 精工爱普生株式会社 接收电路、差动信号接收电路、接口电路及电子设备
JP4816152B2 (ja) * 2005-05-02 2011-11-16 セイコーエプソン株式会社 受信回路、差動信号受信回路、インターフェース回路及び電子機器
FR2886746B1 (fr) * 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
US7701088B2 (en) * 2005-10-03 2010-04-20 Broadcom Corporation Supply voltage selector
US20070260758A1 (en) * 2006-04-04 2007-11-08 Johnson Yen Read Channel on a Flex Cable
US7944998B2 (en) * 2006-06-16 2011-05-17 Harman International Industries, Incorporated Audio correlation system for high definition radio blending
DE502008000921D1 (de) * 2007-05-15 2010-08-26 Atmel Automotive Gmbh Wandlervorrichtung
US20090113702A1 (en) * 2007-11-01 2009-05-07 Western Digital Technologies, Inc. Disk drive comprising a double sided flex circuit wherein a first side lead provides an etching mask for a second side lead
KR100918698B1 (ko) * 2007-11-20 2009-09-22 주식회사 실리콘웍스 오프셋 보상 감마 버퍼 및 이를 이용하는 계조 전압 발생회로
US7835098B2 (en) * 2008-05-28 2010-11-16 Texas Instruments Incorporated Automatic gain control for magnetic disk-drive preamplifier
JP4585581B2 (ja) * 2008-06-24 2010-11-24 株式会社東芝 最尤復号器および復号方法
US8327234B2 (en) * 2009-02-27 2012-12-04 Research In Motion Limited Code block reordering prior to forward error correction decoding based on predicted code block reliability
US8243782B2 (en) * 2009-06-29 2012-08-14 Lsi Corporation Statistically-adapted receiver and transmitter equalization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329460A (ja) * 1996-03-02 1997-12-22 Deutsche Itt Ind Gmbh モノリシック集積センサ回路
KR19990020273A (ko) * 1997-08-30 1999-03-25 윤종용 극성반전신호 감지 회로 및 방법
KR100476617B1 (ko) 2000-09-19 2005-03-17 가부시끼가이샤 도시바 리드 채널 회로 및 그 에러 정정 방법
JP2008294751A (ja) 2007-05-24 2008-12-04 Sumitomo Electric Ind Ltd Ａ／ｄ変換回路

Also Published As

Publication number Publication date
US8971387B2 (en) 2015-03-03
CN104113495B (zh) 2017-09-12
CN104113495A (zh) 2014-10-22
TWI487321B (zh) 2015-06-01
CN102045276A (zh) 2011-05-04
US20150030057A1 (en) 2015-01-29
TW201132050A (en) 2011-09-16
CN102045276B (zh) 2014-07-09
US9276779B2 (en) 2016-03-01
TW201531057A (zh) 2015-08-01
KR20110039204A (ko) 2011-04-15
US20110085617A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101156914B1 (ko) 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법
US7482837B2 (en) System and method for combining signals on a differential I/O link
KR101476417B1 (ko) 공통 모드 전압을 변조하기 위한 전류 모드 회로
CA2601453A1 (en) Current mode interface for off-chip high speed communication
WO2017221508A1 (ja) リンギング抑制回路
US20020180480A1 (en) Method and apparatus for inteface signaling using single-ended and differential data signals
US8063663B2 (en) Differential signal transmitting apparatus and differential signal receiving apparatus
CN104716948A (zh) 高速串行数据发送端tmds信号驱动器电路
US20190190516A1 (en) Ringing suppression circuit and ringing suppression method
US8798123B2 (en) Differential signal output device, test method of differential signal output device, and tester
US8218672B2 (en) Differential data transceiver and method with reversed-wire immunity
CN109644165B (zh) 驱动器电路及其控制方法、以及发送/接收系统
EP2464009B1 (en) Differential signal termination circuit
US20170371754A1 (en) Fault Tolerant Communication System
US8249448B2 (en) System and method of blocking an electrical signal transmission
JP5296620B2 (ja) 信号中継回路
JP5085382B2 (ja) 伝送装置及び二重伝送方式
DE102010038046A1 (de) System und Verfahren zum Bereitstellen einer Full-Fail-Safe-Fähigkeit für völlige Fehlersicherheit in Signalübertragungsnetzwerken
JP2017085517A (ja) 伝送信号変換装置
JP2005159728A (ja) データ伝送方法
ITTO960868A1 (it) Dispositivo per il ripristino delle comunicazioni su una linea di trasmissione.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee