TWI487321B - 用於在信號傳輸網路中提供全面故障防止能力的系統和方法 - Google Patents

用於在信號傳輸網路中提供全面故障防止能力的系統和方法 Download PDF

Info

Publication number
TWI487321B
TWI487321B TW099134343A TW99134343A TWI487321B TW I487321 B TWI487321 B TW I487321B TW 099134343 A TW099134343 A TW 099134343A TW 99134343 A TW99134343 A TW 99134343A TW I487321 B TWI487321 B TW I487321B
Authority
TW
Taiwan
Prior art keywords
signal
input
polarity
bias
digital differential
Prior art date
Application number
TW099134343A
Other languages
English (en)
Other versions
TW201132050A (en
Inventor
Christopher Keith Davis
Jeffrey David Lies
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW201132050A publication Critical patent/TW201132050A/zh
Application granted granted Critical
Publication of TWI487321B publication Critical patent/TWI487321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

用於在信號傳輸網路中提供全面故障防止能力的系統和方法
本發明一般關於信號傳輸網路之領域，且更具體而言是關於用於在信號傳輸網路中提供全面故障防止能力的系統和方法。
相關申請案的交互參照
本申請涉及於2009年10月9日提交並通過引用併入本文的美國臨時專利申請案第61/250,487號(律師檔案第SE-2729-AN號)的標題“RS-485 RECEIVER WITH A FULL FAIL-SAFE POLARITY INVERSION FUNCTION”。本申請由此主張美國臨時專利申請案第61/250,487號的權利。
多個信號傳輸網路利用故障防止功能以避免網路接收器假如在出現輸入故障時輸出不正確信號。例如：某些信號傳輸網路利用故障防止功能以確保網路接收器之輸出假如為浮動、短路在一起、或被連接至一無驅動、終止線時，輸出用以指示一具體邏輯狀態的信號(例如：邏輯“1”指示一閒置狀態)。更具體而言，此等故障防止功能係被用來避免網路之接收器假如在出現輸入故障時輸出錯誤開始位元(例如：輸出初使從邏輯“1”變遷到邏輯「0」狀態)。然而，在此一網路中經過不當安裝的信號傳輸線能反轉待接收之信號的極性。例如：在完成一差動信號傳輸網路的實體安裝之後，一使用者可以察覺傳輸纜線的連接發生反轉。與其對此連接重新接線，使用者可以在網路的接收器處利用一反轉極性邏輯控制功能，其係電反轉所接收之差動信號的極性且反向接收器的輸出來取得期望的邏輯意義。然而，不論何時利用反轉極性邏輯控制功能，接收器仍然無意地輸出錯誤開始位元。
本發明實施例在信號傳輸網路中提供全面故障防止能力，以例如避免網路之接收器假如在所接收信號之極性發生電反轉時輸出錯誤信號。例如：在一實施例中，茲提供有全面故障防止能力之系統，包括用以發送和接收信號或資料的至少一個第一電子電路、耦合到該至少一個第一電子電路的至少一個驅動器單元、以及耦合到該至少一個第一電子電路和該至少一個驅動器單元的至少一個接收器單元。該至少一個接收器單元包括至少一個偏置信號生成單元、信號比較單元、以及將來自該至少一個偏置信號生成單元的偏置信號耦合到信號比較單元之輸入的切換單元。
在以下的詳細描述中，參考形成其一部分的附圖，且其中作為例子示出了具體的說明性實施方式。但是，應理解，可利用其他的實施方式，且可進行邏輯的、機械的和電的改變。另外，附圖和說明書中提出的方法不應被解釋為限制各個行動可被執行的順序。以下的詳細描述因此不應在限制的意義上被解釋。
圖1是示出了系統100的方塊示意圖，系統100可被用於實現本發明的一個實施方式。例如，系統100可以是信號傳輸網路，例如通過信號通信線將類比或數位信號傳送到一個或多個接收器的一個或多個傳送器的網路。作為另一個例子，系統100可以是連接在匯流排配置中的信號驅動器(例如，傳送器)和接收器的網路。作為又一個例子，系統100可以是根據RS-485或RS-422資料傳輸標準或協定操作的差動資料傳輸網路。
參考圖1，系統100包括耦合到第一收發器102的第一電子電路101、耦合到第二收發器104的第二電子電路103、耦合到第三收發器106的第三電子電路105，以及耦合到第四收發器108的第四電子電路107。例如，在一個實施方式中，每個電子電路101、103、105、107是生成並接收通過相應的收發器102、104、106、108傳送到不同的收發器102、104、106、108的信號或資料的電路。這樣的電路的一個例子是連接到收發器102、104、106或108以向控制器提供信號資訊或資料的感測器電路，該控制器連接到所涉及的網路中的不同的收發器。而且，例如，在一個實施方式中，每個收發器102、104、106、108發送和接收差動信號。注意到，雖然示出了四個電子電路和收發器，可用在這樣的網路中的電子電路和收發器的數量僅是設計限制。因此，系統100可包括多於或少於所示出的四個電子電路和收發器。例如，系統100可包括兩個電子電路和收發器，例如第一和第二電子電路101、103以及第一和第二收發器102、104。
每個收發器102、104、106和108包括信號發送/接收對。例如，第一收發器102包括第一驅動器(例如，傳送器)單元110和第一接收器單元112，第二收發器104包括第二驅動器單元114和第二接收器單元116，第三收發器106包括第三驅動器單元118和第三接收器單元120，以及第四收發器108包括第四驅動器單元122和第四接收器單元124。每個驅動器單元110、114、118、122的輸入(DI)連接到相應的電子電路101、103、105、107的輸出，且每個接收器單元112、116、120、124的輸出(RO)連接到相應的電子電路的輸入。而且，每個驅動器單元通過信號通信線126、128耦合到不同的收發器中的接收器。例如，在一個實施方式中，信號通信線126、128可以是將差動信號從“主要”收發器(例如：收發器102)的驅動器單元傳送到“從屬”收發器(例如：收發器104、106或108)的接收器單元的網路匯流排。
圖2是接收器電路200的方塊示意圖，接收器電路200可用于實現本發明的一個實施方式。例如，接收器電路200可用於實現圖1中示出的系統100的至少一個接收器單元112、116、120、124的全面故障防止功能。因此，接收器電路200可被實現為每個接收器單元112、116、120、124、整個接收器單元112、116、120或124的組成部分，或者來自每個接收器單元112、116、120、124的組成部分的單獨的電路。在任何情況下，如果所接收的信號的極性被電反轉(例如，而不是對不恰當地接線的傳輸線連接重新接線)，則接收器電路200防止網路接收器輸出錯誤信號。例如，在一個實施方式中，差動信號傳輸網路包括網路接收器的有全面故障防止能力的接收器電路200，如果反轉極性邏輯控制功能用於通過將接收器的輸出反向而電反轉所接收的信號的極性以獲得期望的邏輯意義，則接收器電路200防止接收器輸出錯誤開始位元(例如，最始從邏輯“1”過渡到邏輯“0”狀態的輸出)，接收器的輸入從匯流排(故障防止斷開)斷開，或接收器的輸入使接近零伏的差動信號被應用(故障防止是短路的或閒置的或終止的)。
參考圖2，接收器電路200包括切換單元202、第一信號比較單元204以及第二信號比較單元206。例如，在一個實施方式中，切換單元202可利用類比電晶體開關(例如，MOS場效應電晶體或MOSFET)來實現，第一信號比較單元204可利用比較器來實現，且第二信號比較單元可利用互斥或(XOR)邏輯閘來實現。在這方面，例如，接收器電路200可利用雙極和/或互補MOSFET(CMOSFET)製造技術來製造。在第二個實施方式中，例如，第一信號比較單元204可利用電路或設備來實現，該電路或設備代數地減去兩個(例如，差動)輸入信號，並且如果這兩個輸入信號的代數差為正或大於零則輸出正信號(例如，輸出為“高”或邏輯“1”)，而如果這兩個輸入信號的代數差為負或小於零則輸出負信號(例如，輸出為“低”或邏輯“0”)。而且，第二信號比較單元206可利用多工器和反向器來實現。例如，第二信號比較單元206可作為多狀態信號比較單元起作用，其接收兩個輸入信號，並且如果這兩個輸入信號中的一個為正或“高”則輸出正信號(例如，輸出為“高”或邏輯“1”)，或如果這兩個輸入信號相等則輸出負信號(例如，邏輯“0”)。
接收器電路200還包括第一輸入連接208和第二輸入連接210。例如，第一輸入連接208可連接到圖1的信號通信線128，且第二輸入連接210可連接到信號通信線126。在這方面，在信號通信線126、128上傳送的(例如，差動)信號可在第一和第二輸入連接208、210處被接收。第一輸入連接208還通過切換單元202連接到第一信號比較單元204的第一輸入212。例如，第一輸入連接208可通過第一偏置信號(例如，-OS)生成單元224、第一開關觸點202a和第二開關觸點202c連接到第一輸入212。在一個實施方式中，第一偏置信號生成單元224產生負的偏置電壓。可選地，例如，第一輸入連接208可通過第二偏置信號(例如，+OS)生成單元226、第三開關觸點202b和第二開關觸點202c連接到第一輸入212。在一個實施方式中，第二偏置信號生成單元226產生正的偏置電壓。切換單元202的位置由線222上輸入的預定控制信號所控制。例如，控制信號可被網路設計者或用戶直接或間接地輸入。第二輸入連接210連接到第一信號比較單元204的第二輸入214。
第一信號比較單元204的輸出通過線216連接到第二信號比較單元206的第一輸入217，且第二線218連接到第二信號比較單元206的第二輸入219。預定的控制信號在第二線218上輸入。例如，如果正常的信號極性條件存在(例如，所接收的信號的極性沒有被電反轉)，邏輯“0”可在線218上被輸入到第二信號比較單元206。另或者，例如：如果反轉信號極性條件存在(例如，所接收的信號的極性被電反轉)，邏輯“1”可在線218上被輸入到第二信號比較單元206。在一個實施方式中，線218上輸入的控制信號還在線222上被輸入。在第二個實施方式中，不同的控制信號在線218和222上被輸入。在任何情況下，來自第二信號比較單元206(和接收器電路200)的輸出信號在線220上被傳送(例如，被傳送到圖1中示出的電子電路101、103、105、107的輸入連接)。例如，來自第二信號比較單元206的輸出信號可以是信號RO ，其是圖1中示出的任何接收器單元112、116、120、124的輸出信號。
圖3是複數個信號波形的示意圖300，這些信號波形代表來自正常極性條件和反向(例如，反轉)極性條件的接收器電路200的輸出信號(例如，RO )。在操作中，參考圖2和3，如果正常信號極性條件存在(例如，所接收的信號的極性不被電反轉)，那麽在線222上輸入的控制信號(例如，邏輯“0”)使切換單元202將第一輸入連接208通過第二信號偏置生成單元226發送到第一輸入212。這個配置將正的偏置信號(例如，+OS)增加到在第一輸入連接208上接收的信號。而且，邏輯“0”信號在線218上被輸入。因此，正的偏置信號應用到第一輸入212，第一信號比較單元204的輸出為高(例如，邏輯“1”)。在線218上的邏輯“0”信號使第二信號比較單元206作為非反向單元起作用，且第二信號比較單元206的輸出因此為高。如由正常極性波形300a所示出的，當第一輸入信號VA減去第二輸入信號VB等於零時，輸出信號RO 為高。這個結果指示在缺少輸入信號(例如，輸入連接是斷開或浮動的，但由內部基準限定，輸入在一起被短路，或輸入被終端電阻器短路)時，輸出信號保持在邏輯“1”狀態，且故障防止功能被接收器電路200提供以用於正常極性條件。
如果反向信號極性條件存在(例如，所接收的信號的極性被電反轉)，在線222上輸入的控制信號(例如，邏輯“1”)使切換單元202將第一輸入連接208通過第一偏置信號生成單元224連接到第一輸入212。這個配置將負的偏置信號(例如，-OS)增加到在第一輸入連接208上接收的信號。而且，邏輯“1”信號在線218上被輸入，這使第二信號比較單元206作為信號反向單元起作用。因此，由於負的偏置信號應用到第一輸入212，第一信號比較單元204的輸出為低(例如，邏輯“0”)，且第二信號比較單元206的輸出為高(例如，邏輯“1”)。如由反向的極性波形300b所示出的，當第一輸入信號VA減去第二輸入信號VB等於零時輸出信號RO 為高。這個結果指示在缺少輸入信號(例如，輸入連接是斷開或浮動的、一起被短路或被終端電阻器短路)時，輸出信號保持在邏輯“1”狀態中，且故障防止功能也被接收器電路200提供以用於反向或反轉極性條件。因此，通過為正常和反相極性條件提供故障防止能力，接收器電路200為所涉及的信號傳輸網路提供全面故障防止功能。如果信號傳輸網路是差動信號傳輸網路，接收器電路200提供在整個接收共模電壓範圍內的全面故障防止功能。
圖4是接收器電路400的方塊示意圖，接收器電路400可用于實現本發明的一個實施方式。例如，接收器電路400可用於實現圖2中示出的接收器電路200的可選輸入部分。參考圖4，接收器電路400包括切換單元402、正偏置信號生成單元404和第一信號比較單元406。接收器電路400還包括第一輸入連接408和第二輸入連接410。例如，第一輸入連接408可連接到圖1中的信號通信線128，且第二輸入連接410可連接到信號通信線126。在這方面，在信號通信線126、128上傳送的(例如，差動)信號可在第一和第二輸入連接408、410上被接收。第一輸入連接408還通過切換單元402連接到第一信號比較單元406的第一輸入412。對於這個示例性實現方式，第一輸入連接408通過偏置信號(例如，+OS)生成單元404、第一開關觸點402a、第二開關觸點402c、第三開關觸點403d和第四開關觸點402e連接到第一輸入412。而且，第二輸入連接410通過第五開關觸點402f、第六開關觸點402g、第七開關觸點402h和第八開關觸點402i連接到第一信號比較單元406的第二輸入414。在這個實現方式中，正的偏置信號可被增加到在第一輸入連接408或第二輸入連接410上接收的信號。
圖5是接收器電路500的方塊示意圖，接收器電路500可用于實現本發明的一個實施方式。例如，接收器電路500可用於實現圖2中示出的接收器電路200的第二可選輸入部分。參考圖5，接收器電路500包括切換單元502、正偏置信號生成單元504、負偏置信號生成單元506以及第一信號比較單元508。接收器電路500還包括第一輸入連接510和第二輸入連接512。例如，第一輸入連接510可連接到圖1中的信號通信線128，且第二輸入連接512可連接到信號通信線126。在這方面，在信號通信線126、128上傳送的(例如，差動)信號可在第一和第二輸入連接510、512處被接收。第一輸入連接510還通過切換單元502連接到第一信號比較單元508的第一輸入514。對於這個示例性實現方式，第一輸入連接510通過第一偏置信號(例如，+OS)生成單元504、第一開關觸點502a和第二開關觸點502b連接到第一輸入514。而且，第二輸入連接512連接到第一信號比較單元508的第二輸入516。可選地，根據切換單元502的經切換位置，第一輸入連接510也通過第二偏置信號(例如，-OS)生成單元506、第三開關觸點502c和第二開關觸點502b連接到第一信號比較單元508的第一輸入514。在這個實現方式中，正的偏置信號或負的偏置信號可被增加到在第一輸入連接510上接收的信號。
圖6是接收器電路600的方塊示意圖，接收器電路600可用于實現本發明的一個實施方式。例如，接收器電路600可用於實現圖2中示出的接收器電路200的第三可選輸入部分。參考圖6，接收器電路600包括切換單元602、負偏置信號生成單元604、正偏置信號生成單元606和第一信號比較單元608。接收器電路600還包括第一輸入連接610和第二輸入連接612。例如，第一輸入連接610可連接到圖1中的信號通信線128，且第二輸入連接612可連接到信號通信線126。在這方面，在信號通信線126、128上傳送的(例如，差動)信號可在第一和第二輸入連接610、612處被接收。第一輸入連接610連接到第一信號比較單元608的第一輸入614。第二輸入連接612通過切換單元602連接到第一信號比較單元608的第二輸入616。對於這個示例性實現方式，第二輸入連接612通過第一偏置信號(例如，-OS)生成單元604、第一開關觸點602a和第二開關觸點602b連接到第二輸入616。可選地，根據切換單元602的經切換位置，第二輸入連接612還可通過第二偏置信號(例如，+OS)生成單元606、第三開關觸點602c、第二開關觸點602b連接到第一信號比較單元608的第二輸入616。在這個實現方式中，正的偏置信號或負的偏置信號可被增加到在第二輸入連接612上接收的信號。
圖7是接收器電路700的示意塊圖，接收器電路700可用于實現本發明的一個實施方式。例如，接收器電路700可用於實現圖2中示出的接收器電路200的第四可選輸入部分。參考圖7，接收器電路700包括切換單元702、第一正偏置信號生成單元704、第二正偏置信號生成單元706和第一信號比較單元708。接收器電路700還包括第一輸入連接710和第二輸入連接712。例如，第一輸入連接710可連接到圖1中的信號通信線128，且第二輸入連接712可連接到信號通信線126。在這方面，在信號通信線126、128上傳送的(例如，差動)信號可在第一和第二輸入連接710、712處被接收。第一輸入連接710連接到第一信號比較單元708的第一輸入714。第二輸入連接712也通過切換單元702連接到第一信號比較單元708的第二輸入716。對於這個示例性實現方式，第一輸入連接710通過第一偏置信號(例如，+OS)生成單元704、第一開關觸點702a和第二開關觸點702b連接到第一輸入714。而且，第二輸入連接712通過第三開關觸點702d和第四開關觸點702e連接到第二輸入716。可選地，根據切換單元702的經切換位置，第一輸入連接710還可通過第五開關觸點702c和第二開關觸點702b連接到第一信號比較單元708的第一輸入714。而且，第二輸入連接712可通過第二偏置信號(例如，+OS)生成單元706、第六開關觸點702f和第四開關觸點702e連接到第一信號比較單元708的第二輸入716。在這個實現方式中，正的偏置信號可被增加到在第一輸入連接710或第二輸入連接712上接收的信號。
在又一個實施方式中，如果反向信號極性條件存在(例如，如以上直接描述的)，接收器電路200中的不同的第一切換單元可用於在電反轉的信號達到偏置信號生成單元部分時再次反轉這些電反轉的信號。在這個實施方式中，單個偏置信號生成單元足以實現全面故障防止能力，且不需要第二信號比較單元。
在另外一點，接收器電路200通過產生內部負的或正的偏置信號或電壓來提供全面故障防止功能的可編程接收閾值。因此，接收器電路200使用戶能夠通過選擇適當的負的和正的偏置信號來改變全面故障防止功能的接收器閾值以用於特定的信號傳輸網路設計。在這方面，這樣的正的或負的偏置信號或電壓可以用多種方式產生。例如，偏置信號或電壓可通過利用偏置電壓例如通過使電流通過一個或多個電阻器而產生的電壓來產生。而且，例如，在差動信號網路中，偏置電壓可通過使信號比較器(如果使用信號比較器)的輸入差動級不匹配來產生。
雖然本文中示出和描述了具體的實施方式，本領域中普通技術人員應認識到，被考慮來實現相同目的的任何佈置都可代替所示出的具體實施方式。因此，意圖是本發明僅由申請專利範圍及其等效形式限制。
100．．．系統
101．．．第一電子電路
102．．．第一收發器
103．．．第二電子電路
104．．．第二收發器
105．．．第三電子電路
106．．．第三收發器
107．．．第四電子電路
108．．．第四收發器
110．．．第一驅動器單元
112．．．第一接收器單元
114．．．第二驅動器單元
116．．．第二接收器單元
118．．．第三驅動器單元
120．．．第三接收器單元
122．．．第四驅動器單元
124．．．第四接收器單元
126．．．信號通信線
128．．．信號通信線
200．．．接收器電路
202．．．切換單元
202a．．．第一開關觸點
202b．．．第三開關觸點
202c．．．第二開關觸點
204．．．第一信號比較單元
206．．．第二信號比較單元
208．．．第一輸入連接
210．．．第二輸入連接
212．．．第一輸入
214．．．第二輸入
216．．．線
217．．．第一輸入
218．．．第二線
219．．．第二輸入
220．．．線
222．．．線
224．．．第一偏置信號生成單元
226．．．第二偏置信號生成單元
300a．．．正常極性波形
300b．．．反向的極性波形
400．．．接收器電路
402．．．切換單元
402a．．．第一開關觸點
402c．．．第二開關觸點
402d．．．第三開關觸點
402e．．．第四開關觸點
402f．．．第五開關觸點
402g．．．第六開關觸點
402h．．．第七開關觸點
402i．．．第八開關觸點
404．．．正偏置信號生成單元
406．．．第一信號比較單元
408．．．第一輸入連接
410．．．第二輸入連接
412．．．第一輸入
414．．．第二輸入
500．．．接收器電路
502．．．切換單元
502a．．．第一開關觸點
502b．．．第二開關觸點
502c．．．第三開關觸點
504．．．正偏置信號生成單元
506．．．負偏置信號生成單元
508．．．第一信號比較單元
510．．．第一輸入連接
512．．．第二輸入連接
514．．．第一輸入
516．．．第二輸入
600．．．接收器電路
602．．．切換單元
602a．．．第一開關觸點
602b．．．第二開關觸點
602c．．．第三開關觸點
604．．．負偏置信號生成單元
606．．．正偏置信號生成單元
608．．．第一信號比較單元
610．．．第一輸入連接
612．．．第二輸入連接
614．．．第一輸入
616．．．第二輸入
700．．．接收器電路
702．．．切換單元
702a．．．第一開關觸點
702b．．．第二開關觸點
702c．．．第五開關觸點
702d．．．第三開關觸點
702e．．．第四開關觸點
702f．．．第六開關觸點
704．．．第一正偏置信號生成單元
706．．．第二正偏置信號生成單元
708．．．第一信號比較單元
710．．．第一輸入連接
712．．．第二輸入連接
714．．．第一輸入
716．．．第二輸入
DI．．．輸入
RO．．．輸出
+OS．．．第二偏置信號
-OS．．．第一偏置信號
理解了附圖僅描繪示例性實施方式且因此不被認為在範圍上是限制性的之後，示例性的實施方式將通過附圖的使用以額外的特徵和細節被描述，在附圖中：
圖1是示出了可用于實現本發明的一個實施方式的系統的塊圖；
圖2是可用于實現本發明的一個實施方式的接收器電路的方塊示意圖；
圖3是代表來自正常極性條件和反向極性條件的接收器電路的輸出信號的複數個信號波形的示意圖；
圖4是可用於在信號傳輸網路中實現偏置信號生成的第二接收器電路的方塊示意圖；
圖5是可用於在信號傳輸網路中實現偏置信號生成的第三接收器電路的方塊示意圖；
圖6是可用於在信號傳輸網路中實現偏置信號生成的第四接收器電路的方塊示意圖；
圖7是可用於在信號傳輸網路中實現偏置信號生成的第五接收器電路的方塊示意圖。
根據一般實踐，所描述的各種特徵並非按比例繪製，而是被繪製為強調與示例性實施方式相關的具體特徵。
100．．．系統
101．．．第一電子電路
102．．．第一收發器
103．．．第二電子電路
104．．．第二收發器
105．．．第三電子電路
106．．．第三收發器
107．．．第四電子電路
108．．．第四收發器
110．．．第一驅動器單元
112．．．第一接收器單元
114．．．第二驅動器單元
116．．．第二接收器單元
118．．．第三驅動器單元
120．．．第三接收器單元
122．．．第四驅動器單元
124．．．第四接收器單元
126．．．信號通信線
128．．．信號通信線
DI．．．輸入
RO．．．輸出

Claims (11)

  1. 一種即使到信號傳輸網路的複數個資料輸入連結係被反向仍在該信號傳輸網路中提供全面故障防止功能之方法，包括：在該信號傳輸網路中接收橫跨該複數個資料輸入連結的複數個數位差動信號；接收一控制信號，該控制信號指示該複數個資料輸入連結是否適合被連接至該信號傳輸網路；將該複數個資料輸入連結的第一輸入耦合至一第一偏置信號產生單元和一第二偏置信號產生單元如果該控制信號係指示該數位差動信號的第一極性，則選擇該第一偏置信號產生單元，並藉此將第一偏置信號增加到在該第一輸入處所接收的該複數個數位差動信號；如果該控制信號係指示該數位差動信號的第二極性，則選擇該第二偏置信號產生單元，並藉此將第二偏置信號增加到在該第一輸入處所接收的該複數個數位差動信號，其中該第一偏置信號和該第二偏置信號為具有相反極性的電壓；以及如果該複數個資料輸入連結為斷開或浮動的、一起被短路或用終端電阻器來短路且該控制信號係指示該第一極性或該第二極性，輸出一代表第一狀態的邏輯信號，並藉此達到在該信號傳輸網路中的全面故障防止功能。
  2. 如申請專利範圍第1項之方法，其中該第一極性是反向極性，且該第一偏置信號是正電壓。
  3. 如申請專利範圍第1項之方法，其中該第一極性是非反向極性，且該第一偏置信號是負電壓。
  4. 如申請專利範圍第1項之方法，其中該複數個數位差動信號包括依據RS-485或RS-422資料傳輸協定而接收的複數個數位差動信號。
  5. 如申請專利範圍第1項之方法，其中接收該複數個數位差動信號還包括如果該複數個數位差動信號的極性是反向極性，則在比較器的至少一個輸入上接收包含負偏置信號的該複數個數位差動信號。
  6. 如申請專利範圍第1項之方法，其中接收該複數個數位差動信號還包括如果該複數個數位差動信號的極性是反向極性，則在比較器的至少一個輸入上接收包含正偏置信號的該複數個數位差動信號。
  7. 如申請專利範圍第1項之方法，還包括：如果該控制信號係指示該第一極性或該第二極性，且如果該接收器的複數個數位差動輸入是斷開或浮動的、一起被短路或用終端電阻器來短路，則處於閒置狀態的接收器輸出邏輯高信號，藉以達到在該接收器中的全面故障防止功能。
  8. 一種即使到一接收器的複數個差動連結係被反轉仍在依據資料傳輸協定作業的該接收器中提供全面故障防止能力之方法，包括：接收橫跨一接收器電路的二個差動輸入之複數個數位差動信號； 接收一控制信號，該控制信號指示該接收器電路的二個差動輸入是否適合被連接至一傳輸網路；將該二個差動輸入的第一輸入耦合至複數個偏置信號產生單元；如果該控制信號係指示該數位差動信號的第一極性，則選擇該複數個偏置信號產生單元的第一偏置信號產生單元，並藉此將第一偏置信號增加到在該第一輸入處所接收的該複數個數位差動信號；以及如果該控制信號係指示該數位差動信號的第二極性，則選擇該複數個偏置信號產生單元的第二偏置信號產生單元，並藉此將第二偏置信號增加到在該第一輸入處所接收的該複數個數位差動信號，其中該第一偏置信號和該第二偏置信號為具有相反極性的電壓；以及如果該二個差動輸入為斷開或浮動的、一起被短路或用終端電阻器來短路，且該控制信號代表第一狀態或第二狀態，輸出一代表閒置狀態的邏輯信號，並藉此達到在該接收器電路中的全面故障防止能力。
  9. 如申請專利範圍第8項之方法，其中該第一極性是反向極性且該第一偏置信號是正電壓。
  10. 如申請專利範圍第8項之方法，其中該第二極性是非反向極性且該第二偏置信號是負電壓。
  11. 如申請專利範圍第8項之方法，還包括：在積體電路(IC)中執行該接收和該增加。
TW099134343A 2009-10-09 2010-10-08 用於在信號傳輸網路中提供全面故障防止能力的系統和方法 TWI487321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25048709P 2009-10-09 2009-10-09
US12/847,071 US8971387B2 (en) 2009-10-09 2010-07-30 System and method for providing a full fail-safe capability in signal transmission networks

Publications (2)

Publication Number Publication Date
TW201132050A TW201132050A (en) 2011-09-16
TWI487321B true TWI487321B (zh) 2015-06-01

Family

ID=43854831

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104113006A TW201531057A (zh) 2009-10-09 2010-10-08 用於在信號傳輸網路中提供全面故障防止能力的系統和方法
TW099134343A TWI487321B (zh) 2009-10-09 2010-10-08 用於在信號傳輸網路中提供全面故障防止能力的系統和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104113006A TW201531057A (zh) 2009-10-09 2010-10-08 用於在信號傳輸網路中提供全面故障防止能力的系統和方法

Country Status (4)

Country Link
US (2) US8971387B2 (zh)
KR (1) KR101156914B1 (zh)
CN (2) CN104113495B (zh)
TW (2) TW201531057A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659799B2 (ja) * 2011-01-06 2015-01-28 富士ゼロックス株式会社 送受信装置及び信号伝送装置
US8479065B2 (en) 2011-11-02 2013-07-02 Arinc Incorporated Adaptive, wireless automatic identification system pilot port interface
CN102496904B (zh) * 2011-12-20 2017-06-16 深圳市骏普科技开发有限公司 一种自供电通讯总线短路保护方法
US8901971B1 (en) * 2013-10-14 2014-12-02 The Boeing Company Systems and methods for providing differential line drivers
CN104852871B (zh) * 2014-02-13 2017-10-10 四零四科技股份有限公司 基于rs‑485网络的电阻配置系统及其方法
US10461964B1 (en) * 2018-10-24 2019-10-29 Silicon Laboratories Inc. High output swing high voltage tolerant bus driver
CN112671421B (zh) * 2020-12-24 2022-03-18 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348882B1 (en) * 2000-07-25 2002-02-19 Philips Electronics North America Corporation 5-ary receiver utilizing common mode insensitive differential offset comparator
US20070075588A1 (en) * 2005-10-03 2007-04-05 Broadcom Corporation Supply voltage selector
TW200931991A (en) * 2007-11-20 2009-07-16 Silicon Works Co Ltd Offset compensation gamma buffer and gray scale voltage generation circuit using the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247398A (en) * 1982-05-10 1993-09-21 Digital Equipment Corporation Automatic correction of position demodulator offsets
US4725748A (en) * 1985-05-06 1988-02-16 Tektronix, Inc. High speed data acquisition utilizing multiple charge transfer delay lines
US6684195B1 (en) * 1989-05-01 2004-01-27 Catalina Marketing International, Inc. Method and system for selective incentive point-of-sale marketing in response to customer shopping histories
US6036091A (en) * 1995-12-19 2000-03-14 Webscan, Inc. Method and apparatus supporting high speed evaluation of bar code indicia
US5903613A (en) 1996-01-23 1999-05-11 Seiko Epson Corporation Data reception device, data reception method and electronic equipment
EP0793075B1 (de) 1996-03-02 2002-09-25 Micronas GmbH Monolithisch integrierte Sensorschaltung
KR100267860B1 (ko) 1997-08-30 2000-10-16 윤종용 사설교환시스템에서 극성반전신호를 감지하기 위한 회로 및 방법
JP3960752B2 (ja) 1998-03-16 2007-08-15 ジャズィオ・インコーポレーテッド Ｖｌｓｉ（超大規模集積）ｃｍｏｓ（相補形金属酸化膜半導体）回路をインタフェースする高速信号
US6204980B1 (en) * 1998-06-18 2001-03-20 Adaptec, Inc. High speed gain stage with DC offset cancellation for servo demodulator circuit
KR100472523B1 (ko) 1999-04-21 2005-03-08 시게이트 테크놀로지 엘엘씨 디지털 비대칭 판독 신호를 정정하는 방법 및 장치
JP2002094383A (ja) 2000-09-19 2002-03-29 Toshiba Corp リードチャネル回路およびその誤り訂正方法
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
TWI232025B (en) 2001-10-25 2005-05-01 Koninkl Philips Electronics Nv Switching device provided with polarity-inverting means
US6720757B2 (en) * 2002-03-26 2004-04-13 Broadcom Corporation Variable gain received signal strength indicator
US7206154B2 (en) * 2002-09-25 2007-04-17 Hitachi Global Storage Technologies Netherlands, B.V. Method and apparatus for balanced shield shunts, leads and pads for electrical noise reduction in read heads
US6952316B2 (en) * 2002-11-08 2005-10-04 International Business Machines Corporation Open head detection circuit and method in a voltage or current mode driver
JP4290466B2 (ja) 2003-04-24 2009-07-08 パナソニック株式会社 オフセット補償装置
US20060066972A1 (en) * 2004-09-30 2006-03-30 Agere Systems Inc. Read channel for simultaneous multiple bit data transfers
US7724460B2 (en) * 2005-01-13 2010-05-25 Agere Systems Inc. Magneto-resistive head resistance sensor
EP1901472A2 (en) * 2005-04-29 2008-03-19 Verigy (Singapore) Pte. Ltd. Communication circuit for a bi-directional data transmission
CN1859015A (zh) 2005-05-02 2006-11-08 精工爱普生株式会社 接收电路、差动信号接收电路、接口电路及电子设备
JP4816152B2 (ja) 2005-05-02 2011-11-16 セイコーエプソン株式会社 受信回路、差動信号受信回路、インターフェース回路及び電子機器
FR2886746B1 (fr) * 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
US20070260758A1 (en) * 2006-04-04 2007-11-08 Johnson Yen Read Channel on a Flex Cable
US7944998B2 (en) * 2006-06-16 2011-05-17 Harman International Industries, Incorporated Audio correlation system for high definition radio blending
DE502008000921D1 (de) * 2007-05-15 2010-08-26 Atmel Automotive Gmbh Wandlervorrichtung
JP4613929B2 (ja) 2007-05-24 2011-01-19 住友電気工業株式会社 Ａ／ｄ変換回路
US20090113702A1 (en) * 2007-11-01 2009-05-07 Western Digital Technologies, Inc. Disk drive comprising a double sided flex circuit wherein a first side lead provides an etching mask for a second side lead
US7835098B2 (en) * 2008-05-28 2010-11-16 Texas Instruments Incorporated Automatic gain control for magnetic disk-drive preamplifier
JP4585581B2 (ja) * 2008-06-24 2010-11-24 株式会社東芝 最尤復号器および復号方法
US8327234B2 (en) * 2009-02-27 2012-12-04 Research In Motion Limited Code block reordering prior to forward error correction decoding based on predicted code block reliability
US8243782B2 (en) * 2009-06-29 2012-08-14 Lsi Corporation Statistically-adapted receiver and transmitter equalization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348882B1 (en) * 2000-07-25 2002-02-19 Philips Electronics North America Corporation 5-ary receiver utilizing common mode insensitive differential offset comparator
US20070075588A1 (en) * 2005-10-03 2007-04-05 Broadcom Corporation Supply voltage selector
TW200931991A (en) * 2007-11-20 2009-07-16 Silicon Works Co Ltd Offset compensation gamma buffer and gray scale voltage generation circuit using the same

Also Published As

Publication number Publication date
TW201531057A (zh) 2015-08-01
US20110085617A1 (en) 2011-04-14
US8971387B2 (en) 2015-03-03
CN104113495B (zh) 2017-09-12
CN102045276A (zh) 2011-05-04
US20150030057A1 (en) 2015-01-29
CN102045276B (zh) 2014-07-09
KR101156914B1 (ko) 2012-06-21
CN104113495A (zh) 2014-10-22
TW201132050A (en) 2011-09-16
KR20110039204A (ko) 2011-04-15
US9276779B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI487321B (zh) 用於在信號傳輸網路中提供全面故障防止能力的系統和方法
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
WO2006102666A1 (en) Current mode interface for off-chip high speed communication
EP2506513A2 (en) Full duplex communication circuit and method therefor
US8982968B2 (en) Apparatus for converting terminal polarity for R S communication
US8218672B2 (en) Differential data transceiver and method with reversed-wire immunity
US8983402B2 (en) Transceiver with wake up detection
US10437690B2 (en) Fault tolerant communication system
WO2018070261A1 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
JP2009060489A (ja) 信号送信機、信号受信機及び多重差動伝送システム
US6366126B1 (en) Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit
EP2146472B1 (en) System and method of blocking an electrical signal transmission
JP5296620B2 (ja) 信号中継回路
JP2005513872A (ja) データの双方向伝送のための方法及び装置
US10897252B1 (en) Methods and apparatus for an auxiliary channel
KR100732830B1 (ko) 임베디드 시스템의 고속 실시간 모니터링 장치
DE102010038046A1 (de) System und Verfahren zum Bereitstellen einer Full-Fail-Safe-Fähigkeit für völlige Fehlersicherheit in Signalübertragungsnetzwerken
TWI552522B (zh) 差動訊號產生電路
TWI457893B (zh) Delivery device
JP2005295127A (ja) 差動伝送回路を用いた異常伝送方法
CN115499255A (zh) 差分通信电路
JP2009225335A (ja) 伝送装置及び二重伝送方式
ITTO960868A1 (it) Dispositivo per il ripristino delle comunicazioni su una linea di trasmissione.
JP2005159728A (ja) データ伝送方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees