JP7248249B2 - 通信回路、及び通信方法 - Google Patents
通信回路、及び通信方法 Download PDFInfo
- Publication number
- JP7248249B2 JP7248249B2 JP2020537074A JP2020537074A JP7248249B2 JP 7248249 B2 JP7248249 B2 JP 7248249B2 JP 2020537074 A JP2020537074 A JP 2020537074A JP 2020537074 A JP2020537074 A JP 2020537074A JP 7248249 B2 JP7248249 B2 JP 7248249B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- coupler
- port
- path
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims description 150
- 238000004891 communication Methods 0.000 title claims description 150
- 238000000034 method Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 253
- 230000008859 change Effects 0.000 claims description 153
- 238000001514 detection method Methods 0.000 claims description 118
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000005672 electromagnetic field Effects 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 7
- 238000007562 laser obscuration time method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 37
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 4
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 102100021133 Nuclear protein 1 Human genes 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
- H04B5/48—Transceivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Near-Field Transmission Systems (AREA)
Description
前記受信データ変化検出器からの検出信号に応じて、前記受信器と前記第1ポートとの間で前記受信経路の遮断及び接続を切替える受信側出力切替回路と、をさらに備えていることが好ましい。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態1にかかる通信回路の構成を示すブロック図である。図2は、通信回路1における信号波形を示す図である。図1に示すように、通信回路1は、送信経路10と、受信経路20と、第1の結合器31と、ポート32と、を備えている。送信経路10と受信経路20とは、第1の結合器31と第1ポート(図ではポート1と記載)32との間に並列に接続されている。
実施の形態2にかかる通信回路について、図3を用いて説明する。図3は、本実施の形態にかかる通信回路2の構成を示すブロック図である。通信回路2では、実施の形態1で示した通信回路1と比較して、受信側入力スイッチ21と受信器22の配置が入れ替わっている。受信側入力スイッチ21と受信器22以外の基本的な構成、及び動作は、実施の形態1と同様であるため、適宜説明を省略する。
実施の形態3にかかる通信回路3について、図4を用いて説明する。図4は、本実施の形態にかかる通信回路3の構成を示すブロック図である。通信回路3では、実施の形態1の送信側入力スイッチ11がラッチ16に置き換わり、受信側出力スイッチ25がラッチ26に置き換わっている。なお、ラッチ16とラッチ26以外の基本的な構成、及び動作は、実施の形態1と同様であるため、適宜説明を省略する。
実施の形態4にかかる通信回路について、図6を用いて説明する。図6は通信回路4の構成を示すブロック図である。通信回路4では、図4の通信回路3の送信器13、及び送信側出力スイッチ15の代わりにスリーステート送信器18が設けられている。スリーステート送信器18は、H(1)、L(0)、High-Z(ハイインピーダンス)の3状態を出力することができる。
実施の形態5にかかる通信回路5について、図7を用いて説明する。図7は、通信回路5の構成を示すブロック図である。通信回路5は、通信回路100と通信回路200との間でデータを中継する中継器として用いられる。つまり、通信回路5は、通信回路100からの送信データを受信して、通信回路200に送信する。あるいは、通信回路5は、通信回路200からの送信データを受信して、通信回路100に送信する。なお、実施の形態1~4と同様の構成については適宜説明を簡略化する。
図8は、N個の検出信号T1、T2、・・・TNを出力する送信データ変化検出器14の構成を示す回路図である。信号変化検出器14aとN個のカウンタC1~CNを備えている。送信データ変化検出器14の入力INは、実施の形態1では、送信側入力スイッチ11から出力される送信データとなっている。
図9は、実施の形態1で用いられた受信側入力スイッチ21の回路図の一例である。入力(第1の結合器31側)と出力(受信器22側)との間には、トランジスタペアTP0が配置されている。トランジスタペアTP0は、PチャネルMOS(Metal Oxide Semiconductor)トランジスタとNチャネルMOSトランジスタとを備えている。PチャネルMOS(以下、PMOS)トランジスタとNMOS(以下、NMOS)トランジスタとは、入力と出力との間に並列に接続されている。トランジスタペアTP0のトランジスタのゲートには、送信データ変化検出器14からの検出信号TNとその反転信号TN_bが入力されている。
図10は、送信側出力スイッチ15の構成を示す回路図である。入力(送信器13側)と出力(第1の結合器31側)との間には、N個のトランジスタペアTP1、TP2、・・・TPNが並列に接続されている。トランジスタペアTP1、TP2、・・・TPNは、図9のトランジスタペアTP0と同様に、NMOSトランジスタとPMOSトランジスタとが並列に接続されている。トランジスタペアTP1のゲートには、検出信号T1とその反転信号T1_bが入力されている。同様に、トランジスタペアTP2のゲートには、検出信号T2とその反転信号T2_bが入力され、トランジスタペアTPNのゲートには、検出信号TNとその反転信号TN_bが入力されている。
図11は、実施の形態1、2で示したキーパ付きの送信側入力スイッチ11の構成を示す回路図である。送信側入力スイッチ11は、キーパ11aと、4つのトランジスタTr1、Tr2、Tr3、Tr4とを備えている。送信側入力スイッチ11はCMOS(Complementary Metal Oxide Semiconductor)回路を用いて構成されている。
図12は、実施の形態1、2で示したキーパ付きの受信側出力スイッチ25の構成を示す回路図である。受信側出力スイッチ25は、キーパ25aと、4つのトランジスタTr5、Tr6、Tr7、Tr8と、を備えている。受信側出力スイッチ25は、送信側入力スイッチ11と同様に、CMOS回路を用いて構成されている。
図13は、ラッチ16、ラッチ26の回路図である。ラッチ16は、トランジスタペアTP11、TP12と、インバータINV1~INV3とを備えている。ラッチ26は、トランジスタペアTP13,TP14と、インバータINV4~INV6とを備えている。トランジスタペアTP11~TP14は、トランジスタペアTP0等と同様に、並列に接続されたNMOSトランジスタとPMOSトランジスタとを備えている。トランジスタペアTP11~TP14には、それぞれ検出信号R[1]とその反転信号R[1]_bが入力されている。よって、検出信号R[1]に応じて、トランジスタペアTP11~TP14はオンオフする。ラッチ16、及びラッチ26の動作は、実施の形態3と同様であるため、説明を省略する。
図14は、受信器22の構成を示す回路図である。なお、図14では、差動伝送方式の受信器22が示されているが、シングルエンド伝送方式の受信器22についても同様に構成することができる。受信器22は、アンプAMP1と、アンプAMP2と、ヒステリシス比較器COMと、を備えている。
図15は、受信器22の別の構成を示す回路図である。なお、図15では、差動伝送方式の受信器22が示されているが、シングルエンド伝送方式の受信器22についても同様に構成することができる。受信器22は、比較器COM1と、比較器COM2と、NAND回路NAND1と、NAND回路NAND2と、インバータINV7と、インバータINV8とを備えている。図15に示す構成は、図14とは異なり、ヒステリシス比較器を用いない構成である。したがって、受信器22は、2つの受信器COM1,COM2を用いている。
図16は、実施の形態4で示したスリーステート送信器18の構成を示す回路図である。電源電位VDDと接地電位との間には、トランジスタTr9と、PMOSトランジスタ群TG1と、NMOSトランジスタ群TG2と、トランジスタTr10とが、直列に接続されている。図16において、バッファ23からの入力を入力INとし、第1の結合器31への出力を出力OUTとしている。トランジスタTr9、トランジスタTr10はPMOSトランジスタ、NMOSトランジスタであり、CMOSスイッチ回路となる。
図17、及び図18を用いて、スリーステート送信器18の別の構成に付いて説明する。図17は、スリーステート送信器18の全体構成を示す図である。スリーステート送信器18の入力INと出力OUTとの間には、N個の抵抗回路R1、R2、・・・RNが並列に配置されている。
10 送信経路
11 送信側入力スイッチ
12 バッファ
13 送信器
14 送信データ変化検出器
15 送信側出力スイッチ
16 ラッチ
18 スリーステート送信器
20 受信経路
21 受信側入力スイッチ
22 受信器
23 バッファ
24 受信データ変化検出器
25 受信側出力スイッチ
26 ラッチ
27 ラッチ
31 結合器
32 第1ポート
100 通信回路
131 結合器
Claims (11)
- 通信相手の結合器と電磁界結合する第1の結合器と、
前記第1の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第1ポートと、
前記第1ポートから前記第1の結合器に前記送信データを伝送する送信経路と、
前記第1の結合器から前記第1ポートに前記受信データを伝送する受信経路と、
前記送信経路に配置され、前記第1ポートからの前記送信データを前記第1の結合器に出力する送信器と、
前記受信経路に配置され、前記第1の結合器を介して受信した前記受信データを復元する受信器と、
前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、
前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備え、
前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第1ポートと前記第1の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第1ポート及び前記第1の結合器から遮断されており、
前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第1ポートと前記第1の結合器とが接続されており、かつ、前記受信経路において、前記第1ポートと前記受信器とが遮断されており、
前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第1の結合器と接続されており、前記受信器の出力側が前記第1ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第1ポートと接続されており、前記送信器の出力側が前記第1の結合器から遮断されている、通信回路。 - 前記送信状態から前記待機状態に移行する移行時において、
前記送信器の出力変化が前記通信相手の受信器に検出されないように、前記送信器の出力側と前記第1の結合器とが遮断される請求項1に記載の通信回路。 - 前記送信データ変化検出器がN個の検出信号を出力し、
前記送信状態から前記待機状態に移行する移行時に、前記N個の検出信号に応じて、前記送信器の出力側と前記第1の結合器との間のインピーダンスが段階的に上昇する請求項1、又は2に記載の通信回路。 - 前記送信器と前記第1の結合器との間に設けられた送信側出力スイッチをさらに備え、
前記送信状態から前記待機状態に移行する移行時に、前記送信側出力スイッチのインピーダンスが徐々に上昇する請求項1~3のいずれか1項に記載の通信回路。 - 前記送信器が、H、L、及びHi-Zを出力可能なスリーステート送信器であり、
前記受信状態では、前記スリーステート送信器の出力がHi-Zとなることで、前記送信器と前記第1の結合器とが遮断され、
前記送信状態から前記待機状態に移行する移行時に、前記スリーステート送信器のインピーダンスが徐々に上昇する請求項1~3のいずれか1項に記載の通信回路。 - 前記受信データ変化検出器からの検出信号に応じて、前記送信器と前記第1ポートとの間で前記送信経路の遮断及び接続を切替える送信側入力切替回路と、
前記受信データ変化検出器からの検出信号に応じて、前記受信器と前記第1ポートとの間で前記受信経路の遮断及び接続を切替える受信側出力切替回路と、をさらに備えた請求項1~5のいずれか1項に記載の通信回路。 - 前記送信側入力切替回路がラッチ又はキーパ付きスイッチであり、
前記受信側出力切替回路がラッチ又はキーパ付きスイッチである請求項6に記載の通信回路。 - 前記送信データ変化検出器からの検出信号に応じて、前記第1の結合器と前記受信側出力切替回路との間で前記受信経路の接続及び遮断を切替える受信側入力切替回路、をさらに備えた請求項6、又は7に記載の通信回路。
- 前記送信データ変化検出器からの検出信号に応じて、前記受信器と前記第1の結合器との間で前記受信経路の接続及び遮断を切替える受信側出力スイッチと、を備えた請求項6、又は7に記載の通信回路。
- 前記第1ポートに接続された第2の結合器をさらに備え、
前記第2の結合器で受信したデータが、前記送信データとして、前記送信経路を介して、前記第1の結合器に伝送され、
前記第1の結合器で受信したデータが、前記受信データとして、前記受信経路を介して、前記第2の結合器に伝送される請求項1~9のいずれか1項に記載の通信回路。 - 通信相手の結合器と電磁界結合する第1の結合器と、
前記第1の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第1ポートと、
前記第1ポートから前記第1の結合器に前記送信データを伝送する送信経路と、
前記第1の結合器から前記第1ポートに前記受信データを伝送する受信経路と、
前記送信経路に配置され、前記第1ポートからの前記送信データを前記第1の結合器に出力する送信器と、
前記受信経路に配置され、前記第1の結合器を介して受信した前記受信データを復元する受信器と、
前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、
前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備えた通信回路による通信方法であって、
前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第1ポートと前記第1の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第1ポート及び前記第1の結合器から遮断されており、
前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第1ポートと前記第1の結合器とが接続されており、かつ、前記受信経路において、前記第1ポートと前記受信器とが遮断されており、
前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第1の結合器と接続されており、前記受信器の出力側が前記第1ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第1ポートと接続されており、前記送信器の出力側が前記第1の結合器から遮断されている、通信方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018153639 | 2018-08-17 | ||
JP2018153639 | 2018-08-17 | ||
PCT/JP2019/031686 WO2020036149A1 (ja) | 2018-08-17 | 2019-08-09 | 通信回路、及び通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020036149A1 JPWO2020036149A1 (ja) | 2021-08-10 |
JP7248249B2 true JP7248249B2 (ja) | 2023-03-29 |
Family
ID=69525352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020537074A Active JP7248249B2 (ja) | 2018-08-17 | 2019-08-09 | 通信回路、及び通信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11349522B2 (ja) |
JP (1) | JP7248249B2 (ja) |
WO (1) | WO2020036149A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11520962B1 (en) * | 2018-11-30 | 2022-12-06 | Synopsys, Inc. | Accurately calculating multi-input switching delay of complemantary-metal-oxide semiconductor gates |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314465A (ja) | 2001-04-17 | 2002-10-25 | Oki Joho Systems:Kk | ハンズフリーフォン |
JP2009295699A (ja) | 2008-06-03 | 2009-12-17 | Keio Gijuku | 電子回路 |
EP2146304A1 (en) | 2008-06-25 | 2010-01-20 | Shearwell Data Limited | A method for detecting RFID transponders and an antenna system for the same |
JP5213087B2 (ja) | 2011-02-18 | 2013-06-19 | 学校法人慶應義塾 | モジュール間通信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59225422A (ja) | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
ATE108965T1 (de) * | 1987-12-09 | 1994-08-15 | Omron Tateisi Electronics Co | Induktives datenübertragungssystem. |
US5437057A (en) * | 1992-12-03 | 1995-07-25 | Xerox Corporation | Wireless communications using near field coupling |
TW513882B (en) * | 2000-06-13 | 2002-12-11 | Moxa Technologies Co Ltd | Switching device and switching method for transmission direction |
JP6216951B2 (ja) | 2012-07-12 | 2017-10-25 | 学校法人慶應義塾 | 方向性結合式通信装置 |
JP6542238B2 (ja) * | 2014-09-10 | 2019-07-10 | シャープ株式会社 | 端末装置、および、通信方法 |
EP3308583B1 (en) * | 2015-06-15 | 2020-08-05 | Telefonaktiebolaget LM Ericsson (PUBL) | Method and apparatus for half-duplex communication |
-
2019
- 2019-08-09 JP JP2020537074A patent/JP7248249B2/ja active Active
- 2019-08-09 WO PCT/JP2019/031686 patent/WO2020036149A1/ja active Application Filing
- 2019-08-09 US US17/268,524 patent/US11349522B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314465A (ja) | 2001-04-17 | 2002-10-25 | Oki Joho Systems:Kk | ハンズフリーフォン |
JP2009295699A (ja) | 2008-06-03 | 2009-12-17 | Keio Gijuku | 電子回路 |
EP2146304A1 (en) | 2008-06-25 | 2010-01-20 | Shearwell Data Limited | A method for detecting RFID transponders and an antenna system for the same |
JP5213087B2 (ja) | 2011-02-18 | 2013-06-19 | 学校法人慶應義塾 | モジュール間通信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020036149A1 (ja) | 2020-02-20 |
JPWO2020036149A1 (ja) | 2021-08-10 |
US20210226662A1 (en) | 2021-07-22 |
US11349522B2 (en) | 2022-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
US7843224B2 (en) | Interface circuit that can switch between single-ended transmission and differential transmission | |
US7778374B2 (en) | Dual reference input receiver of semiconductor device and method of receiving input data signal | |
US20060256744A1 (en) | Bi-directional bridge circuit having high common mode rejection and high input sensitivity | |
EP1861973A1 (en) | Current mode interface for off-chip high speed communication | |
JP5494207B2 (ja) | 入出力回路及びシステム | |
JP7248249B2 (ja) | 通信回路、及び通信方法 | |
CN104716948A (zh) | 高速串行数据发送端tmds信号驱动器电路 | |
JP4668284B2 (ja) | 差動信号伝送装置、差動信号受信装置 | |
JP2007329898A (ja) | 信号変換回路 | |
US6107856A (en) | Dual output comparator for operating over a wide common mode range | |
JP2009105858A (ja) | 出力装置及び半導体集積装置 | |
US6967505B2 (en) | Input circuit | |
US6690196B1 (en) | Simultaneous bi-directional I/O system | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CN214069906U (zh) | 复合逻辑门电路和矿机设备 | |
US11824966B2 (en) | Receiver and transmitter for high speed data and low speed command signal transmissions | |
KR100914074B1 (ko) | 고속 신호 전송과 저전력 소비를 구현하는 수신기 | |
US9350406B1 (en) | Transceiver and operating method thereof | |
CN108631808B (zh) | 用于数字信号传输的装置和方法 | |
Young | An SOI CMOS LVDS driver and receiver pair | |
KR100661310B1 (ko) | 고속 인터페이스 회로 | |
GB2432468A (en) | An integrated optical SERDES transceiver circuit using LVDS amplifiers | |
JP7320861B2 (ja) | 通信回路、及び通信方法 | |
KR100307500B1 (ko) | 반도체장치의 데이터 전송회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7248249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |