KR100661310B1 - 고속 인터페이스 회로 - Google Patents
고속 인터페이스 회로 Download PDFInfo
- Publication number
- KR100661310B1 KR100661310B1 KR1020040076021A KR20040076021A KR100661310B1 KR 100661310 B1 KR100661310 B1 KR 100661310B1 KR 1020040076021 A KR1020040076021 A KR 1020040076021A KR 20040076021 A KR20040076021 A KR 20040076021A KR 100661310 B1 KR100661310 B1 KR 100661310B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- channel
- differential input
- channel mosfet
- interface circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (9)
- 고속 인터페이스 회로로서,다수의 P 채널 및 N 채널 MOSFET를 사용하는 폴디드 캐스코드 형태의 증폭단을 통해 고속 저전압의 차동 신호를 입력받아 1차 증폭해 주는 듀얼 게이트 차동 입력단과;다수의 P 채널 MOSFET와 래치 구조로 이루어진 다수의 N 채널 MOSFET로 정궤환 루프를 형성하여 상기 듀얼 게이트 차동 입력단에 의해 증폭된 차동 신호를 2차 증폭해 주는 정궤환 루프단과;P 채널 MOSFET로 전류미러를 형성하여 상기 정궤환 루프단에 의해 2차 증폭된 차동 신호를 단일 신호로 복원하여 출력해 주는 출력 버퍼단을 포함하되,상기 듀얼 게이트 차동 입력단은, 전류미러 형태의 P 채널 MOSFET로 부하를 형성하고 있는 N 채널 MOSFET로 이루어진 차동 입력쌍을 갖는 폴디드 캐스코드 증폭단과, 전류미러 형태의 N 채널 MOSFET로 부하를 형성하고 있는 P 채널 MOSFET로 이루어진 차동 입력쌍을 갖는 폴디드 캐스코드 증폭단을 병렬 구조로 연결하여 구성하고,상기 정궤환 루프단은, 일련의 바이어스 전압이 인가되는 듀얼 게이트 형태의 P 채널 MOSFET를 병렬 연결하고, 상기 P 채널 MOSFET의 각 드레인 단자에 또 다른 바이어스 전압이 인가되는 P 채널 MOSFET를 각각 연결한 후, 그 P 채널 MOSFET의 각 드레인 단자에 래치 구조를 갖는 다수의 N 채널 MOSFET를 연결하여 구성하는 것을 특징으로 하는 고속 인터페이스 회로.
- 삭제
- 제 1항에 있어서,상기 N 채널 MOSFET로 이루어진 차동 입력쌍을 갖는 폴디드 캐스코드 증폭단은, 소정의 입력 전압 V(-), V(+)를 각각 입력받는 N채널 MOSFET로 형성된 차동 입력쌍에 P 채널 MOSFET로 형성된 각각의 전류미러를 부하로서 연결하고, 상기 차동 입력쌍의 소스 단자에 N 채널 MOSFET를 캐스코드 형태로 연결하여 구성하는 것을 특징으로 하는 고속 인터페이스 회로.
- 제 1항에 있어서,상기 P 채널 MOSFET로 이루어진 차동 입력쌍을 갖는 폴디드 캐스코드 증폭단은, 소정의 입력 전압 V(-), V(+)를 각각 입력받는 P채널 MOSFET로 형성된 차동 입력쌍의 소스 단자에 P 채널 MOSFET를 캐스코드 형태로 연결하고, 상기 차동 입력쌍에 N 채널 MOSFET로 형성된 각각의 전류미러를 부하로서 연결하여 구성하는 것을 특징으로 하는 고속 인터페이스 회로.
- 제 1항에 있어서,상기 듀얼 게이트 차동 입력단은, N 채널 MOSFET 차동 입력쌍이 입력받을 수 있는 입력 전압의 범위와, P 채널 MOSFET 차동 입력쌍이 받을 수 있는 입력 전압의 범위가 합해져서 공통 접지 전압부터 공급 전압에 이르는 공통모드 전압 범위를 가지면서 고속 저전압 차동 신호를 입력받는 것을 특징으로 하는 고속 인터페이스 회로.
- 삭제
- 제 1항에 있어서,상기 출력 버퍼단은, P 채널 MOSFET로 전류미러를 형성한 후, 그 전류미러를 구성하는 각각의 P 채널 MOSFET의 드레인 단자에 N 채널 MOSFET의 드레인 단자를 각각 연결하되, 정궤환 루프단을 구성하는 N 채널 MOSFET에 대하여 전류미러 형태로 각각 연결되는 N 채널 MOSFET의 드레인 단자를 상기 각 P 채널 MOSFET의 드레인 단자에 연결하여 구성하는 것을 특징으로 하는 고속 인터페이스 회로.
- 제 1항에 있어서,상기 고속 인터페이스 회로는, 클럭 신호에 동기되지 않는 비동기식 회로로써 클럭 및 데이터 신호의 전달 채널의 수신단에 공통으로 사용되는 것을 특징으로 하는 고속 인터페이스 회로.
- 제 1항에 있어서,상기 고속 인터페이스 회로는, 고속 저전압 차동 신호의 인터페이스를 필요로 하는 평판 디스플레이 장치의 비디오 제어기와 타이밍 제어기 간의 수신단 인터페이스 회로나, 타이밍 제어기와 소스 구동 회로 간의 수신단 인터페이스 회로에 구성되어, 고속 저전압 차동 신호를 단일의 디지털 신호로 복원해 주는 것을 특징으로 하는 고속 인터페이스 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040076021A KR100661310B1 (ko) | 2004-09-22 | 2004-09-22 | 고속 인터페이스 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040076021A KR100661310B1 (ko) | 2004-09-22 | 2004-09-22 | 고속 인터페이스 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060027168A KR20060027168A (ko) | 2006-03-27 |
KR100661310B1 true KR100661310B1 (ko) | 2006-12-27 |
Family
ID=37138309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040076021A KR100661310B1 (ko) | 2004-09-22 | 2004-09-22 | 고속 인터페이스 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100661310B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100852888B1 (ko) * | 2006-12-15 | 2008-08-19 | 신코엠 주식회사 | 인터페이스 수신단 회로 |
KR100846967B1 (ko) * | 2007-04-02 | 2008-07-17 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
KR20080089867A (ko) | 2007-04-02 | 2008-10-08 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990067387A (ko) * | 1995-11-10 | 1999-08-16 | 에를링 블로메, 타게 뢰브그렌 | 범용 수신장치 |
KR20000061625A (ko) * | 1999-03-29 | 2000-10-25 | 윤종용 | 반도체 메모리 장치의 상보형 차동 입력 버퍼 |
US6252435B1 (en) * | 2000-10-05 | 2001-06-26 | Pericom Semiconductor Corp. | Complementary differential amplifier with resistive loads for wide common-mode input range |
KR20030048664A (ko) * | 2001-12-12 | 2003-06-25 | (주)다윈텍 | 넓은 입력범위를 갖는 저전력 다단 연산 증폭기 |
-
2004
- 2004-09-22 KR KR1020040076021A patent/KR100661310B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990067387A (ko) * | 1995-11-10 | 1999-08-16 | 에를링 블로메, 타게 뢰브그렌 | 범용 수신장치 |
KR20000061625A (ko) * | 1999-03-29 | 2000-10-25 | 윤종용 | 반도체 메모리 장치의 상보형 차동 입력 버퍼 |
US6252435B1 (en) * | 2000-10-05 | 2001-06-26 | Pericom Semiconductor Corp. | Complementary differential amplifier with resistive loads for wide common-mode input range |
KR20030048664A (ko) * | 2001-12-12 | 2003-06-25 | (주)다윈텍 | 넓은 입력범위를 갖는 저전력 다단 연산 증폭기 |
Also Published As
Publication number | Publication date |
---|---|
KR20060027168A (ko) | 2006-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0908005B1 (en) | Differential amplifier | |
US7312639B2 (en) | Universal single-ended parallel bus | |
US5606268A (en) | Differential to single-ended CMOS converter | |
US7599316B2 (en) | Bi-directional bridge circuit having high common mode rejection and high input sensitivity | |
US6504404B2 (en) | Semiconductor integrated circuit | |
KR100709648B1 (ko) | 비교기 회로 | |
US7847583B2 (en) | Transmitter and receiver using asymmetric transfer characteristics in differential amplifiers to suppress noise | |
US6590429B2 (en) | Data receivers for reproducing data input signals and methods for detecting data signals in data input receivers | |
US6727728B1 (en) | XOR circuit | |
KR100661310B1 (ko) | 고속 인터페이스 회로 | |
US20090021284A1 (en) | Low voltage differential signal receiver | |
JP3888955B2 (ja) | レシーバ回路 | |
KR101017853B1 (ko) | 상수 지연 제로 대기 차동 논리 수신기 및 방법 | |
US6686794B1 (en) | Differential charge pump | |
KR100453424B1 (ko) | 반도체 집적 회로 | |
EP0817379A2 (en) | Apparatus and method for digital data recovery | |
US7058121B1 (en) | Logic gates including diode-connected metal-oxide-semiconductor field-effect transistors (MOSFETS) to control input threshold voltage levels and switching transients of output logic signals | |
US6605997B1 (en) | CMOS dual-stage differential receiver-amplifer | |
Young | An SOI CMOS LVDS driver and receiver pair | |
US6556074B2 (en) | Differential amplifying circuit and multi-stage differential amplifying circuit using the same | |
JP3980776B2 (ja) | 入力バッファ回路および双方向バッファ並びに半導体集積回路 | |
KR20030010234A (ko) | 차동 신호 검출회로 | |
US6762623B2 (en) | High-resolution single-ended source-synchronous receiver | |
JP3667616B2 (ja) | レベル変換回路 | |
JPH0661838A (ja) | Cmos出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181105 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190905 Year of fee payment: 14 |