KR20030010234A

KR20030010234A - 차동 신호 검출회로

Info

Publication number: KR20030010234A
Application number: KR1020010045110A
Authority: KR
Inventors: 권오경
Original assignee: 권오경
Priority date: 2001-07-26
Filing date: 2001-07-26
Publication date: 2003-02-05

Abstract

본 발명은 차동, 저전압 입력의 신호를 CMOS 호환 신호레벨로 복원하는 신호 검출회로에 관한 것이다.

본 발명을 이루기 위한 수단으로, LVDS(Low Voltage Differential Signaling)와 같이 시스템간 신호전송체계규약으로 고속의 디지털 데이터 신호를 전압 스윙 폭이 작은 저전압 신호로 변환한 후 2개의 와이어를 통해 전송한 차동 신호로부터 CMOS/LVTTL 호환 신호레벨을 복원하는 차동 신호 검출기에 있어서, 상기 차동 신호의 전송기인 트랜스미터로부터 출력된 각각 nMOS 입력 및 pMOS 입력인 차동 입력신호(in+,in-)의 전압 스윙 극성으로 프리앰프로 증폭하는 제 1스테이지와; 상기 각각의 프로앰프로부터 증폭된 전압 신호를 전류신호로 변환하는 전류변환부와 차동 전류입력신호를 전압 신호로 증폭 및 변환하는 정궤환래치 포함하는 제 2스테이지 및, 상기 제 2스테이지에서 증폭된 전압신호를 다시 한번 더 증폭하여 CMOS 호환 신호로 변환하는 출력버퍼로 된 제 3스테이지를 포함하여 구성된 것을 특징으로 하는 한다.

Description

차동 신호 검출회로{Differential signal receiver circuitry}

본 발명은 차동 신호 신호검출회로에 관한 것으로, 보다 상세하게는 LVDS와 같이 차동, 저전압 신호로부터 CMOS 호환 신호레벨을 복원하는 신호 검출회로에 관한 것이다.

공지된 바와 같이, CMOS 로직 호환 레벨(또는 LVTTL)신호는 디지털 데이터의 "0"과 "1"로 표현되는 로직신호("high" 또는 "low")의 전기적 신호 레벨을 나타내며, 정궤환래치(Positive feedback latch)회로에서의 정궤환은 비교기의 출력 값을 확실한 "high"나 "low"로 나타내도록 순간적인 전압 이득을 높이는 기법으로 래치에 적용된다. 상기 차동 입력 신호에 의한 출력 신호는 출력신호의 래칭을 더욱 가증시키며, 이러한 래치의 정궤환으로 인해 전압 이득은 순간적으로 거의 무한대가 되어 고속 비교기의 구현이 가능하게 되는 것이다.

고속의 디지털 데이터 신호를 전압 스윙 폭이 작은 신호로 변환한 후 2개의 와이어를 통해 시스템간 통신을 가능케 하는 장치에서, 상기 스윙 폭을 줄임으로써 전력소모 및 EMI/EMC 문제를 해결할 수 있고, 동시에 2개의 와이어를 통해 차동 신호(differential signal)로 전송되기 때문에 외부 잡음에 둔갑한 신호 전송을 통해 신호형식을 향상시킬 수 있는 장점을 갖는다.

상기 차동, 저전압 신호 전송 장치는 디지털 정보를 구리선을 통해 고속으로 평판 디스플레이 장치 또는 컴퓨터 시스템에 보내기 위한 전송 방법이다. 예로서 LVDS의 경우 LV, 즉 저전압이라는 것은 0∼VCC의 전압 swing을 ±350mV 전압 스윙으로 변환 후 전송한다는 것을 의미하며, 마더보드와 패널 사이에서 보다 적은 수의 전선이 사용될 수 있기 때문에 랩탑 컴퓨터에서 광범위하게 사용되어왔다. 또한 이 기술은 많은 수의 자립형 평판 디스플레이의 이미지 스케일러와 패널 사이에서도 사용된다.

첨부도면 도 1은 종래 차동 신호 전송시스템의 개요 및 전기적 신호 레벨의 예를 도시한 참고도 이다.

도 1에 도시된 바와 같이, 차동 신호 전송시스템은 신호 전송기인 트랜스미터(Transmitter:100)의 차동 신호 출력버퍼(110)와 신호 수신기인 리시버(Receiver:200)의 차동 신호 입력버퍼(210) 및 상기 출력버퍼(110)에서 입력버퍼(210)로 전송하는 2개의 와이어(300)의 "YP"와 "YM"으로 구성된다.

상기 트랜스미터(100)의 차동 신호 출력버퍼(110)는 CMOS/ LVTTL 레벨 신호를 차동, 저전압 신호로 변환하는 신호 변환기이며, 상기 2개의 와이어(300) "YP"와 "YM"은 서로 반대 방향으로 LVDS의 경우 대략 3.5㎃의 일정한 전류를 송·수신하게 된다.

상기 2개의 와이어(300) "YP" 및 'YM"으로 전류 송·수신시 리시버(200)의 차동 신호 입력버퍼(210) 입력 단에는 외부 또는 내부 저항(100Ω 종단 저항)에 의해 2개의 와이어(300) 종단(termination)에 루프전류(current loop)가 형성된다.

상기 2개의 와이어(300) 종단의 루프전류로 공급되는 전류신호는 100[Ω]의 종단 저항의 양단의 전압차로 변환된다. 상기 트랜스미터(100)의 CMOS/TTL "H" 또는 "L" 입력신호 'DIN'의 값에 따라 전류의 방향이 "YP"→"YM"인지, "YM"→'YP"인지 결정되고, 상기 100[Ω] 종단 저항에 걸리는 전압의 극성이 결정된다.

따라서, 리시버(200)의 차동 신호 입력버퍼(210)는 트랜스미터(100)의 입력신호가 종단 저항의 전압값 및 극성을 추출하여 다시 CMOS/TTL 레벨의 신호를 복원하게 되는 것이다.

상기 차동 신호의 예로서 LVDS 신호의 전기적 신호 레벨은 차동 신호 출력버퍼(110)로부터 출력되어 2개의 와이어(300) "YP" 및 "YM"의 차동 신호가 1.2[V]를 중심으로 +/-350[㎷]의 스윙을 하게 된다. 이때, 100[Ω] 종단 저항의 양단에 걸리는 전압은 0[V]∼2.4[V]의 공통모드 전압범위에서 +/-350[mV]의 스윙을 하게 된다. 여기에서, 이때 트랜스미터(100)에서의 출력과 리시버(200)에서의 입력 차동 신호의 공통모드 전압(common-mode voltage, V_CM)은 다르다. 이는 트랜스미터(100) 시스템과 리시버(100) 시스템의 그라운드 레벨이 다르기 때문이고 각 시스템의 그라운드 레벨을 각각 'GND,T', 'GND,R'로 나타내고 그 차를 'V_N'으로 나타내었다. V_N이 생기는 원인은 시작점(near-end)과 끝점(far-end)에서 임피던스의 부정합에 의한 반사 잡음이나 외부로부터의 크로스토크(crosstalk:누화) 잡음 등이 발생하게 되는 문제점을 내포하게 된다.

또한, 차동 신호 검출기에 관련된 기술로서, IBM사에서 출원한 미국특허 5,703,532호에는 차동 신호 신호검출회로에 셀프-바이어스를 적용한 것으로 공통모드(common-made)를 피드백(feedback)시켜 인가하므로, 기본적으로 연상증폭기(operational amplifier)로 대역폭(bandwidth), 이득(gain)에 제한이 있으므로, 고속 동작이 힘들고 비교적 높은 전력을 소모하게 되는 단점을 갖고 있다.

루센트(Lucent)에서 출원한, 미국특허 6,111,437호에는 차동 신호검출기의 입력신호 공통 전압레벨을 비교기로 찾아낸 후 nMOS 입력의 신호 검출기 pMOS 입력의 신호 검출기를 선택적으로 동작시키는 구조로서, 공통 전압레벨이 비교기의 기준전압레벨(reference voltage level)의 근처에 존재해 그 차가 비교기의 입력 트래시홀드 값과 비슷한 경우 선택 신호가 불안정해지는 문제점을 내포하게 된다.

또한, 도시바에서 출원한 미국특허 5,764,086호에는 차동 신호검출기의 nMOS 입력 및 pMOS 입력 비교기를 차동 입력의 신호 검출기로 사용 후 출력된 신호의 딜레이를 동일하게 맞추고, 논리게이트의 AND 연산을 시켜 신호를 검출한다.

그러나, 상기 신호 검출은 정확히 딜레이 회로의 제어신호를 생성하기가 힘들며 두 신호의 딜레이를 맞추기 또한 힘들어 실제 회로를 구현하기 힘든 문제점을 내포하고 있다.

상기와 같은 문제를 해소하기 위한 것으로, 본 발명은 차동, 저전압 신호레벨로부터 CMOS 호환신호 레벨을 복원하기 위한 회로의 구조를 nMOS 및 pMOS 입력 스테이지를 사용해 차동, 저전압 신호의 공통 전압 입력 범위를 효과적으로 만족할 수 있고 컴퍼레이터를 사용함으로써 고속으로 동작하도록 하는데 그 목적이 있다.

도 1은 종래 차동 신호 전송시스템의 개요 및 전기적 신호 레벨의 예를 도시한 참고도

도 2는 본 발명에 따른 차동 신호 검출회로의 구성을 보인 회로도.

도 3은 본 발명에 따른 차동 신호 검출회로의 nMOS 게이트 입력의 프리앰프 구성 예를 보인 회로도.

도 4는 본 발명에 따른 차동 신호 검출회로의 pMOS 게이트 입력의 프리앰프 구성 예를 보인 회로도.

도 5는 본 발명에 따른 차동 신호 검출회로의 출력버퍼 구성 예를 보인 회로도.

도 6은 본 발명에 따른 차동 신호 검출회로의 입??출력 결과의 HSPICE 시뮬레이션을 통한 파형도.

*도면의 주요부분에 대한 부호의 설명*

400,500,600 : 스테이지410,420 : 프리앰프

510 : 전류변환부520 : 정궤환래치회로

610 : 출력버퍼

본 발명을 이루기 위한 수단으로, 차동 신호 전송 시스템간, 고속의 디지털 데이터 신호를 전압 스윙 폭이 작은 신호로 변환한 후 2개의 와이어를 통해 전송한차동, 저전압 신호를 CMOS/LVTTL 호환 레벨로 복원하는 차동 신호 검출기에 있어서, 상기 차동 신호의 전송기인 트랜스미터로부터 출력된 각각 nMOS 입력 및 pMOS 입력인 차동 입력신호(in+,in-)의 전압 스윙 극성으로 프리앰프로 증폭하는 제 1스테이지와; 상기 각각의 프리앰프로부터 증폭된 전압 신호를 전류신호로 변환하는 전류변환부와 차동 전류입력신호를 전압 신호로 증폭 및 변환하는 정궤환 래치회로를 포함하는 제 2스테이지 및, 상기 제 2스테이지에서 증폭된 전압신호를 다시 한번 더 증폭하여 CMOS 호환 신호로 변환하는 출력버퍼로 된 제 3스테이지를 포함하여 구성된 것을 특징으로 하는 한다.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 살펴보면 다음과 같다.

도 2는 본 발명에 따른 차동 신호 검출회로의 구성을 보인 회로도이다.

도 2에 도시된 바와 같이, 본 발명의 차동 신호 검출회로는 3단계(3-stage)로 구성되며, 상기 각각 nMOS 입력 및 pMOS 입력인 차동 입력신호(in+,in-)의 전압 스윙 극성대로 프리앰프(410,420)로 증폭하는 제 1스테이지(400)와, 상기 각각의 프리앰프(410,420)로부터 증폭된 전압 신호를 전류신호로 변환하는 전류변환부(510)와 차동 전류입력신호를 정궤한 래치회로(520)를 포함하는 제 2스테이지(500) 및, 상기 제 2스테이지(500)에서 증폭된 전압신호를 다시 한번 더 증폭하여 CMOS 호환 신호로 변환하는 출력버퍼(610)로 된 제 3스테이지(600)를 포함하여 구성된다.

상기 차동 입력신호(in+,in-)는 프리앰프(410,420)에 의해 전압 증폭한다.여기에서, 차동 입력신호(in+,in-)의 공통 전압레벨이 nMOS의 트래시홀드(threshold)전압 Vth,n보다 작은 경우에는 pMOS의 프리앰프(420)에 의해 증폭되며, 전원 전압에서 입력신호의 공동 전압레벨을 뺀 값이 pMOS의 트래시홀드(threshold)전압 Vth,p보다 작은 경우 nMOS의 프리앰프(410)에 의해 증폭되어 진다.

상기와 같이, in+, in- 차동신호 사이에 전압 차이가 발생하는 경우 프리앰프(410,420)가 동시에 증폭기로서 역할을 하게 되며, 증폭된 전압신호는 전류변환부(510)의 pMOS 및 nMOS의 게이트 입력신호가 되어 증폭된 위상에 따라 pMOS와 nMOS의 드레인(또는 소스)전류 방향을 결정하게 되어 전압신호를 전류신호로 변환하게 된다. 또한, 상기 변환된 전류신호는 강(strong) 및 약(weak)으로 설치한 한쌍의 인터버(1,2)에 의해 구성되어지는 정궤한래치회로(520)로 입력되는 반대의 위상을 갖는 전류신호를 전압신호로 바꾸어 증폭하게 된다.

입력과 출력이 쇼트된 한쌍의 인버터(1)에 의해 정래치 회로(520)의 공통 전압레벨이 결정되어지며 입력전류의 위상에 의해 비교증폭기(2)에 의해 증폭된 전압출력 신호를 얻게 된다.

따라서, 증폭된 전압신호는 출력버퍼(610)를 통하여 한번 더 증폭되어 CMOS 레벨호환신호를 복원하게 되는 것이다.

도 3은 본 발명에 따른 차동 신호 검출회로의 nMOS 게이트 입력의 프리앰프 구성 예를 보인 회로도이고, 도 4는 본 발명에 따른 차동 신호 검출회로의 pMOS 게이트 입력의 프리앰프 구성 예를 보인 회로도이다.

도 3 및 도 4에 도시된 바와 같이, nMOS 및 pMOS 게이트 입력의 프리앰프는 차동 입력신호(in+,in-)가 nMOS 및 pMOS의 바이어스전원으로 공급되면 전원전압(Vcc)은 로드(load)를 통하여 상기 nMOS 및 pMOS를 도통시켜 프리앰프의 출력단(out+,out-)으로 증폭된 신호를 출력하게 되는 것이다.

즉, 상기 차동 입력신호(in+,in-)가 V_CM을 기준으로 "low"신호일 때 프리앰프(410,420)의 출력단(out+,out-) 신호는 아날로그적인 "high"신호를 출력하게 되고, 상기 차동 입력신호(in+,in-)가 V_CM을 기준으로 "high"신호일 때 프리앰프의 출력단(out+,out-) 신호는 그라운드(0)로 흘러 아날로그적인 "low"신호를 출력하게 되는 것이다.

도 5는 본 발명에 따른 차동 신호검출회로의 출력버퍼 구성 예를 보인 회로도이다.

도 5에 도시된 바와 같이, 출력버퍼(610)는 전류거울(current mirror)회로로 구성되어 있으며, 정래치회로(520)로부터 입력되는 입력신호(v+,v-)가 nMOS의 게이트로 인가된다.

즉, 정궤환 래치회로(520)로부터 공급되는 전압에서 감소된 'v+'의 전압은 제 1nMOS의 전류를 감소시키고, 또한 정궤환 래치회로(520)로부터 공급되는 전압에서 증가된 'v-'의 전압은 제 2nMOS의 드레인 전류를 증가시킨다.

상기 출력버퍼(610)의 출력전압은 감소된다. 이때, 제 1nMOS의 전류감소는 제 1pMOS의 게이트 전압을 증가시키고 제 2pMOS의 드레인 전류를 감소시켜 출력전압을 감소시키게 되는 것이다.

따라서, 제 2pMOS 및 제 2nMOS에 의해 출력전압이 감소되어 그라운드에 가까워지는 출력버퍼(610)의 역할을 수행하게 되는 것이다.

도 6은 본 발명에 따른 차동 신호 검출회로의 입·출력을 HSPICE 시뮬레이션을 통한 파형도 이다.

도 6에 도시된 바와 같이, 전원전압 레벨은 3.3[V]이고, 차등 입력신호(in+,in-)는 공통모드 전압레벨(V_CM)을 0.2[V]∼2.6[V]까지의 0.4[V] 간격으로 변화시키고 차동 입력크기는 150[mV]으로 하였다.

출력버퍼(610) 출력신호인 'OUT'은 본 발명의 신호 검출기를 통해 출력되는 CMOS 신호 호환레벨의 신호를 나타낸다. 'v-' 및 'v+' 신호는 도 1에서의 'v-' 및 'v+' 노드와 일치하는 지점의 전압 신호 파형이며, 차동 입력 전압크기 150[mV]의 차동 입력신호(in+,in-)는 프리앰프 및 정궤환 래치회로(520)를 통해 약 1[V]의 진폭을 갖는 전압 신호로 증폭된 후(v+,v-) 제 3스테이지인 출력버퍼(610)를 거쳐 CMOS 신호 호환레벨로 변환됨을 HSPICE 시뮬레이션 결과 파형을 통해 확인할 수 있게 되는 것이다.

이상에서 살펴본 바와 같이, 본 발명은 차동 신호 검출회로에서의 nMOS 및 pMOS 입력 프리앰프를 통해 0∼Vcc의 넓은 입력신호의 공통전압 범위를 가지며, 정궤환 래치회로부에 의해 고속동작이 가능하고 전력소모가 비교적 작은 직접회로 내에서 차지하는 면적을 줄일 수 있는 효과를 갖고 있다. 따라서, 고속 및 넓은 공통 전압범위를 요구하는 LVDS 스탠다드와 같은 차동, 저전압의 신호검출기로 매우 적합한 장점을 갖는다.

Claims

차동 신호 전송 시스템 장치에서 고속의 디지털 데이터 신호를 전압 스윙 폭이 작은 신호로 변환한 후 2개의 와이어를 통해 전송된 신호를 복원하는 차동 신호 검출기에 있어서,

상기 차동 신호의 전송기인 트랜스미터로부터 출력된 각각 nMOS 입력 및 pMOS 입력인 차동 입력신호(in+,in-)의 전압 스윙 극성으로 프리앰프(410,420)로 증폭하는 제 1스테이지(400)와;

상기 각각의 프리앰프(410,420)로부터 증폭된 전압 신호를 전류신호로 변환하는 전류변환부(510)와 차동 전류입력신호를 전압 신호로 증폭 및 변환하는 정궤환래치회로(520)를 포함하는 제 2스테이지(500) 및,

상기 제 2스테이지(200)에서 증폭된 전압신호를 다시 한번 더 증폭하여 CMOS 호환 신호로 변환하는 출력버퍼(610)로 된 제 3스테이지(600)를 포함하여 구성된 것을 특징으로 하는 차동 신호 검출회로.
제 1항에 있어서, 제 1스테이지(400) 차동 입력신호(in+,in-)의 공통 전압레벨이 nMOS의 트래시홀드(threshold)전압 Vth,n보다 작은 경우에는 pMOS의 프리앰프(420)에 의해 증폭되며, 전원 전압에서 입력신호의 공동 전압레벨을 뺀 값이 pMOS의 트래시홀드(threshold)전압 Vth,p보다 작은 경우 프리앰프(410)에 의해 증폭되어지는 상기 경우 외의 공통 전압범위를 갖는 경우 프리앰프(410,420)가 동시에 증폭기로서 역할을 하게 되고, 증폭된 전압신호는 pMOS 및 nMOS의 게이트 입력신호가 되어 증폭된 위상에 따라 pMOS와 nMOS의 드레인 전류 방향을 결정하게 되어 전압신호를 전류신호로 변환되는 것을 특징으로 하는 차동 신호 검출회로.
제 1항에 있어서, 정래치회로(520)는 입력과 출력이 쇼트된 한쌍의 인버터(1) 및, 입력전류의 위상에 의해 비교증폭기(2)로 구성한 것을 특징으로 하는 차동 신호 검출회로.