JPWO2020036149A1 - 通信回路、及び通信方法 - Google Patents

Abstract

タイミング信号を用いずとも、半二重通信を行なうことができる通信回路、及び通信方法を提供する。本実施形態に係る通信装置は、第１の結合器（３１）と、送信器（１３）に入力される送信データの変化を検出する送信データ変化検出器（１４）と、受信器（２２）から出力された受信データの変化を検出する受信データ変化検出器（２４）と、を備えている。受信データ変化検出器（２４）、及び送信データ変化検出器（１４）が受信データ、及び送信データの変化を検出していない待機状態では、受信経路（２０）において、受信器（２２）の入力側が第１の結合器（３１）と接続されており、受信器（２２）の出力側が第１ポート（３２）から遮断されており、かつ、送信経路（１０）において、送信器（１２）の入力側が第１ポート（３２）と接続されており、送信器（１２）の出力側が第１の結合器（３１）から遮断されている。

Description

本発明は電磁界結合を用いた通信回路、及び通信方法に関し、特に詳しくは、送受信を切り替えるタイミング信号を用いずに、半二重通信を行なうことができる通信回路、及び通信方法に関する。

半二重通信とは、２つのモジュールの間で時分割に双方向に通信することである。具体的には、半二重通信とは、一方のモジュールが送信で他方のモジュールが受信となるように時間で切り替える方式である。コンピュータと周辺機器を接続するＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）やコンピュータとディスプレイを接続するＨＤＭＩ（登録商標）（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）では、半二重通信が用いられている。例えば、２つの機器間で、相互認証を行ったり、暗号化されたデータやスクランブルのかかった映像データを復元する鍵をやり取りしている。

ＵＳＢやＨＤＭＩで機器を接続する際にコネクタが用いられる。一般的な圧着接続のコネクタでは、信号が反射して高速通信できない、機器を小型化できないなどの課題がある。こうしたコネクタの課題を解決するために、本出願の発明者は、デジタルデータを無線通信する非接触コネクタを提案している（例えば特許文献１、２参照）。

特許文献１のモジュール間通信装置では、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）に伝送線路が形成されている。積層方向から見て、２つプリント回路基板の伝送線路が投影的に重なるように配置されている。このようにすることで、２つの伝送線路の間に容量結合及び／又は誘導結合を形成することができる。容量結合及び／又は誘導結合による結合器（以下、電磁界結合器とする）を介して、信号が送受信される。受信器は、ヒステリシス比較器を用いて、結合器を介して伝送された受信信号を、元の信号に復元する（段落０１９１）。

特許文献２では、結合器を差動構成とするために、結合器に一対の入出力接続線が接続された構成が開示されている（図２）。

また、特許文献３では双方向性バス・バッファが開示されている。特許文献３の双方向性バス・バッファでは、両ポートにデジタル信号が入力されている。そして、タイミングを制御する制御信号が用いられている。

特許第５２１３０８７号公報 特開２０１４−３３４３２号公報 特公平４−３７４４７号公報

電磁界結合器を介して受信されたデジタル信号は、ＤＣ成分が失われて、小振幅のパルス信号となる。小振幅のパルス信号をデジタル信号に復元する受信回路は、デジタル信号を送信する送信回路と接続して同時に用いることはできない。なぜなら、デジタル信号の振幅が受信信号に比べて大きいために、送信回路が出力しているデジタル信号を出力しているときに、小振幅のパルス信号を受信しても、受信回路がそれを検出できないからである。

半二重通信において用いられる送受信を切り替えるタイミング信号を用いれば、受信時において、送信回路の出力をHigh-Z（ハイインピーダンス）にすることができるため、受信回路が受信信号を検出することができる。しかし、そのようなタイミング信号を、伝送線路の途中のコネクタにおいて抽出することは、一般に困難である。したがって、本発明は、送受信を切り替えるタイミング信号を得ずとも（すなわち非同期に）半二重通信を可能にすることを目的とする。

本実施形態の一態様に係る通信回路は、通信相手の結合器と電磁界結合する第１の結合器と、前記第１の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第１ポートと、前記第１ポートから前記第１の結合器に前記送信データを伝送する送信経路と、前記第１の結合器から前記第１ポートに前記受信データを伝送する受信経路と、前記送信経路に配置され、前記第１ポートからの前記送信データを前記第１の結合器に出力する送信器と、前記受信経路に配置され、前記第１の結合器を介して受信した前記受信データを復元する受信器と、前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備え、前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第１ポート及び前記第１の結合器から遮断されており、前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記受信経路において、前記第１ポートと前記受信器とが遮断されており、前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第１の結合器と接続されており、前記受信器の出力側が前記第１ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第１ポートと接続されており、前記送信器の出力側が前記第１の結合器から遮断されている。

上記の通信回路は、前記送信状態から前記待機状態に移行する移行時において、前記送信器の出力変化が前記通信相手の受信器に検出されないように、前記送信器の出力側と前記第１の結合器とが遮断されることが好ましい。

上記の通信回路は、前記送信データ変化検出器がＮ個の検出信号を出力し、前記送信状態から前記待機状態に移行する移行時に、前記Ｎ個の検出信号に応じて、前記送信器の出力側と前記第１の結合器との間のインピーダンスが段階的に上昇することが好ましい。

上記の通信回路は、前記送信器と前記第１の結合器との間に設けられた送信側出力スイッチをさらに備え、前記送信状態から前記待機状態に移行する移行時に、前記送信側出力スイッチのインピーダンスが徐々に上昇することが好ましい。

上記の通信回路において、前記送信器が、Ｈ、Ｌ、及びＨｉ−Ｚを出力可能なスリーステート（３ state）送信器であり、前記受信状態では、前記スリーステート送信器の出力がＨｉ−Ｚとなることで、前記送信器と前記第１の結合器とが遮断され、前記送信状態から前記待機状態に移行する移行時に、前記スリーステート送信器のインピーダンスが徐々に上昇することが好ましい。

上記の通信回路は、前記受信データ変化検出器からの検出信号に応じて、前記送信器と前記第１ポートとの間で前記送信経路の遮断及び接続を切替える送信側入力切替回路と、
前記受信データ変化検出器からの検出信号に応じて、前記受信器と前記第１ポートとの間で前記受信経路の遮断及び接続を切替える受信側出力切替回路と、をさらに備えていることが好ましい。

上記の通信回路において、前記送信側入力切替回路がラッチ又はキーパ付きスイッチであり、前記受信側出力切替回路がラッチ又はキーパ付きスイッチであることが好ましい。

上記の通信回路は、前記送信データ変化検出器からの検出信号に応じて、前記第１の結合器と前記受信側出力切替回路との間で前記受信経路の接続及び遮断を切替える受信側入力切替回路、をさらに備えていることが好ましい。

上記の通信回路は、前記送信データ変化検出器からの検出信号に応じて、前記受信器と前記第１の結合器との間で前記受信経路の接続及び遮断を切替える受信側出力スイッチと、を備えることが好ましい。

上記の通信回路は、前記第１ポートに接続された第２の結合器をさらに備え、前記第２の結合器で受信したデータが、前記送信データとして、前記送信経路を介して、前記第１の結合器に伝送され、前記第１の結合器で受信したデータが、前記受信データとして、前記受信経路を介して、前記第２の結合器に伝送されていてもよい。

本実施形態に係る通信方法は、通信相手の結合器と電磁界結合する第１の結合器と、前記第１の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第１ポートと、前記第１ポートから前記第１の結合器に前記送信データを伝送する送信経路と、前記第１の結合器から前記第１ポートに前記受信データを伝送する受信経路と、前記送信経路に配置され、前記第１ポートからの前記送信データを前記第１の結合器に出力する送信器と、前記受信経路に配置され、前記第１の結合器を介して受信した前記受信データを復元する受信器と、前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備えた通信回路による通信方法であって、前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第１ポート及び前記第１の結合器から遮断されており、前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記受信経路において、前記第１ポートと前記受信器とが遮断されており、前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第１の結合器と接続されており、前記受信器の出力側が前記第１ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第１ポートと接続されており、前記送信器の出力側が前記第１の結合器から遮断されている。

本実施の形態にかかる通信回路、及び通信方法によれば、送受信を切り替えるタイミング信号を用いずとも、半二重通信を行なうことができる。

実施の形態１にかかる通信回路の構成を示すブロック図である。 通信回路における信号波形を示す図である。 実施の形態２にかかる通信回路の構成を示すブロック図である。 実施の形態３にかかる通信回路の構成を示すブロック図である。 実施の形態３の別の形態にかかる通信回路の構成を示すブロック図である。 実施の形態４にかかる通信回路の構成を示すブロック図である。 実施の形態５にかかる通信回路の構成を示すブロック図である。 送信データ変化検出器の構成を示す回路図である。 受信側入力スイッチ２１の構成を示す回路図である。 送信側出力スイッチ１５の構成を示す回路図である。 キーパ付きの送信側入力スイッチ１１の構成を示す回路図である。 キーパ付きの受信側出力スイッチ２５の構成を示す回路図である。 ラッチ１６、２６の構成を示す回路図である。 受信器２２の構成を示す回路図である。 受信器２２の別の構成を示す回路図である。 スリーステート送信器１８の構成を示す回路図である。 スリーステート送信器１８の別の構成を示す回路図である。 スリーステート送信器１８の別の構成を示す回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態１にかかる通信回路の構成を示すブロック図である。図２は、通信回路１における信号波形を示す図である。図１に示すように、通信回路１は、送信経路１０と、受信経路２０と、第１の結合器３１と、ポート３２と、を備えている。送信経路１０と受信経路２０とは、第１の結合器３１と第１ポート（図ではポート１と記載）３２との間に並列に接続されている。

なお、図１ではシングルエンド信号の構成が示されているため、基準電圧に対する信号レベルの高低で０又は１のデジタルデータが表現される。もちろん、シングルエンド信号ではなく、差動信号を用いてもよい。差動信号を伝送する場合、送信経路１０に２本の伝送線が設けられ、受信経路２０に２本の伝送線が設けられる。

通信回路１は、通信相手となる通信回路１００との間で、半二重通信を行なう。具体的には、通信回路１の第１の結合器３１は、通信回路１００の結合器１３１と非接触で結合している。第１の結合器３１、及び結合器１３１は、例えば、特許文献１、２に示した電磁界結合器である。第１の結合器３１、及び結合器１３１は、例えば、電界および磁界で分布定数系として結合するように互い平行に配置された伝送線路とすることができる。あるいは、第１の結合器３１、及び結合器１３１は、集中定数系として磁界結合（誘導結合）するように、重複配置されたコイル（誘導結合器）とすることができる。あるいは、第１の結合器３１、及び結合器１３１は、集中定数系として電界結合（容量結合）するように、互い平行に配置された電極とすることができる。なお、通信回路１００の構成は、通信回路１と同様の構成とすることができるため、説明を省略する。

送信経路１０は、送信データを第１ポート３２から第１の結合器３１に伝送する。そして、第１の結合器３１と結合器１３１との間の電磁界結合を利用して、通信回路１が送信データを通信回路１００に送信する。また、第１の結合器３１と結合器１３１との間の電磁界結合を利用して、通信回路１が送信データを通信回路１００から受信する。受信経路２０は、受信データを第１の結合器３１から第１ポート３２に伝送する。

送信経路１０には、第１ポート３２側から順に、送信側入力スイッチ１１（図１中におけるスイッチＴＩ）と、バッファ１２、送信器１３と、送信側出力スイッチ１５（図１中におけるスイッチＴＯ）とが設けられている。送信器１３は、送信データに対して増幅等の処理を実施する。さらに、送信経路１０の送信側入力スイッチ１１とバッファ１２との間のノードには、送信データ変化検出器１４が接続されている。

受信経路２０には、第１の結合器３１から順に、受信側入力スイッチ２１（図１中におけるスイッチＲＩ）と、受信器２２と、バッファ２３と、受信側出力スイッチ２５（図１中におけるスイッチＲＯ）と、が設けられている。第１の結合器３１と結合器１３１とは、電界又は磁界により結合している。このため、デジタル信号（Non Return to Zero：NRZ信号）が電磁界結合された第１の結合器３１、１３１を通過すると、第１の結合器３１が受信した受信データは、小振幅のパルス信号となっている。受信器２２は、ヒステリシス比較器などを用いて、第１の結合器３１からの受信データを復元する。さらに、受信経路２０の受信器２２とバッファ２３との間のノードには、受信データ変化検出器２４が接続されている。

送信データ変化検出器１４は、送信側入力スイッチ１１からバッファ１２に伝送される送信データの変化を検出する。具体的には、送信データ変化検出器１４は、送信経路１０の電圧変化を検出して、検出信号Ｔ［Ｎ］を生成する。送信データ変化検出器１４が送信データの変化を検出した場合、送信状態となる。換言すると、送信データ変化検出器１４は、送信状態であるか否かを検出することができる。

送信データ変化検出器１４は、検出信号Ｔ[Ｎ]を送信側入力スイッチ１１及び受信側出力スイッチ２５に出力する。送信データ変化検出器１４からの検出信号Ｔ[Ｎ]は、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮを含んでいる。Ｎは２以上の整数である。検出信号Ｔ１、Ｔ２、・・・ＴＮは、それぞれパルス信号であり、Ｈレベル（１）又はＬレベル（０）となる。つまり、検出信号Ｔ[Ｎ]はＮビットの信号である。検出信号Ｔ１、Ｔ２、・・・ＴＮのパルス幅は互いに異なっている。

受信側入力スイッチ２１と送信側出力スイッチ１５とは、送信データ変化検出器１４からの検出信号に応じて、オンオフする。つまり、送信データ変化検出器１４が出力した検出信号Ｔ［Ｎ］が、受信側入力スイッチ２１と送信側出力スイッチ１５をオンオフ制御するための制御信号となる。より詳細には、検出信号Ｔ１、Ｔ２、・・・ＴＮが全てＨの時、送信側出力スイッチ１５がオンし、検出信号Ｔ１、Ｔ２、・・・ＴＮが全てＬの時、送信側出力スイッチ１５がオフする。検出信号ＴＮがＬの時、受信側入力スイッチ２１がオンし、検出信号ＴＮがＨの時、受信側入力スイッチ２１がオフする。

受信データ変化検出器２４は、受信器２２から出力される受信データの変化を検出する。具体的には、受信データ変化検出器２４は、受信経路２０の電圧変化を検出して、検出信号Ｒ［１］を生成する。受信データ変化検出器２４が受信データの変化を検出した場合、受信状態となる。換言すると、受信データ変化検出器２４は、受信状態であるか否かを検出することができる。

受信データ変化検出器２４は、検出信号Ｒ[１]を送信側入力スイッチ１１及び受信側出力スイッチ２５に出力する。受信データ変化検出器２４は、１ビットの検出信号Ｒ［１］を生成している。検出信号Ｒ［１］は、パルス信号であり、Ｈレベル又はＬレベルとなる。

送信側入力スイッチ１１と受信側出力スイッチ２５は、受信データ変化検出器２４からの検出信号Ｒ［１］に応じて、オンオフする。つまり、受信データ変化検出器２４が出力した検出信号Ｒ［１］が、送信側入力スイッチ１１と受信側出力スイッチ２５をオンオフ制御するための制御信号となる。より詳細には、検出信号Ｒ［１］がＨの時、受信側出力スイッチ２５がオンし、検出信号Ｒ［１］がＬの時、受信側出力スイッチ２５がオフする。検出信号Ｒ［１］がＬの時、送信側入力スイッチ１１がオンし、検出信号Ｒ［１］がＨの時、送信側入力スイッチ１１がオフする。

半二重通信を行なうため、送信側入力スイッチ１１、送信側出力スイッチ１５、受信側入力スイッチ２１、受信側出力スイッチ２５が動作する。検出信号Ｒ[１]、及び検出信号Ｔ[Ｎ]に応じて、受信状態、送信状態、待機状態が切り替わる。受信状態は、通信回路１００からの受信データを受信している状態である。つまり、受信状態は、受信データ変化検出器２４が受信データの変化を検出している状態である。送信状態は、通信回路１００に送信データを送信している状態である。送信状態は、送信データ変化検出器１４が送信データの変化を検出している状態である。待機状態は、送信データを送信しておらず、かつ受信データを受信していない伝送待機の状態である。つまり、待機状態は、送信データ変化検出器１４、及び受信データ変化検出器２４のいずれもがデータ変化を検出していない状態である。

送信側入力スイッチ１１、及び送信側出力スイッチ１５がオンすると、送信経路１０が導通状態となる。よって、通信回路１が送信状態となって、送信データが第１ポート３２から第１の結合器３１に伝送される。送信状態ではない場合、少なくとも送信側出力スイッチ１５がオフして、送信経路１０が遮断される。

受信側入力スイッチ２１、及び受信側出力スイッチ２５がオンすると、送信経路１０が導通状態となる。よって、通信回路１が受信状態となって、送信データが第１の結合器３１から第１ポート３２に伝送される。受信状態ではない場合、少なくとも受信側出力スイッチ２５がオフして、受信経路２０が遮断される。

以下、送信状態、受信状態、待機状態の切り替えについて、詳細に説明する。データが伝送されていない待機状態では、検出信号Ｔ１、Ｔ２、・・・ＴＮ，及び検出信号Ｒ[１]が全てＬとなっている。したがって、送信側入力スイッチ１１と受信側入力スイッチ２１はオンとなっており、送信側出力スイッチ１５と受信側出力スイッチ２５とはオフとなっている。つまり、入力側の２つのスイッチがオンし、出力側の２つのスイッチがオフする。このため、送信経路１０、及び受信経路２０の両方において、第１の結合器３１と第１ポート３２とは、遮断されている。

次に、待機状態と送信状態との間の切り替え動作について説明する。通信回路１から通信回路１００に送信データを送信するために、第１ポート３２に新たなデジタル信号が伝送される。第１ポート３２から新たなデジタル信号が入力されると、送信データ変化検出器１４は、送信データの変化を検出する（図２のポート１参照）。すると、送信データ変化検出器１４は、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮの全てをＨとする。Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮは、同時にＨとなるが、時間の経過とともにＬに戻る。図２に示すように、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮでは、Ｈとなっている時間が異なっている。ここで、検出信号Ｔ１、Ｔ２、・・・ＴＮのパルス幅は、ｔ１＜ｔ２＜・・・＜ｔＮとなっている。よって、検出信号Ｔ１、検出信号Ｔ２、・・・検出信号ＴＮの順にＨからＬに戻る。

受信側入力スイッチ２１には、検出信号ＴＮに入力されている。検出信号ＴＮがＨとなると、受信側入力スイッチ２１がオフする。送信側出力スイッチ１５には、検出信号Ｔ１、Ｔ２、・・・ＴＮが入力されている。検出信号Ｔ１、Ｔ２、・・・ＴＮがＨとなると送信側出力スイッチ１５がオンする。そして、時間の経過とともに、インピーダンスが大きくなっていき、最終的にはオフとなる。

具体的には、検出信号Ｔ１、Ｔ２、・・・ＴＮが順番にＬに戻る毎に、送信側出力スイッチ１５のインピーダンスが段階的に上昇していく。例えば、検出信号Ｔ１がＬとなると、インピーダンスが１段階上昇し、検出信号Ｔ２がＬとなるとインピーダンスがさらに１段階上昇する。このように、検出信号Ｔ１、Ｔ２、・・・ＴＮがＬに戻る毎に、インピーダンスがＺ１、Ｚ２、・・・、ＺＮのように変化していく。ここで、Ｚ１＜Ｚ２＜・・・＜ＺＮとなっている。Ｚ１は送信側出力スイッチ１５がオンしているみなすことができるほど、十分に低いインピーダンスである。ＺＮは送信側出力スイッチ１５がオフしているみなすことができるほど、十分に高いインピーダンスである。このように、検出信号ＴＮがＬとなるまで、インピーダンスが徐々に上昇し、検出信号ＴＮがＬになると、送信側出力スイッチ１５がオフとなる。

この結果、送信データ変化検出器１４が送信データの変化を検出してから、ｔ１の間、送信側出力スイッチ１５はオンして、受信側入力スイッチ２１がオフする。したがって、第１ポート３２からの送信データが送信経路１０を介して、第１の結合器３１に出力される。そして、第１の結合器３１と結合器１３１との電磁界結合を用いて、通信回路１が送信データを通信回路１００に送信する。送信状態では、送信側入力スイッチ１１と送信側出力スイッチ１５とがオンし、受信側入力スイッチ２１と受信側出力スイッチ２５とがオフとなっている。送信状態において、受信側入力スイッチ２１がオフしているため、送信データが受信器２２に入力されることはない。

時間ｔ１以内に、第１ポート３２に、異なる値のデジタル信号が新たに入力されると、送信データ変化検出器１４が再び送信データの変化を検出する。つまり、第１ポート３２に異なるデジタル信号（“１”と“０”）が連続して入力されると、送信データ変化検出器１４が送信データの変化を検出する。すると、送信データ変化検出器１４は、新たに検出信号Ｔ[Ｎ]を生成する。そして、上記の過程が繰り返されるため、送信データの送信が続く。つまり、通信回路１が、新たに入力されたデジタル信号を送信データとして通信回路１００に送信する。換言すると、第１ポート３２に新たなデジタル信号が入力されなくなるまで、送信状態が継続する。

第１ポート３２に新たなデジタル信号が入力されなくなると、送信側出力スイッチ１５が徐々にオフしていく。第１の結合器３１は終端電位に終端されている。このため、送信器１３の出力側と第１の結合器３１との間のインピーダンスの上昇にしたがって、第１の結合器３１の電位が終端電位に収束していく。そして、第１ポート３２に、新たなデジタル信号が時間ｔＮ以上入力されないと、送信側出力スイッチ１５はオフする。これにより、第１の結合器３１と送信器１３とが分離される。

さらに、第１ポート３２に、新たなデジタル信号が時間ｔＮ以上入力されないと、検出信号ＴＮがＬとなる。検出信号ＴＮがＬとなるため、受信側入力スイッチ２１がオンする。このようにして、待機状態に戻る。

このように、送信側出力スイッチ１５のインピーダンスを徐々に高くなっていくため、第１の結合器３１の電位がゆっくりと終端電位に収束していく。第１の結合器３１の電位の変化が十分に遅いため、通信回路１００の受信器では変化が検出されない。換言すると、送信器１３の出力変化が通信回路１００の受信器に検出されないように、送信器１３の出力側と第１の結合器３１とが遮断される。よって、通信回路１００がデジタル信号と間違えることを防ぐことができ、通信回路１００の受信器がデジタル信号を誤って復元するのを防ぐことができる。また、Ｎ（Ｎは２以上の整数）個の検出信号Ｔ１、Ｔ２、・・・ＴＮを用いることで、送信側出力スイッチ１５のインピーダンスを段階的に上昇させていくことができる。これにより、簡便な構成で、誤動作を防ぐことができる。

送信側出力スイッチ１５がオフとなる時間は、データ通信の電圧の時間変化よりも十分に長くなっていることが好ましい。例えば、データ通信のデジタル信号の信号遷移時間（立ち上がり時間、又は立ち下がり時間）の１０倍以上の時間をかけて送信側出力スイッチ１５をオフにすることが好ましい。例えば、データ通信のデジタル信号の信号遷移時間は０．１ｎｓｅｃ〜１ｎｓｅｃである。送信側出力スイッチ１５のインピーダンスが上昇している時間は、１ｎｓｅｃ〜１０ｎｓｅｃ以上とすることが好ましい。

次に、待機状態と受信状態との間の切り替え動作について説明する。通信回路１００から送信されたデジタル信号は、第１の結合器３１を介して、小振幅のパルス信号となる。そして、受信側入力スイッチ２１を介して、受信器２２に入力される。受信器２２は、例えば、ヒステリシス比較器を用いて、小振幅のパルス信号をデジタル信号に復元する。

そして、受信器２２は、復元したデジタル信号を受信データとして、出力する。受信データ変化検出器２４は、受信データの変化を検出すると、検出信号Ｒ[１]をＨとする。検出信号Ｒ[１]によって、送信側入力スイッチ１１がオフとなり、受信側出力スイッチ２５がオンとなる。したがって、受信データは、受信経路２０を介して、第１ポート３２に伝送される。

受信データ変化検出器２４は、受信データの変化を検出した場合に、検出信号Ｒ[１]がＨとなる時間をｔＲとする。ｔＲは、例えば、ｔＮ程度の時間とすることができる。受信データ変化検出器２４は、受信データの変化を検出すると、ｔＲの時間だけ送信側入力スイッチ１１がオフとなり、受信側出力スイッチ２５がオンとなる。

時間ｔＲ以内に第１の結合器３１を介して、次の受信データを受信すると、受信データ変化検出器２４が再び受信データの変化を検出する。すると、受信データ変化検出器２４は、新たに検出信号Ｒ[１]を生成する。そして、上記の過程が繰り返されるため、受信データの受信が続く。つまり、通信回路１が、新たに受信したデジタル信号を受信データとして通信回路１００に送信する。換言すると、第１の結合器３１から新たな信号を受信しなくなるまで、受信状態が継続する。

時間ｔＲ以上新たな受信データを受信しなくなると、検出信号Ｒ[１]がＬとなる。検出信号Ｒ[１]によって、送信側入力スイッチ１１がオンとなり、受信側出力スイッチ２５がオフとなる。これにより、第１ポート３２と受信器２３とが分離され、待機状態に戻る。

以上まとめると、送信状態、受信状態、待機状態において、通信回路１は、以下のように動作する。

受信データ変化検出器２４が受信データの変化を検出している場合、通信回路１が受信状態となる。受信状態では、受信経路２０を介して、第１ポート３２と第１の結合器３１が接続されており、かつ、送信経路１０において、送信器１３が第１ポート３２及び前記第１の結合器３１から遮断されている。なお、受信状態では、送信側入力スイッチ１１がオフしているため、送信データ変化検出器１４が送信データの変化を検出しない。よって、受信側入力スイッチ２１がオン、送信側出力スイッチ１５がオフで維持される。受信器２２から出力された受信データが、送信器１３を介して、再度受信器２２に入力されることはない。

送信データ変化検出器１４が送信データの変化を検出している場合、通信回路１が送信状態となる。送信状態では、送信経路１０を介して、第１ポート３２と第１の結合器３１とが接続されており、かつ、受信経路２０において、第１ポート３２と第１の結合器３１とが遮断されている。なお、送信状態では、受信側入力スイッチ２１がオフしているため、受信データ変化検出器２４が受信データの変化を検出しない。よって、送信側入力スイッチ１１がオンし、受信側出力スイッチ２５がオフで維持される。送信器１３からの送信データが受信器２２に入力されることはない。

受信データ変化検出器２４、及び送信データ変化検出器１４が受信データ、及び送信データの変化を検出していない場合、通信回路１が待機状態となる。待機状態では、受信経路２０において、受信器２２の入力側が第１の結合器３１と接続されており、受信器２２の出力側が第１ポート３２から遮断されている。加えて、送信経路１０において、送信器１３の入力側が第１ポート３２と接続されており、送信器１３の出力側が第１の結合器３１から遮断されている。つまり、待機状態では、送信データ変化検出器１４、及び受信データ変化検出器２４がデータ変化を検出可能な状態で待機している。これにより、速やかに待機状態から送信状態、又は受信状態に移行することができる。

このようにすることで、半二重通信により、２つの通信回路の間でデータを送受信することができる。送信状態と受信状態とを切り替えるためのタイミング信号を用いずとも、半二重通信が可能となる。

通信回路１、及び通信回路１００は各種インタフェースの非接触コネクタに適用されていてもよい。つまり、通信回路１は、電子機器からのデータを他の電子機器に送受信するための非接触コネクタに搭載される。そして、通信回路１００が通信相手となる電子機器の非接触コネクタに搭載される。第１ポート３２が非接触コネクタを実装する電子機器本体に対して、データを入出力する。よって、電子機器の接続性能を向上することができる。通信回路１、１００が搭載された機器間での相互認証、暗号化されたデータやスクランブルのかかった映像データを復元する鍵をやりとりすることができる。コネクタ間で、送信状態か受信状態かを示すタイミング信号を生成、伝送する必要が無い。よって、コネクタを小型化、簡素化することができる。

なお、送信側入力スイッチ１１、及び受信側出力スイッチ２５は、それぞれ、オフとなっているときに信号の伝送先の電位を保持するキーパを備えることが好ましい。つまり、送信側入力スイッチ１１は、送信データ変化検出器１４の接続側にキーパを備えることが好ましい。受信側出力スイッチ２５は、第１ポート３２側にキーパを備えることが好ましい。

また、送信側入力スイッチ１１と送信器１３との間にバッファ１２を設けることが好ましい。バッファ１２を設けることで、送信データ変化検出器１４がデジタル信号の変化を検出する時間だけ、デジタル信号が送信器１３に送信されるのを待たせることができる。

同様に、受信器２２と受信側出力スイッチ２５との間にバッファ２３を設けることが好ましい。バッファ２３を設けることで、受信データ変化検出器２４がデジタル信号の変化を検出する時間だけ、デジタル信号が受信側出力スイッチ２５に送信されるのを待たせることができる。

本実施の形態の通信回路１００は、シングルエンド伝送の構成に限らず、高速な信号伝送が可能な差動信号伝送の構成にも適用可能である。この場合、送信経路１０に２本の信号配線が設けられ、受信経路２０に２本の配線が設けられる構成となる。

送信経路１０において、送信側入力スイッチ１１が送信側入力切替回路ＴＩとなり、第１ポート３２と送信器１３との間の経路を接続、又は遮断する。送信経路１０において、送信側出力スイッチ１５が送信側出力切替回路ＴＯとなり、送信器１３と第１ポート３２との間の経路を接続、又は遮断する。

受信経路２０において、受信側出力スイッチ２５が受信側出力切替回路ＲＯとなり、受信器２２と第１ポート３２との間の経路を、接続、又は遮断する。受信経路２０において、受信側入力スイッチ２１が受信側入力切替回路ＲＩとなり、第１の結合器３１と受信側出力スイッチ２５との間の経路を接続又は遮断する。

また、第１ポート３２側のデジタル信号が小振幅である場合は、送信側入力スイッチ１１の出力側に小振幅を大振幅に変換する回路を追加し、受信側出力スイッチ２５の入力側に大振幅を小振幅に変換する回路を追加することが望ましい。

実施の形態２．
実施の形態２にかかる通信回路について、図３を用いて説明する。図３は、本実施の形態にかかる通信回路２の構成を示すブロック図である。通信回路２では、実施の形態１で示した通信回路１と比較して、受信側入力スイッチ２１と受信器２２の配置が入れ替わっている。受信側入力スイッチ２１と受信器２２以外の基本的な構成、及び動作は、実施の形態１と同様であるため、適宜説明を省略する。

受信データ変化検出器２４は、受信側入力スイッチ２１とバッファ２３との間のノードに接続されている。受信側入力スイッチ２１は、オフとなっているときに信号の伝送先の電位を保持するキーパを備えている。受信側入力スイッチ２１は、バッファ２３側にキーパを備えている。受信経路２０において、受信側入力スイッチ２１が受信側入力切替回路ＲＩとなり、第１の結合器３１と受信側出力スイッチ２５との間の経路を接続又は遮断する。

実施の形態１では、受信器２２の入力バイアスを設定する必要があるが、実施の形態２では、受信器２２の入力が第１の結合器３１の終端電位にバイアスされることになる。したがって、受信器２２のバイアスを設置する必要がない。よって、回路構成をより簡素化することができる。

さらに、実施の形態２では、第１の結合器３１からの小振幅のパルス信号が受信側入力スイッチ２１を介さずに、受信器２２に入力されている。これにより、受信器２２に入力される小振幅のパルス信号が、受信側入力スイッチ２１で減衰等されるのを抑制することができる。

実施の形態３．
実施の形態３にかかる通信回路３について、図４を用いて説明する。図４は、本実施の形態にかかる通信回路３の構成を示すブロック図である。通信回路３では、実施の形態１の送信側入力スイッチ１１がラッチ１６に置き換わり、受信側出力スイッチ２５がラッチ２６に置き換わっている。なお、ラッチ１６とラッチ２６以外の基本的な構成、及び動作は、実施の形態１と同様であるため、適宜説明を省略する。

ラッチ１６は、キーパ付きの送信側入力スイッチ１１と同じ機能を有する。ラッチ２６は、キーパ付きの受信側出力スイッチ２５と同じ機能を有する。よって、実施の形態１と同様の効果を得ることができる。なお、送信側入力スイッチ１１、及び受信側出力スイッチ２５の一方のみがラッチ１５、２６に置き換えられていてもよい。

送信経路１０において、ラッチ１６が送信側入力切替回路ＴＩとなり、第１の結合器３１と送信器１３との間の経路を接続、又は遮断する。受信経路２０において、ラッチ２６が受信側出力切替回路ＲＯとなり、受信器２２と第１ポート３２との間の経路を、接続、又は遮断する。

実施の形態２の通信回路２においても、送信側入力スイッチ１５、受信側出力スイッチ２５をラッチ１６、２６に置き換えてもよい。この場合、図５に示す構成となる。さらにこの構成では、図５に示すように、受信側入力スイッチ２１を、ラッチ２７に置き換えることもできる。受信経路２０において、ラッチ２７が受信側入力切替回路ＲＩとなり、第１の結合器３１と受信側出力スイッチ２５との間の経路を接続又は遮断する。

なお、送信側入力スイッチ１５、及び受信側出力スイッチ２５、受信側入力スイッチ２１の一つ以上がラッチ１６、２６、２７に置き換えられていてもよい。この構成においても、実施の形態１、２と同様の効果を得ることができる。

実施の形態４．
実施の形態４にかかる通信回路について、図６を用いて説明する。図６は通信回路４の構成を示すブロック図である。通信回路４では、図４の通信回路３の送信器１３、及び送信側出力スイッチ１５の代わりにスリーステート送信器１８が設けられている。スリーステート送信器１８は、Ｈ（１）、Ｌ（０）、High-Z（ハイインピーダンス）の３状態を出力することができる。

検出信号Ｔ１、Ｔ２、・・・ＴＮがスリーステート送信器１８をenable、又はdisableに切り替える制御信号となる。検出信号Ｔ１、Ｔ２、・・・ＴＮがＨの時、スリーステート送信器１８は一定時間enableとなって、データ送信を行なう。つまり、スリーステート送信器１８がenableとなると、スリーステート送信器１８は、Ｈ又はＬを出力する。検出信号Ｔ１、Ｔ２、・・・ＴＮがＬの時、スリーステート送信器１８はdisableとなって、High-Z出力となる。

そして、スリーステート送信器１８がHigh-Zを出力する動作を、実施の形態１の動作と同様にすることができる。つまり、送信状態から待機状態に移行する移行時では、スリーステート送信器１８がゆっくりとenableからdisableとなる。スリーステート送信器１８の出力側と第１の結合器３１との間のインピーダンスが上昇していく。実施の形態１で示した送信側出力スイッチ１５を省略することができる。図６の構成においても実施の形態１と同様の効果を得ることができる。もちろん、図３〜図５に示した通信回路２、３において、スリーステート送信器１８を用いてもよい。

実施の形態５．
実施の形態５にかかる通信回路５について、図７を用いて説明する。図７は、通信回路５の構成を示すブロック図である。通信回路５は、通信回路１００と通信回路２００との間でデータを中継する中継器として用いられる。つまり、通信回路５は、通信回路１００からの送信データを受信して、通信回路２００に送信する。あるいは、通信回路５は、通信回路２００からの送信データを受信して、通信回路１００に送信する。なお、実施の形態１〜４と同様の構成については適宜説明を簡略化する。

通信回路５は、通信回路２００の結合器２３１と結合する第２の結合器３３を備えている。第２の結合器３３は、第１ポート３２と接続されている。第２の結合器３３は、第１の結合器３１と同様の電磁界結合器である。

なお、本実施の形態では、通信回路２００から通信回路１００に送信されるデータを中継するために用いられる経路を第１の中継経路４０とする。通信回路１００から通信器２００に送信されるデータを中継するために用いられる経路を第２の中継経路５０とする。は、第１の中継経路４０は、第１ポート３２から第１の結合器３１にデータを伝送する経路であり、通信回路１００にデータを送信する場合においては、実施の形態１〜４の送信経路１０に対応する。第１の中継経路４０は、第１の結合器３１から第１ポート３２にデータを伝送する経路であり、通信回路１００からデータを受信する場合においては、実施の形態１〜４の受信経路２０に対応する。

第１の中継経路４０には、第１ポート３２側から順に、第１の入力スイッチ４１、受信器４２、バッファ４３、送信器４５、第１の出力スイッチ４６が設けられている。さらに、受信器４２とバッファ４３との間のノードには、第１の転送データ変化検出器４４が接続されている。

第１の入力スイッチ４１、バッファ４３、送信器４５、第１の出力スイッチ４６が実施の形態１で示した送信側入力スイッチ１１、バッファ１２、送信器１３、送信側出力スイッチ１５にそれぞれ対応している。換言すると、第１の中継経路４０には、実施の形態１で示した送信経路１０の構成に加えて、受信器４２が追加されている。受信器４２は、受信器２２と同様に動作する。すなわち、受信器４２は、第２の結合器３３を介して受信した小振幅のパルス信号を復元する。

第２の中継経路５０には、第１の結合器３１から順に、第２の入力スイッチ５１、受信器５２、バッファ５３、送信器５５、第１の出力スイッチ５６が設けられている。さらに、受信器４２とバッファ４３との間のノードには、第２の転送データ変化検出器４４が接続されている。

第２の入力スイッチ５１、受信器５２、バッファ５３、第１の出力スイッチ５６が、実施の形態１で示した受信側入力スイッチ２１、受信器２２、バッファ２３、受信側出力スイッチ２５にそれぞれ対応している。換言すると、第２の中継経路５０には、実施の形態１で示した受信経路２０の構成に加えて、送信器５５が追加されている。送信器５５は、受信器５２が復元したデジタル信号に対して、増幅等の処理を行う。つまり、送信器５５は、送信器１３と同様に動作する。

第１の転送データ変化検出器４４は、第１の中継経路４０を伝送する転送データの変化を検出する。第１の転送データ変化検出器４４は、検出信号ＴＡ［Ｎ］を第１の出力スイッチ４６と、第２の入力スイッチ５１とに出力する。第２の転送データ変化検出器５４は、第２の中継経路５０を伝送する転送データの変化を検出する。第２の転送データ変化検出器５４は、検出信号ＴＢ［Ｎ］を第１の入力スイッチ４１と、第２の出力スイッチ５６に出力する。

第１の転送データ変化検出器４４、及び第２の転送データ変化検出器５４が出力する検出信号Ｔ［Ｎ］は実施の形態１で説明したように、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮを含んでいる。第１の入力スイッチ４１には、第１の転送データ変化検出器４４からの検出信号ＴＮのみが入力される。第２の入力スイッチ５１には、第２の転送データ変化検出器５４からの検出信号ＴＮのみが入力される。第１の入力スイッチ４１、及び第２の入力スイッチ５１は、実施の形態１の受信側入力スイッチ２１と同様に、検出信号ＴＮに基づいて、オンオフ制御される。

第１の出力スイッチ４６には、第１の転送データ変化検出器４４からのＮ個の検出信号Ｔ１、Ｔ２、・・・ＴＮが入力される。第２の出力スイッチ５６には、第２の転送データ変化検出器５４からのＮ個の検出信号Ｔ１、Ｔ２、・・・ＴＮが入力される。第１の出力スイッチ４６、及び第２の出力スイッチ５６は、Ｎ個の検出信号Ｔ１、Ｔ２、・・・Ｔに基づいて、動作する。第１の出力スイッチ４６と、第２の出力スイッチ５６の動作は、送信側出力スイッチ１５の動作と同様である。

第１の出力スイッチ４６、及び第２の出力スイッチ５６のインピーダンスが徐々に高くなっていくため、第１の結合器３１、第２の結合器３３がゆっくりと終端電位に収束していく。第１の結合器３１、第２の結合器３３の電位の変化が十分に遅いため、通信回路１００、２００の受信器では変化が検出されない。よって、通信回路１００、２００がデジタル信号と間違えることを防ぐことができ、通信回路１００、２００の受信器が誤ってデジタル信号を復元するのを防ぐことができる。

このようにすることで、通信回路５は、通信回路１００と通信回路２００との間の送受信データを中継することができる。なお、通信回路１００と通信回路２００は、実施の形態１〜４で示したような通信回路とすることができる。通信回路１００と通信回路２００は、実施の形態５で示したような、中継器用の通信回路５であってもよい。この場合、２回以上の中継が可能となる。

以下、実施の形態１〜５に用いられた各ブロックの回路図の例について説明する。図８〜図１８は、各ブロックの一例を示す回路図である。

（受信データ変化検出器）
図８は、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮを出力する送信データ変化検出器１４の構成を示す回路図である。信号変化検出器１４ａとＮ個のカウンタＣ１〜ＣＮを備えている。送信データ変化検出器１４の入力ＩＮは、実施の形態１では、送信側入力スイッチ１１から出力される送信データとなっている。

信号変化検出器１４ａは、遅延回路ｔ１と、ＸＯＲ回路を備えている。遅延回路には、所定の遅延時間が設定されている。遅延回路ｔ１は入力ＩＮを遅延させて、ＸＯＲ回路に入力する。ＸＯＲ回路は、遅延前後の入力ＩＮの排他的論理和Ｎを出力する。よって、送信データに変化がある場合、排他的論理和ＮはＨとなる。排他的論理和Ｎは、カウンタＣ１〜ＣＮに入力される。

カウンタＣ１〜ＣＮは、排他的論理和ＮがＨとなったタイミングから、クロック信号に基づいてカウント動作を開始する。そして、カウンタＣ１〜ＣＮの出力Ｔ１〜ＴＮは、カウント動作の開始後、カウントしたクロック数（カウント数）が所定のカウント値に到達するまでＨとなる。カウント数が所定のカウント値に到達すると、カウンタＣ１〜ＣＮの出力はＬとなる。カウンタＣ１〜ＣＮの出力がそれぞれ検出信号Ｔ１〜ＴＮとなる。

カウンタＣ１〜ＣＮのカウント値は、異なる値になっている。つまり、カウンタＣ１、カウンタＣ２、・・・カウンタＣＮのカウント値をｃ１、ｃ２、・・・ｃＮとして示すと、ｃ１、ｃ２、・・・ｃＮの順でカウント値が大きくなっている。カウンタＣ１〜ＣＮのカウント値は、カウンタＣ１〜ＣＮのカウント数を所定の値に設定することで、所望のパルス幅を有するＮ個の検出信号Ｔ１〜ＴＮを生成することができる。

また、信号変化検出器１４ａが変化を継続している場合、カウンタＣ１〜ＣＮが再びカウント動作を開始する。第１の転送データ変化検出器４４、及び第２の転送データ変化検出器５４についても、図８の構成を用いることができる。なお、受信側出力スイッチ２５については、１つの検出信号Ｒ[１]を出力している。よって、図８のカウンタを１つのみとすればよい。

（受信側入力スイッチ２１）
図９は、実施の形態１で用いられた受信側入力スイッチ２１の回路図の一例である。入力（第１の結合器３１側）と出力（受信器２２側）との間には、トランジスタペアＴＰ０が配置されている。トランジスタペアＴＰ０は、ＰチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタとＮチャネルＭＯＳトランジスタとを備えている。ＰチャネルＭＯＳ（以下、ＰＭＯＳ）トランジスタとＮＭＯＳ（以下、ＮＭＯＳ）トランジスタとは、入力と出力との間に並列に接続されている。トランジスタペアＴＰ０のトランジスタのゲートには、送信データ変化検出器１４からの検出信号ＴＮとその反転信号ＴＮ＿ｂが入力されている。

検出信号ＴＮがＨの時、トランジスタペアＴＰ０のＮＭＯＳトランジスタとＰＭＯＳトランジスタがオフする。よって、受信器２２の入力側と第１の結合器３１とが遮断される。検出信号ＴＮがＬの時、トランジスタペアＴＰ０のＮＭＯＳトランジスタとＰＭＯＳトランジスタがオンする。よって、受信器２２の入力側と第１の結合器３１とが接続した状態となる。このようにすることで、経路と接続と遮断とを切替えることができる。

（送信側出力スイッチ１５）
図１０は、送信側出力スイッチ１５の構成を示す回路図である。入力（送信器１３側）と出力（第１の結合器３１側）との間には、Ｎ個のトランジスタペアＴＰ１、Ｔ２、・・・ＴＮが並列に接続されている。トランジスタペアＴＰ１、Ｔ２、・・・ＴＮは、図９のトランジスタペアＴＰ０と同様に、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとが並列に接続されている。トランジスタペアＴＰ１のゲートには、検出信号Ｔ１とその反転信号Ｔ１＿ｂが入力されている。同様に、トランジスタペアＴＰ２のゲートには、検出信号Ｔ２とその反転信号Ｔ２＿ｂが入力され、トランジスタペアＴＰＮのゲートには、検出信号ＴＮとその反転信号ＴＮ＿ｂが入力されている。

図９で示したトランジスタペアＴＰ０と同様に、トランジスタペアＴＰＮは、検出信号ＴＮがＬの時、オフし、検出信号ＴＮがＬの時、オンする。また、検出信号Ｔ１がＬの時、トランジスタペアＴＰ１がオフし、検出信号Ｔ１がＨの時、トランジスタペアＴＰ１がオンする。さらに、検出信号Ｔ２がＬの時、トランジスタペアＴＰ２がオフし、検出信号Ｔ２がＨの時、トランジスタペアＴＰ２がオンする。

検出信号Ｔ１、Ｔ２、・・・ＴＮは、図２で示した波形となっている。よって、トランジスタペアＴＰ１〜ＴＰＮは、同時にオンする。そして、トランジスタペアＴＰ１、ＴＰ２、・・・ＴＰＮは順番にオフしていく。よって、トランジスタのオン抵抗を適切な値とすることで、送信状態から待機状態に移行する移行時において、送信側出力スイッチ１５のインピーダンスを適切に上昇させていくことができる。

なお、実施の形態５の第１の出力スイッチ４６、及び第２の出力スイッチ５６についても図１０に示した回路構成とすることができる。

（送信側入力スイッチ１１）
図１１は、実施の形態１、２で示したキーパ付きの送信側入力スイッチ１１の構成を示す回路図である。送信側入力スイッチ１１は、キーパ１１ａと、４つのトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４とを備えている。送信側入力スイッチ１１はＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を用いて構成されている。

電源電位ＶＤＤと接地電位との間には、４つのトランジスタＴｒ１〜Ｔｒ４が直列に接続されている。電源電位ＶＤＤ側の２つのトランジスタＴｒ１、Ｔｒ２はＰＭＯＳトランジスタとなっており、接地電位側の２つのトランジスタＴｒ３、Ｔｒ４はＮＭＯＳトランジスタとなっている。トランジスタＴｒ２とトランジスタＴｒ３の間のノードがバッファ１２への出力となる。

トランジスタＴｒ２、Ｔｒ３のゲートには、検出信号Ｒ[１]とその反転信号Ｒ［１］_bがそれぞれ入力される。よって、検出信号Ｒ[１]がＬのとき、トランジスタＴｒ２、Ｔｒ３がオンし、検出信号Ｒ[１]がＨのとき、トランジスタＴｒ２、Ｔｒ３がオフする。受信状態では、バッファ１２への出力が電源電位ＶＤＤ及び接地電位から遮断される。

トランジスタＴｒ１、Ｔｒ４のゲートには、第１ポート３２からのデジタル信号が入力されている。トランジスタＴｒ１、Ｔｒ４はＣＭＯＳスイッチ回路を構成する。よって、検出信号Ｒ[１]がＬのとき、デジタル信号に応じて、バッファ１２への出力が電源電位ＶＤＤ又は接地電位となる。

さらに、バッファ１２への出力にはキーパ１１ａが接続されている。キーパ１１ａでは、２つのインバータが周回している。よって、検出信号Ｒ[１]がＬからＨになったタイミングの出力電位が保持される。つまり、バッファ１２への出力は、待機状態から受信状態に移行した移行時の電位に保持される。

（受信側出力スイッチ２５）
図１２は、実施の形態１、２で示したキーパ付きの受信側出力スイッチ２５の構成を示す回路図である。受信側出力スイッチ２５は、キーパ２５ａと、４つのトランジスタＴｒ５、Ｔｒ６、Ｔｒ７、Ｔｒ８と、を備えている。受信側出力スイッチ２５は、送信側入力スイッチ１１と同様に、ＣＭＯＳ回路を用いて構成されている。

電源電位ＶＤＤと接地電位との間には、４つのトランジスタＴｒ５〜Ｔｒ８が直列に接続されている。電源電位ＶＤＤ側の２つのトランジスタＴｒ５、Ｔｒ６はＰＭＯＳトランジスタとなっており、接地電位側の２つのトランジスタＴｒ７、Ｔｒ８はＮＭＯＳトランジスタとなっている。トランジスタＴｒ６とトランジスタＴｒ７の間のノードが第１ポート３２へのデジタル信号の出力となる。

トランジスタＴｒ７、Ｔｒ６のゲートには、検出信号Ｒ[１]とその反転信号Ｒ［１］_bがそれぞれ入力される。よって、検出信号Ｒ[１]がＨのとき、トランジスタＴｒ６、Ｔｒ７がオンし、検出信号Ｒ[１]がＬのとき、トランジスタＴｒ６、Ｔｒ７がオフする。よって、受信状態でない場合、第１ポート３２への出力が電源電位ＶＤＤ及び接地電位から遮断される。

トランジスタＴｒ５、Ｔｒ８のゲートには、バッファ２３からの受信データが入力されている。トランジスタＴｒ５、Ｔｒ８はＣＭＯＳスイッチ回路を構成する。よって、検出信号Ｒ[１]がＨのとき、受信データに応じて、第１ポート３２への出力が電源電位ＶＤＤ又は接地電位となる。

さらに、第１ポート３２への出力にはキーパ２５ａが接続されている。キーパ２５ａでは、２つのインバータが周回している。よって、検出信号Ｒ[１]がＨからＬになったタイミングでの電位が保持される。つまり、バッファ１２への出力は、受信状態から待機状態に移行した移行時の電位に保持される。

（ラッチ１６，２６）
図１３は、ラッチ１６、ラッチ２６の回路図である。ラッチ１６は、トランジスタペアＴＰ１１、ＴＰ１２と、インバータＩＮＶ１〜ＩＮＶ３とを備えている。ラッチ２６は、トランジスタペアＴＰ１３，ＴＰ１４と、インバータＩＮＶ４〜ＩＮＶ６とを備えている。トランジスタペアＴＰ１１〜ＴＰ１４は、トランジスタペアＴＰ０等と同様に、並列に接続されたＮＭＯＳトランジスタとＰＭＯＳトランジスタとを備えている。トランジスタペアＴＰ１１〜ＴＰ１４には、それぞれ検出信号Ｒ[１]とその反転信号Ｒ[１]＿ｂが入力されている。よって、検出信号Ｒ[１]に応じて、トランジスタペアＴＰ１１〜ＴＰ１４はオンオフする。ラッチ１６、及びラッチ２６の動作は、実施の形態３と同様であるため、説明を省略する。

ラッチ１６において、第１ポート３２からバッファ１２側の出力ＯＵＴまでの間には、トランジスタペアＴＰ１１と、インバータＩＮＶ１、インバータＩＮＶ２がこの順で直列に接続されている。インバータＩＮＶ１の出力は、インバータＩＮＶ３、及びトランジスタペアＴＰ１２を介して、インバータＩＮＶ１の入力にフィードバック接続されている。このようなラッチ１６を用いることで、送信状態から待機状態に移行する移行時の電位が保持される。よって、送信側入力スイッチ１１と同様の機能を得ることができる。

ラッチ２６において、バッファ２３から第１ポート３２までの間には、トランジスタペアＴＰ１３と、インバータＩＮＶ４、インバータＩＮＶ５がこの順で直列に接続されている。インバータＩＮＶ４の出力は、インバータＩＮＶ６、及びトランジスタペアＴＰ１４を介して、インバータＩＮＶ４の入力にフィードバック接続されている。このようなラッチ２６を用いることで、受信状態から待機状態に移行する移行時の電位が保持される。よって、受信側出力スイッチ２５と同様の機能を得ることができる。

もちろん、ラッチ２７をラッチ１６，又はラッチ２６と同様の回路構成とすることができる。この場合、トランジスタペアのゲートへの入力を、検出信号Ｒ[１]から検出信号ＴＮに変えればよい。

（受信器２２）
図１４は、受信器２２の構成を示す回路図である。なお、図１４では、差動伝送方式の受信器２２が示されているが、シングルエンド伝送方式の受信器２２についても同様に構成することができる。受信器２２は、アンプＡＭＰ１と、アンプＡＭＰ２と、ヒステリシス比較器ＣＯＭと、を備えている。

受信器２２への２つの入力信号を入力信号ＩＮＰ、ＩＮＮとし、受信器２２からの２つの出力信号を出力信号ＯＵＴＰ、ＯＵＴＮとする。入力信号ＩＮＮ、ＩＮＰは、２段のアンプＡＭＰ１、ＡＭＰ２で増幅されて、ヒステリシス比較器ＣＯＭに入力される。ヒステリシス比較器ＣＯＭは、増幅された２つの入力信号ＩＮＮ，ＩＮＰをヒステリシス付きで比較する。

このように、受信器２２は、ヒステリシス比較器ＣＯＭを有している。よって、第１の結合器３１からの小振幅のパルス信号にノイズが生じている場合でも、受信データを正確に復元することができる。

（受信器２２の別の構成）
図１５は、受信器２２の別の構成を示す回路図である。なお、図１５では、差動伝送方式の受信器２２が示されているが、シングルエンド伝送方式の受信器２２についても同様に構成することができる。受信器２２は、比較器ＣＯＭ１と、比較器ＣＯＭ２と、ＮＡＮＤ回路ＮＡＮＤ１と、ＮＡＮＤ回路ＮＡＮＤ２と、インバータＩＮＶ７と、インバータＩＮＶ８とを備えている。図１５に示す構成は、図１４とは異なり、ヒステリシス比較器を用いない構成である。したがって、受信器２２は、２つの受信器ＣＯＭ１，ＣＯＭ２を用いている。

比較器ＣＯＭ１の出力は、ＮＡＮＤ回路ＮＡＮＤ１に入力される。ＮＡＮＤ回路ＮＡＮＤ回路ＮＡＮＤ１の出力は、インバータＩＮＶ７と、ＮＡＮＤ回路ＮＡＮＤ２に入力される。インバータＩＮＶ７は、出力信号ＯＵＴＮを出力する。比較器ＣＯＭ２の出力は、ＮＡＮＤ回路ＮＡＮＤ２に入力される。ＮＡＮＤ回路ＮＡＮＤ２の出力は、インバータＩＮＶ８とＮＡＮＤ回路ＮＡＮＤ１に入力される。インバータＩＮＶ８は、出力信号ＯＵＴＰを出力する。

図１５のように受信器２２は、２つの比較器ＣＯＭ１、ＣＯＭ２を有している。受信器２２は、２種類のしきい値を備えることができるため、ノイズ耐性を高めることができる。よって、第１の結合器３１からの小振幅のパルス信号にノイズが生じている場合でも、受信データを正確に復元することができる。

（スリーステート送信器１８）
図１６は、実施の形態４で示したスリーステート送信器１８の構成を示す回路図である。電源電位ＶＤＤと接地電位との間には、トランジスタＴｒ９と、ＰＭＯＳトランジスタ群ＴＧ１と、ＮＭＯＳトランジスタ群ＴＧ２と、トランジスタＴｒ１０とが、直列に接続されている。図１６において、バッファ２３からの入力を入力ＩＮとし、第１の結合器３１への出力を出力ＯＵＴとしている。トランジスタＴｒ９、トランジスタＴｒ１０はＰＭＯＳトランジスタ、ＮＭＯＳトランジスタであり、ＣＭＯＳスイッチ回路となる。

トランジスタＴｒ９、及びトランジスタＴｒ１０のゲートは、バッファ２３からの入力ＩＮに接続されている。ＰＭＯＳトランジスタ群ＴＧ１は、並列に接続されたＮ個のＰＭＯＳトランジスタを有している。Ｎ個のＰＭＯＳトランジスタのゲートには、それぞれ検出信号Ｔ１、Ｔ２、・・・ＴＮの反転信号Ｔ１＿ｂ、Ｔ２＿ｂ、・・・ＴＮ＿ｂが入力されている。ＮＭＯＳトランジスタ群ＴＧ２は、並列に配置されたＮ個のＮＭＯＳトランジスタを有している。Ｎ個のＮＭＯＳトランジスタのゲートには、それぞれ検出信号Ｔ１、Ｔ２、・・・ＴＮが入力されている。

ＰＭＯＳトランジスタ群ＴＰ１とＮＭＯＳトランジスタ群ＴＰ２との間のノードが抵抗を介して出力ＯＵＴに接続されている。検出信号Ｔ１、Ｔ２、・・・、ＴＮが全てＨのとき、出力ＯＵＴが電源電位ＶＤＤ、及び接地電位から遮断される。よって、スリーステート送信器１８の出力はＨｉ−Ｚとなる。検出信号Ｔ１、Ｔ２、・・・、ＴＮが全てＬのとき、抵抗を介して、出力ＯＵＴが電源電位ＶＤＤ、又は接地電位に接続される。よって、スリーステート送信器１８の出力は入力ＩＮの受信データに応じて、Ｈ、又はＬとなる。

このように、検出信号Ｔ１、Ｔ２、・・・ＴＮが全てＬの場合、スリーステート送信器１８の出力ＯＵＴがＨｉ−Ｚとなる。検出信号Ｔ１、Ｔ２、・・・ＴＮが全てＨの場合、スリーステート送信器１８の出力ＯＵＴは、受信データに応じてＨ又はＬとなる。

また、送信状態から待機状態に移行する移行時において、検出信号Ｔ１、Ｔ２、・・・ＴＮが順番にＨからＬになっていく。よって、スリーステート送信器１８のインピーダンスが徐々に上昇していく。そして、最後の検出信号ＴＮがＬとなると、出力ＯＵＴがＨｉ−Ｚとなる。また、ＰＭＯＳトランジスタ群ＴＰ１、ＮＭＯＳトランジスタ群ＴＰ２の各トランジスタのオン抵抗を適切に設定することで、送信器の出力変化が通信回路１００の受信器に検出されないように、スリーステート送信器１８の出力側と第１の結合器３１とが遮断される

（スリーステート送信器１８の別の構成）
図１７、及び図１８を用いて、スリーステート送信器１８の別の構成に付いて説明する。図１７は、スリーステート送信器１８の全体構成を示す図である。スリーステート送信器１８の入力ＩＮと出力ＯＵＴとの間には、Ｎ個の抵抗回路Ｒ１、Ｒ２、・・・ＲＮが並列に配置されている。

図１８は、Ｎ個の抵抗回路Ｒ１、Ｒ２、・・・ＲＮのうちの任意の１つの抵抗回路Ｒｎ（つまり、ｎは１〜Ｎのうちの任意の整数）の構成を示す回路図である。抵抗回路Ｒｎは、トランジスタＴｒ１１〜Ｔｒ１４を備えている。具体的には、図１６に示す構成において、ＰＭＯＳトランジスタ群ＴＰ１と、ＮＭＯＳトランジスタ群ＴＰ２をそれぞれ単一のＰＭＯＳトランジスタＴｒ１２と、ＭＭＯＳトランジスタＴｒ１３で置き換えた構成となっている。そして、ＰＭＯＳトランジスタＴｒ１２とＮＭＯＳトランジスタ１４のゲートには、検出信号Ｔｎが入力されている。したがって、図１６のスリーステート送信器１８と同様の効果を得ることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

この出願は、２０１８年８月１７日に出願された日本出願特願２０１８−１５３６３９を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１ 通信回路
１０ 送信経路
１１ 送信側入力スイッチ
１２ バッファ
１３ 送信器
１４ 送信データ変化検出器
１５ 送信側出力スイッチ
１６ ラッチ
１８ スリーステート送信器
２０ 受信経路
２１ 受信側入力スイッチ
２２ 受信器
２３ バッファ
２４ 受信データ変化検出器
２５ 受信側出力スイッチ
２６ ラッチ
２７ ラッチ
３１ 結合器
３２ 第１ポート
１００ 通信回路
１３１ 結合器

電磁界結合器を介して受信されたデジタル信号は、ＤＣ成分が失われて、小振幅のパルス信号となる。小振幅のパルス信号をデジタル信号に復元する受信回路は、デジタル信号を送信する送信回路と接続して同時に用いることはできない。なぜなら、デジタル信号の振幅が受信信号に比べて大きいために、送信回路がデジタル信号を出力しているときに、小振幅のパルス信号を受信しても、受信回路がそれを検出できないからである。

実施の形態１では、受信器２２の入力バイアスを設定する必要があるが、実施の形態２では、受信器２２の入力が第１の結合器３１の終端電位にバイアスされることになる。したがって、受信器２２のバイアスを設定する必要がない。よって、回路構成をより簡素化することができる。

ラッチ１６は、キーパ付きの送信側入力スイッチ１１と同じ機能を有する。ラッチ２６は、キーパ付きの受信側出力スイッチ２５と同じ機能を有する。よって、実施の形態１と同様の効果を得ることができる。なお、送信側入力スイッチ１１、及び受信側出力スイッチ２５の一方のみがラッチ１６、２６に置き換えられていてもよい。

なお、本実施の形態では、通信回路２００から通信回路１００に送信されるデータを中継するために用いられる経路を第１の中継経路４０とする。通信回路１００から通信回路２００に送信されるデータを中継するために用いられる経路を第２の中継経路５０とする。は、第１の中継経路４０は、第１ポート３２から第１の結合器３１にデータを伝送する経路であり、通信回路１００にデータを送信する場合においては、実施の形態１〜４の送信経路１０に対応する。第２の中継経路５０は、第１の結合器３１から第１ポート３２にデータを伝送する経路であり、通信回路１００からデータを受信する場合においては、実施の形態１〜４の受信経路２０に対応する。

第２の中継経路５０には、第１の結合器３１から順に、第２の入力スイッチ５１、受信器５２、バッファ５３、送信器５５、第２の出力スイッチ５６が設けられている。さらに、受信器４２とバッファ４３との間のノードには、第２の転送データ変化検出器５４が接続されている。

第２の入力スイッチ５１、受信器５２、バッファ５３、第２の出力スイッチ５６が、実施の形態１で示した受信側入力スイッチ２１、受信器２２、バッファ２３、受信側出力スイッチ２５にそれぞれ対応している。換言すると、第２の中継経路５０には、実施の形態１で示した受信経路２０の構成に加えて、送信器５５が追加されている。送信器５５は、受信器５２が復元したデジタル信号に対して、増幅等の処理を行う。つまり、送信器５５は、送信器１３と同様に動作する。

第１の出力スイッチ４６には、第１の転送データ変化検出器４４からのＮ個の検出信号Ｔ１、Ｔ２、・・・ＴＮが入力される。第２の出力スイッチ５６には、第２の転送データ変化検出器５４からのＮ個の検出信号Ｔ１、Ｔ２、・・・ＴＮが入力される。第１の出力スイッチ４６、及び第２の出力スイッチ５６は、Ｎ個の検出信号Ｔ１、Ｔ２、・・・ＴＮに基づいて、動作する。第１の出力スイッチ４６と、第２の出力スイッチ５６の動作は、送信側出力スイッチ１５の動作と同様である。

また、信号変化検出器１４ａが変化の検出を継続している場合、カウンタＣ１〜ＣＮが再びカウント動作を開始する。第１の転送データ変化検出器４４、及び第２の転送データ変化検出器５４についても、図８の構成を用いることができる。なお、受信側出力スイッチ２５については、１つの検出信号Ｒ[１]を出力している。よって、図８のカウンタを１つのみとすればよい。

検出信号ＴＮがＨの時、トランジスタペアＴＰ０のＮＭＯＳトランジスタとＰＭＯＳトランジスタがオフする。よって、受信器２２の入力側と第１の結合器３１とが遮断される。検出信号ＴＮがＬの時、トランジスタペアＴＰ０のＮＭＯＳトランジスタとＰＭＯＳトランジスタがオンする。よって、受信器２２の入力側と第１の結合器３１とが接続した状態となる。このようにすることで、経路の接続と遮断とを切替えることができる。

（送信側出力スイッチ１５）
図１０は、送信側出力スイッチ１５の構成を示す回路図である。入力（送信器１３側）と出力（第１の結合器３１側）との間には、Ｎ個のトランジスタペアＴＰ１、ＴＰ２、・・・ＴＰＮが並列に接続されている。トランジスタペアＴＰ１、ＴＰ２、・・・ＴＰＮは、図９のトランジスタペアＴＰ０と同様に、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとが並列に接続されている。トランジスタペアＴＰ１のゲートには、検出信号Ｔ１とその反転信号Ｔ１＿ｂが入力されている。同様に、トランジスタペアＴＰ２のゲートには、検出信号Ｔ２とその反転信号Ｔ２＿ｂが入力され、トランジスタペアＴＰＮのゲートには、検出信号ＴＮとその反転信号ＴＮ＿ｂが入力されている。

図９で示したトランジスタペアＴＰ０と同様に、トランジスタペアＴＰＮは、検出信号ＴＮがＨの時、オフし、検出信号ＴＮがＬの時、オンする。また、検出信号Ｔ１がＬの時、トランジスタペアＴＰ１がオフし、検出信号Ｔ１がＨの時、トランジスタペアＴＰ１がオンする。さらに、検出信号Ｔ２がＬの時、トランジスタペアＴＰ２がオフし、検出信号Ｔ２がＨの時、トランジスタペアＴＰ２がオンする。

Claims (11)

1. 通信相手の結合器と電磁界結合する第１の結合器と、
   前記第１の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第１ポートと、
   前記第１ポートから前記第１の結合器に前記送信データを伝送する送信経路と、
   前記第１の結合器から前記第１ポートに前記受信データを伝送する受信経路と、
   前記送信経路に配置され、前記第１ポートからの前記送信データを前記第１の結合器に出力する送信器と、
   前記受信経路に配置され、前記第１の結合器を介して受信した前記受信データを復元する受信器と、
   前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、
   前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備え、
   前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第１ポート及び前記第１の結合器から遮断されており、
   前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記受信経路において、前記第１ポートと前記受信器とが遮断されており、
   前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第１の結合器と接続されており、前記受信器の出力側が前記第１ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第１ポートと接続されており、前記送信器の出力側が前記第１の結合器から遮断されている、通信回路。
2. 前記送信状態から前記待機状態に移行する移行時において、
   前記送信器の出力変化が前記通信相手の受信器に検出されないように、前記送信器の出力側と前記第１の結合器とが遮断される請求項１に記載の通信回路。
3. 前記送信データ変化検出器がＮ個の検出信号を出力し、
   前記送信状態から前記待機状態に移行する移行時に、前記Ｎ個の検出信号に応じて、前記送信器の出力側と前記第１の結合器との間のインピーダンスが段階的に上昇する請求項１、又は２に記載の通信回路。
4. 前記送信器と前記第１の結合器との間に設けられた送信側出力スイッチをさらに備え、
   前記送信状態から前記待機状態に移行する移行時に、前記送信側出力スイッチのインピーダンスが徐々に上昇する請求項１〜３のいずれか１項に記載の通信回路。
5. 前記送信器が、Ｈ、Ｌ、及びＨｉ−Ｚを出力可能なスリーステート送信器であり、
   前記受信状態では、前記スリーステート送信器の出力がＨｉ−Ｚとなることで、前記送信器と前記第１の結合器とが遮断され、
   前記送信状態から前記待機状態に移行する移行時に、前記スリーステート送信器のインピーダンスが徐々に上昇する請求項１〜３のいずれか１項に記載の通信回路。
6. 前記受信データ変化検出器からの検出信号に応じて、前記送信器と前記第１ポートとの間で前記送信経路の遮断及び接続を切替える送信側入力切替回路と、
   前記受信データ変化検出器からの検出信号に応じて、前記受信器と前記第１ポートとの間で前記受信経路の遮断及び接続を切替える受信側出力切替回路と、をさらに備えた請求項１〜５のいずれか１項に記載の通信回路。
7. 前記送信側入力切替回路がラッチ又はキーパ付きスイッチであり、
   前記受信側出力切替回路がラッチ又はキーパ付きスイッチである請求項６に記載の通信回路。
8. 前記送信データ変化検出器からの検出信号に応じて、前記第１の結合器と前記受信側出力切替回路との間で前記受信経路の接続及び遮断を切替える受信側入力切替回路、をさらに備えた請求項６、又は７に記載の通信回路。
9. 前記送信データ変化検出器からの検出信号に応じて、前記受信器と前記第１の結合器との間で前記受信経路の接続及び遮断を切替える受信側出力スイッチと、を備えた請求項６、又は７に記載の通信回路。
10. 前記第１ポートに接続された第２の結合器をさらに備え、
    前記第２の結合器で受信したデータが、前記送信データとして、前記送信経路を介して、前記第１の結合器に伝送され、
    前記第１の結合器で受信したデータが、前記受信データとして、前記受信経路を介して、前記第２の結合器に伝送される請求項１〜９のいずれか１項に記載の通信回路。
11. 通信相手の結合器と電磁界結合する第１の結合器と、
    前記第１の結合器から送信される送信データが入力されるとともに、前記結合器が受信した受信データを出力する第１ポートと、
    前記第１ポートから前記第１の結合器に前記送信データを伝送する送信経路と、
    前記第１の結合器から前記第１ポートに前記受信データを伝送する受信経路と、
    前記送信経路に配置され、前記第１ポートからの前記送信データを前記第１の結合器に出力する送信器と、
    前記受信経路に配置され、前記第１の結合器を介して受信した前記受信データを復元する受信器と、
    前記送信経路において、前記送信器に入力される前記送信データの変化を検出する送信データ変化検出器と、
    前記受信経路において、前記受信器から出力された前記受信データの変化を検出する受信データ変化検出器と、を備えた通信回路による通信方法であって、
    前記受信データ変化検出器が受信データの変化を検出している受信状態では、前記受信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記送信経路において、前記送信器が前記第１ポート及び前記第１の結合器から遮断されており、
    前記送信データ変化検出器が送信データの変化を検出している送信状態では、前記送信経路を介して、前記第１ポートと前記第１の結合器とが接続されており、かつ、前記受信経路において、前記第１ポートと前記受信器とが遮断されており、
    前記受信データ変化検出器、及び送信データ変化検出器が受信データ、及び送信データの変化を検出していない待機状態では、前記受信経路において、前記受信器の入力側が前記第１の結合器と接続されており、前記受信器の出力側が前記第１ポートから遮断されており、かつ、前記送信経路において、前記送信器の入力側が前記第１ポートと接続されており、前記送信器の出力側が前記第１の結合器から遮断されている、通信方法。

Images