JP5157661B2 - 終端抵抗調整回路およびバスシステム - Google Patents

Description

本発明は、終端抵抗調整回路およびバスシステムに関する。特に、Universal Serial Bus（以下、ＵＳＢと略記する。）２．０に対応した半導体デバイスに内蔵される終端抵抗調整回路に関する。

コンピュータ（ホスト）に周辺機器（ペリフェラル）を接続するためのシリアル・バス規格として、ＵＳＢ２．０がある。ＵＳＢ２．０では、Low Speed（１．５ＭＢｐｓ）、Full Speed（１２ＭＢｐｓ）、High Speed（４８０ＭＢｐｓ）の３つの転送速度が存在する。このうち、Full Speedモードの出力インピーダンスと、High Speedモードの終端抵抗とが、４５Ω±１０％に規定されている。

一般的に半導体デバイスに内蔵される抵抗は製造ばらつきが大きく、また、電源電圧や温度の変動によっても抵抗値が変動する。そのため、終端抵抗が半導体デバイスに内蔵される場合、４５Ω±１０％の規定を満足する抵抗を得ることは困難である。したがって、終端抵抗を半導体デバイスに内蔵することは、通常、困難である。

特許文献１には、終端抵抗が半導体デバイスに内蔵される場合であっても、所定の範囲内の抵抗値を有する終端抵抗が得られる技術が開示されている。

特開２００２−３４４３００号公報

しかしながら、特許文献１に開示された構成が用いられてＵＳＢ２．０対応の半導体デバイスが作製される場合、High Speedモードの終端抵抗は４５Ω±１０％の規定を満足するようにされても、Full Speedモードの出力インピーダンスについては別途調整される必要がある。なぜなら、特許文献１に開示された構成はデータを受信する側にしか使用できないからである。ＵＳＢ２．０のような双方向の通信において、特許文献１に開示された構成はデータを送信する側のデータ・ドライバとしては使用することができず、問題である。

本発明は上記の課題に鑑み提案されたものである。本発明は、例えばＵＳＢ２．０対応の半導体デバイスに内蔵されて、終端抵抗としてHigh Speedモードでの終端抵抗の規定を満足し、データ・ドライバとしてもFull Speedモードでの出力インピーダンスの規定を満足する終端抵抗調整回路を提供することを目的とする。

本発明にかかる終端抵抗調整回路は、ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられるドライバがドライブ状態に維持されるモニターユニットと、モニターユニットに備えられる抵抗素子の一端に接続され、基準電流を流す電流源と、モニターユニットを流れる基準電流に応じてモニターユニットに備えられる抵抗素子の一端に出力されるモニター電圧に基づいて、出力／終端部においてドライバがドライブ状態となることに応じて終端抵抗を構成する出力／終端ユニットの構成数を調整する制御部とを備える。

これにより、モニター電圧に基づいて、並列に複数備えられる出力／終端ユニットを制御することができる。出力／終端ユニットの構成数が調整されることで、出力インピーダンス及び終端抵抗の抵抗値を調整することができる。

本発明にかかる終端抵抗調整回路は、例えばＵＳＢ２．０対応の半導体デバイスに内蔵されて、終端抵抗としてHigh Speedモードでの終端抵抗の規定を満足し、データ・ドライバとしてもFull Speedモードでの出力インピーダンスの規定を満足することができる。

図１は本発明にかかる終端抵抗調整回路およびバスシステムの一例を示す。終端抵抗調整回路１（斜線部）は、ＵＳＢ２．０対応の半導体デバイス、いわゆるＵＳＢコントローラ２に内蔵される。終端抵抗調整回路１が内蔵されたＵＳＢコントローラ２は、周辺機器（ペリフェラル）の基板４に実装され、ＵＳＢコネクタ３に接続される。ＵＳＢコネクタ３にＵＳＢケーブル５が接続される。ＵＳＢケーブル５を介して、周辺機器（ペリフェラル）がコンピュータ（ホスト）６に接続される。なお、ＵＳＢコントローラ２は、コンピュータ（ホスト）６にも使用され得る。本発明にかかる終端抵抗調整回路およびバスシステムはこのように構成され、終端抵抗を内蔵したＵＳＢコントローラ２が機能する。

図２を参照して、本発明にかかる終端抵抗調整回路について詳細に説明する。図２は本発明の第１実施形態を示す。なお、図２以降の図面においては終端回路１４が４つのデータ・ドライバＤＲＶ４１〜４４を備える場合が示されている。しかし、これは図面での説明上の都合であり、実際の個数を反映するものではない。

図２に示されるように、本発明にかかる終端抵抗調整回路は、参照電圧生成回路１１、モニター回路１２、比較回路１３、終端回路１４の４つのブロックを備える。参照電圧生成回路１１で生成される参照電圧Ｖｒｅｆ１〜４と、モニター回路１２から出力されるモニター電圧Ｖｍｏｎｉとが、比較回路１３が備えるオペアンプＯＰ３１〜３４に入力され、比較される。終端回路１４は、並列接続されるデータ・ドライバＤＲＶ４１〜４４を備える。データ・ドライバＤＲＶ４１〜４４にはデータ信号ＤＡＴＡが入力される。比較回路１３の出力である制御信号Ｃｏｎｔ１〜４によって、データ・ドライバＤＲＶ４１〜４４は制御される。

図３を参照して、参照電圧生成回路１１について詳細に説明する。図３は参照電圧生成回路１１の具体例を示す。参照電圧生成回路１１はオペアンプＯＰ１１と抵抗群Ｒｎとを備える。参照電圧生成回路１１には一定の基準電圧としてバンドギャップリファレンス電圧ＶＢＧＲが入力される。ここで、バンドギャップリファレンス電圧ＶＢＧＲとは、製造ばらつき、電源電圧、温度によって変動しない、ほぼ一定の電圧である。バンドギャップリファレンス電圧ＶＢＧＲは、例えば図４に示されるようなバンドギャップリファレンス回路によって得られる。図４に示されるバンドギャップリファレンス回路は、前述の特許文献１にも記載されている公知の技術であるため、ここでは説明を省略する。基準電圧ＶＢＧＲが入力されるオペアンプＯＰ１１の出力が、抵抗群Ｒｎの抵抗Ｒ１１〜１５で分圧されて、参照電圧Ｖｒｅｆ１〜４が得られる。

図５、６を参照して、終端回路１４に備えられるデータ・ドライバＤＲＶについて詳細に説明する。図５、６はデータ・ドライバＤＲＶの具体例を示す。データ信号ＤＡＴＡがスイッチＳ１を介してＰチャネルＭＯＳトランジスタＴｒ１のゲートに、スイッチＳ２を介してＮチャネルＭＯＳトランジスタＴｒ２のゲートにそれぞれ入力される。また、ＰチャネルＭＯＳトランジスタＴｒ１のゲートはスイッチＳ３を介して電源電圧と接続され、ＮチャネルＭＯＳトランジスタＴｒ２のゲートはスイッチＳ４を介してグランドと接続される。ＰチャネルＭＯＳトランジスタＴｒ１のドレインと、ＮチャネルＭＯＳトランジスタＴｒ２のドレインとが接続され、抵抗Ｒ１を介して入力されたデータ信号ＤＡＴＡが出力される。

このように構成されたデータ・ドライバＤＲＶは、スイッチＳ１〜４が前述の制御信号Ｃｏｎｔによってオンオフ制御されることで、図５、６のように制御される。図５は制御信号Ｃｏｎｔがハイ・レベルのとき、図６は制御信号Ｃｏｎｔがロー・レベルのときのデータ・ドライバＤＲＶにそれぞれ対応する。制御信号Ｃｏｎｔがハイ・レベルのときにデータ信号ＤＡＴＡがハイ・レベルに固定されることで、このデータ・ドライバＤＲＶは抵抗Ｒ１とＮチャネルＭＯＳトランジスタＴｒ２とを有する終端抵抗として機能する。その抵抗値は、抵抗Ｒ１の抵抗値とＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値との和となる。

図７を参照して、終端回路１４について詳細に説明する。図７は終端回路１４の具体例を示す。並列に接続される４つのデータ・ドライバＤＲＶ４１〜４４にデータ信号ＤＡＴＡが入力され、出力はＵＳＢ＿ＢＵＳに接続される。制御信号Ｃｏｎｔ１〜４はそれぞれデータ・ドライバＤＲＶ４１〜４４の各スイッチを制御する。

したがって、制御信号Ｃｏｎｔ１〜４の組み合わせによって、データ・ドライバＤＲＶ４１〜４４の動作数が切り替えられる。これにより、終端抵抗の抵抗値を調整することができる。

図８を参照して、モニター回路１２について詳細に説明する。図８はモニター回路１２の具体例を示す。モニター回路１２は、前述のデータ・ドライバＤＲＶと同様の構成を有する回路であるＤＲＶ２１と、ＤＲＶ２１の出力に接続されて電流Ｉｍｏｎｉを流す電流源とを備える。ＤＲＶ２１にはハイ・レベル固定の信号として電源電圧が入力される。また、図示は省略されているが、スイッチＳ１〜４がオンオフ制御される制御信号Ｃｏｎｔもハイ・レベル固定とされる。そのため、各スイッチＳ１〜４は図８のように制御される。

これにより、データ・ドライバＤＲＶの抵抗値（＝抵抗Ｒ１の抵抗値＋ＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値）をモニター電圧Ｖｍｏｎｉとして観測できる。

このように構成されることで、第１実施形態では、参照電圧Ｖｒｅｆ１〜４とモニター電圧Ｖｍｏｎｉとが比較される比較回路１３の出力によって、並列に接続されるデータ・ドライバＤＲＶ４１〜４４を制御することができる。データ・ドライバＤＲＶ４１〜４４の動作数が切り替えられることで、終端抵抗の抵抗値を調整することができる。したがって、データ・ドライバＤＲＶ４１〜４４が終端抵抗としても機能することが可能となる。

続いて、具体的な数値を挙げて、終端抵抗値が許容範囲４５Ω±１０％に調整される例を示す。製造ばらつき、電源電圧、温度により、データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値が±２５％変動する場合を考える。

データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値の変動がないとしたときデータ・ドライバＤＲＶの動作数は１０であり、終端回路１４においてデータ・ドライバＤＲＶは終端抵抗値の調整に十分な数が並べられているとする。また、抵抗Ｒ１の抵抗値が４００Ω、ＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値が５０Ωのデータ・ドライバＤＲＶが作製されるとし、モニター回路１２が備える電流源が流す電流Ｉｍｏｎｉは２ｍＡであるとする。

以上の設定により、理想的にはモニター電圧Ｖｍｏｎｉは、２ｍＡ×（４００Ω＋５０Ω）＝９００ｍＶの電圧が出力される。しかし、実際には、データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値が±２５％変動するため、モニター電圧Ｖｍｏｎｉは９００ｍＶ±２５％、すなわち６７５〜１１２５ｍＶの電圧が出力される。

したがって、境界抵抗値×データ・ドライバＤＲＶの動作数×電流Ｉｍｏｎｉで与えられる参照電圧Ｖｒｅｆは、終端抵抗値が許容範囲４５Ω±１０％、すなわち４０．５〜４９．５Ωに入るために以下のように設定される必要がある。
Ｖｒｅｆ１＝４０．５×１×２ｍＡ＝８１ｍＶ
Ｖｒｅｆ２＝４０．５×２×２ｍＡ＝１６２ｍＶ
Ｖｒｅｆ３＝４０．５×３×２ｍＡ＝２４３ｍＶ
Ｖｒｅｆ４＝４０．５×４×２ｍＡ＝３２４ｍＶ
Ｖｒｅｆ５＝４０．５×５×２ｍＡ＝４０５ｍＶ
Ｖｒｅｆ６＝４０．５×６×２ｍＡ＝４８６ｍＶ
Ｖｒｅｆ７＝４０．５×７×２ｍＡ＝５６７ｍＶ
Ｖｒｅｆ８＝４０．５×８×２ｍＡ＝６４８ｍＶ
Ｖｒｅｆ９＝４０．５×９×２ｍＡ＝７２９ｍＶ
Ｖｒｅｆ１０＝４０．５×１０×２ｍＡ＝８１０ｍＶ
Ｖｒｅｆ１１＝４９．５×１０×２ｍＡ＝９９０ｍＶ
Ｖｒｅｆ１２＝４９．５×１１×２ｍＡ＝１０８９ｍＶ
ここで、境界抵抗値は終端抵抗値の許容範囲の両端値、４０．５Ω、４９．５Ωである。前述の通り、データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値の変動がないとしたときデータ・ドライバＤＲＶの動作数は１０であるように設定されている。そのため、境界抵抗値はデータ・ドライバＤＲＶの動作数１０を境に切り替わる。

これにより、データ・ドライバＤＲＶの抵抗値（＝抵抗Ｒ１の抵抗値＋ＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値）が±２５％変動して４５０Ω±２５％、すなわち３３７．５〜５６２．５Ωの抵抗値をとるとき、終端抵抗値は以下のように調整される。
（１）データ・ドライバＤＲＶの抵抗値が３３７．５〜３６４．５Ωのとき
モニター電圧Ｖｍｏｎｉ＝６７５〜７２９ｍＶとなり、制御信号Ｃｏｎｔ１〜８がハイ・レベル、制御信号Ｃｏｎｔ９〜１２がロー・レベルとなる。終端抵抗値は、データ・ドライバＤＲＶの抵抗値の１／８となるため、４２．１８５〜４５．５６２５Ωに調整される。
（２）データ・ドライバＤＲＶの抵抗値が３６４．５〜４０５Ωのとき
モニター電圧Ｖｍｏｎｉ＝７２９〜８１０ｍＶとなり、制御信号Ｃｏｎｔ１〜９がハイ・レベル、制御信号Ｃｏｎｔ１０〜１２がロー・レベルとなる。終端抵抗値は、データ・ドライバＤＲＶの抵抗値の１／９となるため、４０．５〜４５Ωに調整される。
（３）データ・ドライバＤＲＶの抵抗値が４０５〜４９５Ωのとき
モニター電圧Ｖｍｏｎｉ＝８１０〜９９０ｍＶとなり、制御信号Ｃｏｎｔ１〜１０がハイ・レベル、制御信号Ｃｏｎｔ１１、１２がロー・レベルとなる。終端抵抗値は、データ・ドライバＤＲＶの抵抗値の１／１０となるため、４０．５〜４９．５Ωに調整される。
（４）データ・ドライバＤＲＶの抵抗値が４９５〜５４４．５Ωのとき
モニター電圧Ｖｍｏｎｉ＝９９０〜１０８９ｍＶとなり、制御信号Ｃｏｎｔ１〜１１がハイ・レベル、制御信号Ｃｏｎｔ１２がロー・レベルとなる。終端抵抗値は、データ・ドライバＤＲＶの抵抗値の１／１１となるため、４５〜４９．５Ωに調整される。
（５）データ・ドライバＤＲＶの抵抗値が５４４．５〜５６２．５Ωのとき
モニター電圧Ｖｍｏｎｉ＝１０８９〜１１２５ｍＶとなり、制御信号Ｃｏｎｔ１〜１２がハイ・レベルとなる。終端抵抗値は、データ・ドライバＤＲＶの抵抗値の１／１２となるため、４５．３７５〜４６．８７５Ωに調整される。

このように、製造ばらつき、電源電圧、温度により、データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値が±２５％変動する場合でも、終端抵抗値は許容範囲４５Ω±１０％に調整される。

続いて、終端回路１４に備えられるデータ・ドライバＤＲＶの必要数について説明する。終端回路１４において、終端抵抗として機能するデータ・ドライバＤＲＶは並列に接続される。したがって、データ・ドライバＤＲＶの動作数は、並列に接続される終端抵抗の数に対応する。

例えば、終端抵抗値の許容範囲が１００Ω±２０％、すなわち８０〜１２０Ωであるとき、データ・ドライバＤＲＶの動作数＝２であったとする。前述の通り、データ・ドライバＤＲＶの動作数は、並列に接続される終端抵抗の数に対応する。そのため、データ・ドライバＤＲＶの動作数＝２のとき終端抵抗値が温度変動により８０Ωを下回った場合、データ・ドライバＤＲＶの動作数＝１にして終端抵抗値を上げることになる。並列に接続される終端抵抗の数が２から１になると、合成抵抗として与えられる終端抵抗値は２倍、すなわち約１６０Ωとなり、許容範囲８０〜１２０Ωを超えてしまう。

データ・ドライバＤＲＶの動作数が（Ｎ＋１）からＮに切り替えられたとき、終端抵抗値は、下限の境界抵抗値×（Ｎ＋１）／Ｎになる。このとき、上限の境界抵抗値を超えないためには、終端抵抗値の許容範囲をＲΩ±ｘ％とすると、
Ｒ×（１−ｘ／１００）×（Ｎ＋１）／Ｎ≦Ｒ×（１＋ｘ／１００） …式（１）
の関係がある。式（１）より、
Ｎ≧（１００−ｘ）／２ｘ …式（２）
となる。例えば、ＵＳＢでは前述の通り許容範囲が±１０％であり、Ｎは自然数なので、データ・ドライバＤＲＶは最小で５つ動作する必要がある。

次に、データ・ドライバＤＲＶの抵抗値ＲＤが製造ばらつき、電源電圧、温度によってＲＤΩ±ｙ％の範囲で変動することを考える。データ・ドライバＤＲＶの動作数が最小動作数Ｎのときに終端抵抗値は最大となる。そのため、データ・ドライバＤＲＶの抵抗値が最小値ＲＤΩ−ｙ％のとき、終端抵抗値が許容範囲の下限ＲΩ−ｘ％内に収まるためのＲＤの値は次式で決定される。
ＲＤ×（１−ｙ／１００）／Ｎ≧Ｒ×（１−ｘ／１００） …式（３）
式（２）より求められるデータ・ドライバＤＲＶの最小動作数Ｎと、式（３）とからＲＤが設定されれば、許容範囲を超えるデータ・ドライバＤＲＶの動作数の切り替えは発生しなくなる。

さらに、データ・ドライバＤＲＶの必要数をＭとすると、データ・ドライバＤＲＶの動作数がＭのときに終端抵抗値は最小となる。そのため、データ・ドライバＤＲＶの抵抗値が最大値ＲＤΩ＋ｙ％のとき、終端抵抗値が許容範囲の上限ＲΩ＋ｘ％内に収まるためのＭの値は次式で決定される。
ＲＤ×（１＋ｙ／１００）／Ｍ≦Ｒ×（１＋ｘ／１００） …式（４）
式（３）、（４）より、
Ｍ≧Ｎ（１００−ｘ）（１００＋ｙ）／（１００＋ｘ）（１００−ｙ） …式（５）
となる。したがって、式（５）からデータ・ドライバＤＲＶがいくつ以上必要か、が決定される。

ここで、特許請求の範囲との対応は以下の通りである。
ＵＳＢ＿ＢＵＳは、バスの一例である。
終端回路１４が備えるデータ・ドライバＤＲＶ４１〜４４は、出力／終端ユニットの一例である。
終端回路１４は、出力／終端部の一例である。
モニター回路１２が備えるデータ・ドライバＤＲＶ２１は、モニターユニットの一例である。
モニター回路１２が備える、電流Ｉｍｏｎｉを流す電流源は、基準電流を流す電流源の一例である。
参照電圧生成回路１１および比較回路１３は、制御部の一例である。
スイッチＳ１は第１スイッチ、スイッチＳ２は第２スイッチ、スイッチＳ３は第３スイッチ、スイッチＳ４は第４スイッチ、の各々一例である。
データ・ドライバＤＲＶが備える抵抗Ｒ１の抵抗値およびＮチャネルＭＯＳトランジスタＴｒ２のオン抵抗値の変動がないとしたときのデータ・ドライバＤＲＶの動作数１０は、基準構成数の一例である。
参照電圧生成回路１１は、参照電圧生成部の一例である。
比較回路１３は、比較部の一例である。

以上、詳細に説明したように、本発明によれば、ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられるドライバがドライブ状態に維持されるモニターユニットと、モニターユニットに備えられる抵抗素子の一端に接続され、基準電流を流す電流源と、モニターユニットを流れる基準電流に応じてモニターユニットに備えられる抵抗素子の一端に出力されるモニター電圧に基づいて、出力／終端部においてドライバがドライブ状態となることに応じて終端抵抗を構成する出力／終端ユニットの構成数を調整する制御部とが備えられる。これにより、モニター電圧に基づいて、並列に複数備えられる出力／終端ユニットを制御することができる。出力／終端ユニットの構成数が調整されることで、終端抵抗の抵抗値を調整することが可能となる。

なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、前記第１実施形態以外にも、図９に示される第２実施形態のように構成されてもよい。また、スイッチＳ１〜４のオンオフ制御の組み合わせについても、適宜変更されてもよいことは言うまでもない。

上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、
前記出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられる前記ドライバがドライブ状態に維持されるモニターユニットと、
前記モニターユニットに備えられる前記抵抗素子の一端に接続され、基準電流を流す電流源と、
前記モニターユニットを流れる前記基準電流に応じて前記モニターユニットに備えられる前記抵抗素子の一端に出力されるモニター電圧に基づいて、前記出力／終端部において前記ドライバがドライブ状態となることに応じて終端抵抗を構成する前記出力／終端ユニットの構成数を調整する制御部とを備えることを特徴とする終端抵抗調整回路。
（付記２）
前記ドライバは、
前記出力端を電源電圧にドライブするＰチャネルＭＯＳトランジスタと、
前記出力端を接地電圧にドライブするＮチャネルＭＯＳトランジスタとを備え、
前記ドライバのドライブ状態とは、前記ＰチャネルＭＯＳトランジスタまたは前記ＮチャネルＭＯＳトランジスタの何れかが導通する状態であることを特徴とする付記１に記載の終端抵抗調整回路。
（付記３）
前記ドライバは、
内部信号と、前記ＰＭＯＳトランジスタのゲート端子および前記ＮＭＯＳトランジスタのゲート端子の各々とを接続する第１および第２スイッチと、
前記ＰチャネルＭＯＳトランジスタのゲート端子と電源電圧とを接続する第３スイッチと、
前記ＮチャネルＭＯＳトランジスタのゲート端子と接地電圧とを接続する第４スイッチとを備えることを特徴とする付記２に記載の終端抵抗調整回路。
（付記４）
前記ドライバは、
前記出力／終端部が、出力ドライバとして機能する場合、前記第１および第２スイッチが導通状態に維持され、
前記出力／終端部が、終端抵抗として機能する場合、
前記終端抵抗を構成する前記出力／終端ユニットに備えられる前記ドライバについては、前記第１および第２あるいは第４スイッチ、または前記第２および第１あるいは第３スイッチが導通状態に維持され、
前記終端抵抗を構成しない前記出力／終端ユニットに備えられる前記ドライバについては、前記第３および第４スイッチが導通状態に維持されることを特徴とする付記３に記載の終端抵抗調整回路。
（付記５）
前記制御部は、
基準となる前記構成数を基準構成数とし、
前記基準構成数から１ずつ減ずる各々の前記構成数に対して、調整される前記終端抵抗の抵抗値が仕様下限値になる場合の前記モニター電圧の電圧値、および前記基準構成数から１ずつ増加する各々の前記構成数に対して、調整される前記終端抵抗の抵抗値が仕様上限値になる場合の前記モニター電圧の電圧値の各々を、参照電圧として出力する参照電圧生成部と、
前記モニター電圧と各々の前記参照電圧とを比較し、各々の前記出力／終端ユニットに備えられる前記ドライバをドライブ制御する比較部とを備えることを特徴とする付記１乃至４の少なくとも何れか１項に記載の終端抵抗調整回路。
（付記６）
前記参照電圧は、
（前記終端抵抗の抵抗値の仕様上限値または仕様下限値）×（前記構成数）×（前記基準電流）
であることを特徴とする付記５に記載の終端抵抗調整回路。
（付記７）
バスと、
前記バスを終端する終端抵抗調整回路とを備え、
前記終端抵抗調整回路は、
ドライバと、該ドライバの出力端と前記バスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、
前記出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられる前記ドライバがドライブ状態に維持されるモニターユニットと、
前記モニターユニットに備えられる前記抵抗素子の一端に接続され、基準電流を流す電流源と、
前記モニターユニットを流れる前記基準電流に応じて前記モニターユニットに備えられる前記抵抗素子の一端に出力されるモニター電圧に基づいて、前記出力／終端部において前記ドライバがドライブ状態となることに応じて終端抵抗を構成する前記出力／終端ユニットの構成数を調整する制御部とを備えることを特徴とするバスシステム。

本発明にかかるバスシステムの一例を示す図である。 第１実施形態を示す図である。 参照電圧生成回路１１の具体例を示す図である。 バンドギャップリファレンス回路を示す図である。 データ・ドライバＤＲＶの具体例（その１）を示す図である。 データ・ドライバＤＲＶの具体例（その２）を示す図である。 終端回路１４の具体例を示す図である。 モニター回路１２の具体例を示す図である。 第２実施形態を示す図である。

符号の説明

１１ 参照電圧生成回路
１２ モニター回路
１３ 比較回路
１４ 終端回路
ＤＲＶ２１ データ・ドライバ（モニターユニット）
ＤＲＶ４１〜４４ データ・ドライバ（出力／終端ユニット）
Ｉｍｏｎｉ 基準電流
Ｓ１〜４ スイッチ
Ｔｒ１ ＰチャネルＭＯＳトランジスタ
Ｔｒ２ ＮチャネルＭＯＳトランジスタ

Claims (6)

1. ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、
   前記出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられる前記ドライバがドライブ状態に維持されるモニターユニットと、
   前記モニターユニットに備えられる前記抵抗素子の一端に接続され、基準電流を流す電流源と、
   前記モニターユニットを流れる前記基準電流に応じて前記モニターユニットに備えられる前記抵抗素子の一端に出力されるモニター電圧に基づいて、前記出力／終端部において前記ドライバがドライブ状態となることに応じて終端抵抗を構成する前記出力／終端ユニットの構成数を調整する制御部とを備えることを特徴とする終端抵抗調整回路。
2. 前記ドライバは、
   前記出力端を電源電圧にドライブするＰチャネルＭＯＳトランジスタと、
   前記出力端を接地電圧にドライブするＮチャネルＭＯＳトランジスタとを備え、
   前記ドライバのドライブ状態とは、前記ＰチャネルＭＯＳトランジスタまたは前記ＮチャネルＭＯＳトランジスタの何れかが導通する状態であることを特徴とする請求項１に記載の終端抵抗調整回路。
3. 前記ドライバは、
   内部信号と、前記ＰチャネルＭＯＳトランジスタのゲート端子および前記ＮチャネルＭＯＳトランジスタのゲート端子の各々とを接続する第１および第２スイッチと、
   前記ＰチャネルＭＯＳトランジスタのゲート端子と電源電圧とを接続する第３スイッチと、
   前記ＮチャネルＭＯＳトランジスタのゲート端子と接地電圧とを接続する第４スイッチとを備えることを特徴とする請求項２に記載の終端抵抗調整回路。
4. 前記ドライバは、
   前記出力／終端部が、出力ドライバとして機能する場合、前記第１および第２スイッチが導通状態に維持され、
   前記出力／終端部が、終端抵抗として機能する場合、
   前記終端抵抗を構成する前記出力／終端ユニットに備えられる前記ドライバについては、前記第１および第２あるいは第４スイッチ、または前記第２および第１あるいは第３スイッチが導通状態に維持され、
   前記終端抵抗を構成しない前記出力／終端ユニットに備えられる前記ドライバについては、前記第３および第４スイッチが導通状態に維持されることを特徴とする請求項３に記載の終端抵抗調整回路。
5. 前記制御部は、
   基準となる前記構成数を基準構成数とし、
   前記基準構成数から１ずつ減ずる各々の前記構成数に対して、調整される前記終端抵抗の抵抗値が仕様下限値になる場合の前記モニター電圧の電圧値、および前記基準構成数から１ずつ増加する各々の前記構成数に対して、調整される前記終端抵抗の抵抗値が仕様上限値になる場合の前記モニター電圧の電圧値の各々を、参照電圧として出力する参照電圧生成部と、
   前記モニター電圧と各々の前記参照電圧とを比較し、各々の前記出力／終端ユニットに備えられる前記ドライバをドライブ制御する比較部とを備えることを特徴とする請求項１乃至４の少なくとも何れか１項に記載の終端抵抗調整回路。
6. バスと、
   前記バスを終端する終端抵抗調整回路とを備え、
   前記終端抵抗調整回路は、
   ドライバと、該ドライバの出力端と前記バスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、
   前記出力／終端ユニットと同一の構成を有し、該出力／終端ユニットに備えられる前記ドライバがドライブ状態に維持されるモニターユニットと、
   前記モニターユニットに備えられる前記抵抗素子の一端に接続され、基準電流を流す電流源と、
   前記モニターユニットを流れる前記基準電流に応じて前記モニターユニットに備えられる前記抵抗素子の一端に出力されるモニター電圧に基づいて、前記出力／終端部において前記ドライバがドライブ状態となることに応じて終端抵抗を構成する前記出力／終端ユニットの構成数を調整する制御部とを備えることを特徴とするバスシステム。
   

Images