CN102811265A - 半导体集成电路装置、电子装置以及无线通信装置 - Google Patents

半导体集成电路装置、电子装置以及无线通信装置 Download PDF

Info

Publication number
CN102811265A
CN102811265A CN2012101810740A CN201210181074A CN102811265A CN 102811265 A CN102811265 A CN 102811265A CN 2012101810740 A CN2012101810740 A CN 2012101810740A CN 201210181074 A CN201210181074 A CN 201210181074A CN 102811265 A CN102811265 A CN 102811265A
Authority
CN
China
Prior art keywords
circuit
acceptor
peripheral unit
transmission line
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101810740A
Other languages
English (en)
Inventor
山本诚二
白石美纪
采女丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Mobile Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Mobile Corp filed Critical Renesas Mobile Corp
Publication of CN102811265A publication Critical patent/CN102811265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/90—Arrangement of cameras or camera modules, e.g. multiple cameras in TV studios or sports stadiums
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephone Function (AREA)

Abstract

本发明的实施例涉及半导体集成电路装置、电子装置以及无线通信装置。在一个实施例中，一种半导体集成电路装置包括驱动传输线的驱动器电路、耦合至驱动器电路的输出的输出端、以及可变阻抗电路。可变阻抗电路例如耦合在驱动器电路与输出端之间，用于传输线的串联端接。

Description

半导体集成电路装置、电子装置以及无线通信装置
相关申请的交叉引用
本申请基于2011年5月31日提交的日本专利申请No.2011-121534的优先权并且要求该申请的优先权权益，该申请的公开内容在此通过引用整体并入本文。
技术领域
本发明涉及一种半导体集成电路装置、以及使用该装置的电子装置和无线通信装置。
背景技术
近年来，诸如移动电话终端之类的电子装置通常支持多媒体功能。结果，要求其执行在用作用于控制数据处理的半导体集成电路装置的主处理器(例如主集成电路(IC)或主装置)与诸如照相装置和显示装置之类的外围装置(例如从属IC、外围IC或外围装置)之间的通信。作为用于支持在移动电话终端内数据传输的技术的示例，已知由移动工业处理器接口(MIPI)联盟所拟定的M-PHY。此外，已知作为其他数据传输技术的低电压差分信令(LVDS)、点对点微型LVDS(PPmL)、高级PPmL、嵌入式显示端口(eDP)等等。
日本未审查专利申请公开No.2002-297274以及No.2009-130500公开了一种包括传输线的装置。
发明内容
本申请的发明人已发现在用于无线通信装置等等的外围装置(例如照相装置或显示装置)和控制那些外围装置的半导体集成电路装置的研发过程中存在各种问题。本申请中公开的实施例可以提供一种可以适用于无线通信装置等等的半导体集成电路装置，以及使用该半导体集成电路装置的高质量电子装置。通过参考本说明书的以下描述以及所附附图将使得其他详细特征变得明显。
在一个方面，一种半导体集成电路装置包括可变阻抗电路。
在另一个方面，一种电子装置包括包含了可变阻抗电路的半导体集成电路，以及由该半导体集成电路控制的模块。
依照上述方面中的每一个，可以提供一种可以适用于电子装置的半导体集成电路装置，以及使用了该半导体集成电路装置的高质量电子装置。
附图说明
通过下面结合所附附图的某些实施例的描述将使得上述以及其他方面、优点和特征明显，其中：
图1A和图1B是显示了根据第一实施例的无线通信装置的结构示例的外视图；
图2是显示了根据第一实施例的无线通信装置的配置示例的框图；
图3是显示了图2中所示电子装置1的配置示例的框图；
图4显示了图3中所示差分驱动器100的配置示例；
图5显示了图3中所示串联端接电路101的第一配置示例；
图6显示了图3中所示串联端接电路101的第二配置示例；
图7显示了图3中所示串联端接电路101的第三配置示例；
图8是显示了根据比较示例的无线通信装置的配置的框图；
图9是显示了图2中所示电子装置1的另一配置示例的框图；
图10是显示了根据第二实施例的电子装置2的配置示例的框图；
图11是显示了根据第三实施例的无线通信装置的配置示例的框图；
图12是显示了图11中所示电子装置3的配置示例的框图；以及
图13是显示了由系统状态控制单元126执行的控制过程的特定示例的流程图。
具体实施方式
下文参照附图说明一些特定实施例。相同附图标记在整个附图中被分配给相同部件，并且根据使得说明清晰的需要而省略了重复说明。
<第一实施例>
根据该实施例的无线通信装置500包括主IC 10、以及由主IC 10控制的第一外围装置20和第二外围装置30。主IC 10的示例包括半导体集成电路装置、主处理器以及应用处理器。外围装置20和30中的每一个的示例包括照相装置和显示装置。图1显示了示出了无线通信装置500的结构示例的外视图。此外，图2是显示了无线通信装置500的配置示例的功能框图。注意，图1和图2显示了配置示例，其中无线通信装置500是折叠型移动电话终端。然而，无线通信装置500的示例也包括智能手机、便携式游戏终端、平板个人电脑(PC)、膝上型PC以及其他无线通信装置。下文参照附图1和图2说明无线通信装置500的配置和功能。
图1A显示了无线通信装置500的关闭状态(也即折叠状态)，无线通信装置500是折叠型移动电话终端。图1B显示了无线通信装置500的打开状态。无线通信装置500具有通过铰链503连接的第一外壳501和第二外壳502。在图1A和图1B所示的示例中，操作按钮设置在第一外壳501上。同时，第二外壳502包含两个显示装置20A和30A，以及两个照相装置20B和30B。显示装置20A和30A中的每一个是液晶显示器(LED)、有机发光二极管(OLED)显示器或类似物。注意，显示装置20A和照相装置20B是第一外围装置20(此后将说明)的示例。此外，显示装置30A和照相装置30B是此后将说明的第二外围装置30的示例。
显示装置20A布置成使得其显示表面位于第二外壳502的内主表面(也即正面)上。即，显示装置20A是当使用者以打开状态操作装置500时使用者看到的主显示器。另一方面，显示装置30A是副显示器，并且布置成使其显示表面位于第二外壳502的外主表面(也即背面)上。
照相装置20B是主相机，并且布置成使其镜片单元位于第二外壳502的外主表面(背面)上。另一方面，照相装置20B是副相机，并且布置成使其镜片单元位于第二外壳502的内主表面(正面)上。
接着，参照图2说明无线通信装置500的内部结构。应用处理器IC 10A是微处理器，并且通过执行诸如WEB浏览器和邮件之类的各种应用程序而执行多媒体处理。应用处理器IC 10A是下文将说明的主IC 10的特定示例。
图2中所示配置示例也包括电源管理IC 50、振荡器电路53、基带IC 54、射频IC(RF-IC)55等等。电源管理IC 50管理电池，并且因此为包括应用处理器IC 10A以及显示装置20A和30A的各种部件提供DC电源电压。为了降低功耗，电源管理IC 50执行电源管理，该电源管理包括根据无线通信装置500的操作状态而停止为各种部件供电。此外，电源管理IC 50可以输出音频信号至DC插口51，并且提供USB接口52。
在图2所示的示例中，应用处理器IC 10A传输图像数据信号至显示装置20A和30A。在该实施例中，为了传输该图像数据信号，应用处理器IC 10A通过点对多点(下文称作“P-MP”)连接而连接至显示装置20A和30A。注意，术语“P-MP型”意味着(a)一个驱动器通过传输线连接到多个接收器的数据传输形式，(b)多个驱动器通过传输线连接至一个接收器的数据传输形式，或者(c)多个驱动器通过传输线连接至多个接收器的数据传输形式。在图2所示的示例中，一个应用处理器IC 10A(也即一个驱动器)驱动两个显示装置20A和30A(也即两个接收器)连接到的传输线。
在下面的说明中，说明了包括应用处理器IC 10A(也即主IC 10)以及显示装置20A和30A(也即外围装置20和30)的电子装置(也即电子模块)1。具体而言，详细说明了在电子装置1中执行的P-MP型数据传输。
图3是显示了根据该实施例的电子装置1的配置示例的框图。图3中所示电子装置1具有P-MP型配置，其中一个差分驱动器100驱动了连接至两个差分接收器200和300的差分传输线41和42。
主IC(例如半导体集成电路装置、主处理器或应用处理器)10包括差分驱动器100。差分驱动器100接收作为脉冲信号的传输数据信号(也即单端信号)，根据数据信号生成差分脉冲信号，并且驱动差分传输线41和42。差分驱动器100的输出提供至输出端103和104。一般而言，因为差分驱动器100的输出阻抗相比较而言小于差分传输线41和42的差分阻抗，因此使用串联端接来匹配阻抗并且由此来抑制信号反射。在图3所示示例中，串联端接电路101和102耦合在差分驱动器100的输出端与输出端103和104之间，并且配置为串联地端接差分传输线41和42。此外，串联端接电路101和102中的每一个形成为可变阻抗电路，从而可以调整串联端接的阻抗值。
差分驱动器100例如如图4所示配置。图4中所示的差分驱动器100包括将单端信号转换为差分信号的预驱动器21、以及作为输出级的推挽缓冲器22。推挽缓冲器22包括包含了n沟道金属氧化物半导体(MOS)晶体管Q1和Q2的第一推挽部分、以及包含n沟道MOS晶体管Q3和Q4的第二推挽部分。晶体管Q1和Q3的栅极连接至同相数据线D。同时，晶体管Q2和Q4的栅极连接至反相数据线DB。结果，第一推挽部分生成同相输出DO，而第二推挽部分生成反相输出DBO。注意，其他电路配置也可以用于图2所示的差分驱动器100。
接着，图5至图7中显示了串联端接电路101和102的配置示例。图5至图7显示了包括可变电阻电路的配置示例，作为可变阻抗电路的特定示例。在图5所示的配置示例中，在n个电阻器R#0至R#(n-1)中的在输入IN与输出OUT之间并联连接的电阻器的数目根据n个晶体管开关TS的接通/关断状态而改变。在图6和图7所示的配置示例中，在n个电阻器R#0至R#(n-1)中的在输入IN和输出OUT之间串联连接电阻器的数目根据n个晶体管开关TS的接通/关断状态而改变。在图5至图7所示的配置示例中，例如根据n位寄存器(未示出)的值CNT[0:n-1]而执行阻抗值(也即这些示例中的电阻值)的调整。在由主IC 10驱动的外围装置20和30的数目未改变的情况下，可以在通电后执行的主IC 10的设置时执行该n-位寄存器的设定。在外围装置20和30的数目动态改变的情况下，可以响应于当主IC 10操作时外围装置的数目的改变而设定n-位寄存器。注意，其他电路配置也可以用于图3和图4中所示的串联端接电路101和102。
再次参照图3继续说明。第一外围装置20包括差分接收器200。差分接收器200接收从差分驱动器100传输的差分脉冲信号并且生成接收数据信号(也即单端信号)。差分接收器200例如可以由磁滞比较器和互补MOS(CMOS)推挽电路形成。磁滞比较器接收差分脉冲信号并且输出差分脉冲信号的在两个信号电压之间的比较结果。CMOS推挽电路是将磁滞比较器的比较结果作为单端信号输出的放大器电路。输入端203和204是差分脉冲信号的接收端，并且连接至差分传输线41和差分接收器200的输入端。一般而言，因为差分接收器200的输入阻抗相比较而言大于差分传输线41和42的差分阻抗，因此并联端接用于匹配阻抗并且由此抑制信号反射。并联端接电路201和202中的每一个包括阻抗元件(例如阻性元件)。并联端接电路201和202通过晶体管开关TS 1和TS2并联至差分传输线41的两条线。即，差分传输线41由并联端接电路201和202的阻抗元件以及晶体管开关TS 1和TS2的导通电阻而并联端接。注意，在图3所示的示例中，并联端接电路201和202的阻抗元件通过旁路电容器C1连接至电路接地，以便消除共模噪声。
第二外围装置30包括差分接收器300。第二外围装置30连接至从差分传输线41分支出的差分传输线42。涉及接收差分脉冲信号的第二外围装置30的配置类似于上述第一外围装置20。即，输入端303和304是差分脉冲信号的接收端。并联端接电路301和302通过晶体管开关TS1和TS2并联至差分传输线42的两条线。此外，并联端接电路301和302的阻抗元件通过旁路电容器C1连接至电路接地。
在图3所示的示例中，差分传输线42在靠近主IC 10的输出端103和104处从差分传输线41分支。差分传输线41和42中的每一个例如是双绞线。备选地，差分传输线41和42可以是形成刚性或柔性基板的印刷线，或者可以是小规格同轴电缆。
接着，下文将说明串联端接电路101和102的调整，其形成为可变阻抗电路。在执行点对点(此后将称作“P-P”)型数据传输的电子装置中的差分驱动器100的输出端处所需的阻抗不同于在执行P-MP型数据传输的电子装置中所需的阻抗。术语“P-P型”意味着一个驱动器通过传输线以一对一配置连接至一个接收器的数据传输形式。具体而言，在图3所示的P-MP型的情况下，与其中差分驱动器100与差分接收器以一对一配置连接的P-P型中的阻抗值相比，需要改变在差分驱动器100的输出端处提供的串联端接的阻抗值。对于其中连接至差分传输线的接收器的数目改变的P-MP型的情况而言，也是如此。
根据该实施例的主IC 10包括串联端接电路101和102，其形成为可变阻抗电路。因此，在该实施例中，取决于主IC 10是否用于执行P-P型数据传输的电子装置、或者是用于执行P-MP型数据传输的电子装置，也即，根据连接至差分传输线的接收器的数目，可以改变串联端接电路101和102的阻抗值。
在图3所示的示例中，差分传输线41和42的差分阻抗Zdif以及外围装置20和30的并联端接电路201、202、301和302的阻抗值对应于P-P型数据传输的阻抗值。即，差分传输线41和42中的每个的差分阻抗Zdif是100Ω。此外，并联端接电路201、202、301和302的每一个的阻抗值是50Ω。即，并联端接电路201和202的组合阻抗是100Ω。类似地，并联端接电路301和302的组合阻抗是100Ω。
同时，图3中所示的主IC 10的串联端接的阻抗值需要不同于P-P型数据传输的阻抗值(也即不同于50Ω)。具体而言，形成为可变阻抗电路的串联端接电路101和102的每一个的阻抗值可以调整至25Ω。以此方式，可以在差分驱动器100与差分传输线41和42之间实现合适的端接，并且因此可以抑制信号反射。此外，通过以此方式调节串联端接的阻抗值，可以使得差分接收器200和300中的每一个的输入差分电压Vdif的幅度等于或者接近于P-P型的情况(例如其中差分驱动器100和差分接收器200以一对一配置连接的情况)下的幅度。具体而言，输入差分电压Vdif的幅度变成等于差分驱动器100的输出电压的幅度的一半(也即V_REG*1/2)。
如上所述，在该实施例中，包括差分驱动器100的主IC 10的串联端接电路101和102形成为可变阻抗电路。结果，可以使用包括串联端接电路的主IC 10以用于执行P-P型数据传输的电子装置以及用于执行P-MP型数据传输的电子装置。因此，在其中主IC 10连接至包括外围装置20和30的外围装置的配置中，无需设置用于选择性连接在主IC 10与外围装置中的一个之间的桥接芯片。此外，无需设置用于个别地形成在主IC 10与每个外围装置之间的P-P连接的多个差分驱动器100。因此，根据该实施例的主IC 10可以有助于减小芯片尺寸并且有助于减小芯片规模。
<比较示例>
在下文中说明比较示例，其中未使用该实施例中如上所述的主IC 10。图8是显示了根据比较示例的无线通信装置800的配置示例的框图。在图8所示的示例中，应用处理器IC 80A(也即主IC)通过桥接芯片81连接至显示装置20A和30A(也即第一和第二外围装置)。桥接芯片81包括模拟开关，并且因此切换该电路以连接至外围装置20A与20B之间的应用处理器IC 80A。即，通过使用桥接芯片81在传输线之间切换，应用处理器IC 80A是P-P连接至外围装置20A或20B。类似地，应用处理器IC 80A(也即主IC)通过桥接芯片82连接至照相装置20B和30B(也即第一和第二外围装置)。
图8中所示的比较示例使得甚至当应用处理器IC 80A(也即主IC)的串联端接的阻抗值无法改变时，也可以在一个应用处理器IC80A(也即主IC)与显示装置20A和30A(也即第一和第二外围装置)之间形成连接而不引起阻抗失配。然而，因为需要提供桥接芯片81，存在芯片尺寸和电路规模变得更大的问题。
与此相反，如图2所示，第一实施例可以不使用任何桥接芯片而连接一个应用处理器IC 10A(也即主IC)至显示装置20A和30A(也即第一和第二外围装置)。因此，第一实施例可以有助于在主IC连接至外围装置的配置中减小芯片尺寸和减小电路规模。
此外，假设如下情况：无法改变串联端接的阻抗值的应用处理器IC 80A(也即主IC)连接至显示装置20A和30A(也即第一和第二外围装置)，而不在其间插入桥接芯片81。在该情况下，由于阻抗失配导致信号波形恶化。因此，存在显示装置的输出图像或者由照相装置获得的图像恶化的可能性。与此相反，第一实施例可以使其能够在差分驱动器100与差分传输线41和42之间实现合适的端接，并且因此抑制如上所述的信号反射。因此，可以防止信号波形的恶化并且因此可以避免显示装置的显示图像和/或由照相装置得到的图像的恶化。
此外，在第一实施例中，通过将包含差分驱动器100的主IC的串联端接电路101和102中的每一个形成为可变阻抗电路，主IC 10可以应对不同的阻抗条件，也即P-P型和P-MP型的阻抗条件。因此，另一个优点在于原来用于P-P型的外围装置可以不做任何设计改变而用于外围装置20和30。当电子装置1安装在例如如图2所示的无线通信装置500的电子设备中时，该优点特别有效。即，通过将包含在应用处理器IC 10A中的一个差分驱动器100与包含在显示装置20A和20B中的两个差分接收器200和300连接，可以实现同时使用多个显示装置的应用。此外，在此情况下，具有P-P数据传输接口的原显示装置可以用于显示装置20A和20B。
注意，在图3所示配置示例中，差分传输线42在靠近主IC 10的输出端103和104处从差分传输线41分支。然而，对于差分传输线41和42分开的分支点的位置并未有特别限定。例如，如图9所示，分支点可以位于第一外围装置20的输入端203和204处。
<第二实施例>
在上述第一实施例中，说明了在主IC 10中包括的串联端接电路101和102被形成为可变阻抗电路的示例。在该实施例中，说明了在外围装置20和30中包括的并联端接电路被形成为可变阻抗电路的修改示例。
图10是显示了根据该实施例的电子装置2的配置示例的框图。类似于图3所示的配置示例，图10所示的电子装置2具有其中一个差分驱动器100驱动连接至两个差分接收器200和300的差分传输线41和42的P-MP型配置。在以下说明中，着重说明包含在电子装置2中的每个部件与第一实施例中的上述电子装置1的不同之处。
主IC 11包括差分驱动器100。差分驱动器100类似于第一实施例中所述的差分驱动器。在图10所示的示例中，串联端接电路111和112耦合在差分驱动器100的输出端与输出端103和104之间，并且配置为串联端接差分传输线41和42。串联端接电路111和112不同于图3所示的电路101和102之处在于，串联端接电路111和112为阻抗固定元件而不是可变阻抗电路。
外围装置21和31分别包括差分接收器200和300。差分接收器200和300类似于第一实施例中所述的差分接收器。在图10所示的示例中，并联端接电路211、212、311和312中的每一个形成为可变阻抗电路，从而可以调整并联端接的阻抗值。
接着，下文说明形成为可变阻抗电路的并联端接电路211、212、311和312的调整。在该实施例中，取决于外围装置21和31是用于P-P传输系统还是用于P-MP传输系统，也即，根据连接至差分传输线的接收器的数目，可以改变并联端接电路211、212、311和312的阻抗值。
在图10所示的示例中，主IC 11的串联端接电路111和112的阻抗值等于或者接近于P-P传输系统的阻抗值。即，串联端接电路111和112中的每一个的阻抗值为50Ω。
同时，图10中外围装置21和31的并联端接电路211、212、311和312的阻抗值以及差分传输线41和42的差分阻抗Zdif需要与P-P型的情况下的阻抗值不同。具体而言，传输线41和42的差分阻抗Zdif可以调整为200Ω以便匹配串联端接的阻抗值(50Ω)。此外，形成为可变阻抗电路的并联端接电路211、212、311和312中的每一个的阻抗值可以调整为100Ω。即，并联端接电路211和212的组合阻抗值为200Ω。类似地，并联端接电路311和312的组合阻抗值为200Ω。
如上所述，在该实施例中，包含差分接收器200(300)的外围装置21(31)的并联端接电路211和212形成为可变阻抗电路。结果，可以使用包含并联端接电路的外围装置21(31)以用于P-P型传输以及P-MP型传输。因此，无需设置用于在主IC 11与包含外围装置21和31的外围装置中的一个之间选择性连接的任何桥接芯片。此外，无需设置用于单独形成在主IC 11与外围装置中的每一个之间的P-P连接的差分驱动器100。因此，根据该实施例的外围装置21(31)可以有助于减小芯片尺寸以及减小电路规模。
此外，因为根据该实施例的外围装置21(31)可以基于传输形式为P-P型还是P-MP型而改变并联端接的阻抗值，因此可以抑制由于阻抗失配导致的信号质量的恶化(例如显示装置的显示图像的恶化)。此外，在该实施例中，通过将包括差分接收器200(300)的外围装置21(31)的并联端接电路211和212(311和312)的每一个形成为可变阻抗电路，外围装置20和30可以应对不同的阻抗条件，也即P-P型和P-MP型的阻抗条件。因此，另一个优点在于，原来用于P-P型的IC可以不做任何设计改变而容易地用于主IC 11。
注意，类似于第一实施例，在该实施例中对于差分传输线41和42的分支点的位置没有特别的限定。例如，类似于图9所示配置，该实施例中的分支点可以位于第一外围装置21的输入端203和204处。
<第三实施例>
在该实施例中说明上述第一实施例的修改示例。图11是显示了根据该实施例的无线通信装置510的配置示例的框图。无线通信装置510的示例包括移动电话终端、智能手机、便携式游戏终端、平板PC以及膝上型PC。无线通信装置510包括应用处理器IC 12A。应用处理器IC 12A是主IC 12(下文将说明)的特定示例。应用处理器IC 12A将用于停止为显示装置30B供电的控制信号传输至电源管理IC 50。随后，应用处理器IC 12A动态地调整串联端接电路101和102的阻抗值以便应对由停止向显示装置30B供电而引起的显示装置30B侧上的传输线42的端接状态的改变。
在以下说明中，说明了包括应用处理器IC 12A(即主IC 12)以及显示装置20A和30A(即外围装置20和30)的电子装置(即电子模块)3。具体而言，详细说明了在电子装置3中执行的数字数据传输。
图12是显示了根据该实施例的电子装置3的配置示例的框图。为了应对其中因差分接收器300的操作停止而导致由设置在差分接收器300的输入端的并联端接电路301和302断开传输线42的并联端接的情形，电子装置3响应于并联端接的断开而调整位于驱动器100侧上的串联端接电路101和102(也即可变阻抗电路)的阻抗值。
图12所示的外围装置20和30类似于第一实施例所述的外围装置。然而，第二外围装置30配置成使得第二外围装置30的开始和停止操作可以由外部控制。例如，如图12所示，可以配置第二外围装置30以响应于停止来自电源管理IC 50的电源电压的供应而停止第二外围装置30的操作。
当停止向外围装置30供应电源电压时，差分接收器300变为停止状态。在停止状态时，理想的是差分接收器300的输入阻抗变得足够高于差分传输线42的阻抗。此外，当停止向外围装置30供应电源电压时，晶体管开关TS1和TS2变成关断状态，并且差分传输线42的并联端接变为断开状态(禁用状态)。
主IC 12包括差分驱动器100和串联端接电路101和102。这些特征类似于第一实施例中所述的特征。调整寄存器125保持用于作为可变阻抗电路的串联端接电路101和102的设定值。调整寄存器125的值确定串联端接电路101和102的阻抗值。例如，当使用图5至图7所示的示例配置中的一个时，调整寄存器125可以保持n-位值CNT[0:n-1]。
系统状态控制单元126控制第二外围装置30的操作的停止以及串联端接电路101和102的阻抗值的调整。具体而言，当系统状态控制单元126开始第二外围装置30的操作时，系统状态控制单元126调整串联端接电路101和102，从而使得对于一对二的P-MP型数据传输而言差分驱动器100的输出端的阻抗与差分传输线41和42的阻抗匹配。另一方面，当系统状态控制单元126停止第二外围装置30的操作时，系统状态控制单元126调整串联端接电路101和102以使得对于P-P型数据传输而言差分驱动器100的输出端的阻抗与差分传输线41和42的阻抗匹配。
系统状态控制单元126可以通过改变上述寄存器125的值而调整串联端接电路101和102。此外，系统状态控制单元126可以通过将指示停止或开始对外围装置30提供电源电压的控制信号输送至电源管理IC 50而停止和开始第二外围装置30的操作。
图13是显示了由系统状态控制单元126执行的控制过程的特定示例的流程图。在步骤S1处，系统状态控制单元126确定第二外围装置30的使用状态的切换。可以响应于诸如无线通信装置之类的电子装置的操作模式的切换(例如在激活模式和待机模式之间的切换)、或者响应于在电子装置中待执行的应用程序的切换而执行第二外围装置30的使用状态的切换。
当第二外围装置30变为使用状态时，系统状态控制单元126将指示开始供应电源电压以便为第二外围装置30加电的控制信号发送至电源管理IC(步骤S2)。在步骤S3处，系统状态控制单元126调整串联端接电路101和102以使得串联端接电路101和102的阻抗值变为对应于一对二的P-MP型数据传输的值。在图12所示示例中，串联端接电路101和102中的每一个的阻抗值可以如第一实施例中说明地调整为25Ω。
另一方面，当第二外围装置30变为未使用状态时，系统状态控制单元126将指示停止供应电源电压以便对第二外围装置30断电的控制信号发送至电源管理IC(步骤S4)。在步骤S5中，系统状态控制单元126调整串联端接电路101和102，从而串联端接电路101和102的阻抗值变为对应于P-P型数据传输的值。在图12所示示例中，串联端接电路101和102的阻抗值可以调整为50Ω。
注意，图13中所示的步骤S2和S3的顺序仅为示例。即，可以在步骤S2之前执行步骤S3，或者步骤S2和S3可以并行地执行。对于步骤S4和S5的顺序也是如此。
由图13所示的系统状态控制单元126执行的控制可以通过使用硬件逻辑电路来实现。此外，该控制可以通过使得诸如微处理器或中央处理器单元(CPU)之类的计算机执行程序而实现。具体而言，可以通过创建包括用于使得计算机执行图13所示算法的指令的程序并且将该程序提供至计算机来实现该控制。
该程序可以存储在各种类型的非暂时性计算机可读介质中并且因此提供至计算机。非暂时性计算机可读介质包括各种类型的有形存储介质。非暂时性计算机可读介质的示例包括磁记录介质(诸如软盘、磁带以及硬盘驱动)、磁-光记录介质(诸如磁-光盘)、紧凑型盘只读存储器(CD-ROM)、CD-R、CD-R/W、以及半导体存储器(例如掩模ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、闪存ROM以及随机访问存储器(RAM))。此外，可以通过使用各种类型的暂时性计算机可读介质将程序提供至计算机。暂时性计算机可读介质的示例包括电信号、光信号以及电磁波。暂时性计算机可读介质可用用于通过诸如电线、光纤之类的有线通信路径或者无线通信路径将程序提供至计算机。
例如无线通信装置之类的电子装置可以根据操作模式或者根据待执行的应用程序而改变外围装置(例如显示器)的数目。当根据该实施例的电子装置3施加至该电子装置时，电子装置3特别有效。可以想到的是，当未使用外围装置30时，电源电压仅选择性提供至用于维持并联端接处于端接状态(使能状态)所需的电路(也即并联端接电路301和302、以及晶体管开关TS1和TS2)，并且停止向包括差分接收器300的其他部分提供电源电压。由此，将另外地由连接至未使用外围装置30的差分传输线42的开路状态导致的信号反射从不发生。然而，为了以此方式操作外围装置30，需要修改外围装置30，从而停止差分接收器300的操作并且仅有涉及并联端接的电路保持在ON状态。
与此对照，在该实施例中，基于差分接收器300的操作状态的改变，响应于差分传输线42的并联端接状态在端接状态(使能状态)和断开状态(禁用状态)的改变而动态调整差分驱动器100侧上的串联端接电路101和102的阻抗值。结果，在该实施例中，当差分传输线42的端接状态根据差分接收器300(也即外围装置30)的操作状态的动态改变而改变时，可以抑制差分接收器200的、继续其操作的输入差分电压Vdif的波动，并且可以维持系统的阻抗匹配并且因此抑制反馈信号。即，当使用根据该实施例的电子装置3时，可以使未使用的、包括涉及并联端接的电路的外围装置30完全断电。因此，无需修改外围装置30，从而停止差分接收器300的操作并且仅将涉及并联端接的电路保持在ON状态。
注意，在图12所示的配置示例中，差分传输线42在靠近主IC 10的输出端103和104处从差分传输线41分支。然而，类似于图9所示的配置，分支点可以位于在该实施例中第一外围装置20的输入端203和204处。在该实施例中，当第二外围装置30的操作停止时，差分传输线42的并联端接断开。即，差分传输线42变为开路。因此，理想的是差分传输线42尽可能短。当外围装置20和30均物理地远离主IC 12并且外围装置20和30之间的物理距离相对短时，可以优选地使用如图9所示的接线配置，因为可以通过采用这种配置来减小差分传输线42的长度。
<其他实施例>
可以酌情组合上述第一至第三实施例。
在上述第一至第三实施例中，以具体方式说明了一对二的P-MP配置。然而，第一至第三实施例也可以容易地适用于一对三(或更多)的P-MP配置。即，形成为可变阻抗电路的串联端接电路101和102或者并联端接电路211、212、311和312的阻抗值可以调整以遵循一对三(或更多)的P-MP配置。具体而言，可以基于接收器侧的从传输线看去并联设置的并联阻抗元件的组合阻抗值来调整可变阻抗电路，从而匹配阻抗。
此外，在上述第一至第三实施例中，以具体方式说明了其中一个驱动器连接至多个接收器的多分支配置。然而，第一至第三实施例也可以容易地应用于除了多分支配置以外的其他配置。例如，第一至第三实施例可以应用于其中多个驱动器连接至一个接收器的配置。此外，第一至第三实施例可以适用于其中执行双向和半双工传输的配置。
此外，在上述第一至第三实施例中，以具体方式说明了其中一个差分传输线(线道(lane))连接在主IC与外围装置之间的示例。然而，第一至第三实施例也可以容易地应用于其中使用多个线道并联主IC与外围装置的配置。即，根据线道的数目可以在主IC与外围装置中设置驱动器和接收器的组合。
此外，在上述第一至第三实施例中，说明了其中差分驱动器和串联端接电路集成在一个IC内的示例。然而，第一至第三实施例也可以容易地应用于其中串联端接电路设置在包含差分驱动器的IC外部的示例。
此外，在上述第一至第三实施例中，说明了其中差分接收器和并联端接电路集成在一个IC内的示例。然而，第一至第三实施例也可以容易地应用于其中并联端接电路设置在包含差分接收器的IC外部的示例。
此外，在上述第一至第三实施例中，以具体方式说明了执行差分数据传输的电子装置。然而，第一至第三实施例也可以容易地应用于执行单端数据传输的电子装置。
此外，通过使用移动电话终端作为主示例来说明了上述第一至第三实施例。然而，第一至第三实施例也可以容易地适用于智能手机、便携式游戏终端、平板PC、膝上型PC以及其他无线通信装置。此外，它们也可以适用于不具有无线通信功能的其他电子装置。
尽管已经按照多个实施例描述了本发明，但是本领域技术人员将知晓的是，可以在所附权利要求的精神和范围内实施各种修改并且本发明不限于上述示例。
此外，权利要求的范围不限于上述实施例。
此外，要注意，申请人意在包括所有权利要求元素的等同方案，即使在后续审查期间修改了权利要求也是如此。

Claims (14)

1.一种半导体集成电路装置，包括：
驱动器电路，配置成驱动传输线；
输出端，耦合至所述驱动器电路的输出；以及
具有可调阻抗的可变阻抗电路，所述可变阻抗电路耦合在所述驱动器电路与所述输出端之间，用于所述传输线的串联端接。
2.根据权利要求1所述的半导体集成电路装置，进一步包括控制电路，所述控制电路配置成根据由设置在连接至所述传输线的接收器电路的输入端处的并联端接电路对所述传输线的并联端接的断开来调整所述可变阻抗电路的阻抗，所述并联端接的断开由所述接收器电路的操作停止引起。
3.根据权利要求2所述的半导体集成电路装置，其中，所述半导体集成电路装置是用在无线通信装置中的应用处理器集成电路。
4.根据权利要求3所示的半导体集成电路装置，其中，所述半导体集成电路装置被进一步配置成生成待传输至设置在所述无线通信装置中的电源管理集成电路的控制信号以停止对所述接收器电路提供电源电压；以及
所述控制电路响应于停止对所述接收器电路提供电源电压而调整所述可变阻抗电路的阻抗。
5.根据权利要求1所述的半导体集成电路装置，其中，
所述传输线是差分传输线；以及
所述驱动器电路驱动所述差分传输线。
6.一种电子装置，包括：
接收器装置；
传输线，连接至所述接收器装置；以及
驱动器装置，配置成驱动所述传输线；其中，
所述接收器装置包括接收器电路和并联端接电路，所述接收器电路配置为从所述驱动器装置接收数据信号，所述并联端接电路耦合至所述接收器电路和所述传输线并且配置成并联地端接所述传输线，
所述驱动器装置包括驱动器电路和串联端接电路，所述驱动器电路配置成传输所述数据信号，所述串联端接电路耦合在所述驱动器电路与所述传输线之间并且配置成串联地端接所述传输线，以及
所述并联端接电路和所述串联端接电路中的至少一个包括具有可调阻抗的可变阻抗电路。
7.根据权利要求6所述的电子装置，其中，
所述接收器装置包括多个包含第一接收器装置的接收器装置，
所述串联端接电路包括所述可变阻抗电路，以及
所述驱动器电路进一步包括控制电路，所述控制电路配置成根据所述第一接收器电路的操作停止以及所述并联端接的断开而调整所述串联端接电路的阻抗。
8.根据权利要求7所述的电子装置，其中，
所述多个接收器装置中的每一个包括外围装置，所述外围装置包括所述接收器电路以及所述并联端接电路，以及
所述控制电路响应于停止对与所述第一接收器装置关联的所述外围装置提供电源电压而调整所述串联端接电路的阻抗。
9.根据权利要求7所述的电子装置，其中，所述驱动器装置进一步包括配置成生成控制信号以停止对与所述第一接收器装置关联的所述外围装置提供电源电压的电路。
10.根据权利要求7所述的电子装置，其中，所述驱动器装置包括主集成电路，所述主集成电路包括所述驱动器电路、所述串联端接电路以及所述控制电路。
11.根据权利要求7所述的电子装置，其中，
所述多个接收器装置进一步包括第二接收器装置，
所述第一接收器装置包括含所述接收器电路和所述并联端接电路的第一外围装置，
所述第二接收器装置包括包含所述接收器电路和所述并联端接电路的第二外围装置，以及
所述传输线包括：
第一传输线，连接在所述驱动器装置的输出端与所述第二外围装置的输入端之间；以及
第二传输线，从所述第二外围装置的所述输入端分支，并且连接在所述第二外围装置的所述输入端与所述第一外围装置的输入端之间。
12.一种无线通信装置，包括：
根据权利要求10所述的电子装置；以及
配置为控制对所述外围装置提供所述电源电压的电源管理集成电路。
13.根据权利要求12所述的无线通信装置，进一步包括含第一显示装置的多个显示装置，其中，
所述外围装置包括多个外围装置，所述多个外围装置中的每一个设置在所述多个显示装置的每一个中，以及
所述数据信号包括待从所述主集成电路传输至所述显示装置的图像数据信号。
14.根据权利要求13的无线通信装置，其中，所述控制电路响应于所述第一显示装置的操作停止而调整所述串联端接电路的阻抗。
CN2012101810740A 2011-05-31 2012-05-30 半导体集成电路装置、电子装置以及无线通信装置 Pending CN102811265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011121534A JP2012249236A (ja) 2011-05-31 2011-05-31 半導体集積回路装置、電子装置、及び無線通信端末
JP2011-121534 2011-05-31

Publications (1)

Publication Number Publication Date
CN102811265A true CN102811265A (zh) 2012-12-05

Family

ID=47234838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101810740A Pending CN102811265A (zh) 2011-05-31 2012-05-30 半导体集成电路装置、电子装置以及无线通信装置

Country Status (3)

Country Link
US (2) US9136801B2 (zh)
JP (1) JP2012249236A (zh)
CN (1) CN102811265A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105284086A (zh) * 2013-03-14 2016-01-27 美国莱迪思半导体公司 经由单组引脚驱动多种协议的数据
CN112104811A (zh) * 2020-09-21 2020-12-18 中国科学院长春光学精密机械与物理研究所 低潜通的多组成像的控制系统
WO2021147040A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种集成电路
CN115035833A (zh) * 2022-05-12 2022-09-09 重庆惠科金渝光电科技有限公司 一种控制电路、信号控制电路及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081292B1 (ko) * 2013-06-07 2020-02-26 삼성디스플레이 주식회사 유기전계발광 표시장치
US9065399B2 (en) * 2013-06-14 2015-06-23 Altera Corporation Programmable high-speed voltage-mode differential driver
US9582454B2 (en) 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter
TWI735912B (zh) * 2014-08-22 2021-08-11 美商蘭姆研究公司 在一狀態期間中的次脈動用之電漿系統、電漿工具、射頻產生器、控制器、及方法
CA2972373A1 (en) * 2014-12-29 2016-07-07 Limited Liability Company "Siemens" Arrangement for rf high power generation
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
KR20210156982A (ko) * 2020-06-19 2021-12-28 주식회사 엘엑스세미콘 디스플레이 구동 장치
JP7233617B2 (ja) * 2020-09-11 2023-03-06 三菱電機株式会社 ケーブル信号伝送システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249193B1 (en) * 1999-02-23 2001-06-19 International Business Machines Corporation Termination impedance independent system for impedance matching in high speed input-output chip interfacing
JP3347093B2 (ja) * 1999-06-10 2002-11-20 埼玉日本電気株式会社 携帯無線機及びその終端整合切替方法
US6411121B1 (en) * 2000-05-16 2002-06-25 Agilent Technologies, Inc. Systems and methods for adjusting signal transmission parameters of an integrated circuit
JP2002297274A (ja) 2001-03-30 2002-10-11 Toshiba Corp コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ
JP5076391B2 (ja) * 2006-08-02 2012-11-21 日立電線株式会社 差動信号伝送システム及びその信号線路のスキュー調整方法
US20080181144A1 (en) * 2007-01-30 2008-07-31 Broadcom Corporation, A California Corporation RF transceiver system with impedance mismatch detection and control and methods for use therewith
JP2009130500A (ja) 2007-11-21 2009-06-11 Mitsubishi Electric Corp マルチドロップ通信用アダプタ及びマルチドロップ通信システム
US7812639B2 (en) * 2007-12-31 2010-10-12 Sandisk Corporation Extending drive capability in integrated circuits utilizing programmable-voltage output circuits
US8279174B2 (en) * 2008-08-27 2012-10-02 Lg Electronics Inc. Display device and method of controlling the display device
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP2011101143A (ja) * 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置及びそのシステムとキャリブレーション方法
US9049745B2 (en) * 2011-01-14 2015-06-02 Apple Inc. Wireless electronic devices with dual circuit architecture

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105284086A (zh) * 2013-03-14 2016-01-27 美国莱迪思半导体公司 经由单组引脚驱动多种协议的数据
US10033552B2 (en) 2013-03-14 2018-07-24 Lattice Semiconductor Corporation Driving data of multiple protocols through a single set of pins
CN105284086B (zh) * 2013-03-14 2018-08-03 美国莱迪思半导体公司 一种用于数据传输的方法及设备
WO2021147040A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种集成电路
CN114982076A (zh) * 2020-01-22 2022-08-30 华为技术有限公司 一种集成电路
CN114982076B (zh) * 2020-01-22 2023-09-12 华为技术有限公司 一种集成电路
CN112104811A (zh) * 2020-09-21 2020-12-18 中国科学院长春光学精密机械与物理研究所 低潜通的多组成像的控制系统
CN115035833A (zh) * 2022-05-12 2022-09-09 重庆惠科金渝光电科技有限公司 一种控制电路、信号控制电路及显示装置

Also Published As

Publication number Publication date
US20120309456A1 (en) 2012-12-06
JP2012249236A (ja) 2012-12-13
US9136801B2 (en) 2015-09-15
US20150341558A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
CN102811265A (zh) 半导体集成电路装置、电子装置以及无线通信装置
KR101018528B1 (ko) 제어 회로, ａｓｉｃ, 주변 장치 회로, 시스템, 주변 장치, 제어기, 주변 장치 회로의 전하 저장 장치와 주변 장치 회로의 버스 라인 사이의 접속을 제어하는 방법, 컴퓨터 판독가능 매체 및 프로세서
US10078616B2 (en) System, USB Type-C connector and method to transmit encoded data
CN102224676B (zh) 具有可编程芯片上电阻器端接的低电压差动信令驱动器
US8587339B2 (en) Multi-mode driver with multiple transmitter types and method therefor
US7936180B2 (en) Serial link transmitter
CN108093329B (zh) 基于共用接口的外设类型检测电路及移动终端
KR20120021255A (ko) 쌍방향 스위치 및 그것을 사용한 스위치 회로
CN102403035A (zh) 半导体集成电路及其控制系统
CN102707635B (zh) 高频开关组件、发送器和方法
CN110232040B (zh) 模拟开关和电子设备
CN107544932B (zh) 开关控制电路及应用所述开关控制电路的电子装置
KR101588489B1 (ko) 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치
US20120001661A1 (en) Variable resistor voltage driver with self-noise compensation circuit
US20120025894A1 (en) Multi-Mode Output Transmitter
KR101621844B1 (ko) 저전압 차동 신호 전송기
CN114189239A (zh) 接口电路、信号传输电路与电子设备
JP2007306267A (ja) 半導体送受信装置システム、メモリカードおよびメモリカードホスト機器
CN113744682A (zh) 显示芯片及电子设备
US9197454B2 (en) Differential signal transmitters
KR20080011851A (ko) 이동통신단말기의 ｕａｒｔ／ｕｓｂ 스위칭 회로
US8781432B2 (en) Circuit coupling
KR101067330B1 (ko) 고속 ｒｆ신호 스위칭 장치
JP3587814B2 (ja) データ伝送システム及びケーブル
US11942932B2 (en) Level conversion circuit and electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121205