CN114982076B - 一种集成电路 - Google Patents
一种集成电路 Download PDFInfo
- Publication number
- CN114982076B CN114982076B CN202080094020.3A CN202080094020A CN114982076B CN 114982076 B CN114982076 B CN 114982076B CN 202080094020 A CN202080094020 A CN 202080094020A CN 114982076 B CN114982076 B CN 114982076B
- Authority
- CN
- China
- Prior art keywords
- coil
- phase difference
- transmission line
- output port
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R31/00—Coupling parts supported only by co-operation with counterpart
- H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B11/00—Communication cables or conductors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种集成电路,涉及电子技术领域,用于减小传输线开关占用的集成电路的面积。该集成电路中设置有传输线开关;该传输线开关上设置有正相差分输入端口、负相差分输入端口,第一正相差分输出端口、第一负相差分输出端口、第二正相差分输出和第二负相差分输出端口;该传输线开关上设置有相互耦合的第一线圈和第二线圈、以及相互耦合的第三线圈和第四线圈;正相差分输入端口设置在第一线圈和第三线圈的一端,负相差分输入端口设置在第二线圈和第四线圈的一端,第一正相差分输出端口和第一负相差分输出端口分别设置在第一线圈和第二线圈的另一端,第二正相差分输出端口和第二负相差分输出端口分别设置在第三线圈和第四线圈的另一端。
Description
技术领域
本申请涉及电子技术领域,尤其涉及一种集成电路。
背景技术
微波通常是指波长为1m~1mm、对应频率范围为300MHz~300GHz的电磁波。微波通信是指利用微波作为载体来携带信息并通过空间电波进行传输的一种无线通信方式。单刀双掷开关(single pole double throw,SPDT)在微波通信设备中的应用十分广泛,通常用于切换微波通信设备中的信号流向。SPDT包括共用一个输入端的两个通路,每个通路对应一个输出端,输入信号可通过两个通路的开关状态实现信号流向的切换。
现有技术中,通常采用微带传输线原理来设计SPDT。如图1所示,SDPT包括第一通路传输线和第二通路传输线,每个通路传输线的输出端通过一个开关与接地端连接,通过每个通路中传输线的阻抗变化特性可实现SPDT的开关功能。图1中的IN表示输入端,OUT1和OUT2表示两个输出端。基于微带传输线原理的SPDT为单端口SPDT,两路微带传输线在共用的地平面上走线,在集成电路中需要同时实现两路微带传输线和共用的地平面。
这种方式的SPDT为了传输准横电磁(transverse electric and magnetic,TEM)波,同时实现特定的端口阻抗,对于微带传输线的线宽、以及微带传输线与地平面之间的距离都有一定的限制,因此占用的集成电路的面积较大。
发明内容
本申请提供一种集成电路,用于减小SPDT占用的集成电路中的面积。
为达到上述目的,本申请采用如下技术方案:
第一方面,提供一种集成电路,包括:该集成电路中设置有传输线开关,比如,该传输线开关可以为单刀双掷开关SPDT;该传输线开关上设置有正相差分输入端口、负相差分输入端口,第一正相差分输出端口、第一负相差分输出端口、第二正相差分输出端口和第二负相差分输出端口;该传输线开关上设置有相互耦合的第一线圈和第二线圈、以及相互耦合的第三线圈和第四线圈;正相差分输入端口设置在第一线圈和第三线圈的一端,负相差分输入端口设置在第二线圈和第四线圈的一端,第一正相差分输出端口和第一负相差分输出端口分别设置在第一线圈和第二线圈的另一端,第二正相差分输出端口和第二负相差分输出端口分别设置在第三线圈和第四线圈的另一端。
上述技术方案中,第一线圈和第二线圈相互耦合可以作为该传输线开关的第一通路,第三线圈和第四线圈相互耦合可以作为该传输线开关的第二通路,从而通过两两相互耦合的四个线圈实现了六端口的差分传输线开关的设计。同时,第一线圈与第二线圈、第三线圈与第四线圈分别作为两组双线传输线的方式来实现,无需设置地平面,摆脱了地平面对于集成电路的限制,从而降低了传输线开关在集成电路中的面积。
在第一方面的一种可能的实现方式中,第一线圈和第二线圈相互嵌套且匝数相同。上述可能的实现方式中,可以优化第一线圈和第二线圈构成的双线传输线的性能。
在第一方面的一种可能的实现方式中,第一线圈与第二线圈的线宽相同。上述可能的实现方式中,可以提高第一线圈与第二线圈耦合的性能。
在第一方面的一种可能的实现方式中,第一线圈与第二线圈之间的耦合缝隙保持恒定。上述可能的实现方式中,可以保证第一线圈与第二线圈相互耦合时任一位置的电耦合量相同,从而保证端口阻抗的连续性。
在第一方面的一种可能的实现方式中,第三线圈和第四线圈相互嵌套且匝数相同。上述可能的实现方式中,可以优化第三线圈和第四线圈构成的双线传输线的性能。
在第一方面的一种可能的实现方式中,第三线圈与第四线圈的线宽相同。上述可能的实现方式中,可以提高第三线圈与第四线圈耦合的性能。
在第一方面的一种可能的实现方式中,第三线圈与第四线圈之间的耦合缝隙保持恒定。上述可能的实现方式中,可以保证第三线圈与第四线圈相互耦合时任一位置的电耦合量相同,从而保证端口阻抗的连续性。
在第一方面的一种可能的实现方式中,第一线圈与第二线圈分别具有过孔,第一线圈和第二线圈在同一金属层通过该过孔相互耦合。上述可能的实现方式中,可以减小第一线圈与第二线圈布线时占用的集成电路的面积。
在第一方面的一种可能的实现方式中,第三线圈与第四线圈分别具有过孔,第三线圈和第四线圈在同一金属层通过该过孔相互耦合。上述可能的实现方式中,可以减小第三线圈与第四线圈布线时占用的集成电路的面积。
在第一方面的一种可能的实现方式中,第一线圈和第二线圈与第三线圈和第四线圈对称设置且位于相同的金属层。上述可能的实现方式中,可以提高两组双线传输线的对称性,从而优化两组双线传输线耦合的性能。
在第一方面的一种可能的实现方式中,第一线圈、第二线圈、第三线圈和第四线圈的匝数相同。上述可能的实现方式中,可以提高两组双线传输线的对称性,从而优化两组双线传输线耦合的性能。
在第一方面的一种可能的实现方式中,第一正相差分输出端口通过第一开关接地,第一负相差分输出端口通过第二开关接地,第二正相差分输出端口通过第三开关接地,第二负相差分输出端口通过第四开关接地。上述可能的实现方式中,第一开关和第二开关联动,第三开关和第四开关联动,可以通过调节第一开关和第二开关的断开或闭合、以及第三开关和第四开关的断开或闭合,实现对该传输线开关的不同通路的切换,同时传输误差较小。
在第一方面的一种可能的实现方式中,该集成电路上设置有至少一个通道,至少一个通道中的每个通道包括至少一个传输线开关、接收通路和发射通路,至少一个传输线开关包括第一传输线开关;第一传输线开关的正相差分输入端口和负相差分输入端口用于与天线的差分端口耦合,第一传输线开关的第一正相差分输出端口和第一负相差分输出端口与接收通路的差分接收端口耦合,第一传输线开关的第二正相差分输出端口和第二负相差分输出端口与发射通路的差分发射端口耦合。上述可能的实现方式中,提供的TDD系统可以减小集成电路的面积小。
在第一方面的一种可能的实现方式中,至少一个通道包括至少两个通道,至少两个通道通过合路器耦合,至少一个传输线开关还包括第二传输线开关,第二传输线开关的正相差分输入端口和负相差分输入端口与合路器的差分输入端口耦合,第二传输线开关的第一正相差分输出端口和第一负相差分输出端口与接收通路的差分发射端口耦合,第二传输线开关的第二正相差分输出端口和第二负相差分输出端口与发射通路的差分接收端口耦合。上述可能的实现方式中,可以减小TDD相控阵系统在集成电路中的面积。
在第一方面的一种可能的实现方式中,每个通道中还包括移相器,该通道中的接收通路和发射通路共用该移相器。上述可能的实现方式中,每个通道中的接收通路和发射通路共用一个移相器,可以减小该TDD相控阵系统在集成电路中的面积。
在第一方面的一种可能的实现方式中,该集成电路还包括发射器,该发射器包括第三传输线开关、上变频转换器和下变频转换器;其中,合路器的差分输出端口与第三SPDT的正相差分输入端口和负相差分输入端口耦合,第三传输线开关的第一正相差分输出端口和第一负相差分输出端口与上变频转换器的差分输入端口耦合,第三传输线开关的第二正相差分输出端口和第二负相差分输出端口与下变频转换器的差分输入端口耦合。
在第一方面的一种可能的实现方式中,个通道的接收通路包括以下至少一个:低噪声放大器、可调增益放大器和放大器;每个通道的发射通路包括以下至少一个:功率放大器、可调增益放大器和放大器。
第二方面,提供一种通信设备,该通信设备为基站或者终端,该通信设备包括集成电路,该集成电路中设置有传输线开关;该传输线开关上设置有正相差分输入端口、负相差分输入端口,第一正相差分输出端口、第一负相差分输出端口、第二正相差分输出端口和第二负相差分输出端口;该传输线开关上设置有相互耦合的第一线圈和第二线圈、以及相互耦合的第三线圈和第四线圈;正相差分输入端口设置在第一线圈和第三线圈的一端,负相差分输入端口设置在第二线圈和第四线圈的一端,第一正相差分输出端口和第一负相差分输出端口分别设置在第一线圈和第二线圈的另一端,第二正相差分输出端口和第二负相差分输出端口分别设置在第三线圈和第四线圈的另一端。
在第二方面的一种可能的实现方式中,第一线圈和第二线圈相互嵌套且匝数相同;和/或,第一线圈与第二线圈的线宽相同;和/或,第一线圈与第二线圈之间的耦合缝隙保持恒定。
在第二方面的一种可能的实现方式中,第三线圈和第四线圈相互嵌套且匝数相同;和/或,第三线圈与第四线圈的线宽相同;和/或,第三线圈与第四线圈之间的耦合缝隙保持恒定。
在第二方面的一种可能的实现方式中,第一线圈与第二线圈分别具有过孔,第一线圈和第二线圈在同一金属层通过该过孔相互耦合;和/或,第三线圈与第四线圈分别具有过孔,第三线圈和第四线圈在同一金属层通过该过孔相互耦合。
在第二方面的一种可能的实现方式中,第一线圈和第二线圈与第三线圈和第四线圈对称设置且位于相同的金属层;和/或,第一线圈、第二线圈、第三线圈和第四线圈的匝数相同。上述可能的实现方式中,可以提高两组双线传输线的对称性,从而优化两组双线传输线耦合的性能。
在第二方面的一种可能的实现方式中,第一正相差分输出端口通过第一开关接地,第一负相差分输出端口通过第二开关接地,第二正相差分输出端口通过第三开关接地,第二负相差分输出端口通过第四开关接地。
在第二方面的一种可能的实现方式中,该集成电路上设置有至少一个通道,至少一个通道中的每个通道包括至少一个传输线开关、接收通路和发射通路,至少一个传输线开关包括第一传输线开关;第一传输线开关的正相差分输入端口和负相差分输入端口用于与天线的差分端口耦合,第一传输线开关的第一正相差分输出端口和第一负相差分输出端口与接收通路的差分接收端口耦合,第一传输线开关的第二正相差分输出端口和第二负相差分输出端口与发射通路的差分发射端口耦合。
在第二方面的一种可能的实现方式中,至少一个通道包括至少两个通道,至少两个通道通过合路器耦合,至少一个传输线开关还包括第二传输线开关,第二传输线开关的正相差分输入端口和负相差分输入端口与合路器的差分输入端口耦合,第二传输线开关的第一正相差分输出端口和第一负相差分输出端口与接收通路的差分发射端口耦合,第二传输线开关的第二正相差分输出端口和第二负相差分输出端口与发射通路的差分接收端口耦合。
在第二方面的一种可能的实现方式中,每个通道中还包括移相器,该通道中的接收通路和发射通路共用该移相器。
在第二方面的一种可能的实现方式中,还包括发射器,该发射器包括第三传输线开关、上变频转换器和下变频转换器;其中,合路器的差分输出端口与第三传输线开关的正相差分输入端口和负相差分输入端口耦合,第三传输线开关的第一正相差分输出端口和第一负相差分输出端口与上变频转换器的差分输入端口耦合,第三传输线开关的第二正相差分输出端口和第二负相差分输出端口与下变频转换器的差分输入端口耦合。
在第二方面的一种可能的实现方式中,每个通道的接收通路包括以下至少一个:低噪声放大器、可调增益放大器和放大器;每个通道的发射通路包括以下至少一个:功率放大器、可调增益放大器和放大器。
第三方面,提供一种与计算机一起使用的非瞬时性计算机可读介质,计算机具有用于创建集成电路的软件,计算机可读介质上存储有一个或多个计算机可读数据结构,一个或多个计算机可读数据结构具有用于制造上述第一方面或者第一方面的任一种可能的实现方式所提供的集成电路的光掩膜数据。
可以理解地是,上述提供的任一种通信设备和与计算机一起使用的非瞬时性计算机可读介质等包含了上文所提供的集成电路,因此,其所能达到的有益效果可参考上文所提供的对应的集成电路中的有益效果,此处不再赘述。
附图说明
图1为一种SPDT的结构示意图;
图2为本申请实施例提供的一种双线传输线的示意图;
图3为本申请实施例提供的一种集成电路的结构示意图;
图4为本申请实施例提供的另一种集成电路的结构示意图;
图5为本申请实施例提供的又一种集成电路的结构示意图;
图6为本申请实施例提供的一种传输线开关的电路示意图;
图7为本申请实施例提供的一种传输线开关的仿真结果示意图;
图8为本申请实施例提供的一种TDD系统的结构示意图;
图9为本申请实施例提供的另一种TDD系统的结构示意图。
具体实施方式
下文将详细论述各实施例的制作和使用。但应了解,本申请提供的许多适用发明概念可实施在多种具体环境中。所论述的具体实施例仅仅说明用以实施和使用本说明和本技术的具体方式,而不限制本申请的范围。
除非另有定义,否则本文所用的所有科技术语都具有与本领域普通技术人员公知的含义相同的含义。
各电路或其它组件可描述为或称为“用于”执行一项或多项任务。在这种情况下,“用于”用来通过指示电路/组件包括在操作期间执行一项或多项任务的结构(例如电路系统)来暗指结构。因此,即使当指定的电路/组件当前不可操作(例如未打开)时,该电路/组件也可以称为用于执行该任务。与“用于”措辞一起使用的电路/组件包括硬件,例如执行操作的电路等。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。在本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,a和b,a和c,b和c或a、b和c,其中a、b和c可以是单个,也可以是多个。另外,在本申请的实施例中,“第一”、“第二”等字样并不对数量和次序进行限定。
需要说明的是,本申请中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
图2为本申请实施例提供的一种双线传输线的结构示意图。如图2中的(a)所示,该双线传输线包括相互耦合的正相传输线和负相传输线,该正相传输线的两端设置有正相差分输入端口INP和正相差分输出端口OUTP,该负相传输线的两端设置有负相差分输入端口INN和负相差分输出端口OUTN。在该双线传输线中,正相传输线中传输的信号与负相传输线中传输的信号的振幅相等、相位相差180度、极性相反,用于传输一路信号,这与微带传输线中传输的信号相比,不需要地平面作为参考。
在集成电路中,该双线传输线中的正相传输线和负相传输线可以相互嵌套耦合,同时通过设置正相传输线和负相传输线的长度、线宽和线距等可以实现不同特征阻抗和不同电长度的双线传输线,图2中的(b)为一种双线传输线在集成电路中的版图示意。图2中的(c)为该双线传输线的等效示意图,正相传输线和负相传输线可以分别等效于电感L,正相传输线与负相传输线之间的寄生电容可以表示为C。
通过集成电路的高精度工艺,可以解决双线传输线无法在高频领域应用的技术问题。同时,双线传输线与微波传输线在集成电路中的应用相比,双线传输线无需设置地平面,从而摆脱了地平面对于集成电路的限制。基于此,本申请实施例提供一种基于双线传输线的传输线开关,比如,该传输线开关可以为单刀双掷开关(single pole double throw,SPDT),用于减小传输线开关占用的集成电路的面积。
图3为本申请实施例提供的一种集成电路的结构示意图,该集成电路中设置有传输线开关,比如,该传输线开关可以为单刀双掷开关(SPDT)。
其中,该传输线开关上设置有正相差分输入端口INP、负相差分输入端口INN,第一正相差分输出端口OUT1P、第一负相差分输出端口OUT1N、第二正相差分输出端口OUT2P和第二负相差分输出端口OUT2N。该传输线开关上还设置有相互耦合的第一线圈L1和第二线圈L2,以及相互耦合的第三线圈L3和第四线圈L4。正相差分输入端口INP设置在第一线圈L1和第三线圈L3的一端;负相差分输入端口INN设置在第二线圈L2和第四线圈L4的一端;第一正相差分输出端口OUT1P和第一负相差分输出端口OUT1N分别设置在第一线圈L1和金属层第二线圈L2的另一端;第二正相差分输出端口OUT2P和第二负相差分输出端口OUT2N分别设置在第三线圈和第四线圈的另一端。
在本申请实施例中,第一线圈L1和第二线圈L2相互耦合可以作为该传输线开关的第一通路,第三线圈L3和第四线圈L4相互耦合可以作为该传输线开关的第二通路,从而通过两两相互耦合的四个线圈实现了六端口的差分传输线开关的设计。同时,第一线圈L1与第二线圈L2、第三线圈L3与第四线圈L4分别作为两组双线传输线的方式来实现,无需设置地平面,摆脱了地平面对于集成电路的限制,从而降低了传输线开关在集成电路中的面积。
在一种可能的实施例中,第一线圈L1与第二线圈L2相互耦合时,第一线圈L1与第二线圈L2相互嵌套且匝数相同。其中,第一线圈L1与第二线圈L2的匝数相同可以是指第一线圈L1与第二线圈L2的长度相同,将长度相同的两个线圈以相互嵌套的方式布线于集成电路中,可以优化第一线圈L1和第二线圈L2构成的双线传输线的性能。另外,第一线圈L1与第二线圈L2的线宽可以相同,这样可以提高第一线圈L1和第二线圈的对称性,从而优化第一线圈L1和第二线圈L2耦合的性能。
进一步的,如图4所示,第一线圈L1与第二线圈L2分别具有过孔,第一线圈L1和第二线圈L2在同一金属层通过该过孔相互耦合。当第一线圈L1与第二线圈L2在同一金属层相互嵌套耦合时,两个线圈会存在交叉,通过在该金属层中设置过孔,以使两个线圈通过跳层的方式实现线圈交叉段的布线,以此来实现两个线圈在同一金属层相互耦合。比如,第一线圈L1和第二线圈L2在顶层金属层或者次顶层金属层相互嵌套耦合,第一线圈L1和第二线圈L2相互嵌套时的线圈交叉段可以分别位于顶层金属层和次顶层金属层之外其他金属层。
可选的,第一线圈L1与第二线圈L2之间的耦合缝隙保持恒定。其中,第一线圈L1与第二线圈L2之间的耦合缝隙保持恒定,可以保证第一线圈L1与第二线圈L2相互耦合时任一位置的电耦合量相同,从而保证正相差分输入端口INP与负相差分输入端口INN构成的输入端口、以及正相差分直通端口TP与负相差分直通端口TN构成的直通端口的阻抗的连续性。
在另一种可能的实施例中,第三线圈L3与第四线圈L4相互耦合时,第三线圈L3与第四线圈L4相互嵌套且匝数相同。其中,第三线圈L3与第四线圈L4的匝数相同可以是指第三线圈L3与第四线圈L4的长度相同,将长度相同的两个线圈以相互嵌套的方式布线于集成电路中,这样可以优化第三线圈L3和第四线圈L4构成的双线传输线的性能。另外,第三线圈L3与第四线圈L4的线宽可以相同,这样可以提高第三线圈L3与第四线圈L4耦合的性能。
进一步的,如图5所示,第三线圈L3与第四线圈L4分别具有过孔,第三线圈L3与第四线圈L4在同一金属层通过该过孔相互耦合。当第三线圈L3与第四线圈L4在同一金属层相互嵌套耦合时,两个线圈会存在交叉,通过在该金属层中设置过孔,以使两个线圈通过跳层的方式实现线圈交叉段的布线,以此来实现两个线圈在同一金属层相互耦合。比如,第三线圈L3和第四线圈L4在顶层金属层相互嵌套耦合,第三线圈L3和第四线圈L4相互嵌套时的线圈交叉段可以分别位于顶层金属层之外的其他金属层。
可选的,第三线圈L3与第四线圈L4之间的耦合缝隙保持恒定。其中,第三线圈L3与第四线圈L4之间的耦合缝隙保持恒定,可以保证第三线圈L3与第四线圈L4相互耦合时任一位置的电耦合量相同,从而保证正相差分耦合端口CP与负相差分耦合端口CN构成的耦合端口、以及正相差分隔离端口ISOP与负相差分隔离端口ISON构成的隔离端口的阻抗的连续性。
在另一种可能的实施例中,第一线圈L1和第二线圈L2、与第三线圈L3和第四线圈L4对称设置且位于相同的金属层。比如,第一线圈L1和第二线圈L2相互耦合的金属层可以为顶层金属层,第三线圈L3和第四线圈L4相互耦合的金属层也为顶层金属层,同时第一线圈L1与第二线圈L2的版图与第三线圈L3和第四线圈L4的版图对称。在实际应用中,第一线圈L1和第二线圈L2相互耦合的金属层、与第三线圈L3和第四线圈L4相互耦合的金属层也可以不相同。本申请实施例对此不作具体限制。
可选的,第一线圈L1、第二线圈L2、第三线圈L3和第四线圈L4的匝数相同,这样可以提高两组双线传输线的对称性,从而优化两组双线传输线耦合的性能。
进一步的,如图3所示,第一正相差分输出端口OUT1P通过第一开关S1接地,第一负相差分输出端口OUT1N通过第二开关S2接地,第二正相差分输出端口OUT2P通过第三开关S3接地,第二负相差分输出端口OUT2N通过第四开关S4接地。其中,第一开关S1和第二开关S2可以联动,即第一开关S1和第二开关S2的断开或闭合状态相同;第三开关S3和第四开关S4可以联动,即第三开关S3和第四开关S4的断开或闭合状态相同。
图6为该传输线开关的一种电路示意图,正相差分输入端口INP、负相差分输入端口INN,第一正相差分输出端口OUT1P、第一负相差分输出端口OUT1N、第二正相差分输出端口OUT2P、第二负相差分输出端口OUT2N、第一线圈L1、第二线圈L2、第三线圈L3、第四线圈L4、第一开关S1、第二开关S2、第三开关S和第四开关S4的关系具体可以如图6所示。
本申请实施例提供的传输线开关通过仿真测试,可以得到图7所示的结果参数。在图7中,S11 dB20表示正相差分输入端口INP和负相差分输入端口INN的回波损耗,S22 dB20表示第一正相差分输出端口OUT1P和第一负相差分输出端口OUT1N、或者第二正相差分输出端口OUT2P和第二负相差分输出端口OUT2N中任一路差分输出端口的回波损耗,S21 dB20表示任一路差分输出端口的插入损耗。本申请实施例提供的该传输线开关与微带传输线结构的SPDT的插入损耗相比提高了0.3dB。该传输线开关占用的集成电路的面积为120×340um2。
在本申请实施例提供的集成电路中,该传输线开关通过两两相互耦合的线圈实现了第一通路与第二通路,无需设置地平面,摆脱了地平面对于集成电路的限制,从而降低了该传输线开关在集成电路中的面积。同时,该传输线开关可以设置不同匝数的线圈长度来实现不同的特征阻抗,且无需额外的电容等器件,从而传输误差较小。
本申请实施例提供的集成电路中还可以包括其他器件,其他器件与该传输线开关一起形成不同的电子电路,即该传输线开关可应用于多种不同的电子电路中,比如,时分双工(time division duplex,TDD)系统,TDD相控阵系统等。
图8为本申请实施例提供的一种TDD系统的结构示意图,该TDD系统包括至少一个通道,至少一个通道中的每个通道包括至少一个传输线开关、接收通路RX和发射通路TX,至少一个传输线开关包括第一传输线开关。图8中以至少一个通道包括一个通道为例进行说明。在该TDD系统中,第一传输线开关的正相差分输入端口INP1和负相差分输入端口INN1用于与天线的差分端口耦合,第一传输线开关的第一正相差分输出端口OUT1P1和第一负相差分输出端口OUT1N1与接收通路RX的差分接收端口耦合,第一传输线开关的第二正相差分输出端口OUT2P1和第二负相差分输出端口OUT2N1与发射通路TX的差分发射端口耦合。图8中将第一传输线开关表示为传输线开关1,将INP1和INN1表示为IN1,将OUT1P1和OUT1N1表示为OUT11,将OUT2P1和OUT2N1表示为OUT12。
可选的,接收通路中可以包括低噪声放大器(low noise amplifier,LNA)、增益可调放大器(gain variable amplifier,VGA)和放大器(amplifier,AMP)等;发射通路中可以包括功率放大器(power amplifier,PA)、VGA和AMP等。
具体的,当该通道作为接收通道时,可以将第一传输线开关切换至第一正相差分输出端口OUT1P1和第一负相差分输出端口OUT1N1;天线的接收信号从第一传输线开关的正相差分输入端口INP1和负相差分输入端口INN1灌入;第一传输线开关将该接收信号从第一正相差分输出端口OUT1P1和第一负相差分输出端口OUT1N1输出给接收通路RX的差分接收端口;由接收通路RX对该接收信号进行降噪、增益调节和放大等一系列处理。当该通道作为发射通道时,可以将第一传输线开关切换至第二正相差分输出端口OUT2P1和第二负相差分输出端口OUT2N1;发射通道TX对发射信号进行功率放大、增益调节和放大等一系列处理后,将该发射信号通过差分发射端口输出;该发射信号从第一传输线开关的第二正相差分输出端口OUT2P1和第二负相差分输出端口OUT2N1灌入,从第一传输线开关的正相差分输入端口INP1和负相差分输入端口INN1输出;输出的发射信号通过天线发送出去。
需要说明的是,该TDD系统中的第一传输线开关在集成电路中的版图设计具体可以如上述图3-图5所示。另外,关于该TDD系统的详细工作原理可以参考相关技术中的阐述,本申请实施例对此不作详细阐述。
在本申请实施例中,将该传输线开关应用于TDD系统中,可以使得该TDD系统具有传输误差小的优点,同时在包括该TDD系统的集成电路中采用上述传输线开关的版图设计,可以使得该TDD系统占用的集成电路的面积较小。
图9为本申请实施例提供的另一种TDD系统的结构示意图,该TDD系统也可以称为TDD相控阵系统,包括:至少两个通道,至少两个通道通过合路器(combiner,COM)耦合,每个通道包括至少两个个传输线开关、接收通路RX和发射通路TX,至少两个传输线开关包括第一传输线开关和第二传输线开关。图9中以至少两个通道包括N个通道为例进行说明,将第一传输线开关表示为传输线开关1,将第二传输线开关表示为传输线开关2。
在该TDD相控阵系统中,第一传输线开关的正相差分输入端口INP1和负相差分输入端口INN1用于与天线的差分端口耦合,第一传输线开关的第一正相差分输出端口OUT1P1和第一负相差分输出端口OUT1N1与接收通路RX的差分接收端口耦合,第一传输线开关的第二正相差分输出端口OUT2P1和第二负相差分输出端口OUT2N1与发射通路TX的差分发射端口耦合。第二传输线开关的正相差分输入端口INP2和负相差分输入端口INN2与合路器的差分输入端口耦合,第二传输线开关的第一正相差分输出端口OUT1P2和第一负相差分输出端口OUT1N2与接收通路RX的差分发射端口耦合,第二传输线开关的第二正相差分输出端口OUT2P2和第二负相差分输出端口OUT2N2与发射通路TX的差分接收端口耦合。
可选的,每个通道中的接收通路RX中可以包括低噪声放大器(LNA)和增益可调放大器(VGA)等;发射通路TX中可以包括PA和VGA等。
具体的,当至少两个通道均作为接收通道时,合路器CMB可用于将至少两个通道中的多路接收信号合成为一路信号;当至少两个通道均作为发射通道时,合路器CMB可用于将一路信号分为多路发射信号,多路发射信号中的每路发射信号对应一个发射通道。需要说明的是,至少两个通道中每个通道作为发射通道或者接收通道时的工作原理与上述图8中的通道作为发射通道或者接收通道时的工作原理一致,具体可以参见图8中的相关描述,本申请实施例在此不再赘述。
进一步的,如图9所示,每个通道中还包括移相器PS,该通道中的接收通路和发射通路共用该移相器PS。其中,每个通道中的移相器可以用于对该通道中的信号进行移相处理。可选的,每个通道中的接收通路和发射通路也可以各自使用一个移相器PS,即每个通道中可以包括两个移相器PS,本申请实施例对此不作具体限制。
在一种可能的实施例中,该TDD相控阵系统还包括发射器(transceiver),该发射器包括第三传输线开关、上变频转换器(up convertor)和下变频转换器(downconvertor)。图9将第三传输线开关表示为传输线开关3。
其中,合路器COM的差分输出端口与第三传输线开关的正相差分输入端口INP3和负相差分输入端口INN3耦合,第三传输线开关的第一正相差分输出端口OUT1P3和第一负相差分输出端口OUT1N3与上变频转换器的差分输入端口耦合,第三传输线开关的第二正相差分输出端口OUT2P3和第二负相差分输出端口OUT2N3与下变频转换器的差分输入端口耦合。
具体的,当第三传输线开关切换至第一正相差分输出端口OUT1P3和第一负相差分输出端口OUT1N3时,上变频转换器可以对第三传输线开关传输的信号进行上变频处理;当第三传输线开关切换至第二正相差分输出端口OUT2P3和第二负相差分输出端口OUT2N3时,下变频转换器可以对第三传输线开关传输的信号进行下变频处理。
需要说明的是,该TDD相控阵系统中的每个传输线开关在集成电路中的版图设计具体可以如上述图3-图5所示。另外,关于该TDD相控阵系统的详细工作原理可以参考相关技术中的阐述,本申请实施例对此不作详细阐述。
在本申请实施例中,将该传输线开关应用于TDD相控阵系统中,可以使得该TDD相控阵系统具有传输误差小的优点,同时在包括该TDD相控阵系统的集成电路中采用上述传输线开关的版图设计,可以使得该TDD相控阵系统占用的集成电路的面积较小。
基于此,本申请实施例还提供一种通信设备,该通信设备可以为终端或者基站等。在本申请实施例中,该通信设备中包括集成电路,该集成电路中设置有单刀双掷开关传输线开关;传输线开关上设置有正相差分输入端口、负相差分输入端口,第一正相差分输出端口、第一负相差分输出端口、第二正相差分输出端口和第二负相差分输出端口;传输线开关上设置有相互耦合的第一线圈和第二线圈、以及相互耦合的第三线圈和第四线圈;正相差分输入端口设置在第一线圈和第三线圈的一端,负相差分输入端口设置在第二线圈和第四线圈的一端,第一正相差分输出端口和第一负相差分输出端口分别设置在第一线圈和第二线圈的另一端,第二正相差分输出端口和第二负相差分输出端口分别设置在第三线圈和第四线圈的另一端。
在一种可能的实现方式中,该通信设备可以包括上述图3-图6所示的任一传输线开关,或者图8或图9所提供的TDD系统等。具体关于传输线开关、以及TDD系统的相关描述可以参考上文中的相应描述,本申请实施例在此不再赘述。
在本申请的另一方面,还提供一种与计算机一起使用的非瞬时性计算机可读介质,该计算机具有用于创建集成电路的软件,该计算机可读介质上存储有一个或多个计算机可读数据结构,一个或多个计算机可读数据结构具有用于制造如上文图3-图6、图8或图9所提供的电路的光掩膜数据。
应理解,在本申请中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。本申请提到的“耦合”一词,用于表达不同组件之间的互通或互相作用,可以包括直接相连或通过其他组件间接相连。
最后应说明的是:以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (17)
1.一种集成电路,其特征在于,包括:
所述集成电路中设置有传输线开关;
所述传输线开关上设置有正相差分输入端口、负相差分输入端口,第一正相差分输出端口、第一负相差分输出端口、第二正相差分输出端口和第二负相差分输出端口;
所述传输线开关上设置有相互耦合的第一线圈和第二线圈、以及相互耦合的第三线圈和第四线圈;
所述正相差分输入端口设置在所述第一线圈和所述第三线圈的一端,所述负相差分输入端口设置在所述第二线圈和所述第四线圈的一端,所述第一正相差分输出端口和所述第一负相差分输出端口分别设置在所述第一线圈和所述第二线圈的另一端,所述第二正相差分输出端口和所述第二负相差分输出端口分别设置在所述第三线圈和所述第四线圈的另一端;
所述第一线圈与所述第二线圈分别具有过孔,所述第一线圈和所述第二线圈在同一金属层通过所述过孔相互耦合。
2.根据权利要求1所述的集成电路,其特征在于,所述第一线圈和所述第二线圈相互嵌套且匝数相同。
3.根据权利要求1所述的集成电路,其特征在于,所述第一线圈与所述第二线圈的线宽相同。
4.根据权利要求1所述的集成电路,其特征在于,所述第一线圈与所述第二线圈之间的耦合缝隙保持恒定。
5.根据权利要求1所述的集成电路,其特征在于,所述第三线圈和所述第四线圈相互嵌套且匝数相同。
6.根据权利要求1所述的集成电路,其特征在于,所述第三线圈与所述第四线圈的线宽相同。
7.根据权利要求1所述的集成电路,其特征在于,所述第三线圈与所述第四线圈之间的耦合缝隙保持恒定。
8.根据权利要求1所述的集成电路,其特征在于,所述第三线圈与所述第四线圈分别具有过孔,所述第三线圈和所述第四线圈在同一金属层通过所述过孔相互耦合。
9.根据权利要求1所述的集成电路,其特征在于,所述第一线圈和所述第二线圈与所述第三线圈和所述第四线圈对称设置且位于相同的金属层。
10.根据权利要求9所述的集成电路,其特征在于,所述第一线圈、所述第二线圈、所述第三线圈和所述第四线圈的匝数相同。
11.根据权利要求1-10任一项所述的集成电路,其特征在于,所述第一正相差分输出端口通过第一开关接地,所述第一负相差分输出端口通过第二开关接地,所述第二正相差分输出端口通过第三开关接地,所述第二负相差分输出端口通过第四开关接地。
12.根据权利要求1所述的集成电路,其特征在于,所述集成电路上设置有至少一个通道,所述至少一个通道包括一个所述传输线开关、接收通路和发射通路,所述至少一个所述传输线开关包括第一传输线开关;
所述传输线开关的所述正相差分输入端口和所述负相差分输入端口用于与天线的差分端口耦合,所述第一传输线开关的所述第一正相差分输出端口和所述第一负相差分输出端口与所述接收通路的差分接收端口耦合,所述第一传输线开关的所述第二正相差分输出端口和所述第二负相差分输出端口与所述发射通路的差分发射端口耦合。
13.根据权利要求12所述的集成电路,其特征在于,所述至少一个通道包括至少两个通道,所述至少两个通道通过合路器耦合,所述至少一个所述传输线开关还包括第二传输线开关,所述第二传输线开关的所述正相差分输入端口和所述负相差分输入端口与所述合路器的差分输入端口耦合,所述第二传输线开关的所述第一正相差分输出端口和所述第一负相差分输出端口与所述接收通路的差分发射端口耦合,所述第二传输线开关的所述第二正相差分输出端口和所述第二负相差分输出端口与所述发射通路的差分接收端口耦合。
14.根据权利要求13所述的集成电路,其特征在于,每个通道中还包括移相器,所述通道中的接收通路和发射通路共用所述移相器。
15.根据权利要求12-14任一项所述的集成电路,其特征在于,每个通道的接收通路包括以下至少一个:低噪声放大器、可调增益放大器;每个通道的发射通路包括以下至少一个:功率放大器、可调增益放大器。
16.一种通信设备,其特征在于,所述通信设备包括权利要求1-15任一项所述的集成电路。
17.一种与计算机一起使用的非瞬时性计算机可读介质,其特征在于,所述计算机具有用于创建集成电路的软件,所述计算机可读介质上存储有一个或多个计算机可读数据结构,所述一个或多个计算机可读数据结构具有用于制造如权利要求1-15任一项所述的集成电路的光掩膜数据。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/073912 WO2021147040A1 (zh) | 2020-01-22 | 2020-01-22 | 一种集成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114982076A CN114982076A (zh) | 2022-08-30 |
CN114982076B true CN114982076B (zh) | 2023-09-12 |
Family
ID=76992815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080094020.3A Active CN114982076B (zh) | 2020-01-22 | 2020-01-22 | 一种集成电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114982076B (zh) |
WO (1) | WO2021147040A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102811265A (zh) * | 2011-05-31 | 2012-12-05 | 瑞萨移动公司 | 半导体集成电路装置、电子装置以及无线通信装置 |
CN105515534A (zh) * | 2008-05-05 | 2016-04-20 | 安华高科技通用Ip(新加坡)公司 | 使用输出网络控制功率 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011006269A1 (de) * | 2011-02-28 | 2012-08-30 | Infineon Technologies Ag | Hochfrequenzumschaltanordnung, Sender und Verfahren |
JP2015119319A (ja) * | 2013-12-18 | 2015-06-25 | Tdk株式会社 | 高周波回路 |
-
2020
- 2020-01-22 WO PCT/CN2020/073912 patent/WO2021147040A1/zh active Application Filing
- 2020-01-22 CN CN202080094020.3A patent/CN114982076B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105515534A (zh) * | 2008-05-05 | 2016-04-20 | 安华高科技通用Ip(新加坡)公司 | 使用输出网络控制功率 |
CN102811265A (zh) * | 2011-05-31 | 2012-12-05 | 瑞萨移动公司 | 半导体集成电路装置、电子装置以及无线通信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021147040A1 (zh) | 2021-07-29 |
CN114982076A (zh) | 2022-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009278618A (ja) | 伝送線路により実装される反射負荷を有する反射型位相シフタ、及び位相配列受信機/送信機 | |
WO2021213385A1 (zh) | 铁氧体开关、微波天线及电子设备 | |
US10211502B2 (en) | Wide band radio frequency circulator | |
US10998931B2 (en) | Transmit-receive switch with integrated power detection | |
CN210609164U (zh) | 一种射频控制电路及电子设备 | |
CN114982076B (zh) | 一种集成电路 | |
JP4949474B2 (ja) | 二重双投高周波スイッチ及びそれを用いる塔設増幅器 | |
CN110459838B (zh) | 移相器、相控阵天线设备以及移相方法 | |
CN114982206B (zh) | 一种集成电路 | |
CN115211042B (zh) | 一种收发机装置、无线通信装置及芯片组 | |
CN113196560B (zh) | 高频开关 | |
US10727586B2 (en) | Non-reciprocal transceiver array architecture with a single non-reciprocal element | |
CN110112515B (zh) | 一种基于mems开关的混合移相器 | |
US20160197390A1 (en) | Nonreversible circuit device | |
US11177564B2 (en) | Antenna connection circuits | |
CN106104910B (zh) | 在宽频带上具有实质恒定相移的射频信号路径 | |
Hao et al. | A 6-18GHz 6-bit Phase Shifter for Broadband Phased Array Applications | |
CN115603021B (zh) | 定向耦合器和微波器件 | |
US20230318576A1 (en) | Switching circuit and front end circuit | |
KR200277969Y1 (ko) | 광대역 다중 송수신 결합장치 | |
US10361674B2 (en) | Radio frequency delay line | |
KR20210122244A (ko) | 향상된 ic 설계 유연성을 위한 변압기 기반 정합 네트워크 | |
EP3959772A1 (en) | Bias tee circuit and calibration board for base station antenna | |
CN117353680A (zh) | 射频功率放大器频率和阻抗切换电路、装置及方法 | |
Arigong et al. | System applications of planar couplers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |