CN113196560B - 高频开关 - Google Patents

高频开关 Download PDF

Info

Publication number
CN113196560B
CN113196560B CN201980077159.4A CN201980077159A CN113196560B CN 113196560 B CN113196560 B CN 113196560B CN 201980077159 A CN201980077159 A CN 201980077159A CN 113196560 B CN113196560 B CN 113196560B
Authority
CN
China
Prior art keywords
port
terminals
switch
frequency switch
throwing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980077159.4A
Other languages
English (en)
Other versions
CN113196560A (zh
Inventor
榊田勋
中岛健介
岸本修也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN113196560A publication Critical patent/CN113196560A/zh
Application granted granted Critical
Publication of CN113196560B publication Critical patent/CN113196560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Waveguides (AREA)
  • Electronic Switches (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

高频开关具备构成一个端口的一对极化端子(T3a、T3b)、以及构成多个端口的多对投掷端子(T1a、T1b、T2a、T2b；T1a、T1b、T2a、T2b、T4a、T4b)。在多对投掷端子分别具备：分别并联连接于一对投掷端子的每一个与接地节点(G)之间、或者一对投掷端子之间的电感器(L1a、L1b、L2a、L2b；L1c、L2c；L4a、L4b；St1a、St1b、St2a、St2b)，分别连接于多个一对投掷端子之间的并联连接开关(S1、S2)，以及串联连接于多个一对投掷端子分别至一对极化端子之间的串联连接开关(S1a、S1b、S2a、S2b；S1a、S1b、S2a、S2b、S4a、S4b)。

Description

高频开关
相关申请的相互参照
本申请基于2018年11月26日申请的日本申请2018-220253号，在此引用其记载内容。
技术领域
本公开涉及高频开关。
背景技术
通常来讲，在高频电路的技术领域，为了分配功率而使用威尔金森(wilkinson)功率分配器。该威尔金森功率分配器虽然能够均等地分配功率，但需要λ/4的传输线路，例如将有效比介电常数设为3.5时，40GHz需要约1000μm。因此，在将该威尔金森功率分配器组入集成电路内时，所需的布局面积容易变大。在非专利文献1中记载有差分威尔金森功率分配器以及高频开关。
另一方面，作为在天线端切换无线通信中的收发路径的装置，有时使用SPDT(Single Pole Double Throw：单刀双掷)等高频开关。例如在非专利文献2的图9及其说明中，记载有使用CMOS开关来切换收发路径的电路。但是，由于该电路将0.5-30GHz的频带作为对象，因此在30GHz以上的毫米波带的频带中，如非专利文献2的图10的特性所示，担心回波损耗以及插入损耗劣化。
此外在非专利文献3所记载的技术中，由于并联开关构成于一侧的节点与接地之间，因此在分流开关与接地节点之间产生多余的寄生阻抗，并且占有面积变大。此外，在非专利文献4中公开有通过在分支的前后具备缓冲用放大器来分配高频信号的电路，但在具备缓冲用放大器的情况下，在放大器所占的布局面积、功率的消耗这点上不利。
现有技术文献
非专利文献
非专利文献1：Bon-Hyun Ku et al.,“A High-Linearity 76-85-GHz16-Element8-Transmit/8-Receive Phased-Array Chip With High Isolation and Flip-ChipPackaging”,IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES,VOL.62,NO.10,OCTOBER 2014
非专利文献2：Xinwang Zhang et al.,“A 0.5-30GHz Wideband DifferentialCMOS T/R Switch with Independent Bias and Leakage Cancellation Techniques”,2015IEEE International Symposium on Circuits and Systems,24-27MAY 2015
非专利文献3：Hyun-Woong Kim et al.,“A High Power CMOS Differential T/RSwitch using Multi-section Impedance Transformation Technique”,2010IEEE RadioFrequency Integrated Circuits Symposium,23-25MAY 2010
非专利文献4：Y.Mo et al.,“An LO Power Distribution Network Design forIntegrated 60-GHz Transceiver on Chip”,2009IEEE 8th International Conferenceon ASIC,pp.292-295
发明内容
本公开的目的在于提供即使在毫米波等高频率下也能够使特性良好的高频开关。
本公开的一方式将对差分信号的路径进行切换的高频开关作为对象。该高频开关具备构成一个端口的一对极化端子、以及构成多个端口的多对投掷端子。在多对投掷端子分别具备分别并联连接于一对投掷端子的每一个与接地节点之间、或者一对投掷端子之间的电感器、分别连接于多对投掷端子之间的并联连接开关、以及串联连接于多对投掷端子分别至一对极化端子之间的串联连接开关。由此在毫米波等高频率中也能够使特性良好。
附图说明
本公开的上述目的以及其他目的、特征及优点通过参照附图及下述的详细记叙而更加明确。其附图为：
图1是第一实施方式的毫米波雷达系统的整体构成图，
图2是高频开关的说明图，
图3是高频开关的电路图，
图4A是串联连接开关、并联连接开关的构成例中的第一例，
图4B是串联连接开关，并联连接开关的构成例中的第二例，
图4C是接通状态下的串联连接开关、并联连接开关的等效电路图，
图4D是断开状态下的串联连接开关、并联连接开关的等效电路图，
图5A是布局构成图，
图5B是层的构成说明图，
图5C是传输线路的剖面图，
图6A是表示第一端口的回波损耗特性S11的图，
图6B是表示第二端口的回波损耗特性S22的图，
图6C是表示第三端口的回波损耗特性S33的图，
图6D是表示第一端口与第二端口之间的隔离特性S12的图，
图6E是表示第一端口与第三端口之间的插入损耗特性S13的图，
图6F是表示第二端口与第三端口之间的隔离特性S23的图，
图7是第二实施方式的高频开关的电路图，
图8是第三实施方式的高频开关的电路图，
图9A是T型分支路的布局构成图中的第一例，
图9B是T型分支路的布局构成图中的第二例，
图9C是可变电容的电路图，
图10是第四实施方式的T型分支路的布局构成图中的第三例，
图11是第五实施方式的高频开关的电路图，
图12是第六实施方式的高频开关的电路图，
图13是第七实施方式的主集成电路的电路图，
图14是第八实施方式的高频开关的布局构成图，
图15是第九实施方式的传输线路的剖面图中的第一例，
图16是传输线路的剖面图中的第二例，
图17是传输线路的剖面图中的第三例，
图18是传输线路的剖面图中的第四例，
图19是传输线路的剖面图中的第五例，
图20是传输线路的剖面图中的第六例。
具体实施方式
以下，参照附图对高频开关的几个实施方式进行说明。在以下说明的各实施方式中，对于进行同一或者类似的动作的构成标注同一或者类似的附图标记并根据需要省略说明。
(第一实施方式)
图1至图6F示出第一实施方式的说明图。图1所示的毫米波雷达系统1通过例如向车辆前方发射79GHz频带的调制后的电波，并测定从对象物反射来的反射波，从而测量与对象物的距离、相对速度。以下，说明向构成毫米波雷达系统1的集成电路2a、2b中组入高频开关3a、3b的方式。
毫米波雷达系统1将具有相同构造的两个集成电路2a、2b彼此连接，并且分别对集成电路2a、2b连接控制器4而构成。控制器4使用例如内置有CPU 5、基于ROM、RAM等的存储器6、I/O 7、A/D转换器8的微计算机而构成。控制器4的功能虽然也可以搭载于集成电路2a、2b，但这里将控制有关的功能搭载于与集成电路2a、2b不同的控制器4来进行后述说明。
两个集成电路2a、2b分别被单芯片化。两个集成电路2a、2b虽然具备相同构造，但它们以不同的控制状态使用。因此，在图1中的集成电路2a的内部对相同的电路构成要素附加后缀a来表示，在图1中的集成电路2b的内部对相同的电路构成要素附加后缀b来表示。
集成电路2a具备数字部9a、接口9da、发送部10a、接收部11a、PLL(Phase LockedLoop：锁相环)12a、本机振荡信号分配放大器13a、倍频器14a、以及高频开关3a。数字部9a具备电路控制寄存器9aa、非易失性存储器9ba、以及控制部9ca，并能够经由接口9da与控制器4之间进行通信。
集成电路2b也同样具备数字部9b、接口9db、发送部10b、接收部11b、PLL12b、本机振荡信号分配放大器13b、倍频器14b、以及高频开关3b。数字部9b具备电路控制寄存器9ab、非易失性存储器9bb、以及控制部9cb而构成，并能够经由接口9db与控制器4之间进行通信。
此外，集成电路2a具备用于向外部输出本机振荡信号的本机振荡信号输出端口15a、以及用于从外部输入本机振荡信号的本机振荡信号输入端口16a。集成电路2b也还具备用于与其他集成电路2a共有相同的本机振荡信号的本机振荡信号输入端口16b。集成电路2b也具备用于向外部输出相同的本机振荡信号的本机振荡信号输出端口15b。
控制器4经由接口9da向集成电路2a的电路控制寄存器9aa中存储作为主机(Master)发挥功能的标志，此外，经由接口9db向集成电路2b的电路控制寄存器9ab中存储作为从属机(Slave)发挥功能的标志。此外，控制器4通过向各集成电路2a、2b的电路控制寄存器9aa、9ab中写入各种控制参数，来进行对集成电路2a、2b的指令处理以及电路控制处理。
在以下的说明中，根据需要将作为主机发挥功能的集成电路2a称作主集成电路2a。此外，根据需要将作为从属机发挥功能的集成电路2b称作从属集成电路2b。另外，在图1中，通过单线将在各个集成电路2a、2b的内部的各块间传输的高频信号简化地示出，但在这些各块间传输的高频信号根据需要通过巴伦器件(balun)被转换为单相信号或差分信号。此外，在图1所示的毫米波雷达系统1中，说明了将具有相同构造的两个集成电路2a、2b分配为主机、从属机，增加了发送以及接收的频道数的雷达的构成例，但仅使用一个集成电路也能够作为雷达动作。
搭载于各集成电路2a、2b的PLL12a、12b具备VCO(Voltage ControlledOscillator：压控振荡器)以及控制该VCO的输出信号的反馈环电路(均未图示)。主集成电路2a的控制部9ca基于保持于电路控制寄存器9aa的标志以及参数，例如通过PLL12a生成利用FMCW(Frequency Modulated Continuous Wave：调频连续波)等方式调制后的本机振荡信号，并向高频开关3a输出。另一方，从属集成电路2b的控制部9cb通过参照数字部9b内的电路控制寄存器9ab的标志使PLL12b的动作停止。
各集成电路2a、2b的高频开关3a、3b为两输入且一输出的构成，后述其详细内容。数字部9a、9b分别基于在电路控制寄存器9aa、9ab中存储的标志对高频开关3a、3b的路径进行切换。数字部9a的控制部9ca参照电路控制寄存器9aa的标志，以连接PLL12a与本机振荡信号分配放大器13a的方式对主集成电路2a的高频开关3a的路径进行切换。
数字部9b的控制部9cb参照电路控制寄存器9ab的标志，以连接本机振荡信号输入端口16b与本机振荡信号分配放大器13b的方式对从属集成电路2b的高频开关3b的路径进行切换。由此，通过主集成电路2a的PLL12a生成的信号经过本机振荡信号分配放大器13a向内部的发送部10a以及接收部11a传输，并且也经由本机振荡信号输出端口15a与本机振荡信号输入端口16b，向集成电路2b的发送部10b以及接收部11b传输。
此外，主集成电路2a的本机振荡信号输出端口15a与从属集成电路2b的本机振荡信号输入端口16b经由安装有集成电路2a、2b的印刷基板上的传输线路(未图示)连接。在印刷基板中，通过采用定义了特性阻抗Z0的传输线路的构造，能够减少高频信号的损失、反射。
发送部10a、10b按每个雷达的发送频道TX1ch～TXnch具备发送器17a、17b。在本实施方式中，由于将两个集成电路2a、2b连接，因此能够构成两个n频道份的发送频道TX1ch～TXnch，换句话说是构成2×n个发送频道。
发送器17a、17b分别将移相器18a、18b、倍频器19a、19b、功率放大器20a、20b级联连接而构成。移相器18a、18b控制各发送频道TX1ch～TXnch中的相位。此外，移相器18a、18b虽然连接于倍频器19a、19b之前，但也可以置于倍频器19a、19b之后。在图1中，作为一例说明了在倍频器19a、19b的前段设有移相器18a、18b的情况。此外，在第一实施方式中，示出使用了倍频器19a、19b的例子，但也能够使用将输入信号频率的3倍的频率输出的三倍频器(Frequency tripler)等而构成。
各发送频道TX1ch～TXnch中的发送器17a的输出分别连接于在印刷基板上形成的天线元件ATa1～ATan的供电点。各发送频道TX1ch～TXnch中的发送器17b的输出也同样，分别连接于在印刷基板上形成的天线元件ATb1～ATbn的供电点。最终，从天线元件ATa1～ATan以及天线元件ATb1～ATbn向对象物放射调制后的电波。
接收部11a、11b也按每个雷达的接收频道RX1ch～RXmch具备接收器21a、21b。这里，发送频道数n可以与接收频道数m相同也可以不同。各接收频道RX1ch～RXmch的接收器21a具备LNA(Low Noise Amplifier：低噪声放大器)22a、混频器23a、以及中频放大器24a，并分别连接于各接收频道RX1ch～RXmch的天线元件ARa1～ARam。各接收频道RX1ch～RXmch的接收器21b也具备LNA22b、混频器23b、以及中频放大器24b，并分别连接于各接收频道RX1ch～RXmch的天线元件ARb1～ARbm。
从对象物反射来的反射波分别经由多个天线元件ARa1～ARam、ARb1～ARbm，分别输入到接收部11a、11b。接收部11a、11b的LNA22a、22b分别放大接收信号并向混频器23a、23b输出。混频器23a、23b利用来自倍频器14a、14b的本机振荡信号，将接收信号频率转换为中频。
中频放大器24a、24b例如由可变增益放大器构成，分别利用设定于电路控制寄存器9aa、9ab的参数，对通过混频器23a、23b频率转换后的中频信号进行放大，并向控制器4的A/D转换器8输出。另外，虽然在图1的第一实施方式中A/D转换器8内置于控制器4，但A/D转换器8也可以分别内置于各集成电路2a、2b。控制器4通过基于由A/D转换器8转换后的数字数据来执行信号处理，由此计算与对象物的距离、相对速度。
如以上那样，集成电路2a、2b若具备主-从关系地连接，则能够作为系统整体增加发送频道数n以及接收频道数m。此时，主集成电路2a以及从属集成电路2b将来自搭载于该主集成电路2a的PLL12a的输出信号用作本机振荡信号，因此主集成电路2a以及从属集成电路2b能够同步地动作。
以下，详细地说明用于上述主集成电路2a以及从属集成电路2b的高频开关3a、3b的构成。以下，将高频开关3a、3b统称作高频开关3，或者将某一方称作高频开关3。
在图1所示的例中，高频开关3a、3b分别被用作具备两输入且一输出的功能的开关，但高频开关3本身也能够交换输入与输出地动作。即，高频开关3也能够以一输入且两输出动作。
如图2所示，高频开关3具备第一端口P1、第二端口P2、以及第三端口P3这三个端口。第一端口P1以及第二端口P2分别为投掷(throw)端口，第一端口P1具备一对端子(以下称作投掷端子)T1a、T1b，第二端口P2具备一对端子(以下称作投掷端子)T2a、T2b。第三端口P3为极化(pole)端口，该第三端口P3也具备一对端子(以下称作极化端子)T3a、T3b。由此，高频开关3作为差分的SPDT动作。
在各端口P1～P3连接有一对差分信号线Li1a-Li1b、Li2a-Li2b、Li3a-Li3b。一对差分信号线Li1a-Li1b、Li2a-Li2b、Li3a-Li3b分别包括一方的信号线Li1a、Li2a、Li3a(根据需要称作正相信号线)与另一方的信号线Li1b、Li2b、Li3b(根据需要称作反相信号线)。
如图1所示，高频开关3的第一端口P1是连接于本机振荡信号输入端口16a或者16b的端口。此外，高频开关3a的第二端口P2是分别连接于集成电路2a、2b的内部的PLL12a、12b的端口。
图3示出高频开关3的电路图。在连接于第一端口P1的一对投掷端子T1a、T1b的信号线Li1a、Li1b与接地节点G之间，分别连接有电感器L1a、L1b。此外，在信号线Li1a、Li1b的各节点N1a、N1b之间连接有并联连接开关S1。
此外，在连接于第二端口P2的一对投掷端子T2a、T2b的信号线Li2a、Li2b与接地节点G之间，也分别连接有电感器L2a、L2b。此外，在信号线Li2a、Li2b的各节点N2a、N2b之间也连接有并联连接开关S2。
电感器L1a、L1b、L2a、L2b为了高频中的阻抗匹配而设置，如后述的图5A所示，包括集成电路2a、2b上的螺旋电感器In1a、In1b、In2a、In2b。
此外，串联连接开关S1a、S1b成对连接于第一端口P1的一对投掷端子T1a、T1b至一对极化端子T3a、T3b之间。在该一对串联连接开关S1a、S1b与第三端口P3之间构成有T型分支路LT。
另一方面，串联连接开关S2a、S2b成对连接于第二端口P2的一对投掷端子T2a、T2b至一对极化端子T3a、T3b之间。在该一对串联连接开关S2a、S2b与第三端口P3之间构成有T型分支路LT。
T型分支路LT是将介于第一端口P1与第二端口P2之间的线路、以及从第一端口P1与第二端口P2的中间的节点N3a、N3b弯折并向第三端口P3侧延伸的线路分支的T型的分支路，在线路布局上在结合节点N3a、N3b分支而构成。
在图4A以及图4B中示出了并联连接开关S1、S2或者/以及串联连接开关S1a、S1b、S2a、S2b的电路。这些开关S1、S2、S1a、S1b、S2a、S2b由一级结构的开关SWa、或者多级的k级结构的开关SWb中的某一个构成。
图4A所示的开关SWa是使用了基于n沟道型的MOSFET_M1的单一的晶体管的构成，在其栅极连接以降低高频信号的损失为目的、具有高电阻值的栅极电阻Rg，并且在背栅与接地节点G之间也同样连接具有高电阻值的背栅电阻Rb而构成。
在施加于MOSFET_M1的源极与漏极间的高频的电压振幅增高时，如图4B所示，也可以使用包括多级MOSFET_M11…M1k的开关SWb。图4B所示的开关SWb在将图4A所示的开关SWa作为单位开关的情况下，将该单位开关k级多级化而构成。图4B所示的开关SWb通过将MOSFET_M11…M1k的漏极/源极与相邻的漏极/源极彼此连接而构成。此外，在图4B中，对于与图4A所示的栅极电阻Rg以及背栅电阻Rb对应的电阻Rg、Rb分别附加后缀1…k，作为栅极电阻Rg1…Rgk、背栅电阻Rb1…Rbk示出。此时，能够通过多个MOSFET_M11…M1k将施加的电压分压，能够提高开关SWb的耐压。
此外，为了消除MOSFET_M1、M11…M1k的源极以及漏极中的浮接(floating)，设有插入于该源极以及漏极之间的高电阻值的跨接电阻，但在图4A、图4B中，省略了该跨接电阻的记载。此外，也存在MOSFET_M1、M11…M1k由三重阱构造构成的情况，但该情况下的连接于深N阱的高电阻值的电阻也被省略。根据这种图4A、图4B所示的开关SWa、SWb，通过改变从外部对MOSFET_M1、M11…M1k的栅极施加的控制信号，从而能够切换开关SWa、SWb的接通/断开状态。
另外，在该图4A、图4B中，示出了开关SWa、SWb由n沟道型的MOSFET_M1、M11…M1k构成的方式，但不限于此，也可以使用其他种类的晶体管。此外，无论是在使用后述的块状硅基板31的情况下，还是在使用SOI(Silicon on Insulator)基板的情况下，都能够适用。
图4C示出MOSFET_M1、M11…M1k导通的情况下的等效电路，图4D示出MOSFET_M1、M11…M1k截止的情况下的等效电路。在MOSFET_M1、M11…M1k为导通状态时，如图4C所示，MOSFET_M1、M11…M1k的源极漏极间能够通过基于导通电阻Ron的等效电路来表示。此时，导通电阻Ron的值与MOSFET_M1、M11…M1k的栅极宽度成反比。另一方面，在MOSFET_M1、M11…M1k为断开状态时，如图4D所示，MOSFET_M1、M11…M1k的源极漏极间能够通过基于截止电容Coff的等效电路来表示。截止电容Coff的值与MOSFET_M1、M11…M1k的栅极宽度成正比。
为了使第一端口P1中的频率特性、第二端口P2中的频率特性以及第三端口P3中的频率特性近似，希望四个串联连接开关S1a、S1b、S2a、S2b的栅极宽度以及栅极长度彼此为相同值。此外，出于相同的理由，希望两个并联连接开关S1、S2的栅极宽度以及栅极长度也彼此为相同值。另外，若无需使各端口P1、P2、P3中的回波损耗的频率特性等各特性近似，则无需一定设为相同值。
在所处理的高频信号的功率较高的情况下，与串联连接开关S1a、S1b、S2a、S2b相比，并联连接开关S1、S2的源极漏极间的电压振幅可能增高。因此并联连接开关S1、S2希望如图4B所示那样将MOSFET_M11…M1k多级化而构成。此外，四个电感器L1a、L1b、L2a、L2b优选设为相同的电感值。这是为了与上述同样使各端口P1、P2、P3中的回波损耗的频率特性等各特性近似。
如图3所示，考虑高频开关3的串联连接开关S1a、S1b接通、串联连接开关S2a、S2b断开、并联连接开关S1断开、并联连接开关S2接通、第一端口P1与第三端口P3被设为导通状态的情况。该情况下的频率特性根据下述共振频率而确定，该共振频率基于并联连接开关S1的截止电容Coff与串联连接开关S2a、S2b的截止电容Coff的合成电容，以及电感器L1a、L1b的电感值而决定。共振频率包含于毫米波雷达系统1所使用的规定的动作频率带。
另一方面，虽然未图示，高频开关3的串联连接开关S1a、S1b断开、串联连接开关S2a、S2b接通、并联连接开关S1接通、并联连接开关S2断开、第二端口P2与第三端口P3被设为导通状态的情况下的频率特性根据下述共振频率而确定，该共振频率基于并联连接开关S2的截止电容Coff与串联连接开关S1a、S1b的截止电容Coff的合成电容、以及电感器L2a、L2b的电感而决定。共振频率包含于毫米波雷达系统1所使用的规定的动作频率带。
因此，如上述那样，只要构成开关S1a、S1b、S2a、S2b的MOSFET_M1、M11…M1k的栅极宽度、栅极长度，构成开关S1、S2的MOSFET_M1、M11…M1k的栅极宽度、栅极长度相同地构成，而且，电感器L1a、L1b、L2a、L2b的电感值相同地构成，则能够使第一端口P1与第二端口P2之间的隔离(Isolation)S21和第二端口P2与第三端口P3之间的隔离S32的频率特性近似。
同样，能够使一端口P1与第二端口P2中的回波损耗S11、S22的频率特性近似。另外，更优选的是将串联连接开关S1a、S1b、S2a、S2b、并联连接开关S1、S2以及电感器L1a、L1b、L2a、L2b以外的传输线路、接地线路中的寄生成分纳入考虑内来设定各种设计参数。
图5A示出将图2的高频开关3所示的电路图适用于毫米波带中的动作的情况下的布局的例子。该布局的例子以在38GHz附近确保高频特性的方式设计。图5B是示意地表示层(layer)的定义的说明图。
如图5B所示，在硅基板31上构成有布线层30。该布线层30具备相对较窄的区域中的元件彼此的连接所使用的局部布线32、以及位于该局部布线32之上将该局部布线32在相对较宽的区域中连接所用的全局布线33。
局部布线32具备穿过孔LV1～LVn彼此连接的多个局部布线层LL1～LLn。同样，全局布线33也包括穿过孔GVa～GVb彼此连接的多个全局布线层GLa～GLc。以下，根据需要将构成这些局部布线32以及全局布线33的孔LV1～LVn以及GVa～GVb的一部分或者全部称作“孔V”。此外，在图5A中将这些孔LV1～LVn以及GVa～GVb的一部分记载为“V”。由于全局布线33与局部布线32相比，能够将金属布线的膜厚较厚地、此外将布线宽度较宽地构成，因此适于将Q值等高频特性良好的传输线路、各种电感器等无源元件构成于集成电路内。
此外，最上层的全局布线层GLc由铝构成。与此相对，全局布线层GLc之下的全局布线层GLb由铜构成。因此，全局布线层GLb的每单位长度的电阻值较低，高频特性良好。因此，全局布线层GLb适于构成无源元件(例如电感器L1a、L1b、L2a、L2b)、传输线路的信号线(详细参照下述)。
在图5B中示出局部布线32以及全局布线33的剖面构造例，但不限于这种层构造。例如若使用不同的半导体工序，则存在局部布线层LL1～LLn、全局布线层GLa～GLc的数量、膜厚等不同的情况，但在这种情况下，也能够通过调整设计参数、布局来应用。
构成图3所示的高频开关3的各元件之间的连接，例如串联连接开关S1a、S1b、S2a、S2b、并联连接开关S1、S2以及电感器L1a、L1b、L2a、L2b之间的连接，作为一例使用图5C所示的共面波导150而构成。共面波导150利用了全局布线层GLb。
图5C示出了对于构成于第一端口P1侧的共面波导150，沿着图5A的VC-VC线切断后的剖面图。共面波导150构成为将构成差分信号线的两根信号线41a、41b与三根接地线41c、41d、41e彼此交替地间隔开。此时，信号线41a、41b以及接地线41c、41d、41e如图5C所示，希望构成于最上层的全局布线层GLc之下的全局布线层GLb。这是因为如上所述，高频特性良好。
另外，虽然省略了剖面图，但在第二端口P2侧，共面波导150也构成为将构成差分信号线的两根信号线42a、42b与三根接地线42c、42d、42e彼此交替地间隔开。此外，在第三端口P3中，共面波导150也构成为将构成差分信号线的两根信号线43a、43b与三根接地线43c、43d、43e彼此交替地间隔开。
这些信号线41a、41b、42a、42b、43a、43b以及接地线41c～41e、42c～42e、43c～43e的各布线宽度、分离宽度被设定为使得各端口P1～P3中的差分特性阻抗Z0成为约100Ω。但是，差分特性阻抗Z0的值无需一定为100Ω，根据来自所连接的放大器等的请求而变更。三根接地线41c～41e、42c～42e、43c～43e的宽度构成为彼此相同的宽度，两根信号线41a、41b、42a、42b、43a、43b也构成为彼此相同的宽度。但是，将上述的接地线41c～41e、42c～42e、43c～43e以及信号线41a、41b、42a、42b、43a、43b分别设为相同的宽度的原因是为了确保差分线路的对称性，是通常实施的方式之一，并不进行限定。
位于第一端口P1的一方的端部的第一接地线41c从第一端口P1向第二端口P2一侧沿一个方向延伸而构成，并连结于第二端口P2的第一接地线42c。位于第一端口P1的中央的第二接地线41d与第一接地线41c并行地延伸。该第二接地线41d从第一端口P1构成至高频开关3的中央。此外，虽然第二接地线42d从第二端口P2构成至高频开关3的中央，但与第二接地线41d断开。
位于第一端口P1的另一方的端部的第三接地线41e与第一接地线41c并行地延伸、构成至高频开关3的中央，并且从其延伸设置端部向第三端口P3一侧弯曲地构成，并连结于第一接地线43c。同样，位于第二端口P2的另一方的端部的第三接地线42e与第一接地线42c并行地延伸、构成至高频开关3的中央，并且从其延伸设置端部向第三端口P3一侧弯曲地构成，并连结于第三接地线43e。此外，位于第三端口P3的中央的第二接地线43d构成至高频开关3的中央侧。
此外，为了在集成电路2a、2b上将高频开关3所含的接地线共通地连接，接地加强线路441设于接近第一端口P1的位置。该接地加强线路441越过两根信号线41a、41b以及三根接地线41c～41e的上方地构成于最上层的全局布线层GLc，并且穿过孔V与构成于其下的全局布线层GLb的三根接地线41c～41e连接而构成，由此三根接地线41c～41e被连结。由此，能够使第一～第三接地线41c～41e的阻抗尽可能低地连接。
同样，接地加强线路442设于接近第二端口P2的位置。该接地加强线路442越过两根信号线42a、42b以及三根接地线42c～42e的上方地构成于最上层的全局布线层GLc，并且穿过孔V与构成于其下的全局布线层GLb的三根接地线41c～41e连接而构成，由此三根接地线42c～42e被连结。由此，能够使第一～第三接地线42c～42e的阻抗尽可能低地连接。
同样，接地加强线路443设于接近第三端口P3的位置。该接地加强线路443越过两根信号线43a、43b以及三根接地线43c～43e的上方地构成于最上层的全局布线层GLc，并且穿过孔V与构成于其下的全局布线层GLb的三根接地线43c～43e连接而构成，由此三根接地线43c～43e被连结。由此，能够使第一～第三接地线43c～43e的阻抗尽可能低地连接。在图5A的例子中，配置有三根接地加强线路441、442、443，但也可以根据需要，增大布线宽度或增加接地加强线路的数量。但是，由于是处理高频信号的电路，因此需要注意由于与信号线的电容耦合等而产生寄生成分。
第一端口P1的第一信号线41a以及第二信号线41b从第一端口P1向第二端口P2的设置方向、与第一接地线41c以及第三接地线41e并行地延伸。此外，第二端口P2的第一信号线42a以及第二信号线42b从第二端口P2向第一端口P1的设置方向、与第一接地线42c以及第三接地线42e并行地延伸。
在第一端口P1与第二端口P2之间形成有第一信号线41a、布线46a、以及第一信号线42a。在第一信号线41a与布线46a之间配置有串联连接开关S1a。在布线46a与第一信号线42a之间配置有串联连接开关S2a。换言之，第一端口P1的第一信号线41a将两个串联连接开关S1a、S2a夹设在其间地连接于第二端口P2的第一信号线42a。
此外，在第一端口P1与第二端口P2之间设有第二信号线41b、布线46b、以及第二信号线42b。在第二信号线41b与布线46a之间配置有串联连接开关S1b，在布线46b与第二信号线42b之间配置有串联连接开关S2b。换言之，第一端口P1的第二信号线41b将两个串联连接开关S1b、S2b夹设在其间地连接于第二端口P2的第二信号线42b。
在串联连接开关S1a、S1b的第一端口P1一侧，在第一信号线41a的节点N1a与第二信号线41b的节点N1b之间，构成并联连接开关S1。在串联连接开关S2a、S2b的第二端口P2一侧，也在第一信号线42a的节点N2a与第二信号线42b的节点N2b之间，构成并联连接开关S2。
第一信号线41a、42a、第二信号线41b、42b、以及布线46a、46b分别从共面波导150所使用的全局布线层GLb穿过位于其下方的多个孔GVa、LVn～LV1、全局布线层GLa以及局部布线层LLn～LL1(参照图5B)，与各开关S1a、S2a、S1b、S2b、S1、S2的各节点接触。
另外，正相信号线Li1a是从第一信号线41a经由布线46a延伸至结合节点N3a的信号线。正相信号线Li2a是从第一信号线42a经由布线46a延伸至结合节点N3a的信号线。正相信号线Li3a是从第一信号线43a经由孔V、连接线47以及布线46a延伸至结合节点N3a的信号线。
此外，反相信号线Li1b是从第二信号线41b经由布线46b延伸至结合节点N3b的信号线。反相信号线Li2b是从第二信号线42b经由布线46b延伸至结合节点N3b的信号线。反相信号线Li3b是从第二信号线43b经由布线46b延伸至结合节点N3a的信号线。
电感器L1a构成于第一端口P1的一方的投掷端子T1a的附近。该电感器L1a将第一信号线41a的连接节点N1a与第一接地线41c之间连结而构成。图示的电感器L1a为一个绕组，但也可以多次卷绕，在该情况下能够增大电感。
在全局布线层GLa中，连接线451a从第一接地线41c下方布线，构成于全局布线层GLb的电感器L1a的布线与连接线451a利用孔V接触。电感器L1a的外周由第一接地线41c包围，由此，能够加强接地电位，能够进一步改善与配置于高频开关3的周围的其他块的元件的隔离。
电感器L1b构成于第一端口P1的另一方的投掷端子T1b的附近。该电感器L1b将第二信号线41b的连接节点N2a与第三接地线41e之间连结而构成。图示的电感器L1b为一个绕组，但也可以多次卷绕，在该情况下能够增大电感。
特别是，在全局布线层GLa中，连接线451b从第三接地线41e下方布线，构成于全局布线层GLb的电感器L1b的布线与连接线451b利用孔V接触。该电感器L1b的外周也由第三接地线41e包围，由此，能够加强接地电位，能够改善与配置于高频开关3的周围的其他块的元件的隔离。
电感器L2a构成于第二端口P2的一方的投掷端子T2a的附近。该电感器L2a将第一信号线42a的连接节点N2a与第一接地线42c之间连结而构成。图示的电感器L2a为一个绕组，但也可以多次卷绕，在该情况下能够增大电感。
在全局布线层GLa中，连接线452a从第一接地线42c下方布线，构成于全局布线层GLb的电感器L2a的布线与连接线452a利用孔V接触。该电感器L2a的外周由第一接地线42c包围，由此，能够加强接地电位，能够改善与配置于高频开关3的周围的其他块的元件的隔离。
电感器L2b构成于第二端口P2的另一方的投掷端子T2b的附近。该电感器L2b将第二信号线42b的连接节点N2b与第三接地线42e之间连结而构成。图示的电感器L2b为一个绕组，但也可以多次卷绕，在该情况下能够增大电感。
特别是，在全局布线层GLa中，连接线452b从第三接地线42e下方布线，构成于全局布线层GLb的电感器L2b的布线与连接线452b利用孔V接触。该电感器L2b的外周也由第三接地线42e包围，由此能够加强接地电位以及改善与配置于高频开关3的周围的其他块的元件的隔离。
希望通过使这些电感器L1a、L1b、L2a、L2b的尺寸即线宽、线路长度彼此相等从而使自感相等。由此，能够使对于第一端口P1以及第二端口P2的各种特性的频率依赖性近似，各种特性例如是作为传输特性的插入损耗、回波损耗等。
布线46a、46b构成为在各自的中间的节点N3a、N3b以T型分支。
布线46a在其中间的节点N3a向第三端口P3一侧突出地设置，该突出设置部利用连接线47以及孔V与第一信号线43a连结。连接线47构成于全局布线层GLa，从构成于全局布线层GLb的布线46b的下侧与第一信号线43a连结。
布线46b在其中间的节点N3b向第三端口P3一侧突出地设置，该突出设置部连结于第二信号线43b。
根据以上所述，构成高频开关3。在该高频开关3中，由于通过电感器L1a、L1b、L2a、L2b，以及开关SWa或者SWb的截止电容Coff来达到阻抗的匹配，因此能够使高频特性良好。
对上述构成的作用进行说明。如图3所示，考虑第一端口P1一侧的串联连接开关S1a以及S1b接通，并联连接开关S1断开，第二端口P2一侧的串联连接开关S2a以及S2b断开，并联连接开关S2接通的控制状态。在该控制状态下，能够在第一端口P1与第三端口P3之间传输高频信号，在第一端口P1与第二端口P2之间以及在第二端口P2与第三端口P3之间不能传输高频信号。在该控制状态下，若向第二端口P2输入高频信号，则所输入的功率的大部分被反射。
图6A、图6B、…、图6F示出高频开关3中的各端口P1…P3的回波损耗特性以及各端口P1～P3之间的插入损耗以及隔离特性的模拟结果。在该情况下，以图3所示的条件执行模拟，理想的是希望第一端口P1的输入信号无损地向第三端口P3传输，此外，希望第二端口P2的输入信号不向其他第一端口P1或者第三端口P3泄漏地反射。
图6A示出第一端口P1中的回波损耗特性S11、图6B示出第二端口P2中的回波损耗特性S22、图6C示出第三端口P3中的回波损耗特性S33。此外，图6D示出从第二端口P2向第一端口P1的隔离特性S12、图6E示出从第三端口P3向第一端口P1的插入损耗特性S13、图6F示出从第三端口P3向第二端口P2的隔离特性S23。
如图6A、图6C所示，表示第一端口P1以及第三端口P3的回波损耗特性的S11、S33能够在38GHz的周边频带中适当地确保小于-10dB的带宽。此外，如图6B所示，在第二端口P2中，确认了在整个频带中反射。此外，如图6E所示，确认到插入损耗特性S13可得到-2.5dB。
此外，如图6D、图6F所示，相对于作为截止端口的第二端口P2的隔离特性S12、S32(＝S23)，在整个频带中确保了-20dB以下。根据以上所述，确认到可得到插入损耗少并且确保了高的隔离的高频开关3的特性。
另外，该设计的示例为一个例子，也可以根据需要调整构成各开关SWa、SWb的MOSFET_M1、M11…M1k的栅极宽度、该MOSFET_M1、M11…M1k的构成级数、以及电感器L1a、L1b、L2a、L2b的尺寸、元件值。但是，需要注意高频特性发生变动。
在本实施方式的高频开关3中，电感器L1a、L1b、L2a、L2b分别并联连接于一对投掷端子T1a、T1b、T2a、T2b与接地节点G之间，并联连接开关S1、S2分别连接于多个一对投掷端子T1a-T1b之间、T2a-T2b之间。此外，串联连接开关S1a、S1b串联连接于多个一对投掷端子T1a、T1b与一对极化端子T3a、T3b之间。此外，串联连接开关S2a、S2b串联连接于多个一对投掷端子T2a、T2b与一对极化端子T3a、T3b之间。
通过这样构成，能够将30GHz以上的毫米波带中的插入损耗降低为3dB以下，即比通常的威尔金森功率分配器的插入损耗少。例如，在通常的T型接头中，三个端口P1、P2、P3各自中的特性阻抗Z0相等的情况下，由于在分支位置产生反射，因此等分地分配时的插入损耗(通过特性)劣化，从3.0dB变为约3.6dB。另一方面，根据本实施方式的高频开关3，在所使用的规定的频带的38GHz附近，能够将插入损耗降低至约2.5dB。
非专利文献4在分支位置的前后使用了高频的缓冲放大器。在使用缓冲放大器的情况下，产生该缓冲放大器部分的电流消耗。与此相对，由于本实施方式的高频开关3包括电感器L1a、L1b、L2a、L2b、传输线路的无源元件、进行开关动作的晶体管，因此除了相当于数字部9a、9b的控制电路以外不消耗电流。因此，本实施方式中的高频开关3与非专利文献4所记载的技术相比，能够低功耗化。从布局面积的观点出发，在使用缓冲放大器的情况下，在T型接头的前后需要合计三个缓冲放大器的布局区域。与此相对，在本实施方式的高频开关3中，无需缓冲用的放大器。因此，高频开关3与非专利文献4所记载的构成相比，能够小型化。
此外，本实施方式的高频开关3在与威尔金森功率分配器相比的情况下，由于不需要该威尔金森功率分配器的构成所需的λ/4的传输线路，因此能够减小布局面积。
(第二实施方式)
图7示出第二实施方式的说明图。在第一实施方式的图1的构成中，列举了3端口的高频开关3的例子，但如图7所示，也能够应用于4端口的高频开关103。
4端口的高频开关103除了上述的3端口的高频开关3的构成之外，还具备包括一对投掷端子T4a、T4b的第四端口P4，并具备执行与第四端口P4的输入/输出信号相关的控制的串联连接开关S4a、S4b、并联连接开关S4、以及电感器L4a、L4b。
第四端口P4所涉及的串联连接开关S4a、S4b、并联连接开关S4、以及电感器L4a、L4b的连接关系以第一端口P1或者第二端口P2所涉及的串联连接开关S1a、S1b、S2a、S2b、并联连接开关S1、S2、以及电感器L1a、L1b、L2a、L2b的连接关系为准，因此省略其说明。
作为向各端口的分支的方式，如图7的电路图所示，也可以设置两个T型分支路(LT1、LT2)。若参照图5A的布局进行说明，则在布局上，第四端口P4以第一信号线41a以及42a的延伸方向为中心、设于与第三端口P3对置的一侧。此时，T型分支路LT1相当于上述的T型分支路LT，具备从节点N3a、N3b分支的线路。此外，T型分支路LT2可以构成为在不同于布线46a、46b的结合节点N3a、N3b的位置设置另外的第二结合节点，具备从第二分支节点向与第三端口P3一侧相反的方向弯曲的线路。
此外，也可以设置十字分支路来代替T型分支路LT1、LT2。若参照图5A的布局进行说明，则该十字分支路构成为具备相对于第一信号线41a以及42a等的延伸方向，从结合节点N3a、N3b向与第三端口P3一侧相反的方向弯曲的线路。
除了第一实施方式的高频开关3之外，也能够应用于本方式所示那样的SP3T(Single Pole Triple Throw：单刀三掷)的高频开关103。虽然省略了说明，但对于进一步增加了端口数的SPnT(Single Pole n Throw：单刀n掷，n为自然数)等各种高频开关也能够应用本方式的方法。
(第三实施方式)
图8至图9C示出第三实施方式的说明图。在该第三实施方式中，示出对振幅差以及相位差进行校正的方式，该振幅差以及相位差是在第二端口P2与第三端口P3为导通状态时产生的第一端口P1的正相信号线Li1a与反相信号线Li1b之间的振幅差以及相位差。
若第三端口P3配置于相对于将第一端口P1与第二端口P2结合的方向(在图3中为左右方向)弯曲的方向(在图3中为下方向)上，则在将第一端口P1以及第二端口P2的各投掷端子T1a-T2a、T1b-T2b之间结合的结合节点N3a、N3b，产生经由差分的T型分支路LT向第三端口P3的配置位置延伸信号线Li3a、Li3b的必要。
在该情况下，如图5A的布局构成所示，从第二端口P2至第三端口P3的传输线路的路径长度在正相/反相之间彼此不同。例如，从第二端口P2至第三端口P3的正相信号线Li2a-Li3a在图5A的布局上，从第一信号线42a经由布线46a的节点N3a到达第一信号线43a。
另一方面，从第二端口P2至第三端口P3的反相信号线Li2b-Li3b在图5A的布局构成上，从第二信号线42b经由布线46b的节点N3b到达第二信号线43b。此时，由于第三端口P3配置于图5A中的下侧，因此从第一信号线42a至第一信号线43a的路径长度与从第二信号线42b至第二信号线43b的路径长度相比而变长。由此，在高频信号的振幅以及相位产生差异。
若为该路径长度差的影响能够被忽略的程度，则希望使用第一实施方式(例如图3)的构成。但是，在该影响大到不能被忽略的程度的情况下，如第三实施方式所示，希望使用对正相、反相中的振幅差、相位差进行校正的方法。特别是在毫米波等高频信号中，波长变短，正相、反相中的路径长度差不能被忽略，故尤其有效。
更具体而言，如图1所示的毫米波雷达系统1那样，在高频开关3的后段连接本机振荡信号分配放大器13a、13b、移相器18a、18b等的情况下，有时在高频开关3产生的正相与反相的振幅差被直接输入，并向后段传输。在后段的本机振荡信号分配放大器13a、13b的内部不具备巴伦等对正相、反相的不平衡进行校正的元件的情况下，在负责放大的晶体管的正相、反相产生不同的电压振幅。
在该情况下，电压振幅较高一侧的晶体管所对应的负载变大。在该晶体管由MOSFET等构成的情况下，会影响TDDB(Time Dependent Dielectric Breakdown：经时击穿)、HCI(Hot Carrier Injection：热载流子注入)等的可靠性。此外，后段的本机振荡信号分配放大器13a、13b等通过最大功率供给的条件即共轭复数获得阻抗匹配的情况下，在晶体管的正相、反相中阻抗不同，难以满足最佳的条件。
在这种情况下，可以根据正相/反相的路径长度之差来变更构成串联连接开关S1a、S1b、S2a、S2b的MOSFET_M1、M11…M1k的栅极宽度、电感器L1a、L1b、L2a、L2b的尺寸。由此，能够尽可能地抑制路径长度之差的影响，能够尽可能消除正相信号与反相信号的振幅差以及相位差的不平衡。
此外，图9A示意性地示出构成图5A所示的T型分支路LT的布线46a、46b的路径。在图9A所示的布局构成中，连接线47从布线46b的下层侧下方向图9A中的下方向延伸。
图9B示意性地示出构成T型分支路LT的布线146a、146b的路径的变形例。在图9B所示的布局构成中，布线146a跨过连接线147之上沿图9B中的上下方向延伸。连接线147构成于全局布线层GLa，从构成于全局布线层GLb的布线146a的下侧利用孔V将反相信号线Li1b-Li2b连结。
在图9A、图9B的任一构造中，如图8所示，可以在T型分支路LT中在正相信号线Li3a以及反相信号线Li3b与接地节点G之间分别设置电容Ca、Cb。该电容Ca、Cb更优选的是可变电容。通过根据第一端口P1以及第三端口P3为导通状态的情况、第二端口P2以及第三端口P3为导通状态的情况，来调整该可变电容Ca、Cb的值，从而在任一导通状态下都能够减少正相、反相的不平衡。
可变电容Ca、Cb可以使用图9C所示的构成。如图9C所示，可变电容Ca、Cb具备MOSFET_M2、以及由MOM(Metal-Oxide-Metal：金属-氧化物-金属)电容等构成的固定电容C2。该MOSFET_M2与固定电容C2串联连接于T型分支路LT的结合节点N3a、N3b与接地节点G之间。通过未图示的逻辑电路使MOSFET_M2导通/截止，能够改变结合节点N3a、N3b与接地节点G之间的电容值。
结合节点N3a、N3b与接地节点G之间的电容值为固定电容C2与MOSFET_M2的源极/漏极间电容的合成电容值。
考虑控制串联连接开关S1a、S1b、S2a、S2b以及并联连接开关S1、S2的接通/断开状态，从而使第二端口P2与第三端口P3导通的情况。此时，可以减小连接于正相信号线Li3a的可变电容Ca的电容值，并且使连接于反相信号线Li3b的可变电容Cb的电容值比可变电容Ca大，以在第三端口P3中消除正相信号与反相信号之间的振幅差的方式进行调整。通过上述这样调整可变电容Ca、Cb的各电容值，能够减少第三端口P3中的正相信号与反相信号之间的振幅差以及相位差。
若使第一端口P1与第三端口P3导通，则正相侧与反相侧中的线路长度之差相对于信号的电长度是几乎能够被忽略的长度。因此，可以将连接于正相信号线Li3a的可变电容Ca的电容值、与连接于反相信号线Li3b的可变电容Cb的电容值调整为相等的值。
如以上说明那样，通过与各动作状态相应地调整可变电容Ca、Cb的各电容值，无论是在使第二端口P2与第三端口P3导通的情况下，还是在使第一端口P1与第三端口P3导通的情况下，都能够减少在正相信号与反相信号之间产生的振幅差以及相位差。
(第四实施方式)
图10示出取代图9A或者图9B的构造的、结合节点N3a、N3b的附近的T型分支路LT2的具体的布局构造。如图10所示，T型分支路LT2为结合节点N3a、N3b中的正相/反相的信号线Li1a-Li1b之间的线路间隔W1比正相/反相的信号线Li1a-Li1b的延伸起始的线路间隔W2窄。结合节点N3a、N3b中的正相/反相的信号线Li2a-Li2b之间的线路间隔W1比正相/反相的信号线Li1a-Li1b的延伸起始的线路间隔W3窄。
此外，结合节点N3a、N3b中的正相/反相的信号线Li3a-Li3b之间的线路间隔W4构成得比正相/反相的信号线Li3a-Li3b的延伸起始的线路间隔W5窄。通过采用这种图10所示的布局构成，即使在第二端口P2与第三端口P3导通的状态下，也能够减少外环路径与内环路径的路径长度之差。其结果，能够减少振幅差以及相位差。
此时，既可以进一步设置在上述实施方式中示出的可变电容Ca、Cb，也可以不设置。此外，为了使各端口P1～P3中的特性阻抗Z0相等，第一端口P1中的线路间隔W2、第二端口P2中的线路间隔W3、以及第三端口P3中的线路间隔W5通常相等，但也可以根据各端口P1～P3中所需的特性阻抗Z0而不同。同样，出于相同的观点，线路间隔W1与线路间隔W4通常相等，但该线路间隔W1以及W4也可以彼此不同。
(第五实施方式)
图11示出第五实施方式中的高频开关403的电路图。如图11所示，在第五实施方式中，差分构成的电感器L1c、L2c分别连接于第一端口P1以及第二端口P2的各投掷端子T1a-T1b之间、T2a-T2b之间。
高频开关403与第一实施方式的构成相比，能够减少电感器的个数。因此，能够减少该电感器的占有面积，能够缩小布局面积。此外，在第一实施方式中，电感器L1a的接地的位置与电感器L1b的接地的位置在布局上不同，因此接地的寄生成分对高频产生影响。与此相对，在第五实施方式中，由于在差分信号线之间分别插入电感器L1c、L2c，因此能够减少寄生成分的影响。
(第六实施方式)
图12示出第六实施方式中的高频开关503的电路图。在第六实施方式中，第二电感器L3a、L3b串联连接于第三端口P3的极化端子T3a、T3b的信号线Li3a、Li3b。
与第一端口P1以及第二端口P2的电路构成、布局构成相比，第三端口P3的电路构成、布局构成不是对称的构造。因而，在第一实施方式中，若在第一端口P1以及第二端口P2中优先回波损耗S11、S22的频率特性，则第三端口P3中的回波损耗S33容易劣化。
对于该课题，在第六实施方式中，通过对第三端口P3的极化端子T3a、T3b以串联的方式连接电感器L3a、L3b，从而能够改善第三端口P3中的回波损耗特性S33。
(第七实施方式)
图13示出第七实施方式的构成图。如图13所示，通过设置向接收器21a输入集成电路2的内部的本机振荡信号的路径，从而能够设置高频电路用的BIST(Built-In-SelfTest：内建自测)功能。该BIST功能为了降低出厂时或出厂后的高频试验所需的成本而设，通过将在内部生成的高频信号向各电路块输入来进行电路动作的验证。
对于图13所示的主集成电路602a，BIST功能以外的构成与第一实施方式相同，因此省略控制器4的构成以及说明。
代替主集成电路2a的主集成电路602a除了具备与在第一实施方式中说明的主集成电路2a相同的构成之外，还在本机振荡信号分配放大器13a的后段具备高频开关603、倍频器614、以及耦合器6151…615m。
高频开关603的一方的输出端口构成为第一端口P1，连接于对外部的本机振荡信号输出端口15a。高频开关603的另一方的输出端口构成为第二端口P2，经由倍频器614连接于耦合器6151…615m。该耦合器6151…615m具有将由内部的PLL12a生成的本机振荡信号作为测试信号输入接收器21a的各接收频道RX1ch～RXmch的功能。
在对主集成电路602a的接收系统电路进行自诊断时，控制部9ca基于在电路控制寄存器9aa中存储的参数，将高频开关3a的输入侧的路径切换为PLL12a侧，将高频开关603的输出侧的路径切换为倍频器614侧。
通过将主集成电路602a的内部的信号的路径控制为前述的状态，从而向接收器21a的各频道输入自诊断用的高频信号。另一方面，经由倍频器14a向接收器21a的内部的混频器23a输入本机振荡信号。最终，通过检查中频放大器24a的输出信号、内部的节点的电特性，能够对接收器21a的内部的LNA21a、混频器23a、中频放大器24a进行自诊断测试。
根据本实施方式，高频开关603被用于在自诊断测试时向接收部11a的LNA21a输入本机振荡信号。由此能够利用内部的本机振荡信号进行自诊断测试。
(第八实施方式)
图14所示的高频开关703代替第一实施方式中的电感器L1a、L1b、L2a、L2b使用短线(stubs)St1a、St1b、St2a、St2b而构成。另外，与图5A相同的部分表示同一构造，附图标记也被省略。
短线St1a在第一端口P1一侧的第一信号线41a与第一接地线41c之间，利用孔V将布线481a、连接线451a连接，并且将基于MOM或者MIM(Metal Insulator Metal：金属绝缘体金属)的电容元件C1a串联连接而构成。布线481a通过将电容元件C1a连接从而对于接地线41c以高频接地。
其他短线St1b、St2a、St2b的构造如图14所示，与短线St1a在图示中左右上下对称，其构成以及动作原理相同。因此，省略这些短线St1b、St2a、St2b的构成说明。
此外，图14所示的短线St1a、St1b、St2a、St2b由在信号线的两侧具备接地线的共面波导构成，此外，为了缩小布局面积，因此在传输线路的中途弯折。
通过构成这种短线St1a、St1b、St2a、St2b，在高频特性上能够获得与使用螺旋电感器In1a、In1b、In2a、In2b的情况相同的特性。其他与第一实施方式相同，故省略说明。
(第九实施方式)
图15至图20示出代替第一实施方式中的图5C所示的共面波导150的传输线路250、350、450、550、650、750的构成例。
如图15所示的传输线路250那样，也可以不在共面波导150的中央设置接地线41d地构成。即，也可以一对信号线41a、41b相邻，并且从该一对信号线41a、41b向两外侧分离地配置接地线41c、41e。
此外，如图16的传输线路350所示，也可以不设置传输线路250的两端的接地线41c、41e。在该情况下，两根信号线41a、41b配置于硅基板31的上方，硅基板31作为接地电位发挥功能。
此外，如图17的传输线路450所示，也可以使用带有接地屏蔽层Ls的共面线路。该传输线路450在接地线41c～41e与硅基板31之间设有接地屏蔽层Ls。接地屏蔽层Ls在接地线41c、41e以及信号线41a、41b与硅基板31之间与该硅基板31并行地延伸设置，作为对硅基板31的屏蔽而设。接地屏蔽层Ls从全局布线层GLb穿过其他全局布线层GLa以及局部布线32将接地线41c～41e彼此连接。
同样，如图18的传输线路550所示，也可以使用带有接地屏蔽层Ls的共面线路。该传输线路550对于图15所示的无中央的接地线41d的共面线路，在两端的接地线41c、41e与硅基板31之间设有接地屏蔽层Ls。
此外，如图19的传输线路650所示，也可以使用带有接地屏蔽层Ls的微带线线路。该传输线路650是在信号线41a、41b与硅基板31之间设有接地屏蔽层Ls的构成。在图19中的剖面图中，接地屏蔽层Ls的电位看似为浮接状态，但实际上在集成电路602a内与其他接地电位的节点连接。
此外，如图20的传输线路750所示，也可以使用带有接地屏蔽层Ls以及Ls2的共面线路。接地屏蔽层Ls2构成于位于全局布线层GLb的上方的全局布线层GLc。
传输线路750通过接地屏蔽层Ls以及Ls2上下夹着信号线41a而构成。在图20所示的传输线路750中，在信号线41a以及41b之间的中央未设有接地线41d，但也可以设置接地线41d。
对于第一实施方式中说明的图5C以及第九实施方式的图15～图20所示的传输线路，频率充分高的区域中的差分传输线路的Odd模式的特性阻抗Z0由下述的(1)式赋予。
[数1]
Figure BDA0003079872160000251
在该(1)式中，Lo表示每单位长度的电感成分，Cg表示对地电容成分，Cs表示对信号线电容成分。由于电感成分Lo、对地电容成分Cg以及对信号线电容成分Cs根据传输线路的构造、尺寸而变化，因此特性阻抗Z0的值也变化。
(其他实施方式)
本公开不限于上述的实施方式，能够进行各种变形来实施，在不脱离其主旨的范围内能够适用于各种实施方式。
也可以组合上述多个实施方式的构成、功能。在能够解决课题的范围内省略上述实施方式的一部分的方式也可视作实施方式。此外，在不脱离由权利要求书所记载的内容特定的本质的限度内，能够想到的所有方式都可视作实施方式。
在附图中，3、3a、3b；103；203；403；503；603；703表示高频开关，T3a、T3b表示极化端子，T1a、T1b、T2a、T2b表示投掷端子，L1a、L1b、L2a、L2b表示电感器，L3a、L3b表示电感器，St1a、St1b、St2a、St2b表示短线(电感器)，S1、S2表示并联连接开关，S1a、S1b、S2a、S2b表示串联连接开关。
本公开以上述的实施方式为准进行了记述，但应理解为本公开不限于该实施方式、构造。本公开也包含各种变形例、等同范围内的变形。除此之外，各种组合、方式、进而包含一要素、其以上、或者其以下的其他组合、方式也落入本公开的范畴、思想范围内。

Claims (13)

1.一种高频开关，是对集成电路上所构成的差分信号的路径进行切换的高频开关(3、3a、3b；103；203；403；503；603；703)，其特征在于，具备：
一对极化端子(T3a、T3b)，构成一个端口；以及
多个一对投掷端子(T1a、T1b、T2a、T2b；T1a、T1b、T2a、T2b、T4a、T4b)，构成多个端口，
在所述多个一对投掷端子分别具备：
电感器(L1a、L1b、L2a、L2b；L1c、L2c；L4a、L4b；St1a、St1b、St2a、St2b)，分别并联连接于所述一对投掷端子的各端子与接地节点(G)之间、或者所述一对投掷端子之间；
并联连接开关(S1、S2)，分别连接于所述多个一对投掷端子之间；以及
串联连接开关(S1a、S1b、S2a、S2b；S1a、S1b、S2a、S2b、S4a、S4b)，串联连接于从所述多个一对投掷端子分别至所述一对极化端子之间。
2.如权利要求1所述的高频开关，其中，
所述高频开关构成为具备两个所述一对投掷端子(S1a、S1b、S2a、S2b)的单刀双掷开关。
3.如权利要求1或2所述的高频开关，其中，
所述并联连接开关以及所述串联连接开关分别使用单一MOSFET或者多级的MOSFET(M1、M11…M1k)而构成，
所述并联连接开关以及所述串联连接开关的所述MOSFET的栅极宽度相同，并且与所述投掷端子分别连接的所述电感器彼此为相同的构造。
4.如权利要求1或2所述的高频开关，其中，
所述并联连接开关以及所述串联连接开关分别使用单一MOSFET或者多级的MOSFET(M1、M11…M1k)而构成，
构成所述串联连接开关的所述MOSFET的栅极宽度、以及与所述各投掷端子分别连接的所述电感器的尺寸根据正相/反相的相位差而被设定。
5.如权利要求4所述的高频开关，其中，
通过所述MOSFET的截止电容、以及所述电感器的电感，由所述MOSFET的截止电容、以及所述电感器的电感决定的共振频率被包含于规定的动作频率带中，所述MOSFET构成所述并联连接开关及所述串联连接开关。
6.如权利要求1或2所述的高频开关，其中，
将可变电容(Ca、Cb)连接于通过信号线将所述多个投掷端子与所述极化端子结合的结合节点(N3a、N3b)，由此构成所述高频开关。
7.如权利要求1或2所述的高频开关，其中，
具备通过信号线将所述多个投掷端子与所述极化端子结合的结合节点(N3a、N3b)，
从所述多个投掷端子到达至所述结合节点时的所述结合节点处的正相/反相之间的线路间隔(W1)，比从各投掷端子朝向所述结合节点的延伸起始的线路间隔(W2、W3)窄，
从所述极化端子到达至所述结合节点时的所述结合节点处的正相/反相之间的线路间隔(W4)，比从所述极化端子朝向所述结合节点的延伸起始的线路间隔(W5)设定得窄。
8.如权利要求1或2所述的高频开关，其中，
所述并联连接开关使用串联连接成多级的晶体管(M1)而构成。
9.如权利要求8所述的高频开关，其中，
所述串联连接开关使用连接成单一晶体管或者多级的晶体管(M1、M11…M1k)而构成，
所述并联连接开关构成为其构成级数比所述串联连接开关的晶体管的级数多。
10.如权利要求1所述的高频开关，其中，
所述电感器(L1c、L2c)连接于所述一对投掷端子所连接的正相信号线与反相信号线之间。
11.如权利要求1或2所述的高频开关，其中，
还具备串联连接于所述极化端子的第二电感器(L3a、L3b)。
12.如权利要求1或2所述的高频开关，其中，
所述高频开关被用于将在所述集成电路(2a)的内部所构成的PLL(12a)的输出向所述集成电路的内部或者外部切换。
13.如权利要求1或2所述的高频开关，其中，
所述高频开关被用于代替接收器(11a)所接收的接收信号而在进行自诊断测试时向所述接收器输入高频信号。
CN201980077159.4A 2018-11-26 2019-10-29 高频开关 Active CN113196560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-220253 2018-11-26
JP2018220253A JP6879287B2 (ja) 2018-11-26 2018-11-26 高周波スイッチ
PCT/JP2019/042362 WO2020110559A1 (ja) 2018-11-26 2019-10-29 高周波スイッチ

Publications (2)

Publication Number Publication Date
CN113196560A CN113196560A (zh) 2021-07-30
CN113196560B true CN113196560B (zh) 2022-04-19

Family

ID=70854271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980077159.4A Active CN113196560B (zh) 2018-11-26 2019-10-29 高频开关

Country Status (4)

Country Link
US (1) US11469758B2 (zh)
JP (1) JP6879287B2 (zh)
CN (1) CN113196560B (zh)
WO (1) WO2020110559A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021255809A1 (ja) * 2020-06-16 2021-12-23 三菱電機株式会社 マルチプレクサ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2075801C1 (ru) * 1993-06-08 1997-03-20 Новосибирский электротехнический институт связи им.Н.Д.Псурцева Универсальное устройство объединения некогерентных сигналов
DE19715214C1 (de) 1997-04-11 1998-07-02 Siemens Ag Bildsensor mit einer Vielzahl von Bildpunkt-Sensorbereichen
US6009314A (en) * 1997-11-17 1999-12-28 Telefonaktiebolaget L/M Ericsson Monolithic high frequency antenna switch
US6731184B1 (en) * 1999-07-29 2004-05-04 Murata Manufacturing Co., Ltd. High frequency switching component
WO2001095075A1 (fr) 2000-06-02 2001-12-13 Hitachi,Ltd Circuit integre a semi-conducteur et circuit de distribution du signal d'horloge
JP2002164704A (ja) * 2000-11-28 2002-06-07 Matsushita Electric Ind Co Ltd バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器
JP4534405B2 (ja) * 2001-09-25 2010-09-01 株式会社村田製作所 高周波スイッチ回路およびそれを用いた電子装置
US6819201B2 (en) * 2002-07-19 2004-11-16 M/A-Com Balanced high isolation fast state transitioning switch apparatus
KR20060048619A (ko) * 2004-06-30 2006-05-18 마츠시타 덴끼 산교 가부시키가이샤 고주파 스위치 회로장치
US7162375B2 (en) * 2005-02-04 2007-01-09 Tektronix, Inc. Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator
US8222949B2 (en) * 2010-07-08 2012-07-17 Triquint Semiconductor, Inc. Balanced switch including series, shunt, and return transistors
CN103219566B (zh) * 2012-01-19 2016-08-03 三星电机株式会社 高频开关
CN105453430B (zh) * 2013-08-06 2018-08-03 株式会社村田制作所 高频模块
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
JP2015119319A (ja) * 2013-12-18 2015-06-25 Tdk株式会社 高周波回路
EP2899803B1 (en) * 2014-01-24 2020-06-24 Ampleon Netherlands B.V. Circuit comprising balun and impedance transforming elements
US10148265B2 (en) * 2015-01-30 2018-12-04 Psemi Corporation Radio frequency switching circuit with distributed switches
CN104966863A (zh) * 2015-06-29 2015-10-07 南京理工大学 开关型平衡滤波功分器
US10361697B2 (en) * 2016-12-23 2019-07-23 Skyworks Solutions, Inc. Switch linearization by compensation of a field-effect transistor
US10686440B2 (en) * 2017-12-21 2020-06-16 Integrated Device Technology, Inc. RF switch with digital gate threshold voltage
US10778206B2 (en) * 2018-03-20 2020-09-15 Analog Devices Global Unlimited Company Biasing of radio frequency switches for fast switching

Also Published As

Publication number Publication date
JP6879287B2 (ja) 2021-06-02
WO2020110559A1 (ja) 2020-06-04
US20210281261A1 (en) 2021-09-09
CN113196560A (zh) 2021-07-30
US11469758B2 (en) 2022-10-11
JP2020088597A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
US8248302B2 (en) Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same
US6958665B2 (en) Micro electro-mechanical system (MEMS) phase shifter
US9577847B2 (en) Non-reciprocal components with balanced distributedly modulated capacitors (DMC)
US7482972B2 (en) Integrated multi-mixer circuit
US7639102B2 (en) Reconfigurable duplexing couplers
US9413050B2 (en) Distributedly modulated capacitors for non-reciprocal components
KR20210134913A (ko) 윌킨슨 분배기
US8754722B2 (en) Planar integrated switching device
EP3282580A1 (en) Multimode operation for differential power amplifiers
CN113196560B (zh) 高频开关
JP5689841B2 (ja) 方向性結合型ミキサー回路
Palomba et al. A novel hybrid active quasi-circulator for L-band applications
JP2005136630A (ja) 高周波スイッチ
US20160126945A1 (en) Switching circuit
CN114497954A (zh) 一种功分器和系统
EP1396935A1 (en) Compact balun for 802.11a applications
Lee et al. A Ka-Band Bi-Directional Reconfigurable Switched Beam-Forming Network Based on 4${\times} $4 Butler Matrix in 28-nm CMOS
JP2002164704A (ja) バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器
US20210036673A1 (en) Power combiner circuit
EP4120471B1 (en) Power distributor/combiner
WO2017018811A1 (ko) 모터 드라이버의 반사파 노이즈 제거를 위한 임피던스 매칭 장치
WO2023106092A1 (ja) 高周波回路
RU2436202C1 (ru) Широкополосный 180-градусный фазовращатель свч
CN114982076B (zh) 一种集成电路
KR100273735B1 (ko) 반도체장치의위상변위기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant