JP2002164704A - バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器 - Google Patents

Abstract

(57)【要約】 【課題】 周波数が高くなった場合でも、ＦＥＴの寄生
容量によるアイソレーション特性の劣化を防止する高周
波スイッチ及びそれに好適なスパイラルインダクタを提
供する。 【解決手段】 ＳＰＤＴスイッチは、共通入出力端子１
０１と入出力端子１０２、１０３を備え、共通入出力端
子１０１に接続される一方の信号線にλ／４線路（９０
度移相器）１３０ｂを接続し、入出力端子１０２に接続
される信号線のうち、λ／４線路１３０ｂが接続されな
い側の信号線においてλ／４線路（９０度移相器）１３
０ａを接続し、さらに、入出力端子１０３に接続される
信号線のうち、λ／４線路１３０ｂが接続されない側の
信号線においてλ／４線路（９０度移相器）１３０ｃを
接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、等振幅、逆位相の
信号からなるバランス信号を扱う高周波スイッチ及びそ
れに好適なスパイラルインダクタ及び分配器に関する。

【０００２】

【従来の技術】携帯電話に代表される無線通信機におい
て、等振幅、逆位相の関係を有する信号対からなるバラ
ンス信号を用いて、増幅器や周波数変換器などをバラン
ス（差動）動作させる方式がある。このようなバランス
（差動）動作させる回路（以下「バランス型回路」とい
う。）では、電源や外部からの干渉による特性劣化を抑
えることができるので、特に、不要な信号の回り込みが
問題になりやすい半導体集積回路などで広く用いられて
いる。無線通信機において、アンテナを共用して送信経
路と受信経路とを切り替えて接続する構成の場合、その
切り替えのために、ＳＰＤＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ
Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）スイッチが用いられるこ
とが多い。このＳＰＤＴスイッチもバランス型回路で構
成することが可能である。

【０００３】図１２は、広く採用されている単相動作の
ＳＰＤＴスイッチの構成を示している。同図において、
ＳＰＤＴスイッチは、共通入出力端子１０１と、２つの
入出力端子１０２、１０３と、制御端子１０４ａ、１０
４ｂと、電界効果トランジスタ（以下「ＦＥＴ」とい
う。）１１０ａ〜１１０ｄとで構成される。また、ＳＰ
ＤＴスイッチはバイアス用抵抗として、扱う周波数に対
して十分大きなインピーダンスを有する抵抗１２０ａ〜
１２０ｄを備える。共通入出力端子１０１から入力され
た信号は、入出力端子１０２又は入出力端子１０３のい
ずれか一方へ伝達され、そこから出力される。また、入
出力端子１０２又は入出力端子１０３の他方から入力し
た信号は共通入出力端子１０１へ伝達され、そこから出
力される。

【０００４】このようなＳＰＤＴスイッチを用いてバラ
ンス型のスイッチを構成する場合、等振幅、逆位相の２
つの信号に対する信号経路の各々においてＳＰＤＴスイ
ッチを用いればよい。図１３は、図１２に示すＳＰＤＴ
スイッチを用いて構成したバランス型ＳＰＤＴスイッチ
の構成例である。図１３に示す例は本発明者がバランス
回路の原理に基づいて独自に考案したものである。図１
３において、バランス型ＳＰＤＴスイッチは、共通入出
力端子１０１、入出力端子１０２、１０３を備える。そ
れらの端子において、等振幅、逆位相のバランス信号が
入力または出力される。また、バランス型ＳＰＤＴスイ
ッチは制御端子１０４ａ、１０４ｂと、ＦＥＴ１１０ａ
〜１１０ｈと、バイアス用抵抗１２０ａ〜１２０とを有
する。いま、各ＦＥＴは、ＦＥＴのゲート・ソース間電
圧がＶｃ１のときオン状態となり、ゲート・ソース間電
圧がＶｃ２のときオフ状態になると仮定する。制御端子
１０４ａ、１０４ｂには相補的に電圧Ｖｃ１または電圧
Ｖｃ２が印加される。制御端子１０４ａにＶｃ１、制御
端子１０４ｂにＶｃ２を加えると、ＦＥＴ１１０ｂ、１
１０ｃ、１１０ｆ、１１０ｇがオン状態、ＦＥＴ１１０
ａ、１１０ｄ、１１０ｅ、１１０ｈがオフ状態となり、
共通入出力端子１０１と入出力端子１０３の経路は接続
され、共通入出力端子１０１と入出力端子１０２の経路
は遮断される。逆に、制御端子１０４ａにＶｃ２、制御
端子１０４ｂにＶｃ１を加えると、ＦＥＴ１１０ｂ、１
１０ｃ、１１０ｆ、１１０ｇがオフ状態、ＦＥＴ１１０
ａ、１１０ｄ、１１０ｅ、１１０ｈがオン状態となり、
共通入出力端子１０１と入出力端子１０２の経路が接続
され、共通入出力端子１０１と入出力端子１０３の経路
は遮断される。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たＳＰＤＴスイッチでは、取り扱う周波数が高くなる
と、ＦＥＴの寄生容量によって挿入損失やアイソレーシ
ョン特性が劣化する。ＦＥＴは、図１４（ａ）に示すよ
うにゲート・ソース間電圧に応じて変化するドレイン・
ソース間抵抗Ｒdsと寄生容量Ｃdsとの並列回路で簡易的
に等価回路表現でき、ＦＥＴがオン時はドレイン・ソー
ス間抵抗Ｒdsのみ（図１４（ｂ）参照）で、オフ時はド
レイン・ソース間容量Ｃdsのみ（図１４（ｃ）参照）で
表現できる。挿入損失を低減するにはオン時のドレイン
・ソース間抵抗Ｒdsを小さくすればよい。しかし、ドレ
イン・ソース間抵抗Ｒdsを低減するためにＦＥＴのゲー
ト幅を大きくすると、ドレイン・ソース間容量Ｃdsが大
きくなりオフ時のアイソレーションが劣化する。このよ
うに、挿入損失とアイソレーション間にはトレードオフ
の関係がある。アイソレーションを改善するためにＦＥ
Ｔに並列にインダクタを接続し、オフ時の浮遊容量Ｃds
と共振させる構成も提案されている。しかしながら、そ
の方法では、周波数特性が狭帯域となるだけでなく、共
振用インダクタに大きな面積を要するため半導体集積化
しにくいという問題があった。

【０００６】本発明は、上記課題を解決するために、低
損失で高いアイソレーションを確保するＳＰＤＴスイッ
チ及びそれに好適なスパイラルインダクタ及び分配器を
提供することを目的とする。

【０００７】

【課題を解決するための手段】以上の課題を解決するた
め、本発明の第１の方法は、ＳＰＤＴスイッチを構成す
る共通入出力端子に接続される一方の信号線に９０度移
相器を接続し、残り２つの入出力端子に接続される信号
線のうち前記９０度移相器が接続されない側の信号線に
９０度移相器を接続することを特徴とする。本発明の第
２の方法は、ＳＰＤＴスイッチを構成するＦＥＴに並列
にインダクタを接続してオフ時の浮遊容量と共振させ、
かつ、それらの共振周波数が異なることを特徴とする。
より、具体的には以下のとおりとなる。

【０００８】本発明に係る第１の高周波スイッチは、等
振幅、逆位相のバランス信号の伝送経路を切り替える高
周波スイッチであって、共通入出力端子対と、第１及び
第２の入出力端子対と、共通入出力端子対に接続された
一対の信号経路と、第１の入出力端子対に接続された一
対の信号経路と、第２の入出力端子対に接続された一対
の信号経路と、共通入出力端子対に接続された信号経路
対に対して、第１の入出力端子対に接続された信号経路
対又は第２の入出力端子対に接続された信号経路対を接
続するように切り替えを行なうスイッチ手段とを含む。
共通入出力端子対に接続された信号経路の一方に９０度
移相器が含まれる。第１の入出力端子対に接続された信
号経路のうち、共通入出力端子対に接続された信号経路
の他方に接続され得る方の信号経路に９０度移相器が含
まれる。第２の入出力端子対に接続された信号経路のう
ち、共通入出力端子対に接続された信号経路の他方に接
続され得る方の信号経路に９０度移相器が含まれる。

【０００９】本発明に係る第２の高周波スイッチは、等
振幅、逆位相のバランス信号の伝送経路を切り替える高
周波スイッチであって、共通入出力端子には単相信号が
入力または出力される共通入出力端子と、バランス信号
が入力または出力される第１及び第２の入出力端子対
と、共通入出力端子に接続されて、単相信号を２つの同
じ信号に分配する分配手段と、分配手段から出力される
２つの信号を伝達するために前記分配手段に接続された
一対の信号経路と、第１の入出力端子対に接続された一
対の信号経路と、第２の入出力端子対に接続された一対
の信号経路と、分配手段に接続された信号経路対に対し
て、第１の入出力端子対に接続された信号経路対又は第
２の入出力端子対に接続された信号経路対を接続するよ
うに切り替えを行なうスイッチ手段とを含む。分配手段
に接続された信号経路の一方には、９０度移相器が含ま
れる。第１の入出力端子対に接続された信号経路のう
ち、分配手段に接続された信号経路の他方に接続され得
る信号経路に９０度移相器が含まれる。第２の入出力端
子対に接続された信号経路のうち、分配手段に接続され
た信号経路の他方に接続され得る信号経路に９０度移相
器が含まれる。このとき、第１の入出力端子対に接続さ
れる２つの信号線の間を、ＦＥＴを介して接続してもよ
い。

【００１０】本発明に係る第３の高周波スイッチは、等
振幅、逆位相のバランス信号の伝送経路を切り替える高
周波スイッチであって、第１及び第２の共通入出力端子
対と、第１及び第２の入出力端子対と、第１の共通入出
力端子対に接続された一対の信号経路と、第２の共通入
出力端子対に接続された一対の信号経路と、第１の入出
力端子対に接続された一対の信号経路と、第２の入出力
端子対に接続された一対の信号経路と、第１の共通入出
力端子対に接続された信号経路対又は第２の共通入出力
端子対に接続された信号経路対に対して、第１の入出力
端子対に接続された信号経路対又は第２の入出力端子対
に接続された信号経路対を接続するように切り替えを行
なうスイッチ手段とを含む。第１の共通入出力端子対に
接続された信号経路の一方に９０度移相器が含まれる。
第２の共通入出力端子対に接続された信号経路の一方に
９０度移相器が含まれる。第１の入出力端子対に接続さ
れた信号経路の一方に９０度移相器が含まれる。その信
号経路の一方は第１の共通入出力端子対に接続された他
方の信号経路又は第２の共通入出力端子対に接続された
他方の信号経路に接続可能である。第２の入出力端子対
に接続された信号経路の一方に９０度移相器が含まれ
る。その信号経路の一方は第１の共通入出力端子対に接
続された他方の信号経路又は第２の共通入出力端子対に
接続された他方の信号経路に接続可能である。

【００１１】上記の高周波スイッチにおいて、９０度移
相器を４分の１波長の線路で構成してもよいし、又は、
コンデンサ及びインダクタを用いて構成してもよい。

【００１２】本発明に係るＦＥＴスイッチは、直列に接
続した２つ以上のＦＥＴを有し、２つ以上のＦＥＴのそ
れぞれにはインダクタが並列に接続されており、２つ以
上のＦＥＴは異なる周波数で共振させる。

【００１３】本発明に係る第４の高周波スイッチは、等
振幅、逆位相のバランス信号が入出力されるＦＥＴスイ
ッチであって、直列に接続されるＦＥＴにインダクタを
並列に接続するとともに、対向するインダクタを電磁界
的に結合させる。

【００１４】本発明に係る第１のバランス型スパイラル
インダクタは、互いに逆方向に巻かれた２つのスパイラ
ルインダクタからなり、２つのスパイラルインダクタ
は、それらのスパイラル形状部分の配線が隣接する配線
層に絶縁層を介して重なり合うように形成されており、
２つのスパイラルインダクタに等振幅、逆位相のバラン
ス信号を入出力する。

【００１５】上記のバランス型スパイラルインダクタに
おいて、少なくとも３層の配線層からなり、スパイラル
の中心部から外側へ信号線を引き出す引出し配線をスパ
イラル配線より下層の配線層を用いて形成してもよい。

【００１６】本発明に係る第２のバランス型スパイラル
インダクタは、互いに逆方向に巻かれた２つのスパイラ
ルインダクタからなり、２つのスパイラルインダクタ
は、それらの配線が交差する部分を除いて同一配線層に
交互に平行に形成され、２つのスパイラルインダクタに
等振幅、逆位相のバランス信号が入出力される。

【００１７】本発明に係る第３のバランス型スパイラル
インダクタは、互いに同方向に巻かれた２つのスパイラ
ルインダクタから成り、一方のスパイラルインダクタは
スパイラルの中心から信号が入力され、他方のスパイラ
ルインダクタはスパイラルの外側から信号が入力され、
それらのスパイラルインダクタに対して等振幅、逆位相
ののバランス信号が入力される。

【００１８】本発明に係る第４のバランス型スパイラル
インダクタは、互いに逆方向に巻かれた２つのスパイラ
ルインダクタから成り、一方のスパイラルインダクタを
囲繞するように他方のスパイラルインダクタを形成し、
前記２つのスパイラルインダクタに等振幅、逆位相のバ
ランス信号を入力する。

【００１９】上記のスパイラルインダクタを上記のバラ
ンス型スイッチに適用できる。

【００２０】本発明に係るバランス型分配器は、等振
幅、逆位相のバランス信号を分配する分配器であって、
第１、第２および第３の入出力端子対と、第１の入出力
端子対に接続された一対の信号経路と、第２の入出力端
子対に接続された一対の信号経路と、第３の入出力端子
対に接続された一対の信号経路とを備える。第１の入出
力端子対に接続された一対の信号経路と、第２の入出力
端子対に接続された一対の信号経路とが接続される。さ
らに、その接続点において前記第３の入出力端子対に接
続された一対の信号経路が接続される。第１の入出力端
子に接続された信号経路の一方には９０度移相器が含ま
れる。第２の入出力端子に接続された信号経路のうち、
第１の入出力端子に接続された他方の信号経路に接続さ
れた方の信号経路に９０度移相器が含まれる。第３の入
出力端子に接続された信号経路のうち、第１の入出力端
子に接続された他方の信号経路に接続された方の信号経
路に９０度移相器が含まれる。

【００２１】本発明に係る第５の高周波スイッチは等振
幅、逆位相の信号対からなるバランス信号の伝送経路を
切り替えるものであり、少なくとも１つの共通入出力端
子と２つの入出力端子とを備え、共通入出力端子と各入
出力端子間の経路中をバランス信号を伝達させたとき
に、伝達後のバランス信号の一対の信号の位相差が１８
０度に保持されるように、共通入出力端子と各入出力端
子間の経路中に９０度移相器を配置し、かつ、２つの入
出力端子間の経路中をバランス信号が伝達した場合に、
その一対の信号の位相差を１８０度からずらし、バラン
ス信号が伝達しないように、入出力端子間の経路中に９
０度移相器を配置する。

【００２２】

【発明の実施の形態】以下、本発明に係る高周波スイッ
チの実施の形態について添付の図面を参照しながら説明
する。なお、各図面において、同一または同様の部分に
は同一の符号を付している。

【００２３】以下の実施形態で説明する高周波スイッチ
は等振幅、逆位相の信号対からなるバランス信号の伝送
経路を切り替えるものであり、少なくとも１つの共通入
出力端子と２つの入出力端子とを備え、共通入出力端子
と各入出力端子間の経路中をバランス信号を伝達させた
ときに、伝達後のバランス信号の一対の信号の位相差が
１８０度に保持されるように、共通入出力端子と各入出
力端子間の経路中に９０度移相器を配置し、かつ、２つ
の入出力端子間の経路中をバランス信号が伝達した場合
に、その一対の信号の位相差を１８０度からずらし、バ
ランス信号が伝達しないように、入出力端子間の経路中
に９０度移相器を配置するものである。以下、その詳細
を説明する。

【００２４】（実施の形態１）図１は、本発明の実施の
形態１における、高周波信号の伝送経路の切り替えを行
なうバランス型ＳＰＤＴスイッチの構成を示した図であ
る。同図において、バランス型ＳＰＤＴスイッチは、共
通入出力端子１０１と、入出力端子１０２、１０３とを
有する、これらの各端子において、等振幅、逆位相の信
号対からなるバランス信号が入力または出力される。共
通入出力端子１０１はバランス信号を構成する２つの信
号を伝送するため一対の端子１０１ａ、１０１ｂからな
る。同様に、入出力端子１０２は一対の端子１０２ａ、
１０２ｂからなる。また、入出力端子１０３も一対の端
子１０３ａ、１０３ｂからなる。

【００２５】入出力端子１０２と入出力端子１０３間の
回路構成を説明する。入出力端子１０２ａと入出力端子
１０３ａ間には、λ／４線路１３０ａ、ＦＥＴ１１０
ａ、ＦＥＴ１１０ｂ及びλ／４線路１３０ｃがこの順に
挿入されている。入出力端子１０２ｂと入出力端子１０
３ｂ間には、ＦＥＴ１１０ｅ、ＦＥＴ１１０ｆがこの順
に挿入されている。λ／４線路１３０ａとＦＥＴ１１０
ａとの接続点と、端子１０２ｂとＦＥＴ１１０ｅの接続
点との間には、ＦＥＴ１１０ｃが接続されている。ＦＥ
Ｔ１１０ｃのゲートはバイアス用抵抗１２０ｃを介して
制御端子１０４ａに接続されている。ＦＥＴ１１０ａの
ゲートとＦＥＴ１１０ｅのゲート間は抵抗１２０ａと抵
抗１２０ｅの直列回路により接続される。抵抗１２０ａ
と抵抗１２０ｅの接続点は制御端子１０４ｂに接続され
ている。λ／４線路１３０ｃとＦＥＴ１１０ｂとの接続
点と、端子１０３ｂとＦＥＴ１１０ｆの接続点との間に
は、ＦＥＴ１１０ｄが接続されている。ＦＥＴ１１０ｄ
のゲートはバイアス用抵抗１２０ｄを介して制御端子１
０４ｂに接続されている。ＦＥＴ１１０ｂのゲートとＦ
ＥＴ１１０ｆのゲート間は抵抗１２０ｂと抵抗１２０ｆ
の直列回路により接続される。抵抗１２０ｂと抵抗１２
０ｆの接続点は制御端子１０４ａに接続されている。

【００２６】共通入出力端子１０１ａはＦＥＴ１１０ａ
とＦＥＴ１１０ｂの接続点に接続されている。共通入出
力端子１０１ｂはＦＥＴ１１０ｅとＦＥＴ１１０ｆの接
続点にλ／４線路１３０ｂを介して接続されている。

【００２７】図１では、２つのシャントＦＥＴ１１０
ｃ、１１０ｄの中点を仮想的にグランドと考え、シャン
トＦＥＴを実際には接地しない構成をとっている。この
ような構成により、４つのシャントＦＥＴが必要である
ところ、２つに削減でき、回路規模を小型化できる。さ
らに、安定したグランドを確保しにくい半導体集積回路
上でも、良好な特性を得ることができる。

【００２８】ここで、共通入出力端子１０１をアンテナ
に接続するアンテナ（ＡＮＴ）端子と、入出力端子１０
２を受信信号を伝送するための受信（Ｒｘ）端子と、入
出力端子１０３を出力信号を伝送するための送信（Ｔ
ｘ）端子とし、バランス型ＳＰＤＴスイッチの動作を説
明する。

【００２９】以上のように構成されるバランス型スイッ
チの動作を説明する。最初に、送信時、すなわち、送信
信号が送信端子１０３から入力されアンテナ端子１０１
に伝送される場合の動作について説明する。

【００３０】送信時には、制御端子１０４ａに電圧Ｖｃ
１、制御端子１０４ｂに電圧Ｖｃ２が印加される。各Ｆ
ＥＴには微少なゲートリーク電流が流れるので、各ＦＥ
Ｔのドレイン及びソースが接続されている信号線の電位
は一意に定まる。いま、ドレインおよびソース端の電位
をＶｐとすれば、ＦＥＴ１１０ａ、１１０ｄ、１１０ｅ
のゲート・ソース間電圧はＶｃ１−Ｖｐ、ＦＥＴ１１０
ｂ、１１０ｃ、１１０ｆのゲート・ソース間電圧はＶｃ
２−Ｖｐとなる。本実施形態では、各ＦＥＴのゲート・
ソース間電圧がＶｃ１−ＶｐのときＦＥＴがオン状態
に、Ｖｃ２−Ｖｐのときオフ状態になるとする。

【００３１】したがって、制御端子１０４ａに電圧Ｖｃ
１、制御端子１０４ｂに電圧Ｖｃ２を加えたときは、Ｆ
ＥＴ１１０ｂ、１１０ｃ、１１０ｆがオン状態に、ＦＥ
Ｔ１１０ａ、１１０ｄ、１１０ｅがオフ状態となるの
で、共通入出力端子１０１と入出力端子１０３が接続さ
れ、共通入出力端子１０１と入出力端子１０２が遮断さ
れる。

【００３２】送信端子１０３からアンテナ端子１０１へ
の経路は２つの信号線からなる。すなわち、アンテナ端
子１０１ａと送信端子１０３ａ間を接続する経路と、ア
ンテナ端子１０１ｂと送信端子１０３ｂ間を接続する経
路とからなる。それぞれの経路において１つのλ／４線
路１３０ｃまたは１３０ｂが含まれている。このため、
送信端子１０３から入力されたバランス信号を構成する
各信号の位相は、各経路を通過する間に９０度だけ回転
する。したがって、バランス信号を構成する一対の信号
間の位相差は１８０度に保たれる。

【００３３】ここで、ＦＥＴ１１０ａ、１１０ｅのオフ
時の浮遊容量によって、送信端子１０３から入力された
信号の一部は入出力端子１０２に漏洩するおそれがあ
る。しかし、送信端子１０３と受信端子１０２間におい
て、一方の経路（信号線）において２つλ／４線路１３
０ａ、１３０ｃが含まれている。このため、バランス信
号が送信端子１０３から受信端子１０２への経路を通過
する間に、バランス信号の位相差は０度となる。したが
って、送信端子１０３から入力された信号はバランス信
号として受信端子１０２へは伝送されないので、受信端
子１０２と送信端子１０３間のアイソレーションが飛躍
的に高まる。

【００３４】一方、受信時には、制御端子１０４ａに電
圧Ｖｃ２、制御端子１０４ｂに電圧Ｖｃ１を加える。こ
れにより、ＦＥＴ１１０ｂ、１１０ｃ、１１０ｆがオフ
状態に、ＦＥＴ１１０ａ、１１０ｄ、１１０ｅがオン状
態となる。アンテナ端子１０１と受信端子１０２は接続
され、アンテナ端子１０１と送信端子１０３は遮断され
る。このとき、アンテナ端子１０１から受信端子１０２
を通過する信号の位相差は１８０度に保たれる。一方、
送信端子１０３から受信端子１０２への経路において、
一方の信号線（端子１０２ａと端子１０３ａを接続する
信号線）に２つのλ／４線路１３０ａ、１３０ｃが接続
されているので、信号の位相差は０度となり、受信端子
１０２と送信端子１０３間のアイソレーションは飛躍的
に高まる。

【００３５】一般に無線機においては、送信信号や雑音
の送信経路から受信経路への漏洩が問題となる場合が多
いが、本構成によれば、簡易な構成でバランス型ＳＰＤ
Ｔスイッチの送信端子と受信端子の間に高いアイソレー
ションを確保することができる。

【００３６】上述の様に、本実施形態のバランス型スイ
ッチは、共通入出力端子と各入出力端子間の経路中をバ
ランス信号を伝達させたときに、伝達後のバランス信号
の一対の信号の位相差が１８０度に保持されるように、
共通入出力端子と各入出力端子間の経路中に９０度移相
器を配置し、かつ、２つの入出力端子間の経路中をバラ
ンス信号が伝達した場合に、その一対の信号の位相差を
１８０度からずらし、バランス信号が伝達しないよう
に、入出力端子間の経路中に９０度移相器を配置するも
のである。故に、前記思想を実現するものであれば、本
発明において各経路に含まれる９０度移相器の数、配置
場所は本実施形態に示した数、場所には限定されない
（以下の実施形態に同じ）。

【００３７】（実施の形態２）図２は本発明に係るバラ
ンス型ＳＰＤＴスイッチの別の実施の形態における構成
を示した図である。本実施形態では、単相動作のアンテ
ナへの接続に好適なバランス型ＳＰＤＴスイッチの構成
を示す。同図に示すように、実施の形態１と異なる点
は、バランス型ＳＰＤＴスイッチは、１つの信号を２つ
に分配し、または、２つの信号を１つに合成する分配合
成器１２５を有する点である。分配合成器１２５は一方
側で共通入力端子１０１に接続され、他方においてバラ
ンス信号用の２つの信号線に接続されている。その他方
において接続される２つの信号線のうちの１つにλ／４
線路１３０ｂが接続されている。また、端子１０２と端
子１０３間の２つの経路において、λ／４線路１３０ｂ
が接続される信号線に接続する方の経路に、λ／４線路
１３０ａ、１３０ｃが挿入されている。

【００３８】共通入出力端子１０１をアンテナ（ＡＮ
Ｔ）端子、入出力端子１０２を受信（Ｒｘ）端子、入出
力端子１０３を出力（Ｔｘ）端子とし、バランス型ＳＰ
ＤＴスイッチの動作を説明する。

【００３９】送信時には、制御端子１０４ａに電圧Ｖｃ
１、制御端子１０４ｂに電圧Ｖｃ２が印加されるため、
実施の形態１の場合と同様に、アンテナ端子１０１と送
信端子１０３の経路が接続され、アンテナ端子１０１と
受信端子１０２の経路が遮断される。

【００４０】このとき、送信端子１０３からアンテナ端
子１０１への経路において、一方の信号線（端子１０２
ｂと端子１０３ｂ間を接続する信号線）に２つのλ／４
線路１３０ａ、１３０ｃが接続されている。このため、
送信端子１０３ａと１０３ｂから入力されたバランス信
号間の位相差は０度となり、分配合成器１２５にて同相
合成されアンテナ端子１０１より出力される。

【００４１】受信時には、制御端子１０４ａに電圧Ｖｃ
２、制御端子１０４ｂに電圧Ｖｃ１が印加され、アンテ
ナ端子１０１と受信端子１０２間の経路が接続され、ア
ンテナ端子１０１と送信端子１０３間の経路が遮断され
る。アンテナ端子１０１から入力された信号は分配合成
器１２５にて同一の２つの信号に分配される。アンテナ
端子１０１から受信端子１０２への経路中の２つの信号
線において、一方の信号線上に２つのλ／４線路が挿入
されているので、受信端子１０２ａ、１０２ｂからはバ
ランス信号が出力される。一方、受信端子１０２と送信
端子１０３間の経路中の２つの信号線において、一方の
信号線に２つのλ／４線路１３０ｂ、１３０ｃが挿入さ
れているので、それらの信号線の信号間の位相差は０度
となりバランス信号は端子１０３へは伝わらない。

【００４２】以上のように本実施形態によれば、送信端
子と受信端子のアイソレーションを飛躍的に高めること
ができ、かつ、バランス型の送受信回路と単相動作のア
ンテナを、バランス−アンバランス変換器を用いること
なく接続でき、回路規模が縮小できる。

【００４３】（実施の形態３）図３は、本発明に係るバ
ランス型分配器の構成を示した図である。同図に示すよ
うに、バランス型分配器は入出力端子３０１、３０２、
３０３を有する。入出力端子３０２と入出力端子３０３
間の２つの経路のうちの一方には、λ／４線路１３０ａ
と、抵抗３０２ａ、３０２ｂと、λ／４線路１３０ｃと
が挿入されている。入出力端子３０２と入出力端子３０
３間の経路のうちの他方には、抵抗３０２ｄ、３０２ｅ
が挿入されている。抵抗３０２ａと抵抗３０２ｂの接続
点には抵抗３０２ｃを介して端子３０１が接続されてい
る。抵抗３０２ｄと抵抗３０２ｅの接続点には、抵抗３
０２ｆとλ／４線路１３０ｂを介して端子３０１が接続
されている。

【００４４】抵抗３０２ａ〜３０２ｆの抵抗値は、信号
線の特性インピーダンスＺ０とすれば、Ｚ０／３に設定
される。このとき、入出力端子３０１と入出力端子３０
２間及び入出力端子３０１と入出力端子３０３間は、各
々の信号線にλ／４線路１３０ａ、１３０ｂが接続され
ているので位相差は１８０度に保たれ、入出力端子３０
１から入力された信号は、入出力端子３０２と入出力端
子３０３に１／２ずつ出力される。

【００４５】一方、入出力端子３０２と３０３間は、一
方の信号線にλ／４線路が２つ接続されているので、信
号の位相差は１８０度回転して０度になる。本構成によ
れば、分配器の２つの出力３０２、３０３の間に高いア
イソレーションを確保できるので、不要な信号の回り込
みを抑えることができる。

【００４６】（実施の形態４）本実施形態では、２つの
アンテナに対して切り替えて接続可能な構成を有するバ
ランス型ＤＰＤＴスイッチを説明する。図４に、本実施
形態におけるバランス型ＤＰＤＴスイッチの構成を示
す。同図において、バランス型ＤＰＤＴスイッチは、ア
ンテナに接続する共通入出力端子１０１、１０５と、受
信信号を取り出す入出力端子（受信端子）１３０と、送
信信号を取り込む入出力端子（送信端子）１０３と、ス
イッチ部４１０ａ〜４１０ｄとを有する。スイッチ部４
１０ａ〜４１０ｄは、図１または図２においてＦＥＴ１
１０ａ〜１１０ｆとバイアス用抵抗１２０ａ〜１２０ｆ
により構成される回路をブロックとして表したものであ
り、その機能、動作は前述したとおりである。バランス
型ＤＰＤＴスイッチは、スイッチ部４１０ａ〜４１０ｄ
を切り替えることにより、受信端子１０２及び送信端子
１０３に対して、一のアンテナ端子１０１又は他のアン
テナ端子１０５を切り替えて接続するようになってい
る。

【００４７】受信端子１０２とアンテナ端子１０１間、
及び、受信端子１０２とアンテナ端子１０５間において
は、各信号線にλ／４線路１３０ａ、１３０ａ、１３０
ｄが接続されている。このため、これらの経路ではバラ
ンス信号の位相差は１８０度に保たれる。また、受信端
子１０２と送信端子１０３間、及び、アンテナ端子１０
１とアンテナ端子１０５間の経路においては、信号線対
の一方の信号線にのみ２つのλ／４線路が接続されてい
る。このため、これらの経路では信号の位相差は０度に
なる。したがってバランス信号は伝わらず、アイソレー
ションが飛躍的に高まる。

【００４８】なお、以上の説明では、９０度移相器とし
てλ／４線路を使用しているが、所望の周波数において
９０度位相を変換する手段であれば他の手段でも良い。
図５に、９０度移相器を集中定数素子を用いて構成した
場合の例を示す。同図に示すように、９０度移相器は、
１つのインダクタＬ１と、そのインダクタＬ１の両端に
接続されたコンデンサＣ１、Ｃ２とで構成される。所望
の周波数ｆ０、特性インピーダンスをＺ０とすると、コ
ンデンサとインダクタの値をそれぞれ次式を満たす様に
設定すれば良い。 Ｃ１＝Ｃ２＝２／（２πｆ０・Ｚ０） （１） Ｌ１＝Ｚ０／（２πｆ０） （２）

【００４９】また、以上の説明では、各ＦＥＴのドレイ
ンおよびソース端の電位ＶｐがＦＥＴのゲートリーク電
流によって決定される構成をとっているが、バイアス抵
抗を介して外部から独立に印加しても良い。この場合、
回路規模は大きくなるものの、スイッチの動作速度を早
めることができ、高速動作が要求される場合にも使用す
ることができる。また、スイッチを構成する手段とし
て、ＦＥＴの変わりにＰＩＮダイオードなど他の手段を
用いても良いことは言うまでもない。

【００５０】（実施の形態５）図６は、本発明に係るバ
ランス型ＳＰＤＴスイッチの第５の実施の形態の構成を
示した図である。バランス型ＳＰＤＴスイッチは、アン
テナ端子１０１（１０１ａ、１０１ｂ）、受信端子１０
２（１０２ａ、１０２ｂ）及び送信端子１０３（１０３
ａ、１０３ｂ）を有する。アンテナ端子１０１と受信端
子１０２間の各信号線には２つのＦＥＴ５０１ａ、５０
１ｂ（又は５０１ｅ、５０１ｆ）が直列に接続されてい
る。各ＦＥＴ５０１ａ、５０１ｂ、５０１ｅ、５０１ｆ
のゲートは抵抗１２０ａ、１２０ｂ、１２０ｅ、１２０
ｆを介して制御端子１０４ａに接続されている。また、
各ＦＥＴ５０１ａ、５０１ｂには、共振用インダクタ５
０２ａ、５０２ｂ、５０２ｅ、５０２ｆがそれぞれ並列
接続されている。また、アンテナ端子１０１と送信端子
１０３間の各信号線においても、２つのＦＥＴ５０１
ｃ、５０１ｄ（又は５０１ｇ、５０１ｈ）が直列に接続
されている。各ＦＥＴ５０１ｃ、５０１ｄ（又は５０１
ｇ、５０１ｈ）のゲートは抵抗１２０ｃ、１２０ｄ（又
は１２０ｇ、１２０ｈ）を介して制御端子１０４ｂに接
続されている。また、各ＦＥＴ５０１ｃ、５０１ｄ、５
０１ｇ、５０１ｈには、共振用インダクタ５０２ｃ、５
０２ｄ、５０２ｇ、５０２ｈがそれぞれ並列接続されて
いる。

【００５１】共振周波数をｆ、各ＦＥＴのオフ時のドレ
イン・ソース間容量をＣdsとすると、共振用インダクタ
５０２ａ〜５０２ｈのインダクタンスＬは次式で与えら
れる。 Ｌ＝１／｛Ｃds・（２πｆ）²｝ （３）

【００５２】図６の構成では、ＦＥＴ５０２ａ、５０１
ｅ、５０１ｄ、５０１ｈは共振周波数ｆ１にて、ＦＥＴ
５０１ｂ、５０１ｆ、５０１ｃ、５０１ｇは共振周波数
ｆ２（≠ｆ１）にて共振するように設計される。従来の
共振型スイッチでは、一つの周波数においてのみＦＥＴ
を共振させていたため、周波数特性が非常に狭帯域とな
るという問題があった。しかし、本構成のように、直列
に接続されるＦＥＴの共振周波数をずらすことで、広い
帯域にわたって良好な高周波特性を得ることができる。
図７において、（ａ１）は従来の共振型ＳＰＤＴスイッ
チにおける挿入損失の周波数特性を、（ａ２）はそのア
イソレーションの周波数特性を示した図である。同図
（ｂ１）は、共振周波数をずらした共振型ＳＰＤＴスイ
ッチの挿入損失の周波数特性を、（ｂ２）はそのアイソ
レーションの周波数特性を示している。図７において、
挿入損Ｘ［ｄＢ］以下を満たす周波数範囲をＢＷ１ａ、
ＢＷ２ａ、アイソレーションＹ［ｄＢ］以上を満たす周
波数範囲をＢＷ１ｂ、ＢＷ２ｂとすれば、次式の関係が
成り立ち、周波数範囲を広帯域化できる。 ＢＷ１ａ＜ＢＷ２ａ （４） ＢＷ１ｂ＜ＢＷ２ｂ （５）

【００５３】次に、図６に示す回路において、バランス
信号が通過する２つの経路に接続された対向するインダ
クタ（例えば５０２ａと５０２ｅ、５０２ｃと５０２
ｇ）は、２つのスパイラルインダクタが電磁界的に結合
するように構成されたバランス型インダクタから成る。

【００５４】図８はバランス型インダクタの構成例を示
した図である。バランス型インダクタは２つのスパイラ
ルインダクタからなり、各スパイラルインダクタには等
振幅、逆位相のバランス信号が入力および出力される。
第１のスパイラルインダクタは、信号を入力する入力配
線６０４ａと、スパイラル形状に巻かれたスパイラル配
線６０１ａと、信号を出力する出力配線６０５ａとから
なる。第２のスパイラルインダクタも、入力配線６０４
ｂとスパイラル配線６０１ｂと出力配線６０５ｂとから
なる。第１及び第２のスパイラルインダクタにおいて、
スパイラル配線６０１ａ、６０１ｂは互いに逆方向（第
１のスパイラルインダクタは右回りに、第２のスパイラ
ルインダクタは左回りに）に巻かれている。また、スパ
イラル配線６０１ａ、６０１ｂは、絶縁層を介して上下
層に重なり合うように形成されている。

【００５５】入力配線６０４ａ、６０４ｂは、引き出し
配線６０２ａ、６０２ｂを介してスパイラル配線６０１
ａ、６０１ｂに接続される。引き出し配線６０２ａ、６
０２ｂには、スパイラル配線６０１ａ、６０１ｂを形成
する配線層よりも下の配線層を用いている。異なる配線
層間の配線は、層間コンタクト６０３ａ〜６０３ｄによ
って接続されている。

【００５６】入力配線６０４ａ、６０４ｂにバランス信
号が入力されると、スパイラル配線６０１ａ、６０１ｂ
には同方向に電流が流れることになるので、各スパイラ
ル配線に発生するインダクタンスを強め合うような相互
インダクタンスが生じる。これにより、スパイラルイン
ダクタを個別に形成した場合に比べ大きなインダクタン
スが得られる。共振型スイッチでは、共振に用いるスパ
イラルインダクタの占有面積が大きく、半導体集積化し
にくいという問題があるが、本構成によれば、スパイラ
ル配線を異なる配線層に重ねて形成し、さらに相互の電
磁界結合を積極的に利用することで、同じ巻き数でより
大きなインダクタンスを得ることができるので、占有面
積を半分以下に削減できる。また、一般にシリコンなど
の導電性基板を用いた場合、スパイラル配線の巻き数が
大きくなり占有面積が増加すると、スパイラル配線と基
板間の寄生容量が無視できなくなるが、本構成では、ス
パイラル配線よりも下の配線層を引出し配線に用いるこ
とで、スパイラル配線と基板との距離を離し、スパイラ
ル配線と基板間の寄生容量を小さくでき、基板での損失
を低減できる。

【００５７】（実施の形態６）図９に、バランス型イン
ダクタのもう一つの構成例を示す。同図において、スパ
イラル配線６０１ａ、６０１ｂは互いに逆方向に巻かれ
ており、交差配線部分６０６ａ〜６０６ｃを除いて、同
一の配線層に交互に平行するように形成されている点が
図８の構成と異なる。図８において、入力配線６０４
ａ、６０４ｂにバランス信号が入力されると、スパイラ
ル配線６０１ａ、６０１ｂには同じ方向に電流が流れる
ことになるので、スパイラル配線のインダクタンスを強
め合うような相互インダクタンスが発生する。本構成に
よれば、小さな面積で大きなインダクタンスが得られる
バランス型スパイラルインダクタを２つの配線層のみで
構成できる。

【００５８】（実施の形態７）図１０に、バランス型イ
ンダクタのさらにもう一つの構成例を示す。同図におい
て、スパイラル配線６０１ａ、６０１ｂは同一方向に巻
かれている。すなわち、第１のスパイラルインダクタ
は、スパイラル配線６０１ａがスパイラルの内側にて入
力配線６０４ａと接続され、スパイラルの外側にて出力
配線６０５ａと接続されている。すなわち、第１のスパ
イラルインダクタは内側から信号が入力される。第２の
スパイラルインダクタは、スパイラル配線６０１ｂがス
パイラルの外側にて入力配線６０４ｂと接続され、スパ
イラルの内側にて出力配線６０５ｂと接続されている。
つまり、第２のスパイラルインダクタは外側から信号が
入力される。入力配線６０４ａ、６０４ｂにバランス信
号が入力されると、スパイラル配線６０１ａ、６０１ｂ
には同方向に電流が流れ、スパイラル配線のインダクタ
ンスを強め合うような相互インダクタンスが発生する。
本構成によれば、小さな面積で大きなインダクタンスが
得られるバランス型スパイラルインダクタを２層の配線
層を使用することで構成でき、かつ、スパイラル配線の
交差部分を少なくできるので、層間コンタクトで生じる
損失を低減できる。

【００５９】（実施の形態８）図１１は、バランス型イ
ンダクタのさらに別の構成例である。同図において、ス
パイラル配線６０１ａ、６０１ｂは互いに逆方向に巻い
ており、第２のスパイラルインダクタのスパイラル配線
６０１ｂは、第１のスパイラルインダクタのスパイラル
配線６０１ａを取り囲むように、スパイラル配線６０１
ａの外側に形成されている。入力配線６０４ａ、６０４
ｂにバランス信号が入力されると、２つのスパイラル配
線には同方向に電流が流れ、スパイラル配線のインダク
タンスを強め合うような相互インダクタンスが発生す
る。本構成によれば、小さな面積で大きなインダクタン
スが得られるバランス型スパイラルインダクタを２層の
配線層を用いることでき、かつスパイラル配線の交差部
分を図９の構成に比べて少なくできるので、層間コンタ
クトで生じる損失を低減できる。

【００６０】

【発明の効果】以上のように、本発明によれば、バラン
ス型スイッチの信号線に複数の９０度移相器を適切に接
続することで、送信端子と受信端子のアイソレーション
を飛躍的に高めることができる。

【００６１】また、ＦＥＴと並列にインダクタを接続す
る共振型ＳＰＤＴスイッチにおいて、複数の直列に接続
したＦＥＴの共振周波数をずらし、かつ向かい合うスパ
イラルインダクタを電磁界的に結合させることで、広い
周波数特性を有する共振型スイッチを、小さな面積で実
現できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるバランス型ス
イッチの回路図。

【図２】 本発明の実施の形態２におけるバランス型ス
イッチの回路図。

【図３】 本発明の実施の形態３におけるバランス型分
配器の回路図。

【図４】 本発明の実施の形態４におけるバランス型ス
イッチの回路図。

【図５】 集中定数素子による９０度移相器の回路図。

【図６】 本発明の実施の形態５におけるバランス型ス
イッチの回路図。

【図７】 従来のスイッチの周波数特性図（ａ１、ａ
２）、及び、本発明の実施の形態５におけるスイッチの
周波数特性図（ｂ１、ｂ２）。

【図８】 本発明のバランス型インダクタの第１の例の
構成図。

【図９】 本発明のバランス型インダクタの第２の例の
構成図。

【図１０】 本発明のバランス型インダクタの第３の例
の構成図。

【図１１】 本発明のバランス型インダクタの第４の例
の構成図。

【図１２】 従来の単相動作スイッチの構成を示す回路
図。

【図１３】 従来のバランス型スイッチの構成を示す回
路図。

【図１４】 ＦＥＴの等価回路図。

【符号の説明】

１０１ 共通入出力端子対 １０１ａ、１０１ｂ 共通入出力端子 １０２、１０３ 入出力端子対 １０２ａ、１０２ｂ、１０３ａ、１０３ｂ 入出力端子 １０４ａ、１０４ｂ 制御端子 １１０ａ〜１１０ｆ ＦＥＴ １２０ａ〜１２０ｆ バイアス用抵抗 １３０ａ〜１３０ｃ λ／４伝送線路（９０度移相器） ６０１ａ、６０１ｂ スパイラルインダクタのスパイラ
ル配線部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J012 BA03 BA04 5J055 AX02 AX05 AX06 BX06 CX24 DX12 EX07 EY01 EY21 EZ00 EZ53 FX05 FX12 GX01 5K011 DA22 DA25 KA05

Claims (18)

【特許請求の範囲】
1. 【請求項１】 等振幅、逆位相のバランス信号の伝送経
   路を切り替える高周波スイッチであって、 共通入出力端子対と、第１及び第２の入出力端子対と、 前記共通入出力端子対に接続された一対の信号経路と、
   前記第１の入出力端子対に接続された一対の信号経路
   と、前記第２の入出力端子対に接続された一対の信号経
   路と、 前記共通入出力端子対に接続された信号経路対に対し
   て、前記第１の入出力端子対に接続された信号経路対又
   は前記第２の入出力端子対に接続された信号経路対を接
   続するように切り替えを行なうスイッチ手段とを含み、 前記共通入出力端子対に接続された信号経路の一方に９
   ０度移相器が含まれ、 前記第１の入出力端子対に接続された信号経路のうち、
   前記共通入出力端子対に接続された信号経路の他方に接
   続され得る方の信号経路に９０度移相器が含まれ、 前記第２の入出力端子対に接続された信号経路のうち、
   前記共通入出力端子対に接続された信号経路の他方に接
   続され得る方の信号経路に９０度移相器が含まれること
   を特徴とする高周波スイッチ。
2. 【請求項２】 等振幅、逆位相のバランス信号の伝送経
   路を切り替える高周波スイッチであって、 前記共通入出力端子には単相信号が入力または出力され
   る共通入出力端子と、 バランス信号が入力または出力される第１及び第２の入
   出力端子対と、 前記共通入出力端子に接続されて、単相信号を２つの同
   じ信号に分配する分配手段と、 該分配手段から出力される２つの信号を伝達するために
   前記分配手段に接続された一対の信号経路と、前記第１
   の入出力端子対に接続された一対の信号経路と、前記第
   ２の入出力端子対に接続された一対の信号経路と、 前記分配手段に接続された信号経路対に対して、前記第
   １の入出力端子対に接続された信号経路対又は前記第２
   の入出力端子対に接続された信号経路対を接続するよう
   に切り替えを行なうスイッチ手段とを含み、 前記分配手段に接続された信号経路の一方に９０度移相
   器が含まれ、 前記第１の入出力端子対に接続された信号経路のうち、
   前記分配手段に接続された信号経路の他方に接続され得
   る信号経路に９０度移相器が含まれ、 前記第２の入出力端子対に接続された信号経路のうち、
   前記分配手段に接続された信号経路の他方に接続され得
   る信号経路に９０度移相器が含まれることを特徴とする
   高周波スイッチ。
3. 【請求項３】 前記第１の入出力端子対に接続される２
   つの信号線の間を、ＦＥＴを介して接続したことを特徴
   とする請求項１または請求項２記載の高周波スイッチ。
4. 【請求項４】 等振幅、逆位相のバランス信号の伝送経
   路を切り替える高周波スイッチであって、 第１及び第２の共通入出力端子対と、第１及び第２の入
   出力端子対と、 前記第１の共通入出力端子対に接続された一対の信号経
   路と、前記第２の共通入出力端子対に接続された一対の
   信号経路と、前記第１の入出力端子対に接続された一対
   の信号経路と、前記第２の入出力端子対に接続された一
   対の信号経路と、 前記第１の共通入出力端子対に接続された信号経路対又
   は前記第２の共通入出力端子対に接続された信号経路対
   に対して、前記第１の入出力端子対に接続された信号経
   路対又は前記第２の入出力端子対に接続された信号経路
   対を接続するように切り替えを行なうスイッチ手段とを
   含み、 前記第１の共通入出力端子対に接続された信号経路の一
   方に９０度移相器が含まれ、 前記第２の共通入出力端子対に接続された信号経路の一
   方に９０度移相器が含まれ、 前記第１の入出力端子対に接続された信号経路の一方に
   ９０度移相器が含まれ、該信号経路の一方は前記第１の
   共通入出力端子対に接続された他方の信号経路又は前記
   第２の共通入出力端子対に接続された他方の信号経路に
   接続可能であり、 前記第２の入出力端子対に接続された信号経路の一方に
   ９０度移相器が含まれ、該信号経路の一方は前記第１の
   共通入出力端子対に接続された他方の信号経路又は前記
   第２の共通入出力端子対に接続された他方の信号経路に
   接続可能であることを特徴とする高周波スイッチ。
5. 【請求項５】 ９０度移相器を４分の１波長の線路で構
   成することを特徴とする請求項１ないし請求項４のいず
   れか一に記載のバランス型スイッチ。
6. 【請求項６】 ９０度移相器をコンデンサ及びインダク
   タを用いて構成することを特徴とする請求項１ないし請
   求項４のいずれか一に記載のバランス型スイッチ。
7. 【請求項７】 直列に接続した２つ以上のＦＥＴを有
   し、前記２つ以上のＦＥＴのそれぞれにはインダクタが
   並列に接続されており、前記２つ以上のＦＥＴは異なる
   周波数で共振することを特徴とするＦＥＴスイッチ。
8. 【請求項８】 等振幅、逆位相のバランス信号が入出力
   されるＦＥＴスイッチであって、直列に接続されるＦＥ
   Ｔにインダクタを並列に接続するとともに、対向するイ
   ンダクタを電磁界的に結合させることを特徴とするバラ
   ンス型スイッチ。
9. 【請求項９】 互いに逆方向に巻かれた２つのスパイラ
   ルインダクタからなり、前記２つのスパイラルインダク
   タは、それらのスパイラル形状部分の配線が隣接する配
   線層に絶縁層を介して重なり合うように形成されてお
   り、前記２つのスパイラルインダクタに等振幅、逆位相
   のバランス信号を入出力することを特徴とするバランス
   型スパイラルインダクタ。
10. 【請求項１０】 少なくとも３層の配線層からなり、ス
    パイラルの中心部から外側へ信号線を引き出す引出し配
    線を前記スパイラル配線より下層の配線層を用いて形成
    することを特徴とする請求項９記載のバランス型スパイ
    ラルインダクタ。
11. 【請求項１１】 互いに逆方向に巻かれた２つのスパイ
    ラルインダクタからなり、前記２つのスパイラルインダ
    クタは、２つのスパイラルインダクタの配線が交差する
    部分を除いて同一配線層に交互に平行に形成され、前記
    ２つのスパイラルインダクタに等振幅、逆位相のバラン
    ス信号が入出力されることを特徴とするバランス型スパ
    イラルインダクタ。
12. 【請求項１２】 互いに同方向に巻かれた２つのスパイ
    ラルインダクタから成り、一方のスパイラルインダクタ
    はスパイラルの中心から信号が入力され、他方のスパイ
    ラルインダクタはスパイラルの外側から信号が入力さ
    れ、それらのスパイラルインダクタに対して等振幅、逆
    位相のバランス信号が入力されることを特徴とするバラ
    ンス型スパイラルインダクタ。
13. 【請求項１３】 互いに逆方向に巻かれた２つのスパイ
    ラルインダクタから成り、一方のスパイラルインダクタ
    を囲繞するように他方のスパイラルインダクタを形成
    し、前記２つのスパイラルインダクタに等振幅、逆位相
    のバランス信号を入力することを特徴とするバランス型
    スパイラルインダクタ。
14. 【請求項１４】 請求項９ないし請求項１３のいずれか
    一に記載のスパイラルインダクタを使用した請求項８記
    載のバランス型スイッチ。
15. 【請求項１５】 等振幅、逆位相のバランス信号を分配
    する分配器であって、 第１、第２および第３の入出力端子対と、 前記第１の入出力端子対に接続された一対の信号経路
    と、前記第２の入出力端子対に接続された一対の信号経
    路と、前記第３の入出力端子対に接続された一対の信号
    経路とを備え、 前記第１の入出力端子対に接続された一対の信号経路
    と、前記第２の入出力端子対に接続された一対の信号経
    路とが接続され、さらに、その接続点において前記第３
    の入出力端子対に接続された一対の信号経路が接続さ
    れ、 前記第１の入出力端子に接続された信号経路の一方には
    ９０度移相器が含まれ、 前記第２の入出力端子に接続された信号経路のうち、前
    記第１の入出力端子に接続された他方の信号経路に接続
    された方の信号経路に９０度移相器が含まれ、 前記第３の入出力端子に接続された信号経路のうち、前
    記第１の入出力端子に接続された他方の信号経路に接続
    された方の信号経路に９０度移相器が含まれることを特
    徴とするバランス型分配器。
16. 【請求項１６】 ９０度移相器を４分の１波長の線路で
    構成することを特徴とする請求項１５記載のバランス型
    分配器。
17. 【請求項１７】 ９０度移相器をコンデンサおよびイン
    ダクタを用いて構成することを特徴とする請求項１５記
    載のバランス型分配器。
18. 【請求項１８】 等振幅、逆位相の信号対からなるバラ
    ンス信号の伝送経路を切り替える高周波スイッチであっ
    て、 １つの共通入出力端子と、２つの入出力端子とを少なく
    とも備え、 前記共通入出力端子と前記各入出力端子間の経路中をバ
    ランス信号を伝達させたときに、伝達後のバランス信号
    の一対の信号の位相差が１８０度に保持されるように、
    前記共通入出力端子と前記各入出力端子間の経路中に９
    ０度移相器を配置し、かつ、前記２つの入出力端子間の
    経路中をバランス信号が伝達した場合に、その一対の信
    号の位相差を１８０度からずらし、バランス信号が伝達
    しないように、前記２つの入出力端子間の経路中に９０
    度移相器を配置することを特徴とする高周波スイッチ。