KR100890264B1 - 바이어스 회로 - Google Patents

바이어스 회로 Download PDF

Info

Publication number
KR100890264B1
KR100890264B1 KR1020070107567A KR20070107567A KR100890264B1 KR 100890264 B1 KR100890264 B1 KR 100890264B1 KR 1020070107567 A KR1020070107567 A KR 1020070107567A KR 20070107567 A KR20070107567 A KR 20070107567A KR 100890264 B1 KR100890264 B1 KR 100890264B1
Authority
KR
South Korea
Prior art keywords
reactance
frequency
reactance means
circuit
switch
Prior art date
Application number
KR1020070107567A
Other languages
English (en)
Other versions
KR20080037559A (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20080037559A publication Critical patent/KR20080037559A/ko
Application granted granted Critical
Publication of KR100890264B1 publication Critical patent/KR100890264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

교류 회로에 접속된 제1 리액턴스 수단(2)과, 여기에 접속된 제2 리액턴스 수단(3)과, 양자의 접속부(210)에 접속된 스위치(7)와, 여기에 접속된 제3 리액턴스 수단(8)과, 제2 리액턴스 수단(3)에 접속된 용량성 수단(4)과, 제2 리액턴스 수단(3)과 용량성 수단(4)과의 접속부(220)에 접속된, 직류 회로(5)를 구비하고 있으며, 접속부(220)가 교류적으로 접지 상태로 된 바이어스 회로(100)이다. 접속부(210)는 제1의 주파수와 다른 제2의 주파수에 있어서, 접속부(210)에서 용량성 수단(4) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치이며, 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스는 어느 주파수에서도 충분히 커진다.
교류 회로, 바이어스 회로, 리액턴스 수단, 용량성 수단, 직류 회로, 리액턴스 제공 수단, 교류 주파수, 임피던스, 바이어스 회로

Description

바이어스 회로{BIAS CIRCUIT}
본 발명은 증폭기 등에 이용되는 바이어스 회로에 관한 것이다.
바이어스 회로는 예컨대 증폭기의 경우, 능동 소자인 증폭 소자를 포함하는 교류 회로에 접속되며, 증폭할 주파수에서의 신호의 전송에 영향을 주지 않고 증폭 소자에 직류 전압을 공급하는 회로이다.
도 16에, 무선기 등에 사용되고 있는 증폭기의 종래적인 바이어스 회로의 일례를 도시하였다. 도 16에 도시하는 바이어스 회로(100p)는 증폭을 행하는 능동 소자의 일례인 전계 효과 트랜지스터(180)에 직류 전압을 공급하는 회로이다. 바이어스 회로(100p)는 직류 전압이 인가되는 전계 효과 트랜지스터(180)의 게이트 단자(185)에 일단이 접속된 전송 선로(181), 전송 선로(181)의 타단에 일단이 접속됨과 아울러 타단이 접지된 커패시터(182), 전송 선로(181)와 커패시터(182)와의 접속부(186)에 일단이 접속된 직류 회로인 초크 코일(183), 및 초크 코일(183)의 타단에 접속된, 접지 전위에 대하여 어떤 일정한 직류 전압을 발생하는 직류 전원(184)으로 구성되어 있다. 여기서 예컨대 전송 선로(181)의 선로 길이는 사용 주파수에서의 파장의 4분의 1로 되어 있다.
또한, 이하의 설명에서는 전계 효과 트랜지스터를 FET(Field Effect Transistor)라고 호칭한다. 사용 주파수에서의 파장을 λ라 한다.
파장(λ)의 교류 신호의 주파수에서, 커패시터(182)의 임피던스를 무시할 수 있을 정도로 작아지도록, 커패시터(182)의 용량이 설정된다. 이 결과, 파장(λ)의 교류 신호에 대하여 전송 선로(181)는 선단 단락 선로가 된다. 전술한 바와 같이, 전송 선로(181)는 4분의 1 파장의 선로 길이를 갖는 전송 선로이므로, 도 16에 도시한 바이어스 회로(100p)에서, FET(180)의 게이트 단자(185) 측에서 본 바이어스 회로(100p)의 임피던스는, 파장(λ)의 교류 신호의 주파수에서 무한대로 간주할 수 있다. 또한 직류 전원(184)은 초크 코일(183), 전송 선로(181)를 통하여 FET(180)의 게이트 단자(185)에 직류적으로 접속되어 있으며, 이들은 직류 회로망을 형성하여 FET(180)의 게이트 단자(185)에 직류 전압을 인가한다. 이 결과, FET(180)는 직류 전원(184)의 직류 전압을 바이어스 전압으로서 동작시키게 된다. 이러한 바이어스 회로는 예컨대 즉 1999년에 공개된 일본 특허 공개 평 11-150431호 공보(특허 문헌 1)에 개시되어 있다.
최근, 무선 통신에 의해 제공되는 서비스가 다양화됨에 따라, 무선기에는 복수 개의 주파수 대역의 정보를 처리할 수 있는 2밴드 이상의 멀티밴드화가 요구되고 있다. 무선기를 멀티밴드화함에 있어서는 예컨대 증폭기 등의 무선 회로를 멀티밴드화할 필요가 있다. 그리고, 증폭기 등의 멀티밴드화에 있어서는, 바이어스 회로의 멀티밴드화가 요망 사항의 하나이다.
예컨대 즉 일본 특허 공개 2003-101440호 공보(이하, 특허 문헌 2라고 함)에 종래적인 바이어스 회로를 복수 개 이용하여 증폭기를 멀티밴드에 대응시키는 기술이 개시되어 있다.
또한, 증폭기의 멀티밴드화의 다른 기술로서 일본 특허 공개 2001-267864호 공보(이하, 특허 문헌 3이라고 함)에, 능동 소자의 바이어스 전압을 변경 가능하게 함으로써, 증폭기의 입출력 임피던스를 크게 변화시켜 정합 조건을 바꾸어 멀티밴드에 대응하는 기술이 개시되어 있다.
종래의 바이어스 회로에서는 도 16에 도시한 바이어스 회로의 설명에서도 이해되는 바와 같이, 특정 주파수에 대해서만 바이어스 회로로서 동작 가능하며, 멀티밴드에는 대응할 수 없다.
상기 특허 문헌 2에 개시되는 방법에 의한 멀티밴드 대응의 경우에는, 특히 밴드 수가 증가함에 따라, 기본적으로 도 16에 도시한 바이어스 회로가 각 주파수에서 필요해지므로 바이어스 회로 전체가 대형화되게 되는 문제가 있다.
또한, 상기 특허 문헌 3에 개시되는 방법에 의한 멀티밴드 대응의 경우에도, 동 문헌에 기재되어 있는 바와 같이, 복수 개의 바이어스 회로를 미리 준비해 두는 것을 전제로 하고 있으며, 동일한 문제가 있다.
이와 같이, 멀티밴드에 대응하기 위하여 종래의 바이어스 회로를 사용할 밴드 수에 따라, 복수 개 구비하는 것도 생각할 수 있으나, 회로 규모가 증가하게 되어 현실적이지 않게 된다.
이와같은 실정을 감안하여, 본 발명은 멀티밴드 대응의 바이어스 회로를 제공하는 것을 목적으로 한다.
본 발명의 바이어스 회로는 다음 구성으로 이루어진다. 즉, 교류 회로에 접속되는 바이어스 회로로서, 이 교류 회로에 일단이 접속된 제1 리액턴스 수단과, 일단이 접지된 용량성 수단과, 직류 전압을 공급 가능한 직류 회로부와, 하나 또는 복수 개의 제2 리액턴스 수단과, 리액턴스를 제공 가능한 리액턴스 제공 수단을 포함하며, 각 제2 리액턴스 수단은 제1 리액턴스 수단의 타단과 용량성 수단의 타단 사이에, 종렬로 접속되고, 용량성 수단과 여기에 접속해 있는 제2 리액턴스 수단과의 접속부(접속부(R))에, 직류 회로부가 접속되고, 접속부(R)는 교류적으로 접지 상태이며, 교류 회로를 경로로 하는 교류 신호의 주파수(교류 주파수)에 따라, 제1 리액턴스 수단의 타단과 용량성 수단의 타단 사이에 있어서 용량성 수단의 쪽을 보았을 때의 임피던스가 충분히 커지는 위치(open position)에, 교류 회로와 제1 리액턴스 수단과의 접속부(바이어스점)에서 바이어스 회로 쪽을 보았을 때의 임피던스가 충분히 커지도록, 리액턴스 제공 수단이 리액턴스를 제공 가능한 바이어스 회로이다.
본 발명에 따르면, 다른 복수 개의 교류 주파수 각각에 대하여, 바이어스 회로가 구비하는 리액턴스 제공 수단으로부터 제공되는 리액턴스에 의해, 바이어스점에서 바이어스 회로 쪽을 보았을 때의 임피던스를 충분히 크게 할 수 있으므로, 교류 회로에서 전송되는 교류 신호에 영향을 주지 않고, 직류 전압을 교류 회로 측으로 공급할 수 있게 되어, 멀티밴드 대응 바이어스 회로가 실현된다. 이와 같이 하나의 바이어스 회로로 멀티밴드 대응할 수 있으므로, 밴드 수에 상응한 수의 바이어스 회로를 준비할 필요가 없다.
도면을 참조하면서 본 발명의 실시 형태를 설명한다. 각 도면에서 대응하는 부분에 대해서는 동일한 참조 부호를 붙이고 중복 설명을 생략한다.
《제1 실시 형태》
도 1은, 본 발명인 바이어스 회로의 제1 실시 형태를 보인 도면이다. 제1 실시 형태는, 바이어스 회로를 증폭기의 입력 단자측에 사용한 예이다.
제1 실시 형태에서는 본 발명인 바이어스 회로의 이해를 쉽게 하기 위하여, 2밴드 대응 증폭 회로(R1)에 사용한 경우를 예시하고 있다.
증폭 소자로는 트랜지스터(Transistor), FET, M0SFET(Metal 0xide Semiconductor FET), TFT(Thin Film Transistor) 등을 예시할 수 있다. 또한, 각 도면에서는 증폭 소자로서 n채널 접합형 FET(180)를 도시하고 있으나, n채널 접합형 FET(180)에 한정되는 취지가 아니며, 증폭 소자의 예시에 지나지 않는다.
도 1에 도시한 증폭 회로(R1)의 입력측 회로(300)는 제1 입력 정합 회로(310), 제2 입력 정합 회로(320) 및 바이어스 회로(100)로 구성된다. 또한 교류 회로(120)는 제1 입력 정합 회로(310), 제2 입력 정합 회로(320) 및 FET(180)로 구성된다. 도 1에 도시한 증폭 회로(R1)의 입력측 회로(300)의 입력단에는 교류 신호원(1)이 접속된다. 교류 신호원(1)으로부터 공급되는 교류 신호는, FET(180)로 전송된다. 여기서, 제1 입력 정합 회로(310) 및 제2 입력 정합 회로(320)는, 교류 신호원(1)으로부터 공급되는 교류 신호의 주파수(교류 주파수)에서의 FET(180)용 정합 회로이다.
바이어스 회로(100)는 교류 회로(120)에서의 제1 입력 정합 회로(310)와 제2 입력 정합 회로(320)와의 접속부(800)에 일단이 접속된 제1 리액턴스 수단(2), 제1 리액턴스 수단(2)의 타단에 일단이 접속된 제2 리액턴스 수단(3), 제2 리액턴스 수단(3)의 타단에 일단이 접속됨과 아울러 타단이 접지된 용량성 수단(4), 직류 회로(5) 및 직류 전원(6)으로 이루어지는 직류 회로부(10)로 구성된다. 여기서, 리액턴스 수단은 교류 회로에 대하여 리액턴스를 발생하는, 회로의 구성 요소이며, 예컨대, 전송 선로 등의 분포 상수 소자, 커패시터나 인덕터 등의 집중 상수 소자 또는 그들을 복수 개 사용하여 구성되는 회로 등을 들 수 있다. 또한 용량성 수단은 축전 기능을 갖는, 회로의 구성 요소이며, 예컨대 커패시터를 들 수 있다. 여기서 커패시터는 정전 용량이 고정된 것에 한정되지 않는다. 후술하는 제2 접속부(220)를 교류적으로 접지 상태로 할 수 있으면 되며, 예컨대 정전 용량을 가변시키는 커패시터라도, 어떤 정전 용량으로 고정하여 그것을 이용하는 등 하여 상기 목적을 달성할 수 있으면 되는 것이다. 또한, 이러한 경우라도 후술하는 제6 실시 형태와 같은 구성이 가능하다는 것에 유의하여야 한다.
제2 리액턴스 수단(3)과 용량성 수단(4)과의 제2 접속부(220)에는, 그라운드에 대하여 어느 일정한 직류 전압을 발생하는 직류 전원(6)을, 직류 회로(5)를 통하여 접속한다. 여기서, 직류 회로(5)는 예컨대 교류 신호의 주파수에서 가능한 한 큰 인덕턴스를 갖는 유도성 소자 등을 사용할 수 있다. 또는, 제2 접속부(220)에서의 임피던스가 교류 신호의 주파수에서 충분히 작으면 작은 인덕턴스를 갖는 유도성 소자일 수도 있다. 이러한 유도성 소자로서, 예컨대 초크 코일 등을 예시할 수 있다. 여기서, 유도성 소자의 인덕턴스 값이나 재질 등은 사용 부위, 주파수, 전류 용량을 고려하여 설정되는 설계 사항이다. 또한, 직류 회로(5)는 교류 신호원(1)으로부터 공급된 교류 신호가 직류 전원(6)에 미치는 영향을 방지할 목적에서 삽입되는 것이다. 따라서, 이 목적을 달성할 수 있는 것이라면 유도성 소자에 한정되지 않으며, 예컨대 저역 통과 필터를 사용하는 것도 가능하다. 또한, 직류 회로(5)는 단일 소자로 구성되는 것일수도, 또는 회로로서 구성되는 것일 수도 있다.
제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과의 제1 접속부(210)에, 스위치(7)를 통하여 제3 리액턴스 수단(8)이 접속된다. 스위치(7)에 한정되지 않으며 본 명세서에서 스위치라고 하면, 접점형의 스위치에 한정하는 것이 아니며, 예컨대 다이오드, 트랜지스터, MOS 소자 등을 사용한, 회로망에 접점을 마련하지 않고 회로의 개폐 기능을 갖는 소위 스위칭 소자(switching element)로 할 수도 있다. 구체적인 예로는, MEMS(Micro-Electro Mechanical Systems) 스위치, 스위칭 다이오드 등을 들 수 있다.
이하의 설명에서는 바이어스 회로(100)와, 제1 입력 정합 회로(310)와, 제2 입력 정합 회로(320)와의 접속부(800)를, 바이어스점이라 호칭한다. 여기서, 바이어스 회로(100)는 FET(180)의 게이트 단자(185)에 직류적으로 접속되어 있을 필요가 있다. 따라서, 제2 입력 정합 회로(320)는, FET(180)의 게이트 단자(185)에 대하여 직류 전압을 인가하는 것이 가능한 회로로 한다.
또한, 제1 입력 정합 회로(310) 및 제2 입력 정합 회로(320)는, 사용 주파수의 입력 교류 신호에 대하여, 교류 신호원(1)과 FET(180)와의 임피던스 정합을 확립하는 것을 목적으로 구비되어 있으며, 설계 조건에 따라, 제1 입력 정합 회 로(310)만일수도, 제2 입력 정합 회로(320)만일 수도 있다. 멀티밴드 대응 정합 회로의 예로는, 하기 비 특허 문헌 1 및 2에 개시된 멀티밴드 정합 회로 등을 들 수 있다.
후쿠다 아쓰시, 오카자키 히로시, 나라하시 쇼이치, "제3 세대를 초월하는 브로드밴드화가 가능한 전력 증폭기의 개발-MEMS 스위치를 이용한 이동 단말기용 멀티밴드 고효율 전력 증폭기-", NTT DoCoMo 테크니컬·저널, Vol.14, No.3, pp. 25-31. Oct. 2006(비 특허 문헌 1)
Atsushi Fukuda, Hiroshi Okazaki, Tetsuo Hirota and Yasushi Yamao, "Novel 900MHz/1.9GHz Dual-Mode Power Amplifier Employing MEMS Switches for Optimum Matching," IEEE Microwave and Wireless Components Letters, Vol.14, No.3 March 2004.(비 특허 문헌 2)
제1 실시 형태로서 예시되는 바이어스 회로(100)의 구성 상의 특징을 2밴드에 대한 설계의 관점에서 설명한다.
제m의 주파수(fm)에서의 제1 리액턴스 수단(2)의 임피던스를 Z1m, 제2 리액턴스 수단(3)의 임피던스를 Z2m, 제3 리액턴스 수단(8)의 임피던스를 Z3m, 용량성 수단(4)의 임피던스를 Zcm이라고 한다. 제1 실시 형태에서는 m=1, 2이다.
여기서는, 제1의 주파수(f1)는 제2의 주파수(f2)보다 낮다고 하여 설명한다. 즉, f1＜f2라 한다.
또한, 바이어스 회로(100)는, 제1의 주파수(f1)에서는 스위치(7)가 오프 상태(비 도통 상태)로 되고, 제2의 주파수(f2)에서는 스위치(7)가 온 상태(도통 상태)로 된다.
먼저, 제1의 주파수(f1)의 경우에 대하여 설명한다.
제1의 주파수(f1)에서, 교류 신호원(1)으로부터 공급되는 교류 신호의 신호 경로 상의 바이어스점(800)에서 본 바이어스 회로(100)의 임피던스는 충분히 크다고 하자. 즉, 스위치(7)가 오프 상태일 때 바이어스점(800)에서 바이어스 회로(100) 쪽을 보았을 때의 임피던스인, 제1의 주파수(f1)에서의 총 임피던스(Z11+Z21+Zc1)은 충분히 크다.
바꾸어 말하면, 바이어스점(800)은, 제1의 주파수(f1)에서 오픈(교류적으로 개방 상태)이 된다. 여기서 어느 부위가 오픈이라고 하는 것은 당해 부위에서 용량성 수단(4)의 쪽을 보았을 때, 그 임피던스가 충분히 큰 것을 말한다. 반대로 그 임피던스가 충분히 작은 경우에는, 그 부위는 쇼트(교류적으로 접지 상태)되어 잇다 라고 하기로 한다.
바이어스점(800)이 제1의 주파수(f1)에서 오픈인 경우, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과, 이들을 통하여 바이어스점(800)에 접속되어 있는 직류 회로(5) 및 직류 전원(6)을 포함하는 바이어스 회로(100)는, 제1의 주파수(f1) 에서 교류 회로로부터 교류적으로 분리하여 생각할 수 있다. 즉, 바이어스 회로(100)에 의한 교류 신호 전송에의 영향을 무시할 수 있다.
이 관점에서 보면 『임피던스가 충분히 크다』란, 직류 회로(5) 및 직류 전원(6)을 교류 신호의 주파수에서 교류 회로로부터 교류적으로 분리하여 생각할 수 있을 정도라고 평가할 수 있다. 구체적으로 어느 정도의 크기의 임피던스이면 되는가는, 주로 설계 요구의 정도에 따라 결정된다. 이하의 설명에서의 『임피던스가 충분히 크다』라는 표현에 대해서도 마찬가지이다.
직류 회로(5)는 예컨대 전송 회로에 의해 구성할 수 있다. 이 경우, 알루미나 등의 유전체 기판 상에 예컨대 Au 등의 도전 재료로 형성된 전송 선로에 의해 구성한다. 그리고 직류 전원(6)은, 직류 회로(5)를 통하여 제2 리액턴스 수단(3)에 접속되어 있으므로, 예를 들면 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)을 전송 선로에서 구성할 경우, 도전 재료에 의해 정해지는 저항률을 가진 전송 선로를 통해서 교류 회로(120)에 접속된다. 따라서, 직류 전원(6)은, 직류적으로 매우 낮은 저항값으로 바이어스점에 직류 전압을 공급할 수 있다.
용량성 수단(4)의 정전 용량은, 설계 목적 주파수가 예컨대 GHz 단위인 높은 주파수에 대하여 용량성 수단(4)의 임피던스(용량성 리액턴스)가 충분히 작아지도록 가능한 한 크게 설정한다. 용량성 수단(4)의 설치 면적에 여유가 있는 경우에는, 예컨대 100pF(피코파라드) 등과 같이 정전 용량을 충분히 크게 설정하는 것이 바람직하다. 단, 동작 주파수에 따라서는, 그 이하의 정전 용량이어도 좋은 경우가 있다. 이로써, 제2 리액턴스 수단(3)과 용량성 수단(4)과의 제2 접속부(220)가 쇼트(교류적으로 접지 상태)가 된다.
제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)의 회로 상의 구성은, 바이어스점(800)을 오픈으로 하고, 제2 접속부(220)를 쇼트로 하는 것이면 된다. 도 1에 도시한 바이어스 회로의 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)을 각각 전송 선로로 구성하는 경우, 예컨대 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)의 각 전송 선로의 전기 길이의 합계를 제1의 주파수(f1)에서 90°로 하면 된다.
또한, 이하의 설명에서는, 용량성 수단(4)의 정전 용량은 충분히 커지는 것, 즉 교류 신호의 주파수에서의 용량성 수단(4)의 임피던스가 충분히 작아지는 것으로 한다.
제1의 주파수(f1)의 경우의, 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)의 각 전기 길이의 합인 90°는 제1의 주파수(f1)의 파장을 λ1이라 한 경우, 선로 길이(물리 길이)로 λ1/4이 된다. 이하의 설명에서는, 선로 길이를 주파수를 나타내는 첨자있는 λ를 이용하여 표기한다. 이 선로 길이는 도 16에 도시한 종래의 바이어스 회로(100p)에서의 전송 선로(181)의 선로 길이와 같다.
다음, 제1의 주파수(f1)의 경우에서 설명한 것을 전제로 하여, 제2의 주파수(f2)의 경우에 대하여 설명한다.
제2의 주파수(f2)에서는 교류 신호원(1)으로부터 공급되는 교류 신호의 신호 경로 상의 바이어스점(800)에서 본 바이어스 회로(100)의 임피던스는 충분히 커서 는 안된다. 즉, 스위치(7)가 오프 상태일 때, 제2의 주파수(f2(f1＜f2))에서의 총 임피던스(Z12+Z22+ZC2)는, 제2의 주파수(f2)가 제1의 주파수(f1)의 홀수 배인 경우를 제외하고 충분히 커지지 않는다. 따라서, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과, 이들을 통하여 바이어스점(800)에 접속되어 있는 직류 회로(5) 및 직류 전원(6)을 포함하는 바이어스 회로(100)를, 교류 회로(120)로부터 교류적으로 분리하여 생각할 수 없으며, 제2의 주파수(f2)의 교류 신호는 바이어스 회로(100)의 영향을 받게 된다.
예컨대 제1의 주파수(f1)를 1GHz, 제2의 주파수(f2)를 2GHz라 한 경우의 스위치(7)가 오프 상태에서의 바이어스 회로(100)의 통과 특성(S21)의 주파수 특성의 시뮬레이션 결과를 도 2에 도시하였다. 여기서, 도 2는 도 1에 도시한 바이어스 회로(100)의 입력 단자를 포트(P1)라 하고, 출력 단자를 포트(P2)라 하였을 때, 포트(P1) 및 포트(P2)를 50Ω계에 접속한 경우에 대하여 계산한 통과 특성(S21)의 시뮬레이션 결과를 나타내고 있다. 도 2에 도시한 바와 같이, 1GHz의 신호는 거의 손실 없이 통과하고 있으나, 2GHz의 신호는 30dB 가까운 손실이 발생하고 있다. 또한, 이 시뮬레이션에서는 스위치(7)를, 온 상태인 경우의 손실은 제로, 오프 상태인 경우의 분리도는 무한대라는 이상적인 스위치를 가정하여 계산하였다. 이하, 스위치에 대해서는 이상 스위치를 사용한 경우에 대하여 설명을 하되, 실제로 설계함에 있어서는 스위치의 진폭이나 위상에 관한 주파수 특성 등도 다른 구성 요소와 마찬가지로 고려되어야 한다.
제1의 주파수(f1)의 경우에, 바이어스 회로(100)의 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)의 각 전기 길이의 합이 90°가 되도록 각각을 전송 선로로 구성한 예에서, 스위치(7)를 오프 상태로 한 경우에, 제2 접속부(220)를 쇼트로 하면, f1＜f2를 고려하면, 제2의 주파수(f2)에서 오픈이 되는 위치는, 바이어스점(800)과 제2 접속부(220) 사이에 존재하게 된다. 이 오픈이 되는 위치에 제1 접속부(210)가 설치되어 있고, 이것이 본 발명의 바이어스 회로의 특징의 하나이다. 바꾸어 말하면, 스위치(7)가 접속되는 제1 접속부(210)는, 제2의 주파수(f2)에 있어서, 제1 접속부(210))에서 제2 리액턴스 수단(3) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치이다. 이 때, 제1 접속부(210)와 제2 접속부(220) 사이의 전송 선로인 제2 리액턴스 수단(3)의 선로 길이를 예컨대 λ2/4라 하면 된다. 이 경우, 제1 리액턴스 수단(2)의 선로 길이는 (λ1/4-λ2/4)이 된다.
이미 설명한 바와 같이, 스위치(7)가 오프 상태일 때, 제2의 주파수(f2(f1＜f2))에서의 총 임피던스(Z12+Z22+Zc2)는, 제2의 주파수(f2)가 제1의 주파수(f1)의 홀수배인 경우를 제외하고, 충분히 커지지 않는다. 그러나, 제2의 주파수(f2)에 있어서, 제1 접속부(210)에서 제2 리액턴스 수단(3) 쪽을 보았을 때의 임피던스는, 충분히 크다. 즉, Z22+Zc2는 충분히 크다.
따라서, 제2의 주파수(f2)에서는 스위치(7)를 온 상태로 하여 바이어스 회 로(100)를 동작시킨다. 이 때, 제2의 주파수(f2)에서는 바이어스점(800)에서 본 제1 리액턴스 수단(2) 및 제3 리액턴스 수단(8)의 합계 임피던스(Z12+Z32)가 충분히 큰 것이 된다.
즉, 스위치(7)가 온 상태일 때 바이어스점(800)에서 바이어스 회로(100) 쪽을 보았을 때의 임피던스인, 제2의 주파수(f2)에서의 합계 임피던스(Z12+Z32)가 충분히 커지도록, 제3 리액턴스 수단(8)의 임피던스(Z32)가 설정된다.
이 때, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과, 이들을 통하여 바이어스점(800)에 접속되어 있는 직류 회로(5) 및 직류 전원(6)을 포함하는 바이어스 회로(100)는, 제2의 주파수(f2)에서 교류 회로로부터 교류적으로 분리하여 생각할 수 있다.
제3 리액턴스 수단(8)을 선단이 개방된 전송 선로로 구성하는 경우라면, 예컨대 제1 리액턴스 수단(2) 및 제3 리액턴스 수단(8)의 전기 길이의 합계를 제2의 주파수(f2)에서 180°가 되도록 설계하면 된다. 이 경우, 이미 설명한 설계를 전제로 하면, 제3 리액턴스 수단(8)의 선로 길이는, (2p×λ2/4-(λ1/4-λ2/4))가 된다. 단, p는 양의 정수이다.
예컨대, 제1의 주파수(f1)를 1GHz, 제2의 주파수(f2)를 2GHz라 한 경우에는, 2λ2=λ1이 되므로, 제1 리액턴스 수단(2)의 선로 길이를 λ2/4라 하고, 제3 리액턴 스 수단(8)의 선로 길이를 λ2/4라 하면 된다. 여기서, 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(3)의 선로 길이의 합계는 λ2/4+λ2/4=λ2/2=λ1/4이 된다. 이와 같이 설계된, 스위치(7)가 온 상태에서의 바이어스 회로(100)의 통과 특성(S21)의 주파수 특성을 도 3에 도시하였다. 도 3에 도시한 바와 같이, 바이어스 회로(100)에 의해서도 2GHz의 신호는 거의 손실 없이 통과하고 있다.
이상의 설명과 같이, 스위치(7)의 상태(오프 상태, 온 상태)를 전환함으로써, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과 이들을 통하여 바이어스점(800)에 접속되어 있는 직류 회로(5) 및 직류 전원(6)을 포함하는 바이어스 회로(100)는, 서로 다른 2개의 주파수 각각에서 교류 회로로부터 교류적으로 분리하여 생각할 수 있다.
여기서는, 2밴드 대응 바이어스 회로(100)를 설명하였다. 만일, 서로 다른 2개의 주파수를 1GHz 및 1.2GHz로서 설계 요구한 경우를 생각해 보자. 도 2에 도시한 바이어스 회로(100)의 통과 특성(S21)의 주파수 특성을 인용하여, 바이어스 회로(100)에 의한 신호 손실을 예컨대 3dB 정도까지 허용한다고 한 경우, 종래의 구성의 바이어스 회로(100p)로 충분히 설계 목적을 이룰 수 있다. 그러나, 일반적으로는, 종래적 구성의 바이어스 회로의 통과 특성(S21)의 주파수 특성이 반드시 도 2에 도시한 바와 같이 광대역에서 저손실을 나타낸다고는 할 수 없으며, 근접한 주파수대에서의 2밴드 대응에 한정되지 않고 임의의 대역에서의 2밴드 대응에는 반드시 부합하는 것은 아니다. 따라서, 제1 실시 형태의 바이어스 회로(100)는, 제1 접속부(210)의 위치 설정 및 스위치(7)의 상태 변환에 의해, 대역의 원근과 관계없이 2밴드 대응을 실현할 수 있는 것이다. 또한, 여기서 설명한 취지는 2밴드 대응 바이어스 회로(100)에 한정되지 않으며, 본 발명의 바이어스 회로 전반에 타당하다.
또한, 예컨대, 제1의 주파수(f1)를 1GHz, 제2의 주파수(f2)를 4GHz라 한 경우에도, 스위치(7)가 접속하는 제1 접속부(210)는, 제2의 주파수(f2)에 있어서, 접속부(210)에서 제2 리액턴스 수단(3) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치로 한다. 이 경우, 예컨대, 제2 리액턴스 수단(3)의 선로 길이로서 λ2/4 또는 3λ2/4를 취할 수 있다. 이러한 경우, 어느 하나를 선로 길이로서 임의로 선택할 수 있다. 제2 리액턴스 수단(3)의 선로 길이를 3λ2/4라 한 경우, 제1 리액턴스 수단(2)의 선로 길이는 λ2/4(=λ1/4-3λ2/4)라 하면 된다.
이와 같이 제2 리액턴스 수단(3)의 선로 길이로서 복수 개의 설계값을 취할 수 있는 경우, 어느 하나를 선로 길이로서 임의로 선택할 수 있다. 바꾸어 말하면, 설계 요구의 주파수대에 따라, 제1 접속부(210)의 위치를 설정할 수 있다.
각 리액턴스 수단은, 전송 선로에 한정되지 않으며 집중 상수 소자를 이용하여 구성할 수도 있다. 특히 제3 리액턴스 수단(8)은, 단일 주파수에서만 사용되는 것이므로 집중 상수화가 용이하다. 또한 집중 상수화함으로써 바이어스 회로의 소형화가 가능해진다.
또한, 동일한 구성의 바이어스 회로를 FET(180)의 출력 단자 측에 형성할 수도 있다. 바이어스 회로의 기본적인 동작은 FET(180)의 입력 단자측에 설치한 경우와 동일하므로 설명은 생략한다.
《제2 실시 형태》
도 4는 본 발명의 제2 실시 형태의 바이어스 회로(200)를 도시한 도면이다. 제2 실시 형태는 제1 실시 형태의 제3 리액턴스 수단(8)의 타단, 즉 스위치(7)가 접속되지 않은 단부를 제2 용량성 수단(9)을 통하여 접지한 경우의 실시 형태이다.
제1 실시 형태의 바이어스 회로(100)와 마찬가지로 스위치(7)의 상태를 전환함으로써, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3)과, 이들을 통하여 바이어스점(800)에 접속되어 있는 직류 회로(5) 및 직류 전원(6)을 포함하는 바이어스 회로(200)는, 2개의 주파수 각각에서 교류 회로로부터 교류적으로 분리하여 생각할 수 있으며, 2밴드 대응 바이어스 회로를 구성할 수 있다.
제1 리액턴스 수단(2), 제2 리액턴스 수단(3) 및 제3 리액턴스 수단(8)을 전송 선로로 구성한 경우, 제3 리액턴스 수단(8)의 선로 길이는 ((2p-1)×λ2/4-(λ1/4-λ2/4))로 할 수 있다. 단, p는 양의 정수이다.
제2 실시 형태에서는, 제3 리액턴스 수단(8)의 타단을 교류적으로 접지상태로 함으로써, 제3 리액턴스 수단(8)의 선로 길이를 짧게 할 수 있는 경우가 있다.
예컨대 제1의 주파수(f1)를 1GHz, 제2의 주파수(f2)를 3.8GHz로 한 경우에서는, 제2 실시 형태에서 예컨대 제2 리액턴스 수단(3)의 선로 길이로서 3λ2/4를 선 택한 경우, 제3 리액턴스 수단(8)의 선로 길이는 제2의 주파수(f2)에서의 전기 길이로 약 20°이면 된다. 한편, 제1 실시 형태에서는, 제3 리액턴스 수단(8)의 선로 길이는 제2의 주파수(f2)에서의 전기 길이로 약 103° 필요해진다.
제1의 주파수(f1)를 1GHz, 제2의 주파수(f2)를 3.8GHz로 한 경우의 스위치(7)가 오프 상태에서의 바이어스 회로(200)의 통과 특성(S21)의 주파수 특성의 시뮬레이션 결과를 도 5에 도시하였다. 또한, 스위치(7)가 온 상태에서의 바이어스 회로(200)의 통과 특성(S21)의 주파수 특성의 시뮬레이션 결과를 도 6에 도시하였다. 여기서, 도 5, 도 6은 도 4에 도시한 바이어스 회로(200)의 입력 단자를 포트(P1), 출력 단자를 포트(P2)라 하였을 때, 통과 특성은 포트(P1) 및 포트(P2)를 50Ω계에 접속한 경우에 대하여 계산한 통과 특성(S21)의 시뮬레이션 결과를 나타내고 있다. 도 5에 도시한 바와 같이, 스위치(7)가 오프 상태로 된 바이어스 회로(200)에서는 1GHz의 신호는 거의 손실 없이 통과하고 있지만, 3.8GHz의 신호는 손실이 발생하고 있다. 한편, 도 6에 도시한 바와 같이, 스위치(7)가 온 상태로 된 바이어스 회로(200)에서는 3.8GHz의 신호는 거의 손실 없이 통과하고 있다.
제1 실시 형태 및 제2 실시 형태에서는 대응 주파수가 2개인 경우를 나타내었으나, 동일한 개념 하에서 보다 많은 주파수에 대응하는 실시 형태를 제3 실시 형태 내지 제5 실시 형태에 나타낸다.
《제3 실시 형태》
제3 실시 형태는 제1의 주파수(f1)의 홀수배의 각 교류 주파수에 예시되는 바와 같이, 복수 개의 교류 주파수에서 제1 접속부(210)가 오픈이 되는 경우에, 각 교류 주파수에 따라 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스가 충분히 커지도록, 제3 리액턴스 수단(8)의 리액턴스를 변경하는 구성이다. 또한, 제3 실시 형태의 바이어스 회로의 구성은 『충분히 큰 임피던스』의 설계값 등에 의해 영향을 받는 제3 리액턴스 수단(8)의 리액턴스의 조정을 가능하게 한다.
도 7은 본 발명의 제3 실시 형태를 도시한 도면이다. 제3 실시 형태의 바이어스 회로(300)는 제2 실시 형태에 도시한 바이어스 회로(200)에서의 제3 리액턴스 수단(8)으로서 리액턴스 값을 변경 가능한 가변 리액턴스 수단을 사용한다. 여기서, 가변 리액턴스 수단으로는 예컨대 정전 용량을 변경 가능한 가변 커패시터 등을 적용하면 된다. 제3 리액턴스 수단(8)을 q종류의 리액턴스 값으로 변경 가능한 가변 리액턴스 수단으로 함으로써 q+1 밴드 대응의 바이어스 회로(300)가 된다. q는 2이상의 정수라 한다.
또한, 제1 실시 형태에 나타낸 바이어스 회로(100)에서의 제3 리액턴스 수단(8)으로서, 리액턴스 값을 변경 가능한 가변 리액턴스 수단을 사용하는 실시 형태로 하는 것도 가능하다.
도 8에 도시한 바와 같이, 전환 스위치인 1입력 q출력의 스위치(71) 및 스위치(72)와 그들에 접속가능한 q개의 리액턴스 소자(811,…,81q)를 사용하여 제3 리액턴스 수단(8)을 구성하도록 할 수도 있다. 이 실시 구성에서는, q개의 리액턴스 소자(811,…,81q)는 횡렬로 배치되며, 스위치(71)의 일단은 제1 접속부(210)에 접속 되고, 스위치(72)의 일단은 제2 용량성 수단(9)에 접속된다. 그리고, 스위치(71)의 타단 및 스위치(72)의 타단의 전환으로 동일한 리액턴스 소자를 선택한다. 이에 따라 스위치(71) 및 스위치(72)의 상태를 전환함으로써 q개의 리액턴스 값을 얻을 수 있다.
또한, 여기서는 제2 실시 형태를 전제로 하고 있기 때문에, 전환 스위치를 2개 사용하였으나, 제1 실시 형태를 전제로 하는 경우에는, 스위치(71)가 하나일 수 있다. 즉, 모든 리액턴스 소자가 제2 용량성 수단에 접속가능한 것은 필수적인 기술 사항은 아니다. 또한, 도 8에 도시하는 구성의 변형예로서, 회로 전체의 소형화에 반드시 유효하다고는 할 수 없으나, 스위치(72)를 설치하지 않고, q개의 리액턴스 소자(811,…,81q)의 일부, 또는 모든 타단, 즉 스위치(71)에 접속되지 않은 단부에 제2 용량성 수단을 접속하도록 할 수도 있다. 요컨데, 적어도 1개의 리액턴스 소자가 제2 용량성 수단에 접속가능하면 된다. 전환 스위치인 스위치(71)를, 어느 리액턴스 소자와도 접속하지 않는 상태로 하는 것이 가능한 것으로 구성할 수도 있다.
또한, 도 9 또는 도 10에 도시한 바와 같이, 제3 리액턴스 수단(8)의 다른 구체적인 실시 구성으로서, 스위치 및 리액턴스 소자의 조합을 사용한 구성을 채용할 수도 있다. 도 9에 도시한 실시 구성에서는, q개의 리액턴스 소자(811,…,81q)와 q-1개의 스위치(72,…,7q)가 교대로 종렬로 접속된다. 즉, 종렬로 접속되는 리액턴스 소자 중 일측의 끝에 위치하는 리액턴스 소자(811)의 일단은 스위치(7)에 접 속되고, 리액턴스 소자(811)의 타단, 즉 스위치(7)가 접속되지 않은 단부는 스위치(72)의 일단에 접속된다. 리액턴스 소자(81x)의 일단은 스위치(7x)의 타단에 접속되며, 리액턴스 소자(81x)의 타단은 스위치(7x+1)의 일단에 접속된다. 단, x=2,3,…,q-1이다. 종렬로 접속되는 리액턴스 소자 중 타측의 끝에 위치하는 리액턴스 소자(81q)의 일단은 스위치(7q)의 타단에 접속되고, 리액턴스 소자(81q)의 타단은 제2 용량성 수단(9)에 접속된다. 단, 리액턴스 소자(81q)의 타단을 제2 용량성 수단(9)에 접속하는 것은 필수적인 기술 사항은 아니다. 이러한 실시 구성에서는, 제y+1의 주파수(fy +1)에 대하여, 스위치(72,…,7y)를 온 상태로 하고, 스위치(7y+1)를 오프 상태로 하도록 설계할 수 있다. 또한, y=1의 경우에는, 스위치(72)을 오프 상태로 한다. 이에 따라 스위치(72,…,7q)의 상태를 전환함으로써 q개의 리액턴스 값을 얻을 수 있다.
또한 도 10에 도시한 제3 리액턴스 수단(8)의 실시 구성에서는, q개의 리액턴스 소자(811,…,81q)와 q-1개의 스위치(182,…,18q)가 교대로 종렬로 접속된다. 종렬로 접속되는 리액턴스 소자 중 일측의 끝에 위치하는 리액턴스 소자(811)의 일단은 스위치(7)에 접속된다. 스위치(18x)의 일단은 리액턴스 소자(81x-1)의 타단에 접속되고, 스위치(18x)의 타단은, 리액턴스 소자(81x)의 일단과, 제2 용량성 수 단(19x)의 일단 중 어느 하나와 접속 가능하다. 단, x=2, 3,…, q이다. 여기서는 제2 실시 형태를 전제로 하고 있기 때문에, 리액턴스 소자(81q)의 타단은 제2 용량성 수단(9)에 접속하는데, 이는 필수적인 기술 사항은 아니다. 이러한 실시 구성에서는, 제y+1의 주파수(fy +1)에 대하여, 스위치(182,…,18y)를 온 상태로 하고, 스위치(18y+1)의 타단을 제2 용량성 수단(19y+1)에 접속한다. 또한, y=1의 경우에는, 스위치(182)를 제2 용량성 수단(192)에 접속한다. 이에 따라 스위치(182,…,18q)의 상태를 전환함으로써 q개의 리액턴스 값을 얻을 수 있다.
《제4 실시 형태》
도 11은, 본 발명의 제4 실시 형태를 도시한 도면이다. 제4 실시 형태는, 제2 실시 형태에서 설명한 2밴드 대응에서의 개념을 n+1 밴드 대응으로 확장한 제2 실시 형태의 확장적 형태이다. 제4 실시 형태에서는, 리액턴스 수단을 복수 개 구비한다. 도 11에 도시한 바이어스 회로(400)는, 제1 리액턴스 수단(2) 및 n개의 제2 리액턴스 수단(31,…,3n)이 종렬로 접속된 회로부를 갖는다. 구체적으로는, 제1 리액턴스 수단(2)의 일단은 바이어스점(800)에 접속되고, 그 타단이 제2 리액턴스 수단(3n)의 일단에 접속된다. 제2 리액턴스 수단(3n)의 타단, 즉 제1 리액턴스 수단(2)이 접속되지 않는 단부는, 제2 리액턴스 수단(3n-1)의 일단에 접속된다. 제2 리액턴스 수단(3n-1)의 타단, 즉 제2 리액턴스 수단(3n)이 접속되지 않는 단부는 제2 리액턴스 수단(3n-2)의 일단에 접속된다. 이러한 접속이 종렬 접속이 되도록 반복되며, 제2 리액턴스 수단(32)의 타단, 즉 제2 리액턴스 수단(33)이 접속되지 않는 단부는, 제2 리액턴스 수단(31)의 일단에 접속되게 된다. 제2 리액턴스 수단(31)의 타단은 용량성 수단(4)에 접속된다.
또한 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3n)과의 접속부(21n)에 스위치(7n)를 통하여 제3 리액턴스 수단(8n)이 접속된다. 제2 리액턴스 수단(3x+1)과 제2 리액턴스 수단(3x)과의 접속부(21x)에 스위치(7x)를 통하여 제3 리액턴스 수단(8x)이 접속된다. 단, x=n-1, n-2,…, 1이다. 각 제3 리액턴스 수단(81,…,8n)의 일단, 즉 스위치가 접속되지 않은 단부에, 타단이 접지된 제2 용량성 수단(91,…,9n)이 접속된다. 또한, n개의 제2 리액턴스 수단(31,…,3n)은, 각각 동종의 수단으로서 구성되어야 하는 취지는 아니다. 예컨대 n개의 제2 리액턴스 수단(31,…,3n) 중 일부를 예컨대 전송 선로로서 구성하고, 그 이외를 예컨대 집중 상수 소자로 구성하는 등 적당히 구성할 수 있다.
이 구성에 따르면, 스위치(71,…,7n) 중 어느 하나의 상태를 전환함으로써 적어도 n+1개의 주파수에 대하여 각각 직류 회로(5) 및 직류 전원(6)을 교류적으로 분리할 수 있고, 적어도 n+1 밴드 대응의 바이어스 회로(400)를 실현할 수 있다. 여기서, 예컨대 n+1 밴드 대응의 경우에는 m을 1 이상의 정수라 하였을 때, 제m+1의 주파수에서 직류 회로(5) 및 직류 전원(6)을 교류적으로 분리하는 경우에는, 스위치(7m)만을 온 상태로 한다. 제1의 주파수에서는, 모든 스위치(71,…,7n)는 오프 상태로 된다. 또한, 스위치(7m)의 접속 위치는 제m+1 주파수에 있어서, 이 위치에서 제2 리액턴스 수단(31,…,3m) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치로 한다. 단, 한 개의 스위치를 온 상태로 하는 것이, 필연적으로 n+1 밴드 대응의 바이어스 회로(400)를 구성하는 것은 아니다. 예컨대 제1 리액턴스 수단(2) 및 각 제2 리액턴스 수단(31,…,3n)을 전송 선로로 구성한 경우에서는, 어떤 스위치를 하나만 온 상태로 하였을 때의 교류 신호의 주파수의 홀수 배의 주파수에 대해서도 마찬가지로 바이어스하는 것이 가능하다.
또한 제4 실시 형태에서는 온 상태로 되는 스위치의 개수는 하나로 한정되지 않는다. 복수 개의 스위치를 온 상태로 하는 경우, 예컨대 스위치(7x)와 스위치(7x)보다 바이어스점(800)으로부터 떨어지는 측의 적어도 하나 이상의 스위치가 온 상태로 되는 경우, 스위치(7x)를 제외한 온 상태로 된 스위치에 접속되는 각 제3 리액턴스 수단의 설계값에 따라서는, n+1 밴드 이외의 주파수에 있어서, 스위치(7x)의 접속부에서 용량성 수단(4)의 쪽을 보았을 때의 임피던스를 충분히 크게 할 수 있을 수 있다. 즉, 온 상태로 되는 스위치 중 바이어스점(800)에 가장 가까운 스 위치(7x)를 온 상태로 하는 것은, 대상의 교류 주파수에 대하여, 이 스위치(7x)가 접속되는 접속부(21)에서 직류 회로(5) 쪽을 보았을 때의 임피던스가 충분히 커지는 것을 의미하고, 스위치(7x)보다 바이어스점(800)으로부터 떨어지는 측에서 적당히 하나 이상의 스위치를 온 상태로 하는 것은, 온 상태로 된 스위치에 접속되는 각 제3 리액턴스 수단의 설계값에 따라, 바이어스 가능한 동작 주파수를 적당히 정하는 역할을 한다.
제4 실시 형태에서는 제3 리액턴스 수단(81,…,8n) 각각의 일단은, 제2 용량성 수단(91,…,9n)을 통하여 접지되어 있으나, 이러한 실시 형태에 한정되지 않는다. 제3 리액턴스 수단(81,…,8n) 중 적어도 하나가, 그 일단에, 일단이 접지된 제2 용량성 수단의 타단이 접속되어 있는 구성일 수도 있다. 또는, 제3 리액턴스 수단(81,…,8n) 중 적어도 하나는 선로를 포함하여 구성되며, 이 선로를 포함하여 구성되는 제3 리액턴스 수단 중 적어도 하나의 일단이, 선로의 개방 단부인 구성일 수도 있다.
《제5 실시 형태》
도 12는 본 발명의 제5 실시 형태를 도시한 도면이다. 제5 실시 형태에서는 리액턴스 수단을 복수 개 구비한다. 도 12에 도시한 바이어스 회로(500)는 제4 실시 형태와 마찬가지로, 제1 리액턴스 수단(2) 및 n개의 제2 리액턴스 수단(31,…,3n)이 종렬로 접속되는 회로부를 갖는다. 또한 제4 리액턴스 수단(21) 및 n개의 제5 리액턴스 수단(311,…,31n)이 종렬로 접속된다. 구체적으로는, 제4 리액턴스 수단(21)의 일단은 개방이 되고, 그 타단이 제5 리액턴스 수단(31n)의 일단에 접속된다. 제5 리액턴스 수단(31n)의 타단, 즉 제4 리액턴스 수단(21)이 접속되지 않는 단부는, 제5 리액턴스 수단(31n-1)의 일단에 접속된다. 제5 리액턴스 수단(31n-1)의 타단, 즉 제5 리액턴스 수단(31n)이 접속되지 않는 단부는 제5 리액턴스 수단(31n-2)의 일단에 접속된다. 이러한 접속이 종렬 접속이 되도록 반복되며, 제5 리액턴스 수단(312)의 타단, 즉 제5 리액턴스 수단(313)이 접속되지 않는 단부는, 제5 리액턴스 수단(311)의 일단에 접속되게 된다. 제5 리액턴스 수단(311)의 타단은 개방이 된다. 이는 예컨대 제4 리액턴스 수단(21)과 제5 리액턴스 수단(311)이 각각 선로를 포함하여 구성되고, 제4 리액턴스 수단(21)의 일단 및 제5 리액턴스 수단(311)의 각 일단이, 선로의 개방 단부인 구성이다.
그리고, 제1 리액턴스 수단(2)과 제2 리액턴스 수단(3n)과의 접속부(21n)와, 제4 리액턴스 수단(21)과 제5 리액턴스 수단(31n)과의 접속부(22n)가, 스위치(7n)를 통하여 접속된다. 제2 리액턴스 수단(3x+1)과 제2 리액턴스 수단(31x)과의 접속부(21x)와 제5 리액턴스 수단(31x+1)과 제5 리액턴스 수단(31x)과의 접속부(22x)가, 스위치(7x)를 통하여 접속된다. 단, x=n-1,n-2,…,1이다. 이와 같이, 각 제2 리액 턴스 수단과 각 제5 리액턴스 수단이 일대일로 대응되어 있다.
또한, n개의 제2 리액턴스 수단(31,…,3n) 및 n개의 제5 리액턴스 수단(311,…,31n)은 각각 동종의 수단으로서 구성되어야 하는 취지는 아니다. 예컨대 n개의 제2 리액턴스 수단(31,…,3n) 및 n개의 제5 리액턴스 수단(311,…,31n) 중 일부를 예컨대 전송 선로로서 구성하고, 그 이외를 예컨대 집중 상수 소자로 구성하는 등 적당히 구성할 수 있다.
단, 동작 주파수가 기본 주파수(f1)의 양의 정수배일 때에는, 제4 리액턴스 수단(21) 및 n개의 제5 리액턴스 수단(311,…,31n)은 각각, 대응하는 제1 리액턴스 수단(2) 및 제2 리액턴스 수단(31,…,3n)과 동일한 리액턴스 값을 갖는 것으로 한다. 제4 리액턴스 수단(21)에 대응하는 것은 제1 리액턴스 수단(2)이며, w=1,2,…,n으로서 제5 리액턴스 수단(31w)에 대응하는 것은 제2 리액턴스 수단(3w)이다.
교류 신호의 주파수가 기본 주파수(f1)의 홀수 배일 때, 모든 스위치는 오프 상태로 된다. 이 때, 예컨대 제1 리액턴스 수단(2) 및 n개의 제2 리액턴스 수단(31,…,3n)을 각각 전송 선로로 한 경우에 그 합계의 선로 길이를 λ1/4의 홀수배로 함으로써, 바이어스점(800)은 오픈, 제2 접속부(220)는 쇼트가 되고, 직류 회로(5) 및 직류 전원(6)을 교류 회로로부터 교류적으로 분리할 수 있다.
m을 1 이상의 정수라 하였을 때, 교류 신호의 주파수가 기본 주파수(f1)의 2m배일 때, 스위치(7m)만을 온 상태로 한다. 여기서, 스위치(7m)의 접속 위치, 즉 접속부(21m)의 위치는, 접속부(21m)에서 제2 리액턴스 수단(31,…,3m) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치로 한다. 이 때, 접속부(22m)(접속부(21m)라고 바꾸어 말할 수도 있음)에서 제5 리액턴스 수단(311,…,31m) 쪽을 보았을 때의 임피던스는 충분히 작아진다. 따라서, 바이어스점(800)에서 제1 리액턴스 수단(2) 쪽을 보았을 때의 임피던스는 충분히 커진다. 한편, 이 때, 접속부(21m)에서 바이어스점(800)까지의 전기 길이와, 접속부(21m)에서 제4 리액턴스 수단(21)의 개방단까지의 전기 길이는 같으므로, 제4 리액턴스 수단(21)의 개방단이 임피던스 무한대의 상태에 있으면 직류 회로(5) 및 직류 전원(6)을 교류 회로로부터 교류적으로 분리할 수 있다.
또한, 제5 리액턴스 수단(311)의 일단 즉 제5 리액턴스 수단(312)이 접속되지 않은 단부는 개방 상태이지만, 커패시터 등의 제2 용량성 수단을 통하여 접지할 수도 있다.
《제6 실시 형태》
도 13은, 본 발명의 제6 실시 형태를 도시한 도면이다. 제6 실시 형태에서는 제1 실시 형태의 바이어스 회로(100)에, 제6 리액턴스 수단(131), 제6 리액턴스 수단(132), 스위치(14)가 부가되어 있다. 또한, 제6 리액턴스 수단(131) 및 제6 리액턴스 수단(132)은, 각각 동종의 수단으로서 구성되어야 하는 취지는 아니며, 예컨대 어느 하나를 전송 선로로서 구성하고 다른 하나를 집중 상수 소자로서 구성할 수도 있다. 제6 리액턴스 수단(131)은, 용량성 수단(4), 직류 회로(5), 제2 리액턴스 수단(3)과의 제2 접속부(220)에서 접속되어 있다.
제2의 주파수(f2)에서는, 스위치(14)는 오프 상태로 한다. 이 때, 제6 리액턴스 수단(131)의 리액턴스 값은, 제2의 주파수(f2)에서 제2 접속부(220)가 되도록 설계한다. 예컨대 선로 길이가 λ2/4인 전송 선로로 구성하면 된다.
또한, 제1의 주파수(f1)에서는, 스위치(14)는 온 상태로 한다. 이 때, 제6 리액턴스 수단(132)의 리액턴스 값은, 제1의 주파수(f1)에서 제2 접속부(220)가 쇼트되도록 설계한다. 예컨대, 제6 리액턴스 수단(131)의 선로 길이가 λ2/4일 때에는, 제6 리액턴스 수단(132)을 선로 길이가 (λ1/4-λ2/4)인 전송 선로로 구성하면 된다.
이와 같이 함으로써, 예컨대 용량성 수단(4)의 용량이 충분히는 크지 않은 경우에도, 제2 접속부(220)를 각 주파수의 교류 신호에 대하여 교류적으로 접지 상태(쇼트)로 할 수 있다.
또한, 제6 실시 형태에서는, 제1 실시 형태의 바이어스 회로에 구성 요소를 부가한 형태로 하였으나, 이에 한정되지 않으며, 제6 실시 형태에서 설명한 기술 사항을 제2 내지 제5의 각 실시 형태에 적용하는 것이 가능하다.
《총괄》
상기 각 실시 형태에 따라 본 발명의 바이어스 회로를 총괄한다.
교류 회로(120)를 경로로 하는 교류 신호의 주파수(교류 주파수)가 변화하면, 일단이 바이어스점(800)에 접속된 제1 리액턴스 수단(2)의 타단과, 일단이 접지된 용량성 수단(4)의 타단과의 사이에 있어서, 직류 회로(5) 쪽을 보았을 때의 임피던스가 충분히 커지는 위치(open position)가 변화된다. 따라서, 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스가, 예컨대 교류 주파수(fa)에서 충분히 커지도록 바이어스 회로가 설계되어 있다 해도, 교류 주파수(fa)와 다른 교류 주파수(fb)에서는, 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스가 충분히 커지지 않게 된다. 따라서, 교류 주파수(fb)에서의 open position에 리액턴스 제공 수단이 리액턴스를 제공함으로써 교류 주파수(fb)에서도 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스가 충분히 커진다. 일반적으로는, 각 교류 주파수에 따른 open position에 리액턴스 제공 수단이 리액턴스를 제공하면 된다.
이 때, 각 교류 주파수에 따른 모든 open position에 리액턴스를 제공하는 경우, [조건 1] 교류 주파수(fr)에서는 교류 주파수(fr) 이외의 교류 주파수에서의 각 open position에서 리액턴스 제공 수단 쪽을 보았을 때의 각 임피던스가 충분히 커진다, [조건 2] 각 교류 주파수에 대하여 조건 1이 성립한다, [조건 3] 각 교류 주파수에 있어서, 바이어스점(800)에서 바이어스 회로 쪽을 보았을 때의 임피던스 가 충분히 커진다는 각 조건을 만족하도록 각 리액턴스를 설계하면 된다. 물론, 리액턴스 제공 수단에 의해 제공되는 각 리액턴스뿐만 아니라, 제1 리액턴스 수단의 리액턴스, 각 제2 리액턴스의 리액턴스도 상기 각 조건을 만족하도록 설계된다. 이 때, 교류 주파수(fr)에서의 open position이 교류 주파수(fr) 이외의 교류 주파수에서의 open position에 제공되는 각 리액턴스의 영향을 받을 수 있음에 유의하여 설계하여야 한다.
다른 한편, 각 교류 주파수에 따른 open position 중 적어도 하나에 리액턴스를 제공하는 경우, 리액턴스 제공 수단과 각 open position을 각각 하나의 스위치로 접속 가능한 구성으로 하고, 각 스위치의 온 상태/오프 상태를 교류 주파수에 따라 전환하면 된다. 또한, 온 상태로 되는 스위치 중 바이어스점에 가장 가까운 스위치가 접속되는 접속부는, 온 상태로 될 때의 교류 주파수에서 open position으로 한다. 이러한 구성에서는, open position에서 용량성 수단(5)의 쪽을 보았을 때의 임피던스는 충분히 크므로 리액턴스 제공 수단의 구성 · 설계의 자유도는 높다. 이는 리액턴스 제공 수단이 n개의 제3 리액턴스 수단(81,…,8q)을 포함하여 구성되는 바이어스 회로(400)를 예로 하여 용이하게 이해할 수 있다. 바이어스 회로(400)의 스위치(7m)만이 온 상태인 경우, 접속부(21m)와 그라운드 사이에서는, 제2 리액턴스 수단(31,…,3m), 용량성 수단(4), 직류 회로(5) 및 직류 전원(6)으로 이루어지는 회로부(X)와, 제3 리액턴스 수단(8m)과 제2 용량성 수단(9m)으로 이루어지 는 회로부(Y)와의 병렬 공진 회로가 구성되어 있다. 회로부(X)의 임피던스(ZX)는 충분히 크기 때문에, 이 병렬 공진 회로의 임피던스(Zp=1/(1/ZX+1/ZY))는 실질적으로 회로부(Y)의 임피던스(ZY)에 의해 결정된다. 또한 바이어스점과 open position인 접속부(21m) 사이에 리액턴스 제공 수단으로부터의 리액턴스 제공은 없다. 따라서 스위치(7m)만이 온 상태인 경우에서는, 바이어스점(800)에서 바이어스 회로(400) 쪽을 보았을 때의 임피던스는, 제1 리액턴스 수단(2)의 임피던스와, 제2 리액턴스 수단(3m+1,…,3n)의 각 임피던스와, 회로부(Y)의 임피던스(ZY)와의 합성 임피던스를 고려하면 된다. 이와 같이, 리액턴스 제공 수단의 구성 및 설계에 있어서 회로부(X)의 영향을 실질적으로 받지 않고, 교류 주파수(fm)에서 접속부(21m)에 제공하는 리액턴스의 설계가 다른 교류 주파수의 경우의 설계의 영향을 받지 않기 때문에, 리액턴스 제공 수단의 구성 및 설계의 자유도는 높다.
더욱이, 이러한 바이어스 회로에서는, 리액턴스 제공 수단을 제3 실시 형태에서 설명한 구성으로 할 수 있다.
이상의 실시 형태 이외에, 본 발명인 바이어스 회로는 전술한 각 실시 형태에 한정되지 않으며, 본 발명의 취지를 벗어나지 않는 범위에서 적당히 변경이 가능하다.
《바이어스 회로와 멀티밴드 정합 회로와의 병용》
도 14에, 상기 비 특허 문헌 1 및 2에 개시되어 있는 손실이 작은 멀티밴드 정합 회로의 예를 도시하였다. 여기서는, 상기 제1 실시 형태의 바이어스 회로와의 병용을 예시하는 편의상, 2밴드 대응 멀티밴드 정합 회로(900)를 예시한다. 멀티밴드 정합 회로(900)는, 주 정합 블록(910)과, 주 정합 블록(910)에 일단이 접속된 지연 회로(920)와, 부 정합 블록(930)과, 지연 회로(920)의 타단과 부 정합 블록(930)의 일단 사이에 접속된 스위치(940)로 구성된다. 도 14에 도시하는 멀티밴드 정합 회로에서는, 주 정합 블록(910)의 일단, 즉 지연 회로(920)가 접속되지않은 단부에, 임피던스(Z(f))가 주파수 특성을 갖는 FET(180)가 접속되어 있다. 또한, 지연 회로(920)의 일단, 즉 주 정합 블록(910)이 접속되지않은 단부에, 부하(도 14에서는, 교류 신호원(1)이다)가 접속되어 있다. 이멀티밴드 정합 회로(900)는, 신호 대역에서의 포트(952)에서 FET(180)의 쪽을 보았을 때의 임피던스(Z(f)) 를 부하(교류 신호원(1))의 임피던스(Z0)에 정합시키는 정합 회로이다.
먼저, 주파수(f1)에서의 임피던스 정합에 대하여 설명한다. 이 경우, 스위치(940)를 오프 상태로 한다. 예컨대 포트(951) 측으로부터 입력된 신호는, 주 정합 블록(910) 및 지연 회로(920)만을 통과하여 포트(952) 측으로 전송된다. 여기서, 주 정합 블록(910)은, 임의의 구성을 취할 수 있으며, 주파수(f1)에서 임피던스(Z(f1))와 임피던스(Z0)를 정합시키는 회로로 한다. 또한 지연 회로(920)는, 특성 임피던스(Z0)의 전송 선로로 한다. 따라서, 포트(951)에서, 멀티밴드 정합 회로(900) 쪽을 보았을 때의 임피던스 값은 Z0이다. 즉, 멀티밴드 정합 회로(900)는 주파수(f1)에서는 회로 전체에서 임피던스 정합을 실현한다.
다음, 상기한 주파수(f1)에서의 임피던스 정합의 설계를 전제로 하여, 주파수(f2)에서의 임피던스 정합에 대하여 설명한다. 이 경우, 스위치(940)를 온 상태로 한다. 주 정합 블록(910)은 주파수(f2)에서도 임피던스 변환기로 동작한다. 따라서, 접속부(953)에서 포트(952) 쪽을 보았을 때의 임피던스는, 포트(952)의 임피던스(ZL(f2))가 변환된 임피던스(ZL'(f2))가 된다.
여기서, 임피던스(ZL'(f2))에 따라, 전송 선로로 구성된 지연 회로(920)의 선로 길이와, 지연 회로(920)에 분기 접속된 부 정합 블록(930)의 리액턴스 값을 설계 사항으로서 미리 적절하게 설정해 둠으로써, 싱글 스터브 매칭의 원리에 따라 포트(951)에서 멀티밴드 정합 회로(900) 쪽을 보았을 때의 임피던스 값이 Z0이 되도록 변환할 수 있다. 즉, 멀티밴드 정합 회로(900)는, 회로 전체적으로 주파수(f2)에서도 임피던스 정합을 취할 수 있다.
이와 같이, 주 정합 블록(910)에, 특성 임피던스(Z0)의 지연 회로(920)와, 스위치(940)를 통하여 부 정합 블록(930)을 부가함으로써, 멀티밴드 정합 회로(900)는, 주파수(f1)에서도 주파수(f2)에서도 정합 회로로서 동작할 수 있다. 즉, 멀티밴드 정합 회로(900)는 하나의 스위치의 상태(온/오프)를 전환함으로써 2개의 주파수 대역의 정합 회로로서 기능한다.
이러한 멀티밴드 정합 회로(900)와 상기 제1 실시 형태의 2밴드 대응 바이어스 회로(100)와의 병용 형태를 도 15에 도시하였다. 이 병용 형태는, 제1 실시 형태에서, 제2 입력 정합 회로(320)를 생략하고, 제1 입력 정합 회로(310)를 멀티밴드 정합 회로(900)로 치환한 것이라 할 수 있다.
도 15에 도시한 멀티밴드 정합 회로(900)와 바이어스 회로(100)와의 병용 형태에서는, 제1의 주파수(f1)에서는, 스위치(7) 및 스위치(940)가 모두 오프 상태로 되고, 제2의 주파수(f2)에서는, 스위치(7) 및 스위치(940)가 모두 온 상태로 된다. 그리고, 제1의 주파수(f1)에서는, 주 정합 블록(910) 및 지연 회로(920)에 의해 임피던스 정합이 달성된다. 제2의 주파수(f2)에서는 주 정합 블록(910), 지연 회로(920), 부 정합 블록(930)뿐만 아니라, 제1 리액턴스 수단(2) 및 제3 리액턴스 수단(8)의 교류 회로적 실재를 고려하여 임피던스 정합을 행하는 것도 가능하다.
이 병용 형태에서는 2밴드 대응으로 설명하였으나, 상기 비 특허 문헌 1 및 2에 개시되는 n+1 밴드 대응의 멀티밴드 정합 회로와, 본 발명의 상기 제3 실시 형태, 제4 실시 형태 또는 제5 실시 형태와 조합함으로써, n+1 밴드 대응의 증폭 회로를 구성할 수 있다.
도 1은 본 발명인 바이어스 회로의 제1 실시 형태를 보인 블럭도이다.
도 2는 제1 실시 형태의 바이어스 회로에 있어서 제1의 주파수(f1)에서의 통과 특성(S21)의 시뮬레이션 결과를 보인 도면이다.
도 3은 제1 실시 형태의 바이어스 회로에 있어서 제2의 주파수(f2)에서의 통과 특성(S21)의 시뮬레이션 결과를 보인 도면이다.
도 4는 본 발명인 바이어스 회로의 제2 실시 형태를 보인 블럭도이다.
도 5는 제2 실시 형태의 바이어스 회로에 있어서 제1의 주파수(f1)에서의 통과 특성(S21)의 시뮬레이션 결과를 보인 도면이다.
도 6은 제2 실시 형태의 바이어스 회로에 있어서 제2의 주파수(f2)에서의 통과 특성(S21)의 시뮬레이션 결과를 보인 도면이다.
도 7은 본 발명인 바이어스 회로의 제3 실시 형태를 보인 블럭도이다.
도 8은 제3 실시 형태의 바이어스 회로에 있어서, 제3 리액턴스 수단(8)의 구성예를 보인 블럭도이다.
도 9는 제3 실시 형태의 바이어스 회로에 있어서, 제3 리액턴스 수단(8)의 구성예를 보인 블럭도이다.
도 10은 제3 실시 형태의 바이어스 회로에 있어서, 제3 리액턴스 수단(8)의 구성예를 보인 블럭도이다.
도 11은 본 발명인 바이어스 회로의 제4 실시 형태를 보인 블럭도이다.
도 12는 본 발명인 바이어스 회로의 제5 실시 형태를 보인 블럭도이다.
도 13은 본 발명인 바이어스 회로의 제6 실시 형태를 보인 블럭도이다.
도 14는 멀티밴드 정합 회로의 구성예를 보인 블럭도이다.
도 15는 멀티밴드 정합 회로와 본 발명의 바이어스 회로의 하나의 형태와의 병용 구성예를 보인 블럭도이다.
도 16은 종래의 바이어스 회로의 구성예를 보인 블럭도이다.

Claims (17)

  1. 교류 회로에 접속되는 바이어스점을 가지는 바이어스 회로로서,
    상기 교류 회로에 상기 바이어스점으로서 접속되는 일단을 가지는 제1 리액턴스 수단과,
    일단이 접지된 용량성 수단과,
    직류 전압을 공급 가능한 직류 회로부와,
    하나 또는 복수 개의 제2 리액턴스 수단과,
    리액턴스를 제공 가능한 리액턴스 제공 수단과,
    하나 또는 복수 개의 스위치를 포함하며,
    상기 제2 리액턴스 수단이 1개인 경우, 상기 제2 리액턴스 수단의 일단이 상기 제1 리액턴스 수단의 타단에 접속되고, 상기 제2 리액턴스 수단의 타단이 상기 용량성 수단의 타단에 접속되고,
    상기 제2 리액턴스 수단이 n개인 경우(n은 2 이상의 정수), a=1, 2, 3, ..., n-1로서, 첫번째 상기 제2 리액턴스 수단의 타단이 상기 용량성 수단의 타단에 접속되고, a번째 상기 제2 리액턴스 수단의 일단이 a+1번째 상기 제2 리액턴스 수단의 타단에 접속되고, n번째 상기 제2 리액턴스 수단의 일단이 상기 제1 리액턴스 수단의 타단에 접속되고,
    상기 용량성 수단과 여기에 접속되어 있는 상기 제2 리액턴스 수단과의 접속부(이하, 접속부(R)라고 함)에 상기 직류 회로부가 접속되고,
    상기 접속부(R)는, 교류적으로 접지 상태이고,
    상기 바이어스점과 상기 용량성 수단의 타단사이에 위치하는 상기 제1, 제2 리액턴스 수단 중 서로 이웃하는 2개의 리액턴스 수단의 접속부 각각에 1개의 상기 스위치의 일단이 접속되고,
    각 상기 스위치의 타단은 상기 리액턴스 제공수단에 접속되고,
    상기 교류 회로를 경로로 하는 교류 신호의 주파수(이하, 교류 주파수라고 함)에 따라 각 상기 스위치는 오프 상태 또는 온 상태로 되고,
    상기 제1 리액턴스 수단의 타단과 상기 용량성 수단의 타단 사이에 있어서(다만, 상기 용량성 수단의 타단은 제외) 상기 용량성 수단의 쪽을 보았을 때의 임피던스가 충분히 커지는 위치(이하, open position이라고 함)에, 상기 바이어스점으로부터 상기 바이어스 회로 쪽을 보았을 때의 임피던스가 충분히 커지도록, 상기 리액턴스 제공 수단이 리액턴스를 제공 가능한 것을 특징으로 하는 바이어스 회로.
  2. 제 1 항에 있어서, 온 상태로 되는 상기 스위치 중 상기 바이어스점에 가장 가까운 스위치의 일단이 접속되는, 서로 이웃하는 2개의 리액턴스 수단의 접속부는 온 상태로 될 때의 교류 주파수에서 상기 open position인 것을 특징으로 하는 바이어스 회로.
  3. 제 2 항에 있어서, 상기 제2 리액턴스 수단은 하나이고,
    상기 스위치는 하나이고,
    상기 교류 주파수가 제1의 주파수(f1)에서는 상기 스위치는 오프 상태로 되고,
    교류 주파수가 제1의 주파수(f1)와 다른 주파수에서는 상기 스위치는 온 상태로 되는 것을 특징으로 하는 바이어스 회로.
  4. 제 3 항에 있어서, 상기 리액턴스 제공 수단은, q를 2 이상의 정수라 하였을 때, 리액턴스 값을 q종류로 변경 가능한 것을 특징으로 하는 바이어스 회로.
  5. 제 3 항에 있어서, 상기 리액턴스 제공 수단은,
    q를 2 이상의 정수라 하였을 때, q개의 리액턴스 소자를 포함하며,
    상기 스위치의 타단은, q개의 상기 리액턴스 소자 중 하나의 리액턴스 소자의 일단과의 접속이 가능한 것을 특징으로 하는 바이어스 회로.
  6. 제 3 항에 있어서, 상기 리액턴스 제공 수단은,
    q를 2 이상의 정수라 하였을 때, q개의 리액턴스 소자와, q-1개의 스위치(이하, 선택 스위치라고 함)를 포함하며,
    상기 open position에 접속된 상기 스위치의 타단은, 첫 번째 상기 리액턴스 소자의 일단에 접속하고,
    x=1,2,3,…,q-1이라 하였을 때, x번째의 상기 선택 스위치의 일단은, x번째의 상기 리액턴스 소자의 타단에 접속하고, x번째의 상기 선택 스위치의 타단은, x+1번째의 상기 리액턴스 소자의 일단에 접속해 있는 것을 특징으로 하는 바이어스 회로.
  7. 제 3 항 또는 제 4 항에 있어서, 상기 리액턴스 제공 수단의 타단에, 일단이 접지된 제2 용량성 수단의 타단이 접속되어 있는 것을 특징으로 하는 바이어스 회로.
  8. 삭제
  9. 제 5 항에 있어서, 적어도 하나의 상기 리액턴스 소자의 타단은, 일단이 접지된 제2 용량성 수단의 타단과 접속 가능한 것을 특징으로 하는 바이어스 회로.
  10. 제 6 항에 있어서, q번째의 상기 리액턴스 소자의 타단은, 일단이 접지된 제2 용량성 수단의 타단과 접속 가능한 것을 특징으로 하는 바이어스 회로.
  11. 제 6 항에 있어서, 적어도 하나의 상기 선택 스위치는, 그 타단을 일단이 접지된 제2 용량성 수단의 타단에 접속 가능한 것을 특징으로 하는 바이어스 회로.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 리액턴스 수단은 n개이고,
    상기 스위치는 n개이며,
    상기 리액턴스 제공 수단은, n개의 제3 리액턴스 수단을 포함하고,
    각 상기 스위치의 타단은 각각, 상기 제3 리액턴스 수단 중 하나의 일단에 접속되고,
    상기 교류 주파수가 제1의 주파수(f1)에서는 상기 스위치는 모두 오프 상태로 되고,
    m을 1이상 n이하의 각 정수라 하였을 때, 제m+1 주파수(fm+1)에서는, 상기 스위치 중 적어도 하나가 온 상태로 되는 것을 특징으로 하는 바이어스 회로.
  13. 제 12 항에 있어서, 각 상기 제3 리액턴스 수단 중 적어도 하나는, 그 타단에, 일단이 접지된 제2 용량성 수단의 타단이 접속되어 있는 것을 특징으로 하는 바이어스 회로.
  14. 제 12 항에 있어서, 각 상기 제3 리액턴스 수단 중 적어도 하나는 선로를 포함하여 구성되며, 상기 선로를 포함하여 구성되는 제3 리액턴스 수단 중 적어도 하나는, 그 타단이 상기 선로의 개방 단부인 것을 특징으로 하는 바이어스 회로.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 리액턴스 수단은 n개이고,
    상기 스위치는 n개이며,
    상기 리액턴스 제공 수단은, 하나의 제4 리액턴스 수단과 n개의 제5 리액턴스 수단을 포함하고,
    n개의 상기 제5 리액턴스 수단은 종렬로 접속되고, 이 중 양단에 위치하는 상기 제5 리액턴스 수단을 각각 제5 리액턴스 수단(γ) 및 제5 리액턴스 수단(θ)이라 하기로 하였을 때,
    상기 제5 리액턴스 수단(γ)을 제외한 상기 제5 리액턴스 수단의 어느 것과도 접속하지 않는, 상기 제5 리액턴스 수단(γ)의 단부는, 일단이 개방된 상기 제4 리액턴스 수단의 타단에 접속되고,
    상기 제1 리액턴스 수단과 여기에 접속해 있는 상기 제2 리액턴스 수단과의 접속부에 접속된 상기 스위치의 타단은, 상기 제5 리액턴스 수단(γ)과 상기 제4 리액턴스 수단과의 접속부에 접속되고,
    서로 이웃하는 두 개의 상기 제2 리액턴스 수단의 접속부 각각에 접속된 상기 스위치의 타단은 각각, 종렬로 접속된 상기 제5 리액턴스 수단끼리의 각 접속부가 접속되고,
    상기 각 제2 리액턴스 수단과 상기 각 제5 리액턴스 수단이 일대일로 대응하고,
    상기 제4 리액턴스 수단은, 상기 제1 리액턴스 수단과 동일한 리액턴스 값을 가지며,
    n개의 상기 제5 리액턴스 수단은 각각 대응하는 상기 제2 리액턴스 수단과 동일한 리액턴스 값을 가지며,
    k를 1 이상의 각 정수라 하였을 때,
    상기 교류 주파수가 제1의 주파수(f1)의 2k-1배에서는, 상기 스위치는 모두 오프 상태로 되고,
    상기 교류 주파수가 제1의 주파수(f1)의 2k배에서는, 상기 스위치 중 하나만이 온 상태로 되는 것을 특징으로 하는 바이어스 회로.
  16. 제 15 항에 있어서, 상기 제5 리액턴스 수단(θ)을 제외한 상기 제5 리액턴스 수단의 어느 것과도 접속하지 않는, 상기 제5 리액턴스 수단(θ)의 단부는, 일단이 접지된 제2 용량성 수단의 타단이 접속되어 있는 것을 특징으로 하는 바이어스 회로.
  17. 제 15 항에 있어서, 상기 제5 리액턴스 수단(θ)은 선로를 포함하여 구성되고,
    상기 제5 리액턴스 수단(θ)을 제외한 상기 제5 리액턴스 수단의 어느 것과도 접속하지 않는, 상기 제5 리액턴스 수단(θ)의 단부는, 상기 선로의 개방 단부인 것을 특징으로 하는 바이어스 회로.
KR1020070107567A 2006-10-25 2007-10-25 바이어스 회로 KR100890264B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006290385 2006-10-25
JPJP-P-2006-00290385 2006-10-25
JPJP-P-2007-00269798 2007-10-17
JP2007269798A JP5143523B2 (ja) 2006-10-25 2007-10-17 バイアス回路

Publications (2)

Publication Number Publication Date
KR20080037559A KR20080037559A (ko) 2008-04-30
KR100890264B1 true KR100890264B1 (ko) 2009-03-24

Family

ID=38974066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107567A KR100890264B1 (ko) 2006-10-25 2007-10-25 바이어스 회로

Country Status (5)

Country Link
US (1) US7532075B2 (ko)
EP (1) EP1916735B1 (ko)
JP (1) JP5143523B2 (ko)
KR (1) KR100890264B1 (ko)
CN (1) CN101170298B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143523B2 (ja) 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP5161856B2 (ja) * 2009-10-07 2013-03-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP5656653B2 (ja) * 2011-01-07 2015-01-21 株式会社Ｎｔｔドコモ 可変整合回路
US8975981B2 (en) 2011-09-13 2015-03-10 Qualcomm Incorporated Impedance matching circuits with multiple configurations
US9306603B2 (en) 2014-01-24 2016-04-05 Qualcomm Incorporated Tunable radio frequency (RF) front-end architecture using filter having adjustable inductance and capacitance
CN104320100B (zh) * 2014-10-16 2017-10-03 北京邮电大学 一种基于Smith圆图的多频匹配系统
WO2017040222A1 (en) * 2015-09-02 2017-03-09 Skyworks Solutions, Inc. Contour tuning circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114870A (ja) 1998-10-06 2000-04-21 Nec Corp マイクロ波発振器
JP2006254378A (ja) * 2005-03-14 2006-09-21 Ntt Docomo Inc バイアス回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244906A (ja) * 1987-03-31 1988-10-12 Nec Corp バイアス回路
JPH0964601A (ja) * 1995-08-22 1997-03-07 Fujitsu Ltd 高周波回路
JPH09238001A (ja) * 1996-03-01 1997-09-09 Mitsubishi Electric Corp 高周波増幅器
JPH10256849A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロ波・ミリ波回路
JP3462760B2 (ja) * 1997-09-04 2003-11-05 三洋電機株式会社 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法
JP3209168B2 (ja) * 1997-11-17 2001-09-17 日本電気株式会社 マイクロ波増幅器用バイアス回路
US6124767A (en) * 1998-05-21 2000-09-26 Delphi Components, Inc. RF/Microwave oscillator
US6011446A (en) * 1998-05-21 2000-01-04 Delphi Components, Inc. RF/microwave oscillator having frequency-adjustable DC bias circuit
JP3563321B2 (ja) 2000-03-22 2004-09-08 日本電信電話株式会社 マルチバンド高周波増幅回路
JP2002204133A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 高周波増幅器
GB2376384B (en) 2001-06-08 2005-03-16 Sony Uk Ltd Antenna switch
US8098114B2 (en) * 2003-03-14 2012-01-17 Ntt Docomo, Inc. Matching circuit
US20050052579A1 (en) * 2003-08-18 2005-03-10 Alps Electric Co., Ltd. Television tuner having circuit for attenuating FM broadcasting band
JP4373954B2 (ja) * 2005-04-11 2009-11-25 株式会社エヌ・ティ・ティ・ドコモ ９０度ハイブリッド回路
JP5143523B2 (ja) 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114870A (ja) 1998-10-06 2000-04-21 Nec Corp マイクロ波発振器
JP2006254378A (ja) * 2005-03-14 2006-09-21 Ntt Docomo Inc バイアス回路

Also Published As

Publication number Publication date
CN101170298B (zh) 2011-05-11
KR20080037559A (ko) 2008-04-30
US7532075B2 (en) 2009-05-12
JP2008136182A (ja) 2008-06-12
JP5143523B2 (ja) 2013-02-13
EP1916735B1 (en) 2013-12-11
CN101170298A (zh) 2008-04-30
EP1916735A1 (en) 2008-04-30
US20080100383A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
KR100890264B1 (ko) 바이어스 회로
KR100975607B1 (ko) 정합 회로
US7710217B2 (en) Matching circuit and dual-band power amplifier
CN1762097B (zh) 匹配电路和包括匹配电路的功率放大器
CN1835396B (zh) 偏置电路
US8154340B2 (en) Metamaterial power amplifier systems
JP5102825B2 (ja) マルチバンド整合回路及びマルチバンド電力増幅器
JP2008288769A (ja) 高周波回路、半導体装置、および高周波電力増幅装置
KR100795891B1 (ko) 안정화 회로, 멀티 밴드 증폭 회로
JP2009038500A (ja) スイッチ回路
KR20120018082A (ko) 멀티 밴드 정합 회로
CN104733809A (zh) 开关电路和半导体模块
JP2002164704A (ja) バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器
US10756727B2 (en) Switching circuit and high-frequency module
JP5161856B2 (ja) バイアス回路
JP4122600B2 (ja) 電解効果トランジスタおよび半導体回路
JP2007174064A (ja) インピーダンス整合回路およびｍｍｉｃ電力増幅器
JP2009219027A (ja) 高周波多分岐スイッチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 11