KR100975607B1 - 정합 회로 - Google Patents

정합 회로 Download PDF

Info

Publication number
KR100975607B1
KR100975607B1 KR1020080043137A KR20080043137A KR100975607B1 KR 100975607 B1 KR100975607 B1 KR 100975607B1 KR 1020080043137 A KR1020080043137 A KR 1020080043137A KR 20080043137 A KR20080043137 A KR 20080043137A KR 100975607 B1 KR100975607 B1 KR 100975607B1
Authority
KR
South Korea
Prior art keywords
circuit
matching
reactance circuit
reactance
switch
Prior art date
Application number
KR1020080043137A
Other languages
English (en)
Other versions
KR20080099809A (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20080099809A publication Critical patent/KR20080099809A/ko
Application granted granted Critical
Publication of KR100975607B1 publication Critical patent/KR100975607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

임피던스가 주파수 특성을 갖는 회로 소자(199)와 고정된 임피던스를 갖는 회로(198) 사이에 제1 정합부(110), 제2 정합부(120), 제3 정합부(130)가 직렬 접속된다. 제2 정합부(120)는 임피던스 변환 기능을 갖는다. 제1 정합부(110)는 스위치(118, 119)의 ON, OFF의 배타적 전환으로 각 주파수 대역에 상응한 리액턴스 값을 갖는 소자로서 동작하고, 제3 정합부(130)는 스위치(133)의 ON, OFF의 전환으로 각 주파수 대역에 상응한 리액턴스 값을 갖는 소자로서 동작함으로써 각 주파수 대역에서 정합을 취한다. 또한 제7 리액턴스 회로(131)는 제5 리액턴스 회로(115) 및 제8 리액턴스 회로(132)의 구성과 상호 의존 관계에 기초하여 구성되어 있다.
Figure R1020080043137
임피던스, 주파수 특성, 회로 소자, 주파수 대역, 정합 회로, 정합부, 리액턴스 회로, 스위치, 임피던스 변환기

Description

정합 회로{MATCHING CIRCUIT}
본 발명은 증폭기 등에 이용되는 정합 회로에 관한 것이다. 보다 상세하게는, 증폭 소자 등 주파수 특성을 갖는 회로 소자의 입출력 임피던스와 특정한 임피던스와의 정합을 복수의 주파수 대역에서 확립할 수 있는 정합 회로에 관한 것이다.
무선 통신에 의해 제공되는 서비스의 다양화에 따라, 무선기에는 복수의 주파수 대역의 신호를 취급할 수 있을 것(multiband operation)이 요구되고 있다. 무선기에 포함되는 불가결한 장치로서 전력 증폭기가 있다. 효율이 양호한 증폭을 행하려면 주파수 특성을 갖는 증폭 소자의 입출력 임피던스와 주변 회로의 입출력 임피던스(Z0)(계의 임피던스(Z0)) 사이의 정합을 각 주파수 대역에서 확립하기 위한 정합 회로, 즉 멀티 밴드 정합 회로가 필요하다.
도 1에 측정 주파수의 상한을 fmax라 하고, 하한을 fmin이라 한 경우의 증폭 소자의 입출력의 산란 파라미터(S 파라미터)의 예를 도시하였다. 도면에서, S11은 출력 임피던스가 50Ω인 경우의 증폭 소자의 입력 반사 계수, S22는 입력 임피던스 가 50Ω인 경우의 증폭 소자의 출력 반사 계수이다. 증폭 소자의 입출력 임피던스는 S 파라미터와 계의 임피던스(Z0)로부터 구해진다. 따라서 도 1에서도 명백한 바와 같이, 증폭 소자의 입출력 임피던스는 주파수 특성을 갖는다. 따라서, 증폭 소자의 입출력 임피던스를 주파수(f)에 의존하는 입출력 임피던스로 하여 ZL(f)로 함수 표현한다. 멀티 밴드 정합 회로는 증폭 소자와 같이 주파수 특성을 나타내는 회로 소자의 임피던스를 복수의 원하는 주파수 대역에 있어서 계의 임피던스(Z0)에 정합시키는 회로이다. 이하, 임피던스가 주파수 의존 특성을 나타내는 회로 소자 에 대해서도 증폭 소자로 대표하여 설명하기로 한다.
일반적인 정합 회로는 커패시터나 인덕터로 대표되는 회로 소자의 조합으로 구성되는 경우가 많다. 그러나, 회로 소자도 각각 별개의 주파수 특성을 갖기 때문에 회로 소자를 이용하여 멀티 밴드 정합 회로를 구성하기는 용이하지 않다. 따라서, 서로 다른 주파수 대역에서 동작하는 증폭기를 구성하는 경우에는, 예컨대 [1]특정의 주파수 대역에서 설계된 증폭기를 사용 주파수 대역마다 구비하고, 동작 주파수 대역에 따라 스위치로 동작하는 증폭기를 선택하는 방법, [2]증폭 소자의 광대역한 신호 증폭 특성에 착안하여, 증폭 소자 하나와 회로 상수를 변경할 수 있는 정합 회로를 구비하고, 동작 주파수 대역에 따라 정합 회로의 회로 상수를 변경하는 방법 등이 있다. [2]의 방법에 있어서는, 최근 저손실의 스위치나 가변 용량 소자 등이 개발되어, 이들을 이용하여 정합 회로의 회로 상수를 변경하는 방법 등이 제안된 바 있다.
[1]의 예로서, 비 특허 문헌 1(지바 고지 외, "이동기", NTT DoCoMo 테크니컬 저널, Vol. 4, No. 1, pp 14-19)에 개시되는 전력 증폭기를 예시할 수 있다. 도 2는 2개의 주파수 대역의 각 신호를 증폭 가능한 전력 증폭기(듀얼 밴드 전력 증폭기(900))의 회로 구성이다. 2개의 동작 주파수 대역의 중심 주파수를 f1= 1.5GHz, f2=0.8GHz라 한다. 정합 회로는, 일반적으로, 어떤 중심 주파수를 사이에 두고 있을 정도의 대역폭의 신호에 대해서 임피던스 정합을 실현할 수 있다. 듀얼 밴드 전력 증폭기(900)는, 도 2에 도시한 바와 같이, 중심 주파수(f1)의 주파수 대역 전용으로 미리 설계된 증폭기(921) 및 중심 주파수(f2)의 주파수 대역 전용으로 미리 설계된 증폭기(922)를 포함한다. 그리고, 듀얼 밴드 전력 증폭기(900)는 중심 주파수(f1) 또는 중심 주파수(f2)에 따라 입력 단자(931)에 접속된 1입력 2출력(single-pole double-throw; SPDT) 스위치(911) 및 출력 단자(932)에 접속된 SPDT 스위치(912)를 전환함으로써 증폭기(921, 922) 중 어느 하나를 선택한다.
그러나, [1]의 컨셉에서는 사용하는 주파수 대역에 상응한 수만큼 증폭기를 구비할 필요가 있다. 사용하는 주파수 대역이 많은 경우에는 부품수가 많아져 회로가 대형화된다. 부품수의 증가는 장치의 대형화뿐만 아니라, 각 부품에서의 소비 전력에 의해 회로 전체에서의 소비 전력의 증가로 이어진다.
한편, [2]의 예로서 비 특허 문헌 2(Fukuda 외, "MEMS 스위치를 이용한 멀티 밴드 전력 증폭기", 2004년 전자 정보 통신 학회 종합 대회 C-2-4, p.39)에 개시된 정합 회로(950)를 예시할 수 있다(도 3 참조). 정합 회로(950)는 주정합 블록(951)과, 주정합 블록(951)에 일단이 접속된 지연 회로(952)와, 지연 회로(952)의 타단에 스위치 소자(954)를 통하여 접속된 부정합 블록(953)을 포함한다.
도 3에 도시한 정합 회로(950)는, 포트(P2)에 접속된 부하(회로 소자)(955)의 주파수에 의존하는 임피던스(ZL(f))를 포트(P1)에 접속된 부하(계의 회로)(956)의 정 임피던스(Z0)에 정합시키는 정합 회로이며, 예컨대 중심 주파수를 f1, f2로 하는 2개의 주파수 대역의 신호에 대한 정합 회로로서 동작한다. 이 동작의 구조를 설명한다.
먼저, 중심 주파수(f1)의 주파수 대역에서의 임피던스 정합에서는, 스위치 소자(954)를 OFF 상태(비도통 상태)로 한다. 여기서 주정합 블록(951)은 중심 주파수(f1)의 주파수 대역의 신호에 대하여 부하(955)의 임피던스(ZL(f1))를 부하(956)의 임피던스(Z0)로 변환하는 회로로 한다. 이 때, 지연 회로(952)를 예컨대 특성 임피던스(Z0)의 전송 선로로 함으로써 포트(P1)에서 도 3에 도시한 A점측을 본 임피던스가 Z0이 되므로, 중심 주파수(f1)의 주파수 대역에 대하여 정합 회로(950) 전체적으로 정합이 취해질 수 있게 된다.
또한 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합에서는, 스위치 소자(954)를 ON 상태(도통 상태)로 한다. 상기와 같이 설계된 주정합 블록(951)은 중심 주파수(f2)의 주파수 대역의 신호에 대해서는 임피던스 변환기로서 동작하고, A점에서 포트(P2)측을 본 임피던스는 부하(955)의 임피던스(ZL(f2))가 임피던스 변환된 Z(f2)가 된다. 이 때, 임피던스(Z(f2))가 어떠한 값이라 하더라도, 전송 선로로 구성된 지연 회로(952)의 선로 길이와, 전송 선로에 분기 접속된 부정합 블록(953)의 리액턴스 값을 적절하게 설정함으로써, 싱글 스터브 매칭의 원리에 기초하여 포트(P1)에서 포트(P2)측을 본 임피던스를 Z0로 변환할 수 있다. 즉, 정합 회로(950) 전체적으로 중심 주파수(f2)의 주파수 대역에 대해서도 정합이 취해질 수 있게 된다.
이와 같이 정합 회로(950)를 중심 주파수(f1)의 주파수 대역에 대한 정합 회로인 주정합 블록(951)에 특성 임피던스(Z0)의 지연 회로(952) 및 스위치 소자(954)에 의해 접속가능한 부정합 블록(953)를 부가한 구성으로 함으로써, 스위치 소자(954)가 OFF 상태일 때에는 중심 주파수(f1)의 주파수 대역의 신호에 대한 정합 회로로서 동작하고, 스위치 소자(954)가 ON 상태일 때에는 중심 주파수(f2)의 주파수 대역의 신호에 대한 정합 회로로서 동작하는 듀얼 밴드용 정합 회로가 실현된다. 즉, 정합 회로(950)는 하나의 스위치 소자(954)의 상태(ON/OFF)를 전환함으로써 2개의 주파수 대역의 신호의 각각에 대한 정합 회로로서 동작한다.
정합 회로(950)에서는, 증폭 소자의 입출력 임피던스의 주파수 특성에 따라 서는 지연 회로(952)의 지연량을 크게 할 필요가 있다. 이 지연 회로(952)를 전송 선로로 구성한 경우에는, 그 선로 길이는 지연량에 비례하기 때문에, 정합 회로(950)는 대형화하게 된다. 더욱이, 동작 주파수가 3이상의 경우에는, 지연 회로(952)와 부정합 블록(953)이 복수 준비되기 때문에, 대형화할 가능성이 보다 높아진다. 한편, 지연 회로(952)와 등가인 회로를 소형의 집중 상수 소자군으로 구성하는 것도 고려할 수 있다. 그러나, 복수의 주파수 대역의 각각에서 임피던스(Z0)를 유지한다는 조건 하에서 지연량을 정합 가능한 지연 회로를 설계하기는 매우 어렵다. 이러한 이유에 의해, 지연 회로에 해당하는 부분의 소형화(전송 선로의 단축)가 멀티 밴드 정합 회로의 소형화를 위한 과제가 된다.
따라서 본 발명은, N개(N은 2 이상의 소정의 정수)의 주파수 대역의 각각에서 임피던스 정합이 가능한 정합 회로로서 소형으로 설계할 수 있는 구성의 정합 회로를 제공하는 것을 목적으로 한다.
본 발명의 정합 회로는 다음과 같은 구성이 된다. 즉, 임피던스가 주파수 특성을 갖는 회로 소자에 일단이 접속되는 제1 정합부와, 일단이 제1 정합부의 타단에 접속되는 제2 정합부와, 일단이 제2 정합부의 타단에 접속되고 타단은 미리 정해진 임피던스를 갖는 회로(계의 회로)에 접속되는 제3 정합부를 포함하고, 제1 정합부는 적어도 하나의 스위치와 복수의 리액턴스 회로를 포함하고, 각 주파수 대역에 대응한 각 스위치의 도통 상태/비도통 상태로 결정되는 하나 또는 복수의 리액턴스 회로에 의해 얻어지는 리액턴스 값을 가지며, 제2 정합부는 각 주파수 대역에서 동작하는 임피던스 변환기이고, 제3 정합부는 제3 정합부의 일단과 제3 정합부의 타단 사이에 직렬로 접속된 하나 또는 복수의 리액턴스 회로(직렬 리액턴스 회로)와, 서로 이웃하는 직렬 리액턴스 회로의 접속부 또는 직렬 리액턴스 회로 중 하나와 제3 정합부의 타단과의 접속부에 스위치를 통하여 접속되는 하나 또는 복수의 리액턴스 회로(병렬 리액턴스 회로)를 포함하고, 각 주파수 대역에 대응한 제3 정합부의 각 스위치의 도통 상태/비도통 상태로 결정되는 직렬 리액턴스 회로 또는 직렬 리액턴스 회로 및 병렬 리액턴스 회로에 의해 얻어지는 리액턴스 값을 가지 며, 제3 정합부의 각 직렬 리액턴스 회로는 적어도 각 주파수 대역에 대응하는 제1 정합부의 리액턴스 회로 및 제3 정합부의 병렬 리액턴스 회로의 구성과의 상호 의존 관계에 기초하여 구성되어 있는 정합 회로가 된다.
이 정합 회로는, 회로 소자와 계의 회로 사이에 각 정합부가 접속되어 있어, 제1 정합부 및 제3 정합부가 각 주파수 대역에 대응한 각 스위치의 도통 상태/비도통 상태로 결정되는 리액턴스 값을 갖는 리액턴스 소자로서 동작함으로써 N개의 주파수 대역의 각각에서 임피던스 정합을 행한다. 또한 제3 정합부의 각 직렬 리액턴스 회로의 구성이 적어도 각 주파수 대역에 대응하는 제1 정합부의 리액턴스 회로 및 제3 정합부의 병렬 리액턴스 회로의 구성과 상호 의존 관계에 있으므로 제3 정합부의 각 직렬 리액턴스 회로의 구성에 설계자의 재량이 허용된다.
본 발명의 정합 회로에 따르면, 제1 정합부 및 제3 정합부가 각 주파수 대역에 대응한 리액턴스 값을 갖는 리액턴스 소자로서 동작함으로써 N개의 주파수 대역 각각에서 임피던스 정합을 행할 수 있다. 더욱이, 제3 정합부의 각 직렬 리액턴스 회로의 구성에 설계자의 재량이 허용되므로, 주파수 특성을 갖는 회로 소자의 입출력 임피던스의 제약을 받지 않는다. 따라서, 제3 정합부의 각 직렬 리액턴스 회로를 소형이 되도록 설계함으로써 정합 회로를 소형으로 설계할 수 있다.
본 발명의 실시 형태를 도면을 참조하여 설명한다. 각 도면에 있어서 대응하는 부분에 대해서는 동일한 참조 부호를 붙이고 중복 설명을 생략한다.
《제1 실시 형태》
제1 실시 형태의 정합 회로(100)를 도 4에 도시하였다. 도 4에 도시한 정합 회로(100)는, 도 5에 도시되는 중심 주파수를 f1, f2(f1>f2)로 하는 2개의 주파수 대역의 신호에 대한 정합 회로로서 동작한다. 정합 회로(100)는 포트(P1)-포트(P3) 사이에 직렬로 접속하여 설치된다. 정합 회로(100)는 제1 정합부(110), 제2 정합부(120), 제3 정합부(130)를 포함하고, 이들은 순서대로 직렬로 접속되어 있다. 즉, 제1 정합부(110)의 일단은 제1 임피던스 회로(105)가 접속되어 있는 포트(P3)에 접속되고, 그 타단은 제2 정합부(120)의 일단에 접속된다. 제2 정합부(120)의 타단은 제3 정합부(130)의 일단에 접속된다. 제3 정합부(130)의 타단은 포트(P1)에 접속된다.
여기서 제1 임피던스 회로(105)는, 임피던스 정합에 있어서 포트(P2)와 포트(P3) 사이에서 임피던스(저항 성분을 포함함)를 변화시키기 위한 것이다. 정합 회로(100)의 설계에 따라 그 필요 여부가 결정된다. 제1 임피던스 회로(105)가 필요한 경우에 있어서는, 요구되는 임피던스 변환을 실현하도록 집중 상수 소자(저항을 포함함) 등으로 구성된다. 이 의미에서 보면, 제1 임피던스 회로(105)를 정합 회로(100)의 구성 요소로 할 수 있다. 그러나, 구성 요소로 하지 않아도 본 발명의 취지에 영향을 주는 것은 아니므로, 설명의 편의상, 제1 임피던스 회로(105)를 정합 회로(100)의 구성 요소로 하지 않는 것으로 하여 설명한다.
포트(P2)에 직렬로 접속된 임피던스가 주파수 특성을 갖는 부하(회로 소자)(199)는 증폭 소자로 예시할 수 있다. 부하(199)의 입출력 임피던스를 ZL(f)로 함수 표현한다. 여기서 f는 교류 신호의 주파수를 나타낸다.
포트(P1)에는 계의 회로(198)가 접속된다. 여기서는, 주파수에 의존하지 않는 계의 회로(198)의 입출력 임피던스(계의 임피던스)를 Z0로 표기한다. 또한, 계의 회로(198)의 입출력 임피던스는 어느 일정한 값(Z0), 예컨대 50Ω이나 75Ω 등에 맞추어져 있는 것이 일반적이다. 각 도면에서는 편의상 부하(199), 계의 회로(198)가 모두 저항의 도면 기호로 도시되어 있다.
제1 정합부(110)는 제2 리액턴스 회로(112), 제3 리액턴스 회로(113), 제4 리액턴스 회로(114), 제5 리액턴스 회로(115), 제6 리액턴스 회로(116), 제1 스위치(118), 제2 스위치(119)를 포함하여 구성된다.
구체적으로는, 제2 정합부(120)와 제1 임피던스 회로(105)와의 접속부(A)에 제2 리액턴스 회로(112)의 일단이 접속된다. 제2 리액턴스 회로(112)의 타단은 제3 리액턴스 회로(113)의 일단에 접속되고, 제2 리액턴스 회로(112)와 제3 리액턴스 회로(113)와의 접속부(B2)에 제2 스위치(119)를 통하여 제5 리액턴스 회로(115)가 접속된다. 또한 제3 리액턴스 회로(113)의 타단은 제4 리액턴스 회로(114)의 일단에 접속되고, 제3 리액턴스 회로(113)와 제4 리액턴스 회로(114)와의 접속부(B1)에 제1 스위치(118)를 통하여 제6 리액턴스 회로(116)가 접속된다.
또한, 여기서 설명한 제1 정합부(110)의 구성은 『제1 정합부(110)를 직렬로 접속한다』는 전술한 설명과 모순되는 것이 아니다. 현실의 설계에서는 일반적으로, 포트(P3)와, 제2 정합부(120)와 제1 정합부(110)와의 접속부(R)를 전송 선로로 구성하기 때문이다.
(주파수에 따른)리액턴스 값을 갖는 각 리액턴스 회로의 구체적인 예로는, 커패시터, 인덕터, 전송 선로 등의 단일 소자, 이들 중 동종의 것을 복수 개 조합한 회로, 이들 중 이종의 것을 복수 개 조합한 회로 등을 들 수 있다.
또한 제1 스위치(118) 등에 한정되지 않고 본 명세서에 있어서 스위치라고 하면, 접점형의 스위치에 한정되지 않으며, 예컨대 다이오드, 트랜지스터 등을 사용한 것으로서, 회로망에 접점을 두지 않고 회로의 개폐 기능을 갖는 소위 스위칭 소자(switching element)로 할 수도 있다. 구체적인 예로는, MEMS(Micro-Electro Mechanical Systems) 스위치, 스위칭 다이오드 등을 들 수 있다.
제1 정합부(110)에서는, 예컨대 중심 주파수(f1)의 주파수 대역에 있어서 제1 스위치(118)가 ON 상태, 제2 스위치(119)가 OFF 상태가 된다. 중심 주파수(f2)의 주파수 대역에 있어서 제1 스위치(118)가 OFF 상태, 제2 스위치(119)가 ON 상태가 된다.
제2 리액턴스 회로(112)는 각 주파수 대역의 임피던스 정합으로 제2 리액턴스 회로(112)를 구성하는 단일한 소자 또는 회로에 의해 얻어지는 리액턴스 값을 갖는다. 제2 리액턴스 회로(112)를 임의로 구성하여도, 제2 리액턴스 회로(112)의 리액턴스 값의 영향은 중심 주파수(f1)의 주파수 대역에서는 후술하는 제6 리액턴스 회로(116) 및 제10 리액턴스 회로(122)의 설계에 있어서 고려되며, 중심 주파수(f2)의 주파수 대역에서는 후술하는 제5 리액턴스 회로(115) 및 제8 리액턴스 회로(132)의 설계에 있어서 고려되므로, 문제는 발생하지 않는다.
제4 리액턴스 회로(114)는 중심 주파수(f1)의 주파수 대역에 있어서, 제4 리액턴스 회로(114)와 제3 리액턴스 회로(113)와의 접속부(B1)에서 제4 리액턴스 회로(114)측을 본 임피던스가 충분히 커지도록(어드미턴스가 대략 0이 되도록) 구성된다. 예컨대 제4 리액턴스 회로(114)를 중심 주파수(f1)에서의 전기 길이가 90도인 선단 단락 선로로 한다. 여기에서 『임피던스가 충분히 크다((어드미턴스가 대략 0이 된다)』라는 것은, 특정의 회로(여기서는 제4 리액턴스 회로)를, 임피던스 정합의 주파수에 있어서 교류 회로로부터 교류적으로 분리하여 생각할 수 있을 정도라고 평가될 수 있다. 이하의 설명에 있어서 『임피던스가 충분히 크다((어드미턴스가 대략 0이 된다)』라는 표현에 대해서도 동일하다.
또한 상기와 같이 제4 리액턴스 회로(114)를 구성한 것을 전제로 하여, 제3 리액턴스 회로(113)는 제1 스위치(118)를 OFF 상태로 하는 중심 주파수(f2)의 주파수 대역에 있어서, 제3 리액턴스 회로(113)와 제2 리액턴스 회로(112)와의 접속부(B2)에서 제3 리액턴스 회로(113)측을 본 임피던스가 충분하게 커지도록(어드미턴스가 대략 0이 되도록) 구성된다. 예컨대 중심 주파수(f2)에 있어서 제3 리액턴 스 회로(113) 및 제4 리액턴스 회로(114)의 합계의 전기 길이가 90도가 되도록 제3 리액턴스 회로(113)를 전송 선로로 구성하면 된다.
상기와 같이 구성하면, 중심 주파수(f1)의 주파수 대역에 있어서는 제4 리액턴스 회로(114)를, 중심 주파수(f2)의 주파수 대역에 있어서는 제3 리액턴스 회로(113) 및 제4 리액턴스 회로(114)를 고려할 필요가 없어진다.
또한, 제5 리액턴스 회로(115)는 중심 주파수(f2)의 주파수 대역에 있어서 특별한 제한 등을 두지 않고 집중 상수 소자, 전송 선로 등을 적당히 이용하여 자유로이 구성할 수 있다. 마찬가지로, 제6 리액턴스 회로(116)는 중심 주파수(f1)의 주파수 대역에 있어서 특별한 제한 등을 두지 않고 집중 상수 소자, 전송 선로 등을 적당히 이용하여 자유로이 구성할 수 있다.
이 결과, 제1 정합부(110)는 제1 스위치(118) 및 제2 스위치(119)의 ON/OFF 상태의 전환이라는 단순한 조작에 의해 각 주파수 대역에서 별개의 리액턴스 소자로서 동작할 수 있다.
그런데, 복수의 주파수 대역의 각각에서 별개의 리액턴스 소자로서 제1 정합부(110)가 동작한다는 관점에서는, 예컨대 제1 정합부(110)를 s-1개의 스위치를 통하여 s개의 전송 선로를 단순히 종속 접속한 다른 구성으로 하고, ON 상태로 하는 스위치의 개수를 변경함으로써 접속되는 전송 선로의 선로 전체 길이를 변경하는 것도 고려할 수 있다. 그러나, 이러한 구성의 경우에는 ON 상태의 스위치가 복수 개 존재하게 되어 스위치의 삽입 손실에 따른 정합 회로의 손실이 현저해진다. 이 에 대하여 제1 정합부(110)의 구성에서는, 어느 주파수 대역에서도 ON 상태인 스위치는 단 하나이기 때문에 스위치의 삽입 손실에 따른 정합 회로(100)의 손실을 작게 할 수 있다는 특징이 있다.
제2 정합부(120)는 각 주파수 대역에서 임피던스 변환 기능을 갖는 임피던스 변환기이면 된다. 본 실시 형태에서는 중심 주파수를 f1, f2로 하는 주파수 대역 중 어느 하나에 있어서, 제2 정합부(120)와 제1 정합부(110)와의 접속부(R)에서 제1 정합부(110)측을 본 임피던스와 계의 임피던스(Z0)와의 임피던스 정합을 행하는 회로로 한다. 설명의 편의상, 여기서는 제2 정합부(120)를 중심 주파수(f1)의 주파수 대역에서의 정합 회로로서 구성한 경우에 대하여 설명한다.
제2 정합부(120)는 도 3의 주정합 블록(951)에 해당하며, 제1 정합부(110)와 마찬가지로 전송 선로나 집중 상수 소자를 이용하여 구성할 수 있다. 일례로서, 제9 리액턴스 회로(121), 제10 리액턴스 회로(122), 제4 스위치(123)에 의해 구성한 제2 정합부(120)를 도 6에 도시하였다. 구체적으로는, 제9 리액턴스 회로(121)는 제1 정합부(110)와 제3 정합부(130) 사이에 직렬 접속되고, 제9 리액턴스 회로(121)와 제3 정합부(130)와의 접속부에 제10 리액턴스 회로(122)가 제4 스위치(123)를 통하여 접속된다.
여기서 제4 스위치(123)는 중심 주파수(f1)의 주파수 대역에 있어서 ON 상태, 중심 주파수(f2)의 주파수 대역에 있어서 OFF 상태가 된다.
또한 제3 정합부(130)는 제1 정합부(110)와 마찬가지로 전송 선로나 집중 상수 소자를 이용하여 구성할 수 있다. 일례로서, 제7 리액턴스 회로(131), 제8 리액턴스 회로(132), 제3 스위치(133)에 의해 구성한 제3 정합부(130)를 도 4에 도시하였다. 구체적으로는, 제7 리액턴스 회로(131)는 제2 정합부(120)와 포트(P1) 사이에 직렬 접속되고, 제7 리액턴스 회로(131)와 포트(P1)와의 접속부(C)에 제8 리액턴스 회로(132)가 제3 스위치(133)를 통하여 접속된다.
여기서 제3 스위치(133)는 중심 주파수(f1)의 주파수 대역에 있어서 OFF 상태, 중심 주파수(f2)의 주파수 대역에 있어서 ON 상태가 된다.
먼저, 중심 주파수(f1)의 주파수 대역에 있어서는, 제3 정합부(130)의 제3 스위치(133)를 OFF 상태로 하고, 제2 정합부(120)의 제4 스위치(123)를 ON 상태로 한다. 이 때, 제1 정합부(110)에서는 제1 스위치(118)가 ON 상태, 제2 스위치(119)가 OFF 상태가 된다. 그리고, 제1 정합부(110)에 있어서 제5 리액턴스 회로(115) 이외의 회로부(즉 제2 리액턴스 회로(112), 제3 리액턴스 회로(113), 제4 리액턴스 회로(114) 및 제6 리액턴스 회로(116))와 제2 정합부(120)에서 포트(P3)에서 제1 임피던스 회로(105)측을 본 임피던스(Z(f1))와 계의 임피던스(Z0)와의 임피던스 정합을 행한다. 임피던스(Z(f1))는 부하(199)의 입출력 임피던스(ZL(f1))에 대하여 제1 임피던스 회로(105)가 임피던스 변환기로서 작용한 결과의 임피던스이다.
이 때, 적어도 도 7에 도시한 제6 리액턴스 회로(116), 제9 리액턴스 회로(121), 제10 리액턴스 회로(122)는 중심 주파수(f1)의 주파수 대역에서의 임피던스 정합을 위해서만 구성할 수 있다. 여기서, 제6 리액턴스 회로(116), 제9 리액턴스 회로(121), 제10 리액턴스 회로(122), 제2 리액턴스 회로(112)와 제3 리액턴스 회로(113)로 이루어지는 π형 회로는 더블 스터브 매칭 회로를 구성하고, 2개의 스터브(도 7에서는 제6 리액턴스 회로(116)와 제10 리액턴스 회로(122))의 구성에 설계자의 재량이 허용된다. 따라서, 제9 리액턴스 회로(121)의 구성에 관한 설계자의 재량을 펼칠 수 있다. 즉, 도 3에 도시한 싱글 스터브 매칭 회로에서는 지연 회로(도 7에서는 제9 리액턴스 회로(121)에 해당함.)의 지연량은 부하(ZL(f1))에서 일의적으로 결정되었으나, 제1 실시 형태의 구성에서는 제6 리액턴스 회로(116)를 실질적으로 부가함으로써 중심 주파수(f1)의 주파수 대역에 있어서 제9 리액턴스 회로(121)의 구성에 관한 설계자의 재량을 펼칠 수 있다.
이에 따라, 예컨대 제9 리액턴스 회로(121)를 전송 선로로 구성하는 경우에는, 제6 리액턴스 회로(116)와 제10 리액턴스 회로(122)를 적절히 구성함으로써 종래 구성에 비하여 제9 리액턴스 회로(121)의 선로 길이가 보다 짧아지도록 구성할 수 있다.
또한 이 경우, 즉 중심 주파수(f1)의 주파수 대역의 경우에는 제3 정합부(130)의 제3 스위치(133)는 OFF 상태이다. 따라서, 제7 리액턴스 회로(131)를 중심 주파수(f1)의 주파수 대역에 있어서 계의 임피던스(Z0)와 같은 특성 임피던스의 회로, 예컨대 특성 임피던스(Z0)의 전송 선로로 함으로써 중심 주파수(f1)의 주파수 대역에서의 임피던스 정합을 확립할 수 있다.
다음, 중심 주파수(f2)의 주파수 대역에 있어서는, 제3 정합부(130)의 제3 스위치(133)를 ON 상태로 하고, 제2 정합부(120)의 제4 스위치(123)를 OFF 상태로 한다. 이 때, 제1 정합부(110)에서는 제1 스위치(118)가 OFF 상태, 제2 스위치(119)가 ON 상태가 된다. 그리고, 제6 리액턴스 회로(116) 이외의 회로부(즉 제1 정합부(110)의 제2 리액턴스 회로(112), 제3 리액턴스 회로(113), 제4 리액턴스 회로(114) 및 제5 리액턴스 회로(115))와, 제2 정합부(120)와, 제3 정합부(130)에서 포트(P3)에서 제1 임피던스 회로(105)측을 본 임피던스(Z(f2))와 계의 임피던스(Z0)와의 임피던스 정합을 행한다. 임피던스(Z(f2))는 부하(199)의 입출력 임피던스(ZL(f2))에 대하여 제1 임피던스 회로(105)가 임피던스 변환기로서 작용한 결과의 임피던스이다.
이 때, 적어도 도 8에 도시한 제5 리액턴스 회로(115), 제7 리액턴스 회로(131), 제8 리액턴스 회로(132)는 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합을 위해서만 구성할 수 있다. 엄밀하게 말하면, 제7 리액턴스 회로(131)는 중심 주파수(f1)의 주파수 대역의 경우에 있어서 전술한 예와 같이 특성 임피던스(Z0) 의 전송 선로로 하면, 그 선로 길이 등이 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합을 위해서만 구성할 수 있게 된다. 여기서, 제5 리액턴스 회로(115), 제7 리액턴스 회로(131), 제8 리액턴스 회로(132), 제2 리액턴스 회로(112)와 제9 리액턴스 회로(121)로 이루어지는 π형 회로에 대하여, 2개의 스터브(도 8에서는 제5 리액턴스 회로(115)와 제8 리액턴스 회로(132))의 구성에 설계자의 재량이 허용된다. 따라서, 제7 리액턴스 회로(131)의 구성에 관하여 설계자의 재량을 펼칠 수 있다. 즉, 제1 실시 형태의 구성에서는 제5 리액턴스 회로(115)를 실질적으로 부가함으로써 중심 주파수(f2)의 주파수 대역에 있어서 제7 리액턴스 회로(131)의 구성에 관하여 설계자의 재량을 펼칠 수 있다.
이에 따라, 예컨대 제7 리액턴스 회로(131)를 전송 선로로 구성하는 경우에는, 제5 리액턴스 회로(115)와 제8 리액턴스 회로(132)를 적절히 구성함으로써 종래 구성에 비하여 제7 리액턴스 회로(131)의 선로 길이가 보다 짧아지도록 구성할 수 있다.
지금까지 설명한 바와 같이, 제3 정합부(130)의 제7 리액턴스 회로(131)는 각 주파수 대역에 대응하는 제1 정합부(110)의 구성 및 제3 정합부(130)의 제8 리액턴스 회로(132)의 구성과의 상호 의존 관계에 기초하여 구성되어 있다.
여기서 도 4에 도시한 정합 회로(100)는 기본적으로 도 3에 도시한 종래 구성의 정합 회로(950)에 제1 정합부(110)가 부가된 구성으로 되어 있다. 따라서 제1 정합부(110)의 부가에 의한 정합 회로의 대형화가 우려 사항이 된다. 그러나, 포트(P1)-포트(P2) 사이에 직렬로 접속되는 제7 리액턴스 회로(131)나 제9 리액턴스 회로(121)가 복수의 주파수 대역 각각에서 임피던스(Z0)를 유지한다는 조건하, 각 주파수 대역에서 지연량이 적절히 설계될 필요가 있는 것임에 대해, 제1 정합부(110)는 선택된 동작 주파수 대역에서 특정한 리액턴스 값을 가지고 있으면 된다. 제1 정합부(110)에 포함되는 각 리액턴스 회로는 설계의 자유도가 높기 때문에, 예컨대 소형화를 위하여 집중 상수 소자를 이용하여 구성함으로써 정합 회로의 대형화에의 영향은 적다.
그런데, 제5 리액턴스 회로(115)를 접속하기 위한 제2 스위치(119)의 삽입 손실 및 제6 리액턴스 회로(116)를 접속하기 위한 제1 스위치(118)의 삽입 손실은 스위치의 삽입 부위에 흐르는 교류 전류에 의해 증감한다. 통상, 회로 상에는 정재파(standing wave)가 분포되어 있고, 예컨대 제2 스위치(119)의 삽입 부위가 중심 주파수(f2)에 있어서 교류 전류의 마디(node, Zero displacement)가 되는 부위이면 제2 스위치(119)의 삽입 손실은 작고, 반대로 교류 전류의 배(anti-node, maximum displacement)가 되는 부위이면 제2 스위치(119)의 삽입 손실은 커진다. 마찬가지로, 제1 스위치(118)의 삽입 부위가 중심 주파수(f1)에 있어서 교류 전류의 마디가 되는 부위이면 제1 스위치(118)의 삽입 손실은 작고, 반대로 교류 전류의 배가 되는 부위이면 제1 스위치(118)의 삽입 손실은 커진다.
따라서, 스위치에 의한 삽입 손실을 작게 억제하기 위해서는 중심 주파 수(f1)에 있어서 교류 전류의 마디가 되는 부위에 제1 스위치(118)를 접속하고, 중심 주파수(f2)에 있어서 교류 전류의 마디가 되는 부위에 제2 스위치(119)를 접속하면 된다.
그런데, 전술한 바와 같이 제4 리액턴스 회로(114)는 중심 주파수(f1)의 주파수 대역에 있어서, 접속부(B1)에서 제4 리액턴스 회로(114)측을 본 임피던스가 충분히 커지도록(어드미턴스가 대략 0이 되도록) 구성되어 있다. 이 때, 중심 주파수(f1)의 주파수 대역의 신호의 입장에서 보면, 임피던스의 관점에서 제4 리액턴스 회로(114)가 접속되어 있지 않은 상태와 등가이기 때문에, 제6 리액턴스 회로(116)가 접속되는 경우에, 접속부(B1)를 중심 주파수(f1)에 있어서 교류 전류의 마디에 가까운 상태가 되도록 설계하면 된다.
마찬가지로, 제3 리액턴스 회로(113)는 중심 주파수(f2)의 주파수 대역에 있어서, 접속부(B2)에서 제3 리액턴스 회로(113)측을 본 임피던스가 충분히 커지도록(어드미턴스가 대략 0이 되도록) 구성되어 있다. 이 때, 즉 제1 스위치(118)가 OFF 상태일 때, 중심 주파수(f2)의 주파수 대역의 신호의 입장에서 보면, 임피던스의 관점에서 제3 리액턴스 회로(113), 제4 리액턴스 회로(114)가 접속되어 있지 않은 상태와 등가이므로, 제5 리액턴스 회로(115)가 접속되는 경우에, 접속부(B2)를 중심 주파수(f2)에 있어서 교류 전류의 마디에 가까운 상태가 되도록 설계하면 된다.
전술한 사항으로 미루어 보면, 제2 리액턴스 회로(112)는 각 주파수 대역에서의 제5 리액턴스 회로(115), 제6 리액턴스 회로(116)의 설계시에 제1 스위치(118), 제2 스위치(119)의 삽입 손실을 작게 하는 리액턴스 값을 갖는 것으로서 구성되는 것이 바람직하다.
《제2 실시 형태》
제2 실시 형태의 정합 회로(200)를 도 9에 도시하였다. 도 9에 도시한 정합 회로(200)는 제1 실시 형태의 정합 회로(100)와 마찬가지로, 중심 주파수를 f1, f2(f1>f2)로 하는 두 개의 주파수 대역에 대하여 정합 회로로서 동작한다.
제1 실시 형태에서는 제1 정합부(110)에 각 주파수 대역에 대응하는 리액턴스 회로로서 제5 리액턴스 회로(115) 및 제6 리액턴스 회로(116)를 설치하였으며, 따라서 제2 리액턴스 회로(112)가 각 주파수 대역에서 제2 리액턴스 회로(112)를 구성하는 단일 소자 또는 회로에 의해 얻어지는 리액턴스 값을 가짐에도 불구하고 원하는 정합 회로(100)를 구성할 수 있었다.
이에 대하여 제2 리액턴스 회로(112)를 어떤 특정한 주파수 대역에 있어서 소정의 리액턴스 값을 취하는 것으로 함으로써 제1 정합부(110)의 구성 요소의 수를 줄인 정합 회로가 제2 실시 형태의 정합 회로(200)이다.
설명의 편의상, 제2 리액턴스 회로(112)를 중심 주파수(f2)의 주파수 대역에 있어서 소정의 리액턴스 값을 취하는 것으로 한다. 이 때, 제1 실시 형태의 정합 회로(100)의 구성 요소이던 제5 리액턴스 회로(115), 제3 리액턴스 회로(113) 및 제2 스위치(119)를 필요로 하지 않는 구성이 실현될 수 있다. 구체적으로는, 정합 회로(200)의 제1 정합부(210)의 구성은 다음과 같다. 즉, 제2 정합부(120)와 제1 임피던스 회로(105)와의 접속부(A)에 제2 리액턴스 회로(112)의 일단이 접속된다. 제2 리액턴스 회로(112)의 타단은 제4 리액턴스 회로(114)의 일단에 접속되고, 제2 리액턴스 회로(112)와 제4 리액턴스 회로(114)와의 접속부(B1)에 제1 스위치(118)를 통하여 제6 리액턴스 회로(116)가 접속된다.
이 구성에서는, 중심 주파수(f1)의 주파수 대역에서는 제1 스위치(118), 제4 스위치(123)를 ON 상태, 제3 스위치(133)를 OFF 상태로 하고 중심 주파수(f2)의 주파수 대역에서는 제1 스위치(118), 제4 스위치(123)를 OFF 상태, 제3 스위치(133)를 ON 상태로 한다. 이 때, 제4 리액턴스 회로(114)는 중심 주파수(f1)의 주파수 대역에 있어서, 제4 리액턴스 회로(114)와 제2 리액턴스 회로(112)와의 접속부(B1)에서 제4 리액턴스 회로(114)측을 본 임피던스가 충분하게 커지도록(어드미턴스가 대략 0이 되도록) 구성된다. 예컨대 중심 주파수(f1)에서의 전기 길이가 90도인 선단 단락 선로로 한다.
상기한 사항을 전제로 하면, 중심 주파수(f1)의 주파수 대역의 경우에서는, 제2 정합부(120)와 제1 정합부(210)가 임피던스 정합의 기능을 실질적으로 하도록 제2 정합부(120)의 구성 요소인 제10 리액턴스 회로(122) 및 제1 정합부(210)의 구성 요소인 제6 리액턴스 회로(116)의 설계 조건이 정해진다. 또한 중심 주파수(f2) 의 주파수 대역의 경우에서는, 제3 정합부(130)와 제1 정합부(210)가 임피던스 정합의 기능을 실질적으로 하도록 제3 정합부(130)의 구성 요소인 제8 리액턴스 회로(132) 및 제1 정합부(210)의 구성 요소인 제2 리액턴스 회로(112)의 설계 조건이 정해진다. 따라서, 이들 설계 조건에 따라 제10 리액턴스 회로(122), 제8 리액턴스 회로(132), 제2 리액턴스 회로(112) 및 제6 리액턴스 회로(116)를 구성하면 된다. 이와 같이 구성함으로써 제2 실시 형태의 정합 회로(200)의 구성으로도 제1 실시 형태의 정합 회로(100)와 마찬가지로 중심 주파수(f1, f2)의 각 주파수 대역에서 임피던스 정합을 실현할 수 있다.
또한 제6 리액턴스 회로(116)의 설계 조건 중 제9 리액턴스 회로(121)를 전송 선로로 하는 경우, 제9 리액턴스 회로(121)의 선로 길이가 가능한 한 짧아지는 구성을 선택한다. 더욱이, 제2 리액턴스 회로(112)의 설계 조건 중 제7 리액턴스 회로(131)를 전송 선로로 하는 경우, 제7 리액턴스 회로(131)의 선로 길이가 가능한 한 짧아지는 구성을 선택한다. 이들 구성에 의해, 제9 리액턴스 회로(121) 및 제7 리액턴스 회로(131)의 합계의 선로 길이를 짧게 할 수 있어 소형의 정합 회로가 실현된다.
《제3 실시 형태》
제1 실시 형태 및 제2 실시 형태에서는 2개의 주파수 대역을 대상으로 임피던스 정합을 실현하는 정합 회로를 개시하였으나, 제3 실시 형태에서는 보다 많은 주파수 대역을 대상으로 임피던스 정합을 실현하는 정합 회로를 개시한다. 제3 실 시 형태의 정합 회로(300)를 도 10에 도시하였다. 제3 실시 형태의 정합 회로(300)는 제1 실시 형태의 정합 회로(100)와 유사한 구성이므로 정합 회로(100)와의 비교에 의해 정합 회로(300)를 설명한다.
정합 회로(300)의 제1 정합부(310)는, 먼저, 정합 회로(100)의 제5 리액턴스 회로(115) 및 제6 리액턴스 회로(116)가 q종류(q는 2이상의 정수)의 리액턴스 값으로 변경 가능한 가변 리액턴스 회로인 제5 리액턴스 회로(315) 및 제6 리액턴스 회로(316)로 치환된 구성이다. 여기서, 가변 리액턴스 회로로는 예컨대 정전 용량을 변경 가능한 가변 커패시터나 인덕턴스를 변경 가능한 가변 인덕터 등이 있다. 또한 정합 회로(300)의 제2 정합부(320)는 q종류의 임피던스로 변경 가능한 구성으로 한다. 이러한 제2 정합부(320)의 구성으로는, 예컨대 제2 정합부를 제1 실시 형태에서 설명한 구성으로 한 경우라면, 제10 리액턴스 회로(122)를 가변 리액턴스 회로인 제10 리액턴스 회로로 한 구성을 생각할 수 있다. 또한, 이 가변 리액턴스 회로도 가변 커패시터나 가변 인덕터 등으로 할 수 있다. 더욱이 정합 회로(300)의 제3 정합부(330)는 정합 회로(100)의 제8 리액턴스 회로(132)를 q종류의 리액턴스 값으로 변경 가능한 가변 리액턴스 회로인 제8 리액턴스 회로(332)로 치환한 구성으로 한다.
이러한 구성으로 된 정합 회로(300)에서는 각 리액턴스 회로 내지 제2 정합부가 q종류의 리액턴스 값 내지 임피던스 값을 실현하고, 더욱이 제1 실시 형태와 동일한 각 스위치의 전환에 의해 2종류의 회로 구성으로 전환할 수 있다. 결국 최대 2×q의 수의 주파수 대역을 대상으로 임피던스 정합을 실현한다.
여기서, 제5 리액턴스 회로(315), 제6 리액턴스 회로(316) 및 제8 리액턴스 회로(332)는 가변 리액턴스 회로가 되고, 제2 정합부(320)는 임피던스 변경 가능한 구성이 되므로 제7 리액턴스 회로(131)는 부하(ZL(f))에 의한 제한을 받지 않고 구성할 수 있게 된다. 따라서, 제7 리액턴스 회로(131)를 전송 선로로 하는 경우, 제7 리액턴스 회로(131)의 선로 길이가 가능한 한 짧아지도록 구성할 수 있다. 예컨대 제1 스위치(118)가 ON 상태가 되는 경우의 q개의 주파수 대역 중 적당한 주파수 대역에서 제7 리액턴스 회로(131)의 선로 길이가 가장 짧아지도록 구성하면 된다.
《제4 실시 형태》
제4 실시 형태에서는 제3 실시 형태와 다른 구성이며, 보다 많은 주파수 대역을 대상으로 임피던스 정합을 실현하는 정합 회로를 개시한다. 제4 실시 형태의 정합 회로(400)를 도 11에 도시하였다. 정합 회로(400)는 제1 실시 형태의 정합 회로(100)의 확장적 구성이며, 도 12에 도시한 중심 주파수를 f1, f2,…, fn(f1>f2>…>fn)으로 하는 n개의 주파수 대역을 대상으로 임피던스 정합을 실현한다. 여기서 n은 3이상의 정수라 한다. n이 2인 경우에는 제1 실시 형태에 해당한다.
정합 회로(400)에 있어서 제1 정합부(410)는 제2 리액턴스 회로(412) 및 n개의 제1 직렬 리액턴스 회로(4131∼413n)가 직렬 접속된 회로 구성으로 되어 있다.
구체적으로는, 제2 정합부(420)와 제1 임피던스 회로(105)와의 접속부(A)에 제2 리액턴스 회로(412)의 일단이 접속된다. 제2 리액턴스 회로(412)의 타단은 제 1 직렬 리액턴스 회로(413n)에 접속된다. 제1 직렬 리액턴스 회로(413n)의 타단(제2 리액턴스 회로(412)가 접속되지 않는 측)은 제1 직렬 리액턴스 회로(413n-1)의 일단에 접속된다. 제1 직렬 리액턴스 회로(413n-1)의 타단(제1 직렬 리액턴스 회로(413n)가 접속되지 않는 측)은 제1 직렬 리액턴스 회로(413n-2)의 일단에 접속된다. 이러한 접속이 직렬 접속이 되도록 반복되어, 제1 직렬 리액턴스 회로(4132)의 타단(제1 직렬 리액턴스 회로(4133)가 접속되지 않는 측)은 제1 직렬 리액턴스 회로(4131)의 일단에 접속되게 된다.
또한 제2 리액턴스 회로(412)와 제1 직렬 리액턴스 회로(413n)와의 접속부(Bn)에 제1 스위치(418n)를 통하여 제1 병렬 리액턴스 회로(414n)가 접속된다. 제1 직렬 리액턴스 회로(413n)와 제1 직렬 리액턴스 회로(413n-1)와의 접속부(Bn-1)에 제1 스위치(418n-1)를 통하여 제1 병렬 리액턴스 회로(414n-1)가 접속된다. 이하 마찬가지로, 제1 직렬 리액턴스 회로(413x+1)와 제1 직렬 리액턴스 회로(413x)와의 접속부(Bx)에 제1 스위치(418x)를 통하여 제1 병렬 리액턴스 회로(414x)가 접속된다. 단, x=n-2, n-3,…,1이다. 또한, n개의 제1 직렬 리액턴스 회로(4131∼413n)는 각각 동종의 회로로서 구성되어야 하는 것은 아니다. 예컨대 n개의 제1 직렬 리액턴스 회로(4131∼413n) 중 일부를 예컨대 전송 선로로서 구성하고, 그 이외의 것을 예 컨대 집중 상수 소자로 구성하는 등 적당히 구성할 수 있다. n개의 제1 병렬 리액턴스 회로(4141∼414n)에 대해서도 마찬가지이다.
이 구성에 따르면, 제1 정합부(410)에서는 제1 스위치(4181∼418n) 중 어느 하나를 ON 상태로 함으로써 적어도 n개의 리액턴스 값을 설정할 수 있다. 여기서, 예컨대 m을 1이상의 정수로 하여 제m 중심 주파수(fm)의 주파수 대역에서는 제1 스위치(418m)만을 ON 상태로 한다. 또한, 제1 스위치(418m)의 접속부(Bm)는 제m 중심 주파수(fm)의 주파수 대역에 있어서 해당 위치에서 제1 직렬 리액턴스 회로(4131∼413m)측을 본 임피던스가 충분히 커지는(어드미턴스가 대략 0이 되는) 위치로 한다. 예컨대 제1 직렬 리액턴스 회로(4131)를 선로 길이가 λ1/4인 선단 단락 선로로 하고, 제1 직렬 리액턴스 회로(413m)의 선로 길이를 제1 직렬 리액턴스 회로(4131∼413m)의 합계의 선로 길이가 λm/4이 되도록 하면 된다. 파장(λm)은 제m 중심 주파수(fm)에 대응하는 파장이다. 여기서, 제m 리액턴스 회로(414m)가 접속되는 경우에, 접속부(Bm)는 제1 스위치(418m)의 삽입 손실 저감의 관점에서 제m 중심 주파수(fm)에 있어서 교류 전류의 마디에 가까운 상태가 되도록 설계하면 된다.
제2 정합부(420)는 제1 중심 주파수(f1)의 주파수 대역에서 제2 정합부(420)와 제1 정합부(410)와의 접속부(R)에서 제1 정합부(410)측을 본 임피던스와 계의 임피던스(Z0)와의 정합을 취하는 회로로 한다. 이러한 제2 정합부(420)로서 도 6에 도시한 구성을 채용할 수 있다. 여기서, 제4 스위치(423)는 제1 중심 주파수(f1)의 주파수 대역에 있어서 ON 상태로 하고, 제m 중심 주파수(fm)의 주파수 대역(m≠1)에 있어서 OFF 상태로 한다.
정합 회로(400)에 있어서 제3 정합부(430)는 n-1개의 제2 직렬 리액턴스 회로(4311∼431n-1)가 직렬로 접속된 회로 구성으로 되어 있다.
구체적으로는, 제2 정합부(420)의 타단(제1 임피던스 회로(105)가 접속된 측 과 반대측)에 제2 직렬 리액턴스 회로(4311)의 일단이 접속된다. 제2 직렬 리액턴스 회로(4311)의 타단은 제2 직렬 리액턴스 회로(4312)에 접속된다. 제2 직렬 리액턴스 회로(4312)의 타단(제2 직렬 리액턴스 회로(4311)가 접속되지 않는 측)은 제2 직렬 리액턴스 회로(4313)의 일단에 접속된다. 제2 직렬 리액턴스 회로(4313)의 타단(제2 직렬 리액턴스 회로(4312)가 접속되지 않는 측)은 제2 직렬 리액턴스 회로(4134)의 일단에 접속된다. 이러한 접속이 직렬 접속이 되도록 반복되어 제2 직렬 리액턴스 회로(431n-2)의 타단(제2 직렬 리액턴스 회로(431n-3)가 접속되지 않는 측)은 제2 직렬 리액턴스 회로(431n-1)의 일단에 접속되게 된다. 제2 직렬 리액턴스 회로(431n-1)의 타단은 포트(P1)에 접속된다.
또한 제2 직렬 리액턴스 회로(4311)와 제2 직렬 리액턴스 회로(4312)와의 접속부(C1)에 제2 스위치(4331)를 통하여 제2 병렬 리액턴스 회로(4321)가 접속된다. 제2 직렬 리액턴스 회로(4312)와 제2 직렬 리액턴스 회로(4313)와의 접속부(C2)에 제2 스위치(4332)를 통하여 제2 병렬 리액턴스 회로(4322)가 접속된다. 이하 마찬가지로, 제2 직렬 리액턴스 회로(431y)와 제2 직렬 리액턴스 회로(431y+1)와의 접속부(Cy)에 제2 스위치(433y)를 통하여 제2 병렬 리액턴스 회로(432y)가 접속된다. 단, y=3, 4,…, n-2이다. 그리고, 제2 직렬 리액턴스 회로(431n-1)와 포트(P1)와의 접속부(Cn-1)에 제2 스위치(433n-1)를 통하여 제2 병렬 리액턴스 회로(432n-1)가 접속된다.
또한, n-1개의 제2 병렬 리액턴스 회로(4321∼432n-1)는 각각 동종의 회로로서 구성되어야 하는 것은 아니다. 예컨대 n-1개의 제2 병렬 리액턴스 회로(4321∼432n-1) 중 일부를 예컨대 전송 선로로서 구성하고, 그 이외의 것을 예컨대 집중 상수 소자로 구성하는 등 적당히 구성할 수 있다. n-1개의 제2 직렬 리액턴스 회로(4311∼431n-1)에 대해서는 계의 임피던스(Z0)에 정합시키기 위하여 복수의 주파수 대역의 각각에서 특성 임피던스가 Z0이 되고, 각 주파수 대역에서 지연량이 적절히 설계될 필요가 있는데, 이들은 예컨대 모두 특성 임피던스(Z0)의 전송 선로로서 지 연량을 조정함으로써 간편하게 실현할 수 있다. 단, n-1개의 제2 직렬 리액턴스 회로(4311∼431n-1)를 특성 임피던스(Z0)인 전송 선로와 등가인 회로로 구성하는 것을 방해하는 취지는 아니다.
정합 회로(400)에서는 각 주파수 대역의 경우에 따라 다음과 같이 각 스위치가 전환된다.
제1 중심 주파수(f1)의 주파수 대역에서는 제1 정합부(410)에서 제1 스위치(4181)만을 ON 상태로 하고 제2 정합부(420)에서 제4 스위치(423)를 ON 상태로 하고 제3 정합부(430)에서 모든 제2 스위치를 OFF 상태로 한다.
제m의 중심 주파수(fm)의 주파수 대역(단, 여기서는 m≥2라고 함.)에서는 제1 정합부(410)에서 제1 스위치(418m)만을 ON 상태로 하고 제2 정합부(420)에서 제4 스위치(423)를 OFF 상태로 하고 제3 정합부(430)에서 제2 스위치(433m)만을 ON 상태로 한다.
정합 회로(400)에서는 제1 병렬 리액턴스 회로(4141), 제9 리액턴스 회로(421), 제10 리액턴스 회로(422)를 제1 중심 주파수(f1)의 주파수 대역에서의 임피던스 정합을 위해서만 구성할 수 있다. 제1 병렬 리액턴스 회로(4141) 및 제10 리액턴스 회로(422)의 구성에 설계자의 재량이 허용되기 때문에 제9 리액턴스 회로(421)의 구성에 관하여 설계자의 재량을 펼칠 수 있다. 이는 제1 실시 형태와 동일하다.
또한 정합 회로(400)에서는 m≥2로 하여, 제1 병렬 리액턴스 회로(414m-1), 제2 직렬 리액턴스 회로(431m), 제2 병렬 리액턴스 회로(432m-1)를 제m 중심 주파수(fm)의 주파수 대역에서의 임피던스 정합을 위해서만 구성할 수 있다. 제1 병렬 리액턴스 회로(414m) 및 제2 병렬 리액턴스 회로(432m-1)의 구성에 설계자의 재량이 허용되기 때문에, 제2 직렬 리액턴스 회로(431m-1)의 구성에 관하여 설계자의 재량을 펼칠 수 있다.
따라서, 제9 리액턴스 회로(421), n-1개의 제2 직렬 리액턴스 회로(4311∼431n-1)를 전송 선로로 구성하는 경우에는, 제10 리액턴스 회로(422), 제1 병렬 리액턴스 회로(4141∼414n), 제2 병렬 리액턴스 회로(4321∼432n-1)를 적절히 구성함으로써 제9 리액턴스 회로(421), 제2 직렬 리액턴스 회로(4311∼431n-1)의 각 선로 길이를 보다 짧아지도록 구성할 수 있다.
《제4 실시 형태의 변형예》
제2 실시 형태와 마찬가지로, 제2 리액턴스 회로(112)를 어떤 특정한 주파수에 있어서 소정의 리액턴스 값을 취하는 것으로 함으로써 정합 회로(400)에 있어서 제1 정합부(410)의 구성 요소의 수를 줄일 수 있다.
즉, 제2 리액턴스 회로(412)를 제n 중심 주파수(fn)의 주파수 대역에 있어서 소정의 리액턴스 값을 취하는 것으로 하면, 제4 실시 형태의 정합 회로(400)에 있어서, 제1 정합부(410)의 구성 요소이던 제1 직렬 리액턴스 회로(413n), 제1 병렬 리액턴스 회로(414n) 및 제1 스위치(418n)를 필요로 하지 않는 구성을 실현할 수 있다(도 13 참조).
이 구성에서는, 제1 중심 주파수(f1)의 주파수 대역에서는 제1 스위치(4181) 및 제4 스위치(423)만을 ON 상태, 제2 스위치 모두를 OFF 상태로 하고, 2≤m≤n-1의 경우에 제m 중심 주파수(fm)의 주파수 대역에서는 제1 스위치(418m) 및 제2 스위치(433m-1)만을 ON 상태, 제4 스위치(423)를 OFF 상태로 하고, 제n 중심 주파수(fn)의 주파수 대역에서는 제2 스위치(433n-1)만을 ON 상태, 제4 스위치(423) 및 모든 제1 스위치를 OFF 상태로 한다.
상기한 사항을 전제로 하면, 중심 주파수(f1)의 주파수 대역의 경우에서는, 제2 정합부(420)와 제1 정합부(410)가 임피던스 정합의 기능을 실질적으로 하도록 제2 정합부(420)의 구성 요소인 제10 리액턴스 회로(422) 및 제1 정합부(410)의 구성 요소인 제1 병렬 리액턴스 회로(4141)의 설계 조건이 정해진다. 2≤m≤n-1로 하여 제m 중심 주파수(fm)의 주파수 대역의 경우에서는, 제3 정합부(430)와 제1 정합부(410)가 임피던스 정합의 기능을 실질적으로 하도록 제3 정합부(430)의 구성 요소인 제2 병렬 리액턴스 회로(432m-1) 및 제1 정합부(410)의 구성 요소인 제1 병렬 리액턴스 회로(414m)의 설계 조건이 정해진다. 제n 중심 주파수(fn)의 주파수 대역의 경우에서는, 제3 정합부(430)와 제1 정합부(410)가 임피던스 정합의 기능을 실질적으로 하도록 제3 정합부(430)의 구성 요소인 제2 병렬 리액턴스 회로(432n-1) 및 제1 정합부(410)의 구성 요소인 제2 리액턴스 회로(412)의 설계 조건이 정해진다. 따라서, 이들 설계 조건에 따라 제2 리액턴스 회로(412) 및 제1 병렬 리액턴스 회로(4141∼414n-1)를 구성하면 된다. 이와 같이 구성함으로써 제4 실시 형태의 변형예인 정합 회로(400')의 구성라도 제4 실시 형태의 정합 회로(400)와 마찬가지로 중심 주파수(f1∼fn)의 각 주파수 대역에서 임피던스 정합을 실현할 수 있다.
《제5 실시 형태》
도 14를 참조하여 제5 실시 형태의 정합 회로(500)를 설명한다.
상기한 각 실시 형태에서 설명한 바와 같이, 제1 정합부는 임피던스 정합을 행하는 각 주파수 대역에 따라 소정의 리액턴스 값을 제공할 수 있는 구성이면 된다. 따라서, 1입력 n출력 스위치(518)를 이용하여 n개의 리액턴스 회로(5131∼513n)로부터 하나의 리액턴스 회로를 선택함으로써 임피던스 정합을 행하는 각 주파수 대역에 따른 소정의 리액턴스 값을 제공하는 구성으로 한 제1 정합부(510)를 구비한 정합 회로(500)를 제4 실시 형태의 정합 회로(400)의 구성을 기초로 하여 차이점만을 설명한다.
정합 회로(500)의 제1 정합부(510)는 제2 리액턴스 회로(512), 1입력 n출력 스위치(518), n개의 리액턴스 회로(5131∼513n)를 구비하고 있어 제2 리액턴스 회로(512)의 일단은 접속부(A)에 접속되고, 그 타단은 1입력 n출력 스위치(518)의 입력 단자에 접속되고, 1입력 n출력 스위치(518)의 각 출력 단자에는 리액턴스 회로(5131∼513n)가 각각 접속되어 있는 구성으로 되어 있다. 또한, n개의 리액턴스 회로(5131∼513n)는 각각 동종의 회로로서 구성되어야 하는 것은 아니며, 예컨대 n개의 리액턴스 회로(5131∼513n) 중 일부를 예컨대 전송 선로로서 구성하고, 그 이외의 것을 예컨대 집중 상수 소자로 구성하는 등 적당히 구성할 수 있다.
그리고, 제1 정합부(510)는 ON 상태가 되는 제2 스위치(4331∼433n-1) 내지 제4 스위치(423)에 대응하고, 1입력 n출력 스위치(518)를 이용하여 리액턴스 회로(5131∼513n)로부터 하나의 리액턴스 회로를 선택한다. 이에 따라 선택된 리액턴스 회로와 제2 리액턴스 회로(512)에서 소정의 리액턴스 값을 제공할 수 있다.
<각 실시 형태의 제2 정합부에 대한 보충>
상기한 각 실시 형태에서는 제2 정합부의 구성의 일례를 도 6에 도시한 구성으로서 설명하였다. 제2 정합부의 구성으로는 도 6에 도시한 구성에 한정되지 않으며, 예컨대 제9 리액턴스 회로가 제1 정합부와 제3 정합부 사이에 직렬 접속되고, 제9 리액턴스 회로와 제3 정합부와의 접속부에 제10 리액턴스 회로가 제4 스위치를 통하지 않고 접속되는 구성으로 할 수도 있다. 즉, 도 6에 도시한 구성에 있어서 제4 스위치를 항상 도통 상태로 한 구성과 동일한 구성으로 할 수도 있다. 상기한 각 실시 형태의 설명에서도 명백한 바와 같이, π형 회로로 한 제1 정합부의 리액턴스 회로 및 제3 정합부의 리액턴스 회로의 구성에 있어서, 제2 정합부는 일정한 리액턴스 값을 갖는 것으로서의 존재에 불과하므로 제4 스위치를 OFF 상태로 하는 것은 필수적인 기술적 사항은 아니다. 결국, 제2 정합부는 임피던스 변환기로서 자유로이 구성할 수 있다.
《적용예》
본 발명의 정합 회로의 각 실시 형태를 예컨대 증폭 소자(600)에 대한 입출력측 정합 회로로서 사용함으로써 멀티 밴드 증폭기를 구성할 수 있다. 도 15는 제2 실시 형태의 정합 회로(200)를 증폭 소자(600)에 대한 출력측 정합 회로로서 사용한 멀티 밴드 증폭기(700)를 도시하고 있다. 도 15에 도시한 멀티 밴드 증폭기(700)는 f1=5GHz, f2=3GHz의 각 주파수 대역에서 동작하도록 설계하고, 또한 제2, 제4, 제6, 제7, 제8, 제9, 제10 각 리액턴스 회로는 모두 특성 임피던스(Z0)=50Ω의 전송 선로로 구성한 경우의 예이다. 또한 계의 임피던스도 Z0=50Ω으로 하였다. 증폭 소자(600)로는 트랜지스터(Transistor), FET, M0SFET(Metal 0xide Semiconductor FET), TFT(Thin Film Transistor) 등을 예시할 수 있다. 각 도면에서는 증폭 소자로서 n채널 접합형 FET를 도시하였으나, n채널 접합형 FET에 한정되지 않으며, 증폭 소자의 예시에 불과하다.
더욱이, 각 전송 선로의 선로 길이를 결정함에 있어서는 두께가 0.785mm이고 비유전률(relative permittivity) 2.2인 기판을 이용한 마이크로스트립 선로의 경 우로 예로 계산하고 있다. 또한 입력측 정합 회로(701)의 상세한 내용은 개시하지 않았으나, 예컨대 본 발명의 제1 실시 형태 또는 제2 실시 형태에서 설명한 정합 회로를 사용할 수도 있고, 주파수(f1)부터 주파수(f2)까지의 대역에 대응하여 임피던스 정합 가능한 광대역 정합 회로로 구성할 수도 있고, 또는 하기 참고 문헌에 개시된 멀티 밴드 정합 회로로 구성할 수도 있다. 입력측 정합 회로(701)의 일단은 FET(600)에 접속되고, 그 타단은 신호원 임피던스가 50Ω인 신호원(702)에 접속되어 있다.
(참고 문헌)후쿠다 아쓰시, 오카자키 히로시, 나라하시 쇼이치, "제3 세대를 초월하는 브로드밴드화가 가능한 전력 증폭기의 개발-MEMS 스위치를 이용한 이동 단말기용 멀티 밴드 고효율 전력 증폭기-", NTT DoCoMo 테크니컬 저널, Vol. 8, No. 3, pp. 24-31. 0ct. 2006.
멀티 밴드 증폭기(700)에서는 중심 주파수(f1)의 주파수 대역에 있어서 제1 스위치(118), 제4 스위치(123)를 ON 상태로 한다. 여기서, 제1 정합부(210)의 제4 리액턴스 회로(114)를 예컨대 일단(제2 리액턴스 회로(112)가 접속되지 않는 측의 단부)이 100pF인 커패시터(707)에서 단락된 물리 길이 11mm의 전송 선로로 구성한다. 이 물리 길이는 중심 주파수(f1)에서의 전기 길이가 약 90도인 길이이며, 제2 리액턴스 회로(112)와 제4 리액턴스 회로(114)와의 접속부(B1)에서 제4 리액턴스 회로(114)측을 본 임피던스는 충분히 커진다(어드미턴스가 대략 0이 된다).
이 때, 제6 리액턴스 회로(116)를 3mm, 제9 리액턴스 회로(121)를 13mm, 제10 리액턴스 회로(122)를 17mm의 전송 선로로 하면, 중심 주파수(f1)의 주파수 대역에서 임피던스 정합을 확립할 수 있다. 또한 제7 리액턴스 회로(131)는 특성 임피던스(Z0)의 전송 선로이므로, 그 물리 길이에 의해 중심 주파수(f1)의 주파수 대역에서 임피던스 정합이 흐트러지지 않는다. 여기서, 제6 리액턴스 회로(116)를 설계함에 있어서는 제2 리액턴스 회로(112)를 고려할 필요가 있다. 따라서, 중심 주파수(f1)의 주파수 대역에서의 설계에 있어서, 제2 리액턴스 회로(112) 및 제6 리액턴스 회로(116)의 합계의 리액턴스 값을 설계하고, 후술하는 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합에 의해 구해진 제2 리액턴스 회로(112)의 물리 길이를 고려한 후에 제6 리액턴스 회로(116)의 물리 길이를 결정하면 된다.
다음 멀티 밴드 증폭기(700)에서는, 중심 주파수(f2)의 주파수 대역에 있어서는 제1 스위치(118)를 OFF 상태, 제3 스위치(133)를 ON 상태, 제4 스위치(123)를 OFF 상태로 한다. 이 때 제2 리액턴스 회로(112)를 3mm, 제7 리액턴스 회로(131)를 12mm, 제8 리액턴스 회로(132)를 28mm의 전송 선로로 함으로써 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합을 확립할 수 있다.
상기한 예에서는 제2 리액턴스 회로(112), 제4 리액턴스 회로(114), 제6 리액턴스 회로(116), 제8 리액턴스 회로(132), 제10 리액턴스 회로(122)를 전송 선로로서 구성하도록 하였으나, 중심 주파수(f1) 또는 중심 주파수(f2)라는 정해진 일 주파수 대역에서 설계 요구를 만족시키도록 설계할 수 있기 때문에 전술한 바와 같 이 집중 상수 소자 등을 이용하여 구성하면 이들을 소형으로 구성할 수 있다. 이에 대하여 제7 리액턴스 회로(131), 제9 리액턴스 회로(121)는 전술한 사정에서 전송 선로로 구성하는 것이 간편하다. 상기한 예에서는 제7 리액턴스 회로(131) 및 제9 리액턴스 회로(121)의 합계의 선로 길이는 25mm이다.
도 15에 도시한 멀티 밴드 증폭기(700)의 이득의 주파수 특성을 도 16에 도시하였다. 이 시뮬레이션에서는 제1, 제2, 제3 각 스위치를 ON 상태의 경우의 손실은 제로, OFF 상태의 경우의 분리도(아이솔레이션)은 무한대라는 이상적인 스위치를 가정하여 계산하였다. 이하, 각 스위치에 대해서는 이상적인 스위치를 이용한 경우에 대하여 설명을 하는데, 실제로 설계함에 있어서는 스위치의 진폭이나 위상의 주파수 특성 등도 다른 구성 요소와 마찬가지로 고려되어야 한다.
다음, 비교예로서 도 15에 도시한 멀티 밴드 증폭기(700)에 사용한 입력측 정합 회로(701)와, 제1 정합부(210)를 부가하지 않는 종래 구성의 출력측 정합 회로(850)를 이용하여 구성한 멀티 밴드 증폭기(800)를 도 17에 도시하였다. 도 17에 도시한 멀티 밴드 증폭기(800)는 도 15에 도시한 멀티 밴드 증폭기(700)와 마찬가지로 f1=5GHz, f2=3GHz의 각 주파수 대역에서 동작하도록 설계하고, 또한 제7 리액턴스 회로(831), 제8 리액턴스 회로(832), 제9 리액턴스 회로(821), 제10 리액턴스 회로(822)는 모두 특성 임피던스(Z0)=50Ω의 전송 선로로 구성하도록 하였다.
도 17에 도시한 멀티 밴드 증폭기(800)에서는, 중심 주파수(f1)의 주파수 대역에 있어서는 제4 스위치(823)를 ON 상태, 제3 스위치(833)를 OFF 상태로 한다. 이 경우, 중심 주파수(f1)의 주파수 대역에서의 임피던스 정합을 확립하려면 제9 리액턴스 회로를 22mm, 제10 리액턴스 회로(822)를 7mm의 전송 선로로 하면 된다. 한편, 중심 주파수(f2)의 주파수 대역에 있어서는, 제4 스위치(823)를 OFF 상태, 제3 스위치(833)를 ON 상태로 한다. 중심 주파수(f2)의 주파수 대역에서의 임피던스 정합을 확립하려면, 제7 리액턴스 회로(831)를 19mm, 제8 리액턴스 회로(832)를 9mm의 전송 선로로 하여야 한다. 이 때, 제7 리액턴스 회로(831) 및 제9 리액턴스 회로(821)의 합계의 선로 길이는 41mm가 되고, 도 15에 도시한 멀티 밴드 증폭기(700)와 비교하여 제9 리액턴스 회로(821) 및 제7 리액턴스 회로(831)를 구성하는 전송 선로의 물리 길이가 길게 필요해진다. 바꾸어 말하면, 본 발명에 따른 정합 회로로 함으로써 직렬 접속의 리액턴스 회로의 소형화가 가능해짐을 알 수 있다.
또한 도 17에 도시한 멀티 밴드 증폭기(800)의 이득의 주파수 특성을 도 18에 도시하였다. 도 15에 도시한 멀티 밴드 증폭기(700)의 각 주파수 대역에서의 이득은 도 17에 도시한 멀티 밴드 증폭기(800)의 이득과 동일한 정도이므로 본 발명의 구성에 따름으로써 양호한 특성을 유지한 채 정합 회로의 소형화가 실현되었음을 알 수 있다.
본 발명의 정합 회로는 교류 회로에 있어서 사용할 수 있고, 대상으로 하는 교류 주파수에 특별한 한정은 없으나, 예컨대 준마이크로파대∼마이크로파대, 즉 100MHz 이상 30GHz 이하의 고주파수에서 동작하는 교류 회로에 사용하는 경우에 유 용하다.
상술한 설명, 도면, 실시 형태로부터, 당업자라면, 청구항과 그 등가물로부터 명확하게 되는 본 발명의 범위를 초과하지 않고, 상술한 실시 형태에 변경·수정을 실시한 실시 형태를 생각할 수 있다. 각종의 개작물이나 조합은, 청구항에 의해 포함되는 한 본 발명의 범위에 포함된다.
도 1은 증폭 소자의 입출력 임피던스의 주파수 특성을 도시한 도면,
도 2는 2개의 주파수 대역의 각 신호를 증폭 가능한 전력 증폭기(듀얼 밴드 전력 증폭기)의 회로 구성의 일례를 도시한 도면,
도 3은 종래의 정합 회로의 회로 구성의 일례를 도시한 도면,
도 4는 본 발명의 제1 실시 형태의 정합 회로(100)의 회로도,
도 5는 중심 주파수를 f1, f2로 하는 2개의 주파수 대역의 이미지를 도시한 도면,
도 6은 제2 정합부(120)의 구성예를 도시한 회로도,
도 7은 중심 주파수(f1)의 주파수 대역의 경우의 정합 회로(100)의 동작 상태를 도시한 회로도,
도 8은 중심 주파수(f2)의 주파수 대역의 경우의 정합 회로(100)의 동작 상태를 도시한 회로도,
도 9는 본 발명의 제2 실시 형태의 정합 회로(200)의 회로도,
도 10은 본 발명의 제3 실시 형태의 정합 회로(300)의 회로도,
도 11은 본 발명의 제4 실시 형태의 정합 회로(400)의 회로도,
도 12는 중심 주파수를 f1,…,fn으로 하는 n개의 주파수 대역의 이미지를 도시한 도면,
도 13은 본 발명의 제4 실시 형태의 변형예인 정합 회로(400')의 회로도,
도 14는 본 발명의 제5 실시 형태의 정합 회로(500)의 회로도,
도 15는 제2 실시 형태의 정합 회로(200)를 증폭 소자(600)에 대한 출력측 정합 회로로서 이용한 멀티 밴드 증폭기(700)의 회로도,
도 16은 멀티 밴드 증폭기(700)의 이득의 주파수 특성을 도시한 도면,
도 17은 종래의 정합 회로(850)를 증폭 소자(600)에 대한 출력측 정합 회로로서 사용한 멀티 밴드 증폭기(800)의 회로도,
도 18은 멀티 밴드 증폭기(800)의 이득의 주파수 특성을 도시한 도면.

Claims (11)

  1. 임피던스가 주파수 특성을 갖는 회로 소자와 미리 정해진 임피던스를 갖는 회로(이하, 계의 회로라고 함.) 사이에서, N을 2이상의 소정의 정수로 하여 N개의 주파수 대역의 각각에 있어서 임피던스 정합을 행하는 정합 회로로서,
    일단이 상기 회로 소자에 접속되는 제1 정합부와, 일단이 상기 제1 정합부의 타단에 접속되는 제2 정합부와, 일단이 상기 제2 정합부의 타단에 접속되고 타단은 상기 계의 회로에 접속되는 제3 정합부를 포함하고,
    상기 제1 정합부는 적어도 하나의 스위치와 복수의 리액턴스 회로를 포함하고, 각 상기 주파수 대역에 대응한 각 상기 스위치의 도통 상태/비도통 상태로 결정되는 하나 또는 복수의 상기 리액턴스 회로에 의해 얻어지는 리액턴스 값을 가지며,
    상기 제2 정합부는 각 상기 주파수 대역에서 동작하는 임피던스 변환기이고,
    상기 제3 정합부는 상기 제3 정합부의 일단과 상기 제3 정합부의 타단 사이에 직렬로 접속된 하나 또는 복수의 리액턴스 회로(이하, 직렬 리액턴스 회로라고 함.)와, 서로 이웃하는 상기 직렬 리액턴스 회로의 접속부 또는 상기 직렬 리액턴스 회로 중 하나와 상기 제3 정합부의 타단과의 접속부에 스위치를 사이에 두고 접속되는 하나 또는 복수의 리액턴스 회로(이하, 병렬 리액턴스 회로라고 함.)를 포함하고, 각 상기 주파수 대역에 대응한 상기 제3 정합부의 각 상기 스위치의 도통 상태/비도통 상태로 결정되는〔상기 직렬 리액턴스 회로〕 또는 〔상기 직렬 리액턴스 회로 및 상기 병렬 리액턴스 회로〕에 의해 얻어지는 리액턴스 값을 가지며,
    상기 제3 정합부의 각 상기 직렬 리액턴스 회로는 적어도, 각 상기 주파수 대역에 대응하는 〔상기 제1 정합부의 상기 리액턴스 회로 및 상기 제3 정합부의 상기 병렬 리액턴스 회로의 구성〕과의 상호 의존 관계에 기초하여 구성되어 있는 것을 특징으로 하는 정합 회로.
  2. 제 1 항에 있어서, i를 1이상 N이하의 각 정수를 취하는 것이라 하고, k를 1이상 N-1 이하의 각 정수를 취하는 것으로 하여,
    상기 제1 정합부는,
    리액턴스 회로(Bi)와, 리액턴스 회로(Ci)와, 스위치(Di)와, 상기 제2 정합부에 일단이 접속되는 리액턴스 회로(A)를 포함하고,
    상기 리액턴스 회로(BN)의 일단은 상기 리액턴스 회로(A)의 타단에 접속되고,
    상기 리액턴스 회로(Bk)의 일단은 상기 리액턴스 회로(Bk +1)의 타단에 접속하고, 상기 리액턴스 회로(Bk)와 상기 리액턴스 회로(Bk +1)와의 접속부(αk)에 상기 스위치(Dk)를 통하여 상기 리액턴스 회로(Ck)가 접속되고, 상기 리액턴스 회로(BN)와 상기 리액턴스 회로(A)와의 접속부(αN)에 상기 스위치(DN)를 통하여 상기 리액턴스 회로(CN)가 접속되어 구성되고,
    상기 제2 정합부는, 각 상기 주파수 대역 중 하나의 주파수 대역(이하, 기준 주파수 대역이라고 함.)에 있어서, 상기 제2 정합부와 상기 제1 정합부와의 접속부에서 상기 제1 정합부측을 본 임피던스와 상기 계의 회로의 임피던스와의 사이에서 임피던스 정합을 행하고,
    상기 제3 정합부는,
    상기 직렬 리액턴스 회로인 리액턴스 회로(Ek)와, 스위치(Gk)와, 상기 병렬 리액턴스 회로인 리액턴스 회로(Fk)를 포함하고,
    상기 리액턴스 회로(E1)의 일단은 상기 제2 정합부에 접속되고,
    N이 3이상인 경우에는 j를 1이상 N-2 이하의 각 정수를 취하는 것으로 하여, 상기 리액턴스 회로(Ej)의 타단은 상기 리액턴스 회로(Ej +1)의 일단에 접속하고, 상기 리액턴스 회로(Ej)와 상기 리액턴스 회로(Ej +1)와의 접속부에 상기 스위치(Gj)를 통하여 상기 리액턴스 회로(Fj)가 접속되고, 상기 계의 회로에 접속되는 상기 리액턴스 회로(EN -1)의 타단에 상기 스위치(GN -1)를 통하여 상기 리액턴스 회로(FN-1)가 접속되고, 각 상기 리액턴스 회로(Ek)는 상기 기준 주파수 대역에 있어서 상기 제3 정합 회로의 타단에서 상기 제3 정합부측을 본 임피던스가 상기 계의 회로의 임피던스가 되도록 구성되고,
    N이 2인 경우에는, 상기 리액턴스 회로(E1)의 타단에 상기 스위치(G1)를 통 하여 상기 리액턴스 회로(F1)가 접속되고, 상기 리액턴스 회로(E1)는 상기 기준 주파수 대역에 있어서 상기 제3 정합 회로의 타단에서 상기 제3 정합부측을 본 임피던스가 상기 계의 회로의 임피던스가 되도록 구성되고,
    상기 기준 주파수 대역에서는 상기 제1 정합부의 상기 스위치(Di) 중 하나만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gk) 모두를 비도통 상태로 하고,
    상기 기준 주파수 대역 이외의 주파수 대역에서는 상기 제1 정합부의 상기 스위치(Di) 중 하나만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Dk) 중 하나만을 도통 상태로 하는 것을 특징으로 하는 정합 회로.
  3. 제 2 항에 있어서, 중심 주파수를 f1 ,f2,…,fN으로 하는 N개의 주파수 대역(b1, b2,…,bN)에 대하여(단, f1>f2>…>fN이라고 함.)
    상기 기준 주파수 대역을 주파수 대역(b1)이라 하고,
    상기 주파수 대역(b1)에서는, 상기 제1 정합부의 상기 스위치(D1)만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gk) 모두를 비도통 상태로 하고,
    g를 2이상 N이하의 각 정수로 하여, 주파수 대역(bg)의 임피던스 정합에서는 상기 제1 정합부의 상기 스위치(Dg)만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gg-1)만을 도통 상태로 하고,
    주파수 대역(bi)의 경우에, 상기 접속부(αi)에서 리액턴스 회로(B1) 측을 본 어드미턴스가 대략 0이 되도록 각 리액턴스 회로(Bi)가 구성되어 있는 것을 특징으로 하는 정합 회로.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 접속부(αi)는 제i 주파수 대역에서의 교류 전류의 마디가 되는 부위인 것을 특징으로 하는 정합 회로.
  5. 제 1 항에 있어서, k를 1이상 N-1 이하의 각 정수를 취하는 것으로 하여,
    상기 제1 정합부는,
    리액턴스 회로(Bk)와, 리액턴스 회로(Ck)와, 스위치(Dk)와, 상기 제2 정합부에 일단이 접속되는 리액턴스 회로(A)를 포함하고,
    상기 리액턴스 회로(BN -1)의 일단은 상기 리액턴스 회로(A)의 타단에 접속되고, N이 3이상인 경우에는, r을 1이상 N-2 이하의 각 정수를 취하는 것으로 하여, 상기 리액턴스 회로(Br)의 일단은, 상기 리액턴스 회로(Br +1)의 타단에 접속하고, 상기 리액턴스 회로(Br)와 상기 리액턴스 회로(Br +1)와의 접속부(αr)에 상기 스위치(Dr)를 통하여 상기 리액턴스 회로(Cr)가 접속되고, 상기 리액턴스 회로(BN -1)와 상기 리액턴스 회로(A)와의 접속부(αN-1)에 상기 스위치(DN -1)를 통하여 상기 리액턴스 회로(CN -1)가 접속되어 구성되고,
    N이 2인 경우에는, 상기 리액턴스 회로(B1)와 상기 리액턴스 회로(A)와의 접속부(α1)에 상기 스위치(D1)를 통하여 상기 리액턴스 회로(C1)가 접속되어 구성되고,
    상기 제2 정합부는 각 상기 주파수 대역 중 하나의 주파수 대역(이하, 기준 주파수 대역이라고 함.)에 있어서, 상기 제2 정합부와 상기 제1 정합부와의 접속부에서 상기 제1 정합부측을 본 임피던스와 상기 계의 회로의 임피던스와의 사이에서 임피던스 정합을 행하고,
    상기 제3 정합부는,
    상기 직렬 리액턴스 회로인 리액턴스 회로(Ek)와, 스위치(Gk)와, 상기 병렬 리액턴스 회로인 리액턴스 회로(Fk)를 포함하고,
    상기 리액턴스 회로(E1)의 일단은 상기 제2 정합부에 접속되고,
    N이 3이상인 경우에는, r을 1이상 N-2 이하의 각 정수를 취하는 것으로 하여, 상기 리액턴스 회로(Er)의 타단은, 상기 리액턴스 회로(Er +1)의 일단에 접속하고, 상기 리액턴스 회로(Er)와 상기 리액턴스 회로(Er +1)와의 접속부에 상기 스위치(Gr)를 통하여 상기 리액턴스 회로(Fr)가 접속되고, 상기 계의 회로에 접속되는 상기 리액턴스 회로(EN -1)의 타단에 상기 스위치(GN -1)를 통하여 상기 리액턴스 회로(FN-1)가 접속되고, 각 상기 리액턴스 회로(Ek)는 상기 기준 주파수 대역에 있어서 상기 제3 정합 회로의 타단에서 상기 제3 정합부측을 본 임피던스가 상기 계의 회로의 임피던스가 되도록 구성되고,
    N이 2인 경우에는, 상기 리액턴스 회로(E1)의 타단에 상기 스위치(G1)를 통하여 상기 리액턴스 회로(F1)가 접속되고, 상기 리액턴스 회로(E1)는 상기 기준 주파수 대역에 있어서 상기 제3 정합 회로의 타단에서 상기 제3 정합부측을 본 임피던스가 상기 계의 회로의 임피던스가 되도록 구성되고,
    상기 기준 주파수 대역에서는, 상기 제1 정합부의 상기 스위치(Dk) 중 하나만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gk) 모두를 비도통 상태로 하고,
    상기 주파수 대역 중 상기 기준 주파수 대역을 제외한 하나의 주파수 대역(이하, 제2 기준 주파수 대역이라고 함.)에서는 상기 제1 정합부의 상기 스위치(Dk) 모두를 비도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gk) 중 하나만을 도통 상태로 하고,
    상기 기준 주파수 대역 및 상기 제2 기준 주파수 대역을 제외한 주파수 대역에서는 상기 제1 정합부의 상기 스위치(Dk) 중 하나만을 도통 상태로 하고, 상기 제 3 정합부의 상기 스위치(Gk) 중 하나만을 도통 상태로 하는 것을 특징으로 하는 정합 회로.
  6. 제 5 항에 있어서, 중심 주파수를 f1 ,f2,…,fN으로 하는 N개의 주파수 대역(b1, b2,…,bN)에 대하여(단, f1>f2>…>fN이라고 함.),
    상기 기준 주파수 대역을 주파수 대역(b1)이라 하고,
    상기 제2 기준 주파수 대역을 주파수 대역(bN)으로 하여,
    상기 주파수 대역(b1)에서는 상기 제1 정합부의 상기 스위치(D1)만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gk) 모두를 비도통 상태로 하고,
    상기 주파수 대역(bN)에서는, 상기 제1 정합부의 상기 스위치(Dk) 모두를 비도통 상태로 하고, 상기 제3 정합부의 상기 스위치(GN -1)만을 도통 상태로 하고,
    g를 2이상 N-1 이하의 각 정수로 하여, 주파수 대역(bg)의 임피던스 정합에서는, 상기 제1 정합부의 상기 스위치(Dg)만을 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(Gg -1)만을 도통 상태로 하고,
    주파수 대역(bk)의 경우에, 상기 접속부(αk)에서 리액턴스 회로(B1) 측을 본 어드미턴스가 대략 0이 되도록 각 리액턴스 회로(Bk)가 구성되어 있는 것을 특징으 로 하는 정합 회로.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 접속부(αk)는 제k 주파수 대역에서의 교류 전류의 마디가 되는 부위인 것을 특징으로 하는 정합 회로.
  8. 제 2 항, 제 3 항, 제 5항, 또는 제 6 항 중 어느 한 항에 있어서, 상기 제2 정합부는,
    일단이 상기 리액턴스 회로(A)에 접속되고 타단이 상기 리액턴스 회로(E1)에 접속된 리액턴스 회로(H)와, 상기 리액턴스 회로(H)와 상기 리액턴스 회로(E1)와의 접속부에 스위치(J)를 통하여 접속되는 리액턴스 회로(I)를 포함하고,
    상기 기준 주파수 대역에서는 상기 스위치(J)를 도통 상태로 하고, 상기 기준 주파수 대역 이외의 주파수 대역에서는 상기 스위치(J)를 비도통 상태로 하는 것을 특징으로 하는 정합 회로.
  9. 제 4 항에 있어서, 상기 제2 정합부는,
    일단이 상기 리액턴스 회로(A)에 접속되고 타단이 상기 리액턴스 회로(E1)에 접속된 리액턴스 회로(H)와, 상기 리액턴스 회로(H)와 상기 리액턴스 회로(E1)와의 접속부에 스위치(J)를 통하여 접속되는 리액턴스 회로(I)를 포함하고,
    상기 기준 주파수 대역에서는 상기 스위치(J)를 도통 상태로 하고, 상기 기준 주파수 대역 이외의 주파수 대역에서는 상기 스위치(J)를 비도통 상태로 하는 것을 특징으로 하는 정합 회로.
  10. 제 1 항에 있어서, N을 4이상의 소정의 짝수로 하여,
    상기 제1 정합부는,
    리액턴스 회로(B1)와, 리액턴스 회로(B2)와, 가변 리액턴스 회로(C1)와, 가변 리액턴스 회로(C2)와, 스위치(D1)와, 스위치(D2)와, 상기 제2 정합부에 일단이 접속되는 리액턴스 회로(A)를 포함하고,
    상기 리액턴스 회로(B2)의 일단은 상기 리액턴스 회로(A)의 타단에 접속되고,
    상기 리액턴스 회로(B1)의 일단은 상기 리액턴스 회로(B2)의 타단에 접속하고, 상기 리액턴스 회로(B1)와 상기 리액턴스 회로(B2)와의 접속부에 상기 스위치(D1)를 통하여 상기 가변 리액턴스 회로(C1)가 접속되고, 상기 리액턴스 회로(B2)와 상기 리액턴스 회로(A)와의 접속부에 상기 스위치(D2)를 통하여 상기 가변 리액턴스 회로(C2)가 접속되어 구성되고,
    상기 제2 정합부는, 각 상기 주파수 대역 중 N/2개의 주파수 대역(이하, 기준 주파수 대역군이라고 함.)에 있어서, 상기 제2 정합부와 상기 제1 정합부와의 접속부에서 상기 제1 정합부측을 본 임피던스와 상기 계의 회로의 임피던스와의 사이에서 임피던스 정합을 행하고,
    상기 제3 정합부는,
    상기 직렬 리액턴스 회로인 리액턴스 회로(E)와, 스위치(G)와, 상기 병렬 리액턴스 회로인 가변 리액턴스 회로(F)를 포함하고,
    상기 리액턴스 회로(E)의 일단은 상기 제2 정합부에 접속되고,
    상기 계의 회로에 접속되는 상기 리액턴스 회로(E)의 타단에 상기 스위치(G)를 통하여 상기 가변 리액턴스 회로(F)가 접속되고, 상기 리액턴스 회로(E)는 상기 기준 주파수 대역군에 있어서 상기 제3 정합 회로의 타단에서 상기 제3 정합부측을 본 임피던스가 상기 계의 회로의 임피던스가 되도록 구성되고,
    상기 기준 주파수 대역군에서는, 상기 제1 정합부의 상기 스위치(D1) 또는 상기 스위치(D2) 중 어느 하나를 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(G)를 비도통 상태로 하고,
    상기 기준 주파수 대역군 이외의 주파수 대역에서는, 상기 제1 정합부의 상기 스위치(D1) 또는 상기 스위치(D2) 중 다른 하나를 도통 상태로 하고, 상기 제3 정합부의 상기 스위치(G)를 도통 상태로 하는 것을 특징으로 하는 정합 회로.
  11. 제 10 항에 있어서, 상기 제2 정합부는,
    일단이 상기 리액턴스 회로(A)에 접속되고 타단이 상기 리액턴스 회로(E)에 접속된 리액턴스 회로(H)와, 상기 리액턴스 회로(H)와 상기 리액턴스 회로(E)와의 접속부에 스위치(J)를 통하여 접속되는 가변 리액턴스 회로(I)를 포함하고,
    상기 기준 주파수 대역군에서는, 상기 스위치(J)를 도통 상태로 하고, 상기 기준 주파수 대역군 이외의 주파수 대역에서는, 상기 스위치(J)를 비도통 상태로 하는 것을 특징으로 하는 정합 회로.
KR1020080043137A 2007-05-10 2008-05-09 정합 회로 KR100975607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00125410 2007-05-10
JP2007125410A JP5079387B2 (ja) 2007-05-10 2007-05-10 整合回路

Publications (2)

Publication Number Publication Date
KR20080099809A KR20080099809A (ko) 2008-11-13
KR100975607B1 true KR100975607B1 (ko) 2010-08-17

Family

ID=39831637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043137A KR100975607B1 (ko) 2007-05-10 2008-05-09 정합 회로

Country Status (5)

Country Link
US (1) US7656249B2 (ko)
EP (1) EP1998437B1 (ko)
JP (1) JP5079387B2 (ko)
KR (1) KR100975607B1 (ko)
CN (1) CN101304244B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956312B2 (ja) * 2007-07-20 2012-06-20 株式会社アドバンテスト 遅延線
EP2211459A1 (en) * 2009-01-21 2010-07-28 Sony Corporation Amplifier circuit with a first and a second output line
EP2214306A1 (en) * 2009-01-30 2010-08-04 Alcatel-Lucent Deutschland AG Low noise amplifier network for wideband signal amplification
JP5102825B2 (ja) * 2009-01-30 2012-12-19 株式会社エヌ・ティ・ティ・ドコモ マルチバンド整合回路及びマルチバンド電力増幅器
JP5453120B2 (ja) * 2009-01-30 2014-03-26 株式会社Ｎｔｔドコモ マルチバンド整合回路、およびマルチバンド電力増幅器
JP5161856B2 (ja) 2009-10-07 2013-03-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP2012044436A (ja) 2010-08-19 2012-03-01 Ntt Docomo Inc マルチバンド整合回路
JP5726635B2 (ja) * 2010-08-25 2015-06-03 株式会社Ｎｔｔドコモ マルチモードフロントエンド回路
WO2012040879A1 (en) * 2010-09-30 2012-04-05 Telefonaktiebolaget Lm Ericsson (Publ) Multi-band switched-mode power amplifier
JP5656653B2 (ja) * 2011-01-07 2015-01-21 株式会社Ｎｔｔドコモ 可変整合回路
US8554162B2 (en) * 2011-08-03 2013-10-08 St-Ericsson Sa High efficiency power amplifier
JP5874441B2 (ja) * 2012-02-29 2016-03-02 富士通株式会社 増幅器
KR101452063B1 (ko) * 2012-12-10 2014-10-16 삼성전기주식회사 프론트 엔드 모듈
US9030260B2 (en) * 2013-07-19 2015-05-12 Alcatel Lucent Dual-band high efficiency Doherty amplifiers with hybrid packaged power devices
JP5873466B2 (ja) 2013-08-23 2016-03-01 株式会社Ｎｔｔドコモ マルチアンテナアレーシステム
CN103607121A (zh) * 2013-11-22 2014-02-26 广州金升阳科技有限公司 一种变换器串联电路
JP2018019231A (ja) * 2016-07-27 2018-02-01 株式会社村田製作所 電力増幅モジュール
JP2020182138A (ja) 2019-04-26 2020-11-05 株式会社村田製作所 高周波回路および通信装置
CN112884960B (zh) * 2019-11-29 2022-12-27 北京小米移动软件有限公司 密钥验证方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259711A (ja) * 1992-01-16 1993-10-08 Kyocera Corp ４ポートリアクタンス整合回路
KR20040092127A (ko) * 2003-04-25 2004-11-03 주식회사 팬택 다중 매칭회로를 구비한 이동통신 단말기
KR20060104683A (ko) * 2005-03-31 2006-10-09 주식회사 팬택 복수의 정합회로를 포함하는 통신 단말기 및 상기 통신단말기에서 정합회로를 선택하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232657A (ja) * 1993-02-03 1994-08-19 N T T Idou Tsuushinmou Kk 高周波増幅器
US5808527A (en) * 1996-12-21 1998-09-15 Hughes Electronics Corporation Tunable microwave network using microelectromechanical switches
US6078794A (en) 1997-02-19 2000-06-20 Motorola, Inc. Impedance matching for a dual band power amplifier
SE508506C2 (sv) 1997-02-25 1998-10-12 Ericsson Telefon Ab L M Anordning och förfarande vid telekommunikation
JP4464919B2 (ja) * 2003-03-14 2010-05-19 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP4585337B2 (ja) 2005-03-14 2010-11-24 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP4838536B2 (ja) 2005-05-20 2011-12-14 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP4539437B2 (ja) * 2005-05-20 2010-09-08 パナソニック電工株式会社 信号伝送装置
JP4838572B2 (ja) 2005-11-24 2011-12-14 株式会社エヌ・ティ・ティ・ドコモ 安定化回路、マルチバンド増幅回路
JP5143523B2 (ja) 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259711A (ja) * 1992-01-16 1993-10-08 Kyocera Corp ４ポートリアクタンス整合回路
KR20040092127A (ko) * 2003-04-25 2004-11-03 주식회사 팬택 다중 매칭회로를 구비한 이동통신 단말기
KR20060104683A (ko) * 2005-03-31 2006-10-09 주식회사 팬택 복수의 정합회로를 포함하는 통신 단말기 및 상기 통신단말기에서 정합회로를 선택하는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문(2006.09)

Also Published As

Publication number Publication date
EP1998437A1 (en) 2008-12-03
JP2008283430A (ja) 2008-11-20
US20080278260A1 (en) 2008-11-13
JP5079387B2 (ja) 2012-11-21
EP1998437B1 (en) 2011-07-13
CN101304244B (zh) 2012-05-09
CN101304244A (zh) 2008-11-12
KR20080099809A (ko) 2008-11-13
US7656249B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
KR100975607B1 (ko) 정합 회로
US8487713B2 (en) Multiband matching circuit and multiband power amplifier
US7710217B2 (en) Matching circuit and dual-band power amplifier
JP4464919B2 (ja) 整合回路
JP5102825B2 (ja) マルチバンド整合回路及びマルチバンド電力増幅器
US20090167458A1 (en) Matching circuit
CN100557955C (zh) 多频带稳定电路和使用它的多频带放大电路
KR100890264B1 (ko) 바이어스 회로
KR20110041618A (ko) 임피던스 정합회로
TW201517379A (zh) 天線調諧器
JP3994977B2 (ja) 高周波スイッチ
Allen et al. Three-bit and six-bit tunable matching networks with tapered lines
CN117749129A (zh) 电路
CN117749128A (zh) 电路
Furuta et al. Novel reconfigurable matching network for compact multi-band PA

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee