DE102011006269A1

DE102011006269A1 - Hochfrequenzumschaltanordnung, Sender und Verfahren

Info

Publication number: DE102011006269A1
Application number: DE102011006269A
Authority: DE
Inventors: Dr. Moreira Jose; Timo Gossmann
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2011-02-28
Filing date: 2011-03-28
Publication date: 2012-08-30
Also published as: TWI481207B; CN102707635A; TW201236389A; US20120220245A1; CN102707635B; KR101345530B1; KR20120098543A; US9077392B2

Abstract

Eine Hochfrequenzumschaltanordnung mit einem ersten Schaltzustand und einem zweiten Schaltzustand weist eine Übertragereinrichtung und eine Schalteranordnung auf. Die Übertragereinrichtung weist eine Primärseite und eine Sekundärseite mit einem ersten Sekundärseitenanschluss und einem zweiten Sekundärseitenanschluss und ist ausgebildet, um ein ihrer Primärseite anliegendes HF-Eingangssignal mittels induktiver Kopplung auf ihre Sekundärseite zu übertragen. Die Schalteranordnung ist ausgebildet, um in dem ersten Schaltzustand ein erstes Referenzpotenzial an dem ersten Sekundärseitenanschluss anzulegen, so dass in dem ersten Schaltzustand an dem zweiten Sekundärseitenanschluss ein erstes Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert. Weiterhin ist die Schalteranordnung ausgebildet, um in dem zweiten Schaltzustand ein zweites Referenzpotenzial an dem zweiten Sekundärseitenanschluss anzulegen, so dass in dem zweiten Schaltzustand an dem ersten Sekundärseitenanschluss ein zweites Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert.

Description

Hintergrund der Erfindung
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Hochfrequenzumschaltanordnung, wie sie beispielsweise in Hochfrequenzsignalquellen eingesetzt werden kann. Weitere Ausführungsbeispiele schaffen einen Sender, wie er beispielsweise in einem Mobilfunkgerät eingesetzt werden kann.
Weltweit sind für existierende Mobilfunkstandards von Regulierungsbehörden eine Vielzahl von verschiedenen Frequenzbereichen festgelegt bzw. reserviert worden. Für eine möglichst weltweite und uneingeschränkte Verwendbarkeit eines Mobilfunktelefons erwächst den Herstellern deshalb die Herausforderung, diese unterschiedlichen Frequenzbänder abzudecken.
In modernen Applikationen werden immer höher integrierte komplexe Hochfrequenzschaltkreise eingesetzt, die es ermöglichen, mehr und mehr der früher auf der Leiterplatte benötigten diskreten Bauelemente einzusparen. Diese Hochfrequenzchips enthalten komplette Empfänger, Sender, Frequenzerzeugung, die Signalverarbeitung und ggf. die Versorgungsspannungsregelung.
Dennoch ist es bisher nicht möglich, z. B. sehr selektive Filter guter Qualität im Hochfrequenzbereich zu integrieren, welche aber systembedingt im Hochfrequenzsignalpfad benötigt werden. Dabei wird jedes zu unterstützende Frequenzband gesondert behandelt werden und die Pfade können werden direkt vor der Antenne mittels eines Hochfrequenzsignal-Multiplexers zusammengeführt werden.
Da alle zu unterstützenden Signalpfade auf der Leiterplatte unterschiedlich behandelt werden, stellt sich für den Chiphersteller die Aufgabe, entweder eine entsprechende Anzahl von Signalquellen (Senderausgänge) und Signalsenken (Empfängereingänge) auf dem Hochfrequenzchip vorzusehen, oder alternativ eine geringere Anzahl von universelleren Quellen und Senken anzubieten, die dann allerdings mittels weiterer externer Schalter auf die einzelnen Sende- und Empfangspfade geschaltet werden können. Dabei wird der Chiphersteller eher versuchen, den zweiten Weg zu bevorzugen, da dies weniger Chipfläche und Schaltungsaufwand kostet und generell für ihn die günstigere Alternative ist.
Der Telefonhersteller wird hingegen eher versuchen, die erste Alternative zu gehen, d. h. möglichst einfache Anordnungen mit wenigen Schaltern auf der Leiterplatte vorzuziehen. Dies erspart ihm Bauteilkosten, Entwicklungsaufwand und ermöglicht normalerweise eine bessere Qualität der Signalketten, da durch die fehlenden Schalter der Signalverlust in der Kette kleiner wird.
Ein Schalter, der im Signalpfad liegt, verursacht naturgemäß bedingt durch den endlichen Leitwert und die parasitären Kapazitäten Signalverluste. Dabei können externe Schalter im Regelfall durch den Einsatz bestimmter spezieller Technologien mit besserer Performance gebaut werden als solche, die im Chip mit der Halbleitertechnologie hergestellt werden.
Zusammenfassung der Erfindung
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Hochfrequenzumschaltanordnung mit einem ersten Schaltzustand und einem zweiten Schaltzustand. Die Hochfrequenzumschaltanordnung weist eine Übertragereinrichtung mit einer Primärseite und einer Sekundärseite mit einem ersten Sekundäranschluss und einem zweiten Sekundärseitenanschluss auf. Die Übertragereinrichtung ist ausgebildet, um ein an ihrer Primärseite anliegendes Hochfrequenzeingangssignal (HF-Eingangssignal) mittels induktiver Kopplung auf ihre Sekundärseite zu übertragen. Weiterhin weist die Hochfrequenzumschaltanordnung eine Schalteranordnung auf, die ausgebildet ist, um in dem ersten Schaltzustand ein erstes Referenzpotenzial an dem ersten Sekundärseitenanschluss anzulegen, so dass in dem ersten Schaltzustand an dem zweiten Sekundärseitenanschluss ein erstes Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert, und um in dem zweiten Schaltzustand ein zweites Referenzpotenzial an dem zweiten Sekundärseitenanschluss anzulegen, so dass in dem zweiten Schaltzustand an dem ersten Sekundärseitenanschluss ein zweites Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert.
Kurzbeschreibung der Figuren
Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden anhand der beiliegenden Figuren detailliert beschrieben. Es zeigen:
1a ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung gemäß einem Ausführungsbeispiel für ein einphasiges HF-Eingangssignal;
1b ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung gemäß einem Ausführungsbeispiel für ein differenzielles HF-Eingangssignal
2a ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung gemäß einem Ausführungsbeispiel für einen Standard CMOS-Halbleiterprozess
2b ein Ersatzschaltbild einer möglichen Implementierung der in 2a gezeigten Schaltung;
3 eine mögliche Erweiterung der in 2b gezeigten Schaltung um schaltbare Impedanzen;
4 ein Blockschaltbild eines Senders gemäß einem Ausführungsbeispiel; und
5 ein Flussdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel.
Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung anhand der beiliegenden Figuren detailliert beschrieben werden, wird darauf hingewiesen, dass in den Figuren gleiche Elemente oder Elemente gleicher Funktion mit denselben Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Beschreibungen von Elementen, welche mit den gleichen Bezugszeichen versehen sind, sind daher untereinander austauschbar.
1a zeigt ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung 100 gemäß einem Ausführungsbeispiel. Die Hochfrequenzumschaltanordnung weist einen ersten Schaltzustand und einen zweiten Schaltzustand auf. Weiterhin weist die Hochfrequenzumschaltanordnung 100 eine Übertragereinrichtung 101 mit einer Primärseite 103 und einer Sekundärseite 105 auf. Die Sekundärseite 105 weist einen ersten Sekundärseitenanschluss S1 und einen zweiten Sekundärseitenanschluss S2 auf. Die Übertragereinrichtung 101 ist ausgebildet, um ein an ihrer Primärseite 102 anliegendes HF-Eingangssignal 107 mittels induktiver Kopplung auf ihre Sekundärseite 105 zu übertragen.
Weiterhin weist die Hochfrequenzumschaltanordnung 100 eine Schalteranordnung 109 auf, die ausgebildet ist, um in dem ersten Schaltzustand ein erstes Referenzpotenzial Vref1 an dem ersten Sekundärseitenanschluss S1 der Sekundärseite 105 der Übertragereinrichtung 101 anzulegen bzw. bereitzustellen, so dass in dem ersten Schaltzustand an dem zweiten Sekundärseitenanschluss S2 ein erstes Übertragerausgangssignal 111a abgreifbar ist, welches auf dem an der Primärseite 103 der Übertragereinrichtung 101 anliegenden HF-Eingangssignal 107 basiert. Weiterhin ist die Schalteranordnung 109 ausgebildet, um in dem zweiten Schaltzustand ein zweites Referenzpotenzial Vref2 an dem zweiten Sekundärseitenanschluss S2 der Sekundärseite 105 der Übertragereinrichtung 101 anzulegen bzw. bereitzustellen, so dass in dem zweiten Schaltzustand an dem ersten Sekundärseitenanschluss S1 ein zweites Übertragerausgangssignal 111b abgreifbar ist, welches auf dem an der Primärseite 103 der Übertragereinrichtung 101 anliegenden HF-Eingangssignal 107 basiert.
Die in 1 gezeigte Hochfrequenzumschaltanordnung 100 ermöglicht, dass das HF-Eingangssignal 107 in Abhängigkeit von dem Schaltzustand der Hochfrequenzumschaltanordnung 100 (und in Abhängigkeit von einem Übertragerverhältnis der Übertragereinrichtung 101) entweder an dem ersten Sekundärseitenanschluss S1 oder an dem zweiten Sekundärseitenanschluss S2 abgreifbar ist, während an dem jeweils anderen Sekundärseitenanschluss ein Referenzpotenzial (beispielsweise Vref1 oder Vref2) anliegt. So kann die Hochfrequenzumschaltanordnung 100 als ein sogenannter Shunt-Schalter im Signalfall angeordnet sein, bei dem sein eines Ende (einer der Sekundärseitenanschlüsse S1, S2) jeweils gegen ein Referenzpotenzial (und u. a. gegen eine Hochfrequenzmasse) geschaltet wird und das Hochfrequenzeingangssignal 107 somit nicht an beiden Anschlüssen S1, S2 des Schalters (bzw. der Hochfrequenzumschaltanordnung 100) anliegt. Dadurch wird ermöglicht, dass der in 1a gezeigte Schalter bzw. die in 1a gezeigte Hochfrequenzumschaltanordnung 100 niederohmiger und linearer aufgebaut werden kann, so dass das HF-Eingangssignal 107 weniger beeinträchtigt wird als dies bei möglicherweise bekannten Hochfrequenzumschaltern der Fall ist.
Des Weiteren erlaubt die in 1a gezeigte Anordnung den Verzicht auf einen Serienschalter, an dessen beiden Anschlüssen das HF-Eingangssignal 107 anliegen würde und dadurch eine geringere Performance durch Verluste und Verzerrung verursachen würde.
Gemäß einigen Ausführungsbeispielen können der erste Schaltzustand und der zweite Schaltzustand zeitlich aufeinanderfolgend sein, so dass zu einem vorbestimmten Zeitpunkt entweder das erste Übertragerausgangssignal 111a auf dem HF-Eingangssignal 107 basiert oder das zweite Übertragerausgangssignal 111b auf dem HF-Eingangssignal 107 basiert. Mit anderen Worten basiert in dem ersten Schaltzustand ein Potenzial oder HF-Signal an dem zweiten Sekundärseitenanschluss S2 auf dem HF-Eingangssignal 107 an der Primärseite 103 der Übertragereinrichtung 101 und ein Potenzial an dem ersten Sekundärseitenanschluss S1 entspricht dem ersten Referenzpotenzial Vref1. In dem zweiten Schaltzustand verhält sich dies umgekehrt, d. h. ein Potenzial oder HF-Signal an dem ersten Sekundärseitenanschluss S1 basiert auf dem HF-Eingangssignal 107 an der Primärseite der Übertragereinrichtung 101 und das Potenzial an dem zweiten Sekundärseitenanschluss S2 basiert auf dem zweiten Referenzpotenzial Vref2. Das HF-Eingangssignal 107 wird daher zu einem vorbestimmten Zeitpunkt immer nur auf einem der beiden Sekundärseitenanschlüsse S1, S2 übertragen, da an dem jeweils anderen Sekundärseitenanschluss von der Schalteranordnung 109 eines der Referenzpotenziale Vref1, Vref2 bereitgestellt wird.
Gemäß weiteren Ausführungsbeispielen kann die Hochfrequenzumschaltanordnung 100 ferner einen ersten Ausgangsanschluss 113a sowie einen zweiten Ausgangsanschluss 113b aufweisen. Die Ausgangsanschlüsse 113a, 113b können beispielsweise Anschlüsse eines Chips bilden, auf dem die Hochfrequenzumschaltanordnung 100 integriert ist. Der erste Ausgangsanschluss 113a kann mit dem zweiten Sekundärseitenanschluss S2 gekoppelt sein, so dass in dem ersten Schaltzustand an dem ersten Ausgangsanschluss 113a ein erstes HF-Ausgangssignal 115a abgreifbar ist, das gleich dem ersten Übertragerausgangssignal 111a ist, oder zumindest auf diesem basiert. Der zweite Ausgangsanschluss 113b kann mit dem ersten Sekundärseitenanschluss S1 gekoppelt sein, so dass in dem zweiten Schaltzustand an dem zweiten Ausgangsanschluss 113b ein zweites HF-Ausgangssignal 115b abgreifbar ist, das gleich dem zweiten Übertragerausgangssignal 111b ist, oder zumindest auf diesem basiert.
In der vorliegenden Anmeldung wird unter einer Kopplung eine direkte niederohmige Kopplung und eine indirekte Kopplung mit einem oder mehreren dazwischen geschalteten Bauelementen verstanden, so dass ein Signal an einem zweiten Schaltungsknoten von einem Signal an einem ersten Schaltungsknoten, der mit dem zweiten Schaltungsknoten gekoppelt ist, abhängig ist. Mit anderen Worten können zwischen den zwei miteinander gekoppelten Anschlüssen weitere Bauelemente, insbesondere passive Bauelemente, wie beispielsweise Widerstände oder Kondensatoren (bei Wechselspannungssignalen) oder Schaltstrecken aktiver Bauelemente, wie beispielsweise von Schaltern oder Transistoren geschaltet sein. Bei miteinander gekoppelten Anschlüssen kann ein Bauteil zwischen diesen Anschlüssen geschaltet sein, muss aber nicht, so dass zwei miteinander gekoppelte Anschlüsse auch direkt (d. h. durch eine niederohmige leitende Verbindung) miteinander verbunden sein können.
Weiterhin ist gemäß der vorliegenden Anmeldung ein erster Anschluss mit einem zweiten Anschluss direkt verbunden, wenn ein an dem zweiten Anschluss anliegendes Signal identisch einen an dem ersten Anschluss anliegenden Signal ist, wobei parasitäre Effekte oder geringfügige Verluste aufgrund von Leiterwiderständen außer Betracht bleiben sollen. Zwei direkt miteinander verbundene Anschlüsse sind daher typischerweise über Leiterbahnen oder Drähte verbunden ohne zusätzliche dazwischen geschaltete Bauteile.
Weiterhin kann die Primärseite 103 der Übertragereinrichtung 101 einen ersten Primärseitenendanschluss 121a und einen zweiten Primärseitenendanschluss 121b aufweisen. Der erste Primärseitenendanschluss 121a kann weiterhin einen ersten Eingangsanschluss der Hochfrequenzumschaltanordnung 100 bilden. An dem ersten Primärseitendanschluss 121a (und damit an dem ersten Eingangsanschluss der Hochfrequenzumschaltanordnung 100) kann das HF-Eingangssignal 107 angelegt werden. An dem zweiten Primärseitenendanschluss 121b kann beispielsweise ein Bezugspotential für das HF-Eingangssignal 107 angelegt werden (beispielsweise eines der Referenzpotenziale Vref1, Vref2 oder ein weiteres Referenzpotential oder eine Versorgungsspannung oder Masse). In dem in 1a gezeigten Beispiel ist an dem zweiten Primärseitenendanschluss 121b lediglich beispielhaft Versorgungsspannung angelegt. Weiterhin kann der zweite Primärseitenendanschluss 121b einen zweiten Eingangsanschluss der Hochfrequenzumschaltanordnung 100 bilden, an dem das Bezugspotential für das HF-Eingangssignal 107 angelegt wird.
Der erste Ausgangsanschluss 113a kann so mit der Schalteranordnung 109 gekoppelt sein, dass ein Potenzial an dem ersten Ausgangsanschluss 113a (beispielsweise das erste HF-Ausgangssignal 115a) in dem zweiten Schaltzustand (wenn an dem zweiten Sekundärseitenanschluss S2 das zweite Referenzpotenzial Vref2 angelegt ist) unabhängig von dem HF-Eingangssignal 107 ist. Weiterhin kann der zweite Ausgangsanschluss 113b so mit der Schalteranordnung 109 gekoppelt sein, dass ein Potenzial an dem zweiten Ausgangsanschluss 113b (beispielsweise das zweite HF-Ausgangssignal 115b) in dem ersten Schaltzustand (in dem an dem ersten Sekundärseitenanschluss S1 das erste Referenzpotenzial Vref1 angelegt ist) unabhängig von dem HF-Eingangssignal 107 ist.
Gemäß weiteren Ausführungsbeispielen können die Ausgangsanschlüsse 113a, 113b kapazitiv mit den Sekundärseitenanschlüssen S1, S2 gekoppelt sein. Mit anderen Worten kann zwischen dem ersten Ausgangsanschluss 113a und dem zweiten Sekundärseitenanschluss S2 ein erster (optionaler) Koppelkondensator C4 geschaltet sein, so dass ein an dem zweiten Sekundärseitenanschluss S2 anliegendes Signal gleichanteilsfrei auf den ersten Ausgangsanschluss 113a übertragen wird. Weiterhin kann auch der zweite Ausgangsanschluss 113b mittels eines zweiten (optionalen) Koppelkondensators C3 mit dem ersten Sekundärseitenanschluss S1 gekoppelt sein, so dass ein an dem ersten Sekundärseitenanschluss S1 anliegendes Signal gleichanteilsfrei auf den zweiten Ausgangsanschluss 113b übertragen wird.
Dadurch kann an den Ausgangsanschlüssen 113a, 113b eine Potenzialfreiheit gegenüber extern anzuschließenden Signalketten geschaffen werden, obwohl in dem ersten Schaltzustand das erste Übertragerausgangssignal 111a um das erste Referenzpotenzial Vref1 pendelt und das zweite Übertragerausgangssignal 111b in dem zweiten Schaltzustand um das zweite Referenzpotenzial Vref2 pendelt. Mit anderen Worten, da die Signalpegel jeweils um die Potenziale Vref1 bzw. Vref2 pendeln, kann durch die entweder chipinternen oder chipexternen Kapazitäten C3 bzw. C4 eine Potenzialfreiheit gegenüber den externen anzuschließenden Signalketten geschaffen werden.
Die Koppelkondensatoren C3, C4 können so dimensioniert sein, dass sie für den Frequenzbereich des HF-Eingangssignals 107 bzw. der Übertragerausgangssignale 111a, 111b, beispielsweise als Bestandteil einer Impedanzanpassung, eine externe Beschaltung möglichst optimal an die internen Impedanzen zur Übertragungsoptimierung anpasst. Beispielsweise können die Koppelkondensatoren so gewählt sein, dass eine Impedanz der externen Beschaltung von den Impedanzen der internen Beschaltung (beispielweise an den Sekundärseitenanschlüssen S1, S2) maximal um ±5%, ±10%, ±25% abweicht.
Gemäß weiteren Ausführungsbeispielen kann, um den Übertragerausgangssignalen 111a, 111b eine Hochfrequenzmasse zur Verfügung zu stellen, die Hochfrequenzumschaltanordnung 100 einen oder mehrere Abblockkondensatoren aufweisen, welche zwischen einen Bezugspotenzialanschluss (beispielsweise einen Masseanschluss 117) und die Schalteranordnung 109 geschaltet sind. So kann die Hochfrequenzumschaltanordnung 100 beispielsweise einen ersten Abblockkondensator C1 aufweisen, welcher zwischen den Masseanschluss 117 und einen ersten Referenzpotenzialanschluss 119a zum Bereitstellen des ersten Referenzpotenzials Vref1 geschaltet ist. Weiterhin kann die Hochfrequenzumschaltanordnung 100 einen zweiten Abblockkondensator C2 aufweisen, welcher zwischen den Masseanschluss 117 und einen zweiten Referenzpotenzialanschluss 119b zum Bereitstellen des zweiten Referenzpotenzials Vref2 geschaltet ist, aufweisen.
Der erste Abblockkondensator C1 kann damit in dem ersten Schaltzustand dem Übertragerausgangssignal 111 bzw. dem ersten HF-Ausgangssignal 115a einen Hochfrequenzmasseknoten bereitstellen. Weiterhin kann der zweite Abblockkondensator C2 in dem zweiten Schaltzustand den zweiten Übertragerausgangssignal 111b bzw. dem zweiten HF-Ausgangssignal 115b einen Hochfrequenzmasseknoten bereitstellen.
Die Abblockkondensatoren C1, C2 können dabei so gewählt sein, dass sie für den Frequenzbereich des HF-Eingangssignals 107 oder der Übertragerausgangssignale 111a, 111b eine optimale Impedanz aufweisen.
Gemäß weiteren Ausführungsbeispielen können die Abblockkondensatoren C1, C2 auch weggelassen werden, beispielsweise wenn an den Referenzpotenzialanschlüssen 119a, 119b (externe) Versorgungsquellen, wie beispielsweise niederimpedante Spannungsquellen, angeschlossen sind, welche selber einen Hochfrequenzmasseknoten für die Übertragerausgangssignale 111a, 111b bzw. die HF-Ausgangssignale 115a, 115b bereitstellen.
Gemäß weiteren Ausführungsbeispielen kann die Schalteranordnung 109 einen ersten Schalter SW1 und einen zweiten Schalter SW2 aufweisen. Der erste Schalter SW1 kann dabei zwischen den ersten Referenzpotenzialanschluss 119a und den ersten Sekundärseitenanschluss S1 geschaltet sein. Der zweite Schalter SW2 kann zwischen den zweiten Referenzpotenzialanschluss 119b und den zweiten Sekundärseitenanschluss S2 geschaltet sein. Der erste Schalter SW1 kann ausgebildet sein, um in dem ersten Schaltzustand der Hochfrequenzumschaltanordnung 100 das erste Referenzpotenzial Vref1 an dem ersten Sekundärseitenanschluss S1 bereitzustellen bzw. anzulegen. Der zweite Schalter SW2 kann ausgebildet sein, um in dem zweiten Schaltzustand der Hochfrequenzumschaltanordnung 100 das zweite Referenzpotenzial Vref2 an dem zweiten Sekundärseitenanschluss S2 bereitzustellen bzw. anzulegen.
Beispielsweise kann der erste Schalter SW1 in einem geschlossenen Zustand den ersten Referenzpotenzialanschluss 119a mit dem ersten Sekundärseitenanschluss S1 verbinden. Weiterhin kann der zweite Schalter SW2 in einem geschlossenen Zustand den zweiten Referenzpotenzialanschluss 119b mit dem Sekundärseitenanschluss S2 verbinden.
In der vorliegenden Anmeldung soll unter einem geschlossenen Zustand eines Schalters ein Zustand verstanden werden, in dem eine niederohmige Verbindung zwischen den zwei Anschlüssen des Schalters besteht; unter einem offenen Zustand eines Schalters soll ein Zustand verstanden werden, in dem eine hochohmige Verbindung zwischen den zwei Anschlüssen des Schalters besteht.
Bei einigen Ausführungsbeispielen sind die zwei Schalter SW1, SW2 komplementär angesteuert, so dass der erste Schalter SW1 geschlossen ist, wenn der zweite Schalter SW2 geöffnet ist und der erste Schalter SW1 geöffnet ist, wenn der zweite Schalter SW2 geschlossen ist.
In dem in 1a gezeigten Beispiel ist in dem ersten Schaltzustand der Hochfrequenzumschaltanordnung 100 der erste Schalter SW1 geschlossen und der zweite Schalter SW2 geöffnet, in dem zweiten Schaltzustand der Hochfrequenzumschaltanordnung 100 ist der erste Schalter SW1 geöffnet und der zweite Schalter SW2 geschlossen.
Mit anderen Worten sind der erste Schalter SW1 und der zweite Schalter SW2 komplementär zueinander angesteuert, so dass in dem ersten Schaltzustand der erste Schalter SW1 leitend ist und der zweite Schalter SW2 nicht leitend ist, und so dass in dem zweiten Schaltzustand der zweite Schalter SW2 leitend ist und der erste Schalter SW1 nicht leitend ist.
Gemäß einigen Ausführungsbeispielen kann die Übertragereinrichtung 101 als ein Transformator ausgebildet sein, wobei die Primärseite 103 eine Primärwicklung des Transformators bildet und die Sekundärseite 105 eine Sekundärwicklung des Transformators bildet.
Im Folgenden wird die Funktionalität der in 1a gezeigten Schaltung kurz zusammengefasst.
Die prinzipielle Anordnung der Umschaltanordnung 100 umfasst den Transformator 101, in dessen Primärseite ein Senderausgangssignal (das HF-Eingangssignal 107) eingespeist wird. In 1a ist die Primärseite 103 eine einfache Spule, in die ein einphasiges (sogenanntes „single ended”, beispielsweise bezugspotentialbezogenes) Senderausgangssignal eingespeist wird.
Die auf der Sekundärseite 105 erhalten Übertragerausgangssignale 111a, 111b liegen auch als einphasige („single ended”) Signale mit Bezug zu der an dem Hochfrequenzmasseknoten 117 anliegenden Masse vor. Das erste Übertragerausgangssignal 111a pendelt dabei in dem ersten Schaltzustand um das erste Referenzpotential Vref1 und das das zweite Übertragerausgangssignal 111b pendelt in dem zweiten Schaltzustand um das zweite Referenzpotential Vref2.
Weiterhin kann die Übertragereinrichtung 101 bzw. der Transformator 101, aber auch eine Primärwicklung aufweisen, welche eine Spule mit Mittenanzapfung ist bzw. eine solche aufweist, in deren äußere (End-)Anschlüsse ein differenzielles Senderausgangssignal eingespeist wird (wie es im Folgenden noch anhand von 1b gezeigt wird).
Beide Enden S1, S2 der Sekundärseite 105 bzw. Sekundärwicklung 105 sind jeweils auf einen Ausgang des Chips (der Hochfrequenzumschaltanordnung 100) geführt und bilden die beiden geschalteten Hochfrequenzausgänge 113a, 113b (auch bezeichnet als Out1 und Out2) der Anordnung.
Zusätzlich weist die Anordnung noch die zwei internen Schalter SW1, SW2 (die beispielsweise mit der Hochfrequenzumschaltanordnung 100 auf einem Chip integriert sind) auf, die wechselseitig geöffnet und geschlossen werden können. Bei geschlossenem Schalter SW1 wird das eine Ende S1 der Sekundärwicklung 105 in geschlossenem Zustand an das erste Referenzpotenzial Vref1 geklemmt, während das Sendersignal 107 (in Abhängigkeit von dem Übertragungsverhältnis des Transformators 101) dann am Ausgang Out1 zur Verfügung steht.
Bei geschlossenem Schalter SW2 (und geöffnetem Schalter SW1) sind die Verhältnisse umgedreht, das Spulenende S2 wird an die Referenzspannung Vref2 geklemmt und das Sendersignal kann am Ausgang Out2 (in Abhängigkeit von dem Übertragungsverhältnis des Transformators 101) abgegriffen werden.
Die Schalter SW1, SW2 können beispielsweise als Eintransistorschalter, Übertragungsgatter (sogenannte „Transmission Gates”) oder Relais ausgeführt sein. Steueranschlüsse der Schalter SW1, SW2 können komplementär angesteuert sein oder komplementär zueinander ausgeführt sein.
Damit die an den Ausgangsanschlüssen 113a, 113b anliegenden HF-Ausgangssignale 115a, 115b dem HF-Eingangssignal 107 entsprechen, kann das Übertragungsverhältnis der Übertragereinrichtung 101 bzw. des Transformators 101 1:1 gewählt werden. Gemäß weiteren Ausführungsbeispielen ist aber auch eine Wahl eines anderen Übertragungsverhältnisses möglich.
Mit Hilfe der beiden zwischen Vref1 bzw. Vref2 und Masse angeschlossenen Kapazitäten C1 und C2 wird dem Hochfrequenzsignalstrom ein niederohmiger Rückpfad von den in den beiden Ausgängen angeschlossenen Signalsenken angeboten, da diese Senken üblicherweise ebenfalls die Masse als Referenzpotenzial (bzw. Bezugspotenzial) verwenden.
Der Masseknoten bzw. Masseanschluss 117 kann als dritter Chipanschluss (zusätzlich zu den Chipanschlüssen der Ausgangsanschlüsse 113a, 113b) ausgeführt werden.
Gemäß einem Ausführungsbeispiel können die Referenzpotenziale Vref1, Vref2 identisch gewählt werden.
Gemäß einem weiteren Ausführungsbeispiel kann das erste Referenzpotenzial Vref1 identisch zu dem Massepotenzial gewählt werden und das zweite Referenzpotenzial Vref2 kann gleich einer Versorgungsspannung gewählt werden, wie sie beispielsweise an dem zweiten Primärseitenendanschluss 121b der Primärseite 103 bereitgestellt wird. In diesem Fall kann auf den ersten Referenzpotenzialanschluss 119a verzichtet werden und der erste Schalter SW1 kann direkt zwischen den ersten Sekundärseitenanschluss S1 sowie den Masseanschluss 117 geschaltet sein.
1b zeigt ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung 100' gemäß einem weiteren Ausführungsbeispiel. Die Hochfrequenzumschaltanordnung 100' unterscheidet sich von der Hochfrequenzumschaltanordnung 100 dadurch, dass eine Übertragereinrichtung 101' der HF-Umschaltanordnung 100' ausgebildet ist, um ein differenzielles Senderausgangssignal bzw. ein differenzielles HF-Eingangssignal zu empfangen. Die Übertragereinrichtung 101' weist daher eine Primärseite 103' mit einem ersten Primärseitenendanschluss 121a und einem zweiten Primärseitenendanschluss 121b sowie einen Mittenzapfungsanschluss 121c auf. An dem ersten Primärseitenendanschluss 121a ist ein erster Signalanteil 107a des differenziellen HF-Eingangssignals anlegbar. An dem zweiten Primärseitenendanschluss 121b ist ein zweiter Signalanteil 107b des differenziellen HF-Eingangssignals anlegbar. An der Mittenanzapfung 121c wird ein Referenzpotenzial bereitgestellt, beispielsweise das erste Referenzpotenzial Vref1 oder das zweite Referenzpotenzial Vref2 oder ein weiteres Referenzpotenzial oder eine Versorgungsspannung oder Masse. In dem in 1b gezeigten Beispiel ist an der Mittenanzapfung 121c lediglich beispielhaft Versorgungsspannung angelegt.
Die Funktionalität der in 1b gezeigten Hochfrequenzumschaltanordnung 100' unterscheidet sich sonst nicht von der in 1a gezeigten Hochfrequenzumschaltanordnung 100, d. h. auch bei der Hochfrequenzumschaltanordnung 100' wird an den Sekundärseitenanschlüssen S1, S2, abhängig von dem Schaltzustand, das erste Übertragerausgangssignal 111a als einphasiges („single ended”) Signal oder das zweite Übertragerausgangssignal 111b als einphasiges („single ended”) Signal erhalten.
Im Folgenden wird daher die Funktionalität der in 1b gezeigten Hochfrequenzumschaltung 100' nicht nochmals erläutert.
2a zeigt ein Ersatzschaltbild einer Hochfrequenzumschaltanordnung 200 gemäß einem weiteren Ausführungsbeispiel. Die in 2a gezeigte Hochfrequenzumschaltanordnung 200 zeigt eine mögliche Implementierung der in 1a gezeigten Hochfrequenzumschaltanordnung 100' in einem Standard CMOS-Prozess. Der erste Schalter SW1 ist dabei mittels eines ersten Schalttransistors MN1 ausgeführt. Der zweite Schalter SW2 ist mittels eines zweiten Schalttransistors MP1 ausgeführt. Das erste Referenzpotenzial Vref1 bildet selbst die Masse, die Abblockkapazität bzw. der Abblockkondensator C1 kann daher entfallen.
In dem in 2a gezeigten Beispiel ist der erste Schalttransistor MN1 ein NMOS-Transistor und der zweite Schalttransistor MP1 ein PMOS-Transistor.
Gemäß weiteren Ausführungsbeispielen können der erste Schalttransistor und der zweite Schalttransistor auch von einem anderen Typ sein, beispielsweise vom Typ Bipolartransistor.
Im Folgenden kann ein Quellenanschluss eines Transistors beispielsweise ein Source-Anschluss oder ein Emitteranschluss des Transistors sein, ein Senkenanschluss kann beispielsweise ein Drain-Anschluss oder ein Kollektoranschluss des Transistors sein und ein Steueranschluss kann beispielsweise ein Gate-Anschluss oder ein Basisanschluss des Transistors sein. Die Schaltstrecke eines Schalttransistors kann daher beispielsweise eine Drain-Source-Strecke des Schalttransistors oder eine Emitter-Kollektor-Strecke des Schalttransistors bilden. Ein Haupttransistorstrom fließt dann typischerweise von dem Quellenanschluss zu dem Senkenanschluss, bzw. umgekehrt.
In der vorliegenden Anmeldung soll unter einem eingeschalteten Zustand eines Transistors ein Zustand verstanden werden, in dem eine niederohmige Verbindung zwischen dem Quellenanschluss und dem Senkenanschluss des Transistors besteht, unter einem ausgeschalteten Zustand eines Transistors soll ein Zustand verstanden werden, in dem eine hochohmige Verbindung zwischen dem Quellenanschluss und dem Senkenanschluss des Transistors besteht.
Der Übersichtlichkeit halber wurden nicht alle der in 1b gezeigten Bezugszeichen in die 2a übertragen.
Wie bereits erläutert, bildet das erste Referenzpotenzial Vref1 selbst die Masse, d. h. der erste Referenzpotenzialanschluss 119a ist gleich dem früheren Masseanschluss 117. Eine Schaltstrecke 230 des ersten Schalttransistors MN1 ist zwischen dem ersten Referenzpotenzialanschluss 119a und dem ersten Sekundärseitenanschluss S1 der Sekundärseite 105 der Übertragereinrichtung 101' geschaltet und eine Schaltstrecke 232 des zweiten Schalttransistors MP1 ist zwischen dem zweiten Referenzpotenzialanschluss 119b und dem zweiten Sekundärseitenanschluss S2 der Sekundärseite 105 der Übertragereinrichtung 101' geschaltet.
Ein Steueranschluss 234 des ersten Schalttransistors MN1 ist mit einem Steueranschluss 236 des zweiten Schalttransistors MP1 gekoppelt (beispielsweise direkt verbunden). Aufgrund der komplementären Wahl der beiden Schalttransistoren MN1, MP1 als NMOS-Transistor und PMOS-Transistor kann erreicht werden, dass der eine Schalttransistor sperrt, während der andere Schalttransistor leitet (vergleichbar einer Inverterrealisierung). Die Hochfrequenzumschaltanordnung 200 weist einen Referenzpotenzialumschalter 238 auf, welcher ausgebildet ist, um abhängig von dem Schaltzustand der Hochfrequenzumschaltanordnung 200 an den Steueranschlüssen 234, 236 entweder ein drittes Referenzpotenzial Vref3 oder das erste Referenzpotenzial Vref1 (beispielsweise Masse) bereitzustellen. In dem ersten Schaltzustand stellt der Referenzpotenzialumschalter 238 an den Steueranschlüssen 234, 236 das dritte Referenzpotenzial Vref3 bereit. Ein Betrag des dritten Referenzpotential Vref3 kann beispielsweise gleich oder größer einem Betrag des zweiten Referenzpotentials Vref2 gewählt sein. Ein Vorzeichen des dritten Referenzpotential Vref3 kann gleich einem Vorzeichen des zweiten Referenzpotentials Vref2 gewählt sein. Weiterhin kann das dritte Referenzpotential Vref3 Versorgungsspannung sein.
In dem zweiten Schaltzustand stellt der Referenzpotenzialumschalter 238 an den Steueranschlüssen 234, 236 der Schalttransistoren 230, 232 das erste Referenzpotenzial Vref1 (also beispielsweise Masse) bereit.
Gemäß weiteren Ausführungsbeispielen können anstatt von Masse und Versorgungsspannung auch andere Potentiale an dem Referenzpotenzialumschalter 238 anliegen. Hier ist nur entscheidend, dass an den beiden Eingangsanschlüssen des Referenzpotenzialumschalters 238 unterschiedliche logische Pegel anliegen (wie beispielsweise Masse und Versorgungsspannung).
Unter der Voraussetzung, dass das dritte Referenzpotential Vref3 höher (positiver) ist als das erste Referenzpotential Vref1 ist damit in dem ersten Schaltzustand ist der erste Schalttransistor MN1 in seinem leitenden Zustand, um das erste Referenzpotenzial Vref1 an dem ersten Sekundärseitenanschluss S1 bereitzustellen und in dem zweiten Schaltzustand der zweite Schalttransistor MP1 leitend, um das zweite Referenzpotenzial Vref2 an dem zweiten Sekundärseitenanschluss S2 bereitzustellen.
Zur Ausgabe des Hochfrequenzsignals (des ersten HF-Ausgangssignals 115a an dem ersten Ausgangsanschluss 113a (Out1)) kann in dieser Anordnung der erste Schalttransistor MN1 besonders niederohmig geschaltet werden, da die volle Betriebsspannung als Gatesourcespannung VgsN für den Transistor verwendet werden kann (der Gate- bzw. Steueranschluss 234 wird auf genügend hohe positive Spannung gelegt, z. B. auf das zweite Referenzpotenzial Vref2, wenn das zweite Referenzpotential Vref2 gleich dem dritten Referenzpotential Vref3 gewählt ist, der Quellenanschluss oder die Source wird auf Masse gelegt). Durch den geringen Durchgangswiderstand (entlang der Schaltstrecke 230 des ersten Schalttransistors MN1) beeinflusst der Schalter (bzw. Schalttransistor) MN1 das Signal bzw. den Rückstrom nicht stark bis gar nicht und die Anordnung verzerrt das Hochfrequenzsignal nur sehr wenig bis gar nicht.
Während der erste Schalttransistor MN1 leitet (also in dem ersten Schaltzustand), soll der zweite Schalter SW2 möglichst hochohmig sein. Dies wird dadurch erreicht, indem der zweite Schalter SW2 durch den zweiten Schalttransistor (den PMOS-Transistor) MP1 ausgebildet ist, dessen Quellenanschluss (Sourceanschluss) an dem positiven hohen zweiten Referenzpotenzial Vref2 angeschlossen ist. Damit der zweite Schalttransistor MP1 sperrt, ist sein Steueranschluss 236 (bzw. sein Gate) in diesem Zustand ebenfalls mit einer möglichst hohen Spannung (dem dritten Referenzpotenzial Vref3) beaufschlagt. Wenn das zweite Referenzpotenzial Vref2 hoch genug ist, kann das Signal an dem ersten Ausgangsanschluss 113a oder an dem zweiten Sekundärseitenanschluss S2 auch in dessen Scheitelpunkt den zweiten Schalttransistor MP1 nicht in einen rückwärts leitenden Zustand bringen (indem sich der Senkenanschluss und der Quellenanschluss des zweiten Schalttransistors MP1 vertauschen). Das Signal wird somit nicht beschnitten und steht an dem ersten Ausgangsanschluss 113a (Out1) voll zur Verfügung.
Bei einigen Ausführungsbeispielen kann das dritte Referenzpotential Vref3 gleich dem zweiten Referenzpotential Vref2 gewählt sein. Bei diesen Ausführungsbeispielen kann das zweite Referenzpotenzial Vref2 so gewählt werden, dass eine Amplitude des ersten Übertragerausgangssignals 111a maximal um einen Betrag der Transistorschwellenspannung U_th des zweiten Schalttransistors MP1 größer ist als eine Potentialdifferenz zwischen dem zweite Referenzpotenzial Vref2 und dem ersten Referenzpotential Vref1.
Oder allgemein können in dem Fall, in dem das dritte Referenzpotential Vref3 gleich dem zweiten Referenzpotential Vref2 gewählt ist, das erste Referenzpotenzial Vref1 und das zweite Referenzpotenzial Vref2 derart gewählt sein, dass eine maximale Amplitude des ersten Übertragerausgangssignals 111a oder des zweiten Übertragerausgangssignals 111b maximal um einen Wert einer Schwellenspannung U_th einer der Schalttransistoren MN1, MP1 größer ist, als eine Potentialdifferenz zwischen dem ersten Referenzpotenzial Vref1 und dem zweiten Referenzpotenzial Vref2.
Zusammenfassend sind die Referenzpotentiale Vref1, Vref2, Vref3, so gewählt, dass in dem ersten Schaltzustand der HF-Umschaltanordnung 200 (und des Referenzpotenzialumschalters 238) der erste Schalttransistor MN1 leitend ist und der zweite Schalttransistor MP1 nicht leitend ist und dass in dem zweiten Schaltzustand der HF-Umschaltanordnung 200 (und des Referenzpotenzialumschalters 238) der erste Schalttransistor MN1 nicht leitend ist und der zweite Schalttransistor MP1 leitend ist.
Zur Ausgabe des Hochfrequenzsignals (des zweiten HF-Ausgangssignals 115b) an dem zweiten Ausgangsanschluss 113b (Out2) werden die Steueranschlüsse 234, 236 der Schalttransistoren MP1, MN1 auf Masse (auf das erste Referenzpotenzial Vref1) gelegt. Der erste Schalttransistor MN1 erhält dadurch eine Gatesourcespannung VgsN = 0 und ist gesperrt, während der zweite Schalttransistor MP1 eine betragsmäßig sehr hohe Gate-Source-Spannung VgsP erhält, da sein Quellenanschluss nach wie vor auf dem zweiten Referenzpotenzial Vref2 liegt. Der Signalweg (die Schaltstrecke 232) zu dem zweiten Referenzpotenzial Vref2 ist entsprechend sehr niederohmig. Wenn Vref2 hoch genug ist, kann auch der tiefste untere Signalscheitelpunkt den ersten Schalttransistor MN1 nicht in einen rückwärts leitenden Zustand bringen (bei dem sich der Senkenanschluss und der Quellenanschluss vertauschen).
Eine Signalverzerrung tritt dann ebenfalls nicht auf.
Die Kapazität C2 bzw. der Abblockkondensator C2 bildet den Kurzschluss für den Signalstrom gegen Masse, wenn der erste Ausgangsanschluss 113a (Out1) genutzt wird, also in dem ersten Schaltzustand der Hochfrequenzumschaltanordnung 200.
Zusammenfassend weist die Schalteranordnung der in 2a gezeigten Hochfrequenzumschaltanordnung 200 den ersten Schalttransistor MN1, welcher als erster Schalter SW1 wirkt und den zweiten Schalttransistor MP1, welcher als zweiter Schalter SW2 wirkt, auf. Weiterhin weist die Schalteranordnung den Referenzpotenzialumschalter 238 auf, welcher der Ansteuerung der beiden Schalttransistoren MP1, MN1 dient.
Obwohl in dem in 2a gezeigten Ausführungsbeispiel die Übertragereinrichtung 101' bzw. der Transformator 101' verwendet wird, d. h. die Hochfrequenzumschaltanordnung 200 ist ausgebildet, um ein differenzielles Eingangssignal zu empfangen, so kann diese Übertragereinrichtung 101' auch durch die Übertragereinrichtung 101 ersetzt werden, so dass die Hochfrequenzumschaltanordnung 200 ausgebildet ist, um ein einphasiges (beispielsweise versorgungsspannungsbezogenes oder massebezogenes, „single ended”) Eingangssignal zu empfangen.
2b zeigt in einem Ersatzschaltbild eine Hochfrequenzumschaltanordnung 200' als eine mögliche Implementierung der in 2a gezeigten Hochfrequenzumschaltanordnung 200 in einem CMOS-Prozess (CMOS-Complementary Metal Oxide Semiconductor, komplementärer Metalloxidhalbleiter). In der in 2a gezeigten Hochfrequenzumschaltanordnung 200' ist das zweite Referenzpotenzial Vref2 bzw. die zweite Referenzspannung Vref2 und die Mittenanzapfung 121c der Primärseite 103 der Übertragereinrichtung 101' bzw. des Transformators 100' auf VDD (Betriebsspannung) gelegt. Weiterhin ist der in 2a gezeigte Referenzpotenzialumschalter 238 durch einen Inverter INV ausgebildet, der mittels einer Steuerspannung Vsteuer angesteuert wird. Lediglich beispielhaft sind die beiden Ausgänge 113a, 113b gleichspannungsgekoppelt, d. h. die Kopplungskondensatoren C3, C4 sind nicht enthalten. Also ist der erste Ausgangsanschluss 113a direkt verbunden mit dem zweiten Sekundärseitenanschluss S2 der Sekundärseite 105 der Übertragereinrichtung 101' bzw. des Transformators 101'. Der zweite Ausgangsanschluss 113b ist direkt verbunden mit dem zweiten Sekundärseitenanschluss der Primärseite 105 der Übertragereinrichtung 101' bzw. des Transformators 101'. Gemäß weiteren Ausführungsbeispielen können die Ausgangsanschlüsse 113a, 113b auch mittels der Koppelkondensatoren C3, C4 mit den Sekundärseitenanschlüssen S1, S2 gekoppelt sein.
Gemäß weiteren Ausführungsbeispielen können die Ausgangsanschlüsse 113a, 113b auch umschaltbar direkt verbunden oder mittels der Koppelkondensatoren C3, C4 gekoppelt mit den Sekundärseitenanschlüssen S1, S2 sein.
Wie bereits erwähnt, können die Ausgangsanschlüsse 113a, 113b Chipanschlüsse bilden, an denen beispielsweise externe Signalkomponenten (wie Sendepfade für verschiedene Kommunikationsbänder) angeschlossen werden können. Weiterhin kann der erste Referenzpotenzialanschluss 119a (der Masseanschluss) einen weiteren Chipanschluss der Hochfrequenzumschaltanordnung 200' bilden.
Zusammenfassend zeigt die in 2b gezeigte Hochfrequenzumschaltanordnung 200' eine Ansteuerung der Steueranschlüsse 234, 236 der Schalttransistoren MN1, MP1 mittels eines Inverters INV, dessen Ausgang mit den Steueranschlüssen 234, 236 gekoppelt (beispielsweise direkt verbunden) ist. Der Inverter INV ist ausgebildet, um in Abhängigkeit von einem an seinem Eingang anliegenden Steuersignal Vsteuer zu einem vorbestimmten Zeitpunkt an den Steuereingängen 234, 236 der Schalttransistoren MN1, MP1 entweder das erste Referenzpotenzial (Masse) oder das zweite Referenzpotenzial (VDD) bereitzustellen.
So führt beispielsweise eine logische „1” (VDD Potenzial) an dem Eingang des Inverters INV dazu, dass an den Steueranschlüssen 234, 236 der Schalttransistoren MN1, MP1 das erste Referenzpotenzial Vref1 (Masse) bereitgestellt wird, so dass sich die Hochfrequenzumschaltanordnung 200' in ihrem zweiten Schaltzustand befindet. Eine logische „0” (beispielsweise Massepotenzial) an dem Eingang des Inverters INV führt dazu, dass das zweite Referenzpotenzial Vref2 (VDD) an den Steuereingängen 234, 236 der Schalttransistoren MN1, MP1 bereitgestellt wird und die Hochfrequenzumschaltanordnung 200' in den ersten Schaltzustand schaltet.
Durch die Nutzung des Inverters INV in Verbindung mit den beiden komplementären Transistoren MN1, MP1 kann erreicht werden, dass immer einer der beiden Transistoren MN1, MP1 sperrt, während der andere Transistor leitet. Daher wird keine aufwendige Synchronisation benötigt, um zwei Ansteuersignale zur Ansteuerung dieser beiden Transistoren bereitzustellen, welche beispielsweise differenziell zueinander sind.
3 zeigt eine mögliche Erweiterung der in 2b gezeigten Hochfrequenzumschaltanordnung 200' um schaltbare Impedanzen Z1, Z2. Ein erste (beispielsweise komplexe) Impedanz Z1 ist mittels eines Schalters SW3 zwischen den ersten Sekundärseitenanschluss S1 und den zweiten Referenzpotentialanschluss 119b geschaltet. Eine zweite (komplexe) Impedanz Z2 ist mittels eines Schalters SW4 zwischen den zweiten Sekundärseitenanschluss S2 und den ersten Referenzpotentialanschluss 119a geschaltet.
Die erste Impedanz Z1 dient dazu, um eine Impedanz des ersten Sekundärseitenanschlusses S1, beispielsweise an eine externe Stufe (verbunden mit dem zweiten HF-Ausgangausgangsanschluss 113b), anzupassen, wenn an dem ersten Sekundärseitenanschluss S1 das zweite Übertragerausgangssignal 111b bereitgestellt wird, also wenn der zweite Schalttransistor MP1 leitend ist und der erste Schalttransistor MN1 nicht leitend ist. Der Schalter SW3 wird daher in seinen leitenden Zustand versetzt, wenn auch der zweite Schalttransistor MP1 in seinen leitenden Zustand versetzt wird und wird in seinen nicht leitenden Zustand versetzt, wenn auch der zweite Schalttransistor MP1 in seinen nicht leitenden Zustand versetzt wird.
Die zweite Impedanz Z2 dient dazu, um eine Impedanz des zweiten Sekundärseitenanschlusses S2, beispielsweise an eine externe Stufe (verbunden mit dem zweiten HF-Ausgangausgangsanschluss 113b), anzupassen, wenn an dem zweiten Sekundärseitenanschluss S2 das erste Übertragerausgangssignal 111a bereitgestellt wird, also wenn der erste Schalttransistor MN1 leitend ist und der zweite Schalttransistor MP1 nicht leitend ist. Der Schalter SW4 wird daher in seinen leitenden Zustand versetzt, wenn auch der erste Schalttransistor MN1 in seinen leitenden Zustand versetzt wird und wird in seinen nicht leitenden Zustand versetzt, wenn auch der erste Schalttransistor MN1 in seinen nicht leitenden Zustand versetzt wird.
Die Impedanzen Z1, Z2 können in Abhängigkeit von an die HF-Ausgangsanschlüsse 113a, 113b angeschlossenen oder anzuschließenden Stufen gewählt werden.
Die Schalter SW3, SW4 können beispielsweise mit einem oder mehreren Transistoren realisiert sein. Ferner können die Schalter SW3, SW4 von dem Inverter 238 zusammen mit den Schalttransistoren MN1, MP1 angesteuert werden.
Die schaltbaren Impedanzen Z1, Z2 können ferner auch auf die Hochfrequenzumschaltanordnungen 100, 100', 200 angewendet werden.
Bei Ausführungsbeispielen der vorliegenden Erfindung können sowohl Übertragereinrichtung als auch Schalteranordnung integriert auf einem gemeinsamen Halbleitersubstrat angeordnet sein.
4 zeigt ein Blockschaltbild eines Senders 400 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Sender 400 ist mit einem ersten externen HF-Pfad 402a und einem zweiten externen HF-Pfad 402b gekoppelt. Extern bedeutet in diesem Fall, dass die beiden HF-Pfade 402a, 402b nicht mit dem Sender 400 zusammen auf einem Halbleitersubstrat integriert sind. Gemäß weiteren Ausführungsbeispielen können die HF-Pfade 402a, 402b aber auch mit dem Sender 400 auf einem gemeinsamen HF-Chip integriert sein. Der Sender 400 ist ausgebildet, um ein Sendesignal (beispielsweise das HF-Eingangssignal 107) für eine Mehrzahl von Kommunikationsbändern bereitzustellen. Der erste HF-Pfad 402a ist dabei einem ersten Kommunikationsband zugeordnet und der zweite HF-Pfad 402b ist einem zweiten Kommunikationsband zugeordnet. Der Sender 400 weist einen Sendesignalbereitsteller 404 (auch bezeichnet als integrierter Sendepfad 404) auf, welcher mit einer Hochfrequenzumschaltanordnung 100 gekoppelt ist, um das Sendesignal der Hochfrequenzumschaltanordnung 100 als das HF-Eingangssignal 107 bereitzustellen, und in Abhängigkeit von einem Kommunikationsband, in welchem das Sendesignal zu übertragen ist, einen Schaltzustand der HF-Umschaltanordnung 100 auszuwählen. In dem in 4 gezeigten Beispiel ist die Hochfrequenzumschaltanordnung 100 als Bestandteil des Senders 400 gezeigt. Gemäß weiteren Ausführungsbeispielen kann auch eine andere HF-Umschaltanordnung gemäß einem Ausführungsbeispiel in dem Sender 400 verwendet werden (beispielsweise eine der HF-Umschaltanordnungen 100', 200, 200'). Der Sendesignalbereitsteller 404 kann daher das HF-Eingangssignal 107 sowohl als ein einphasiges Signal (sogenanntes single ending signal) als auch ein differenzielles Signal in der Hochfrequenzumschaltanordnung bereitstellen. Der erste Ausgangsanschluss 113a der Hochfrequenzumschaltanordnung 100 kann mit einer ersten Kontaktstelle 406a (Pad) des Senders 400 oder des Chips, auf dem der Sender 400 integriert ist, gekoppelt (beispielsweise direkt verbunden) sein. Der zweite Ausgangsanschluss 213b kann weiterhin mit einer zweiten Kontaktstelle 406b (Pad) des Senders 400 bzw. des HF-Chips, auf dem der Sender 400 integriert ist, gekoppelt (beispielsweise direkt verbunden) sein.
So kann beispielsweise in dem ersten Schaltzustand der Hochfrequenzumschaltanordnung 100 das Sendesignal über die erste Kontaktstelle 406a den Sender 400 verlassen und in dem externen HF-Pfad 402a weiterverarbeitet werden. In dem zweiten Schaltzustand der Hochfrequenzumschaltanordnung 100 kann das Sendesignal über die zweite Kontaktstelle 406b den Sender 400 verlassen und von dem zweiten externen HF-Pfad 402b weiterverarbeitet werden.
Wird beispielsweise anstatt der Hochfrequenzumschaltanordnung 100 die Hochfrequenzumschaltanordnung 200' verwendet, so kann der Sendesignalbereitsteller 404 das Steuersignal Vsteuer generieren, um den Schaltzustand der HF-Umschaltung 200' und damit einen Signalweg des Sendesignals 107 bestimmen.
4 zeigt ein Konzept, bei dem auf der Senderseite mit einem integrierten Signalschalter gearbeitet wird, bei dem dann der Chiphersteller eine kleinere Anzahl universeller Senderschaltungen (beispielsweise eine kleinere Anzahl Sendesignalbereitsteller 404) integriert, deren Signalausgang nicht direkt auf jeweils einen, sondern über den ebenfalls integrierten Hochfrequenzumschalter 100 auf zwei oder mehrere Chip-Pins oder mehrere Chip-Pads 406a, 406b geschaltet werden kann.
Ausführungsbeispiele beschreiben damit ein Konzept zur Implementierung eines integrierten Schalters innerhalb eines Hochfrequenzchips zur Bereitstellung eines Senderausgangssignals an wahlweise einem von zwei Hochfrequenzausgängen (den Ausgangsanschlüssen 113a, 113b).
5 zeigt ein Flussdiagramm eines Verfahrens 500 gemäß einem Ausführungsbeispiel.
Das Verfahren 500 umfasst einen Schritt 501 des Anlegens eines HF-Eingangssignals an eine Primärseite einer Übertragereinrichtung, die ausgebildet ist, um das an ihrer Primärseite anliegende HF-Eingangssignal mittels induktiver Kopplung auf ihre Sekundärseite zu übertragen.
Weiterhin weist das Verfahren 500 einen Schritt 502 des Anlegens eines ersten Referenzpotenzials an einen ersten Sekundärseitenanschluss der Sekundärseite der Übertragereinrichtung auf, so dass an einem zweiten Sekundärseitenanschluss der Sekundärseite der Übertragereinrichtung ein erstes Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert.
Weiterhin weist das Verfahren einen Schritt 503 des Anlegens eines zweiten Referenzpotenzials an den zweiten Sekundärseitenanschluss auf, so dass an dem ersten Sekundärseitenanschluss ein zweites Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert.
Das Verfahren 500 kann beispielsweise mit einer der Hochfrequenzumschaltanordnung 100, 100', 200, 200' ausgeführt werden. Die Schritte 501, 502, 503 können zeitlich aufeinanderfolgend ausgeführt werden.
Im Folgenden werden einige Aspekte von Ausführungsbeispielen der vorliegenden Erfindung zusammengefasst.
Das HF-Eingangssignal 107 sowie die HF-Ausgangssignale 115a, 115b und die Übertragerausgangssignale 111a, 111 können beispielsweise einen Frequenzbereich von 5 MHz bis 20 GHz, 100 MHz bis 10 GHz oder 700 MHz bis 2,7 GHz haben.
Die beiden Referenzpotenziale Vref1, Vref2 können beispielsweise in einem Bereich kleiner gleich 24 V, 13 V, 5 V, 3 V liegen.
Die Referenzpotenziale Vref1, Vref2 können unabhängig von dem HF-Eingangssignal 107 gewählt sein und können beispielsweise konstant (über die Zeit) sein.
Ausführungsbeispiele schaffen einen sogenannten SPDT-Umschalter (SPDT – single pole double throw, ein Eingang zwei Ausgänge).
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Anordnung zur Implementierung eines integrierten Schalters in einem normalen Halbleiterprozess zur Ansteuerung zweier Hochfrequenzsignalausgänge mittels eines internen Senders. Ein solcher Schalter kann als Shunt-Schalter so im Signalpfad angeordnet werden, dass sein eines Ende jeweils gegen ein Referenzpotenzial (Hochfrequenzmasse) geschaltet wird, und das Hochfrequenzsignal somit nicht an beiden Anschlüssen des Schalters anliegt. Dadurch kann der Schalter niederohmig und linear gebaut werden und das Hochfrequenzsignal wird weniger beeinträchtigt.
Ausführungsbeispiele erlauben den Verzicht auf einen Serienschalter, an dessen beiden Anschlüssen das Hochfrequenzsignal anliegen würde und dadurch eine geringere Performance durch Verluste und Verzerrungen verursachen würde.
Einige Ausführungsbeispiele benötigen nur geringe Änderungen gegenüber einer Standardanordnung, die üblicherweise am Senderausgang sowieso einen Transformator enthält.
Weitere Ausführungsbeispiele haben nur einen sehr geringen Zusatzaufwand gegenüber einer normalen Sendeanordnung, im Wesentlichen trägt nur ein bei manchen Ausführungsbeispielen zusätzlich benötigtes Ausgangspad (z. B. der Masseanschluss 117) zum zusätzlichen Flächenverbrauch bei.
Ausführungsbeispiele der vorliegenden Erfindung können ihre Anwendung in HF-Sendern, HF-Empfängern, HF-Sendeempfängern, wie beispielsweise in sogenannten RF-Transceiver-Chips finden.
Ausführungsbeispiele schaffen einen Signalausgang-Demultiplexer für einen integrierten Senderschaltkreis.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.

Claims

Hochfrequenzumschaltanordnung (100, 100', 200, 200') mit einem ersten Schaltzustand und einem zweiten Schaltzustand, mit folgenden Merkmalen: einer Übertragereinrichtung (101, 101') mit einer Primärseite (103, 103') und einer Sekundärseite (105) mit einem ersten Sekundärseitenanschluss (S1) und einem zweiten Sekundärseitenanschluss (S2), wobei die Übertragereinrichtung (101, 101') ausgebildet ist, um ein an ihrer Primärseite (103, 103') anliegendes HF-Eingangssignal (107, 107a, 107b) mittels induktiver Kopplung auf ihre Sekundärseite (105) zu übertragen; und einer Schalteranordnung (109), die ausgebildet ist, um in dem ersten Schaltzustand ein erstes Referenzpotenzial (Vref1) an dem ersten Sekundärseitenanschluss (S1) anzulegen, so dass in dem ersten Schaltzustand an dem zweiten Sekundärseitenanschluss (S2) ein erstes Übertragerausgangssignal (111a) abgreifbar ist, welches auf dem an der Primärseite (103, 103') der Übertragereinrichtung (101, 101') anliegenden HF-Eingangssignal (107, 107a, 107b) basiert, und um in dem zweiten Schaltzustand ein zweites Referenzpotenzial (Vref2) an dem zweiten Sekundärseitenanschluss (S2) anzulegen, so dass in dem zweiten Schaltzustand an dem ersten Sekundärseitenanschluss (S1) ein zweites Übertragerausgangssignal (111b) abgreifbar ist, welches auf dem an der Primärseite (103, 103') der Übertragereinrichtung (101, 101') anliegenden HF-Eingangssignal (107, 107a, 107b) basiert.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß Anspruch 1, wobei der erste Schaltzustand und der zweite Schaltzustand zeitlich aufeinanderfolgend sind, so dass zu einem vorbestimmten Zeitpunkt entweder das erste Übertragerausgangssignal (111a) auf dem HF-Eingangssignal (107, 107a, 107b) basiert oder das zweite Übertragerausgangssignal (111b) auf dem HF-Eingangssignal (107, 107a, 107b) basiert.
Hochfrequenzumschaltanordnung (100, 100', 200, 200'), ferner aufweisend einen ersten Ausgangsanschluss (113a) und einen zweiten Ausgangsanschluss (115a); wobei der erste Ausgangsanschluss (113a) mit dem zweiten Sekundärseitenanschluss (S2) gekoppelt ist, so dass in dem ersten Schaltzustand an dem ersten Ausgangsanschluss ein erstes HF-Ausgangssignal (115a) abgreifbar ist, das gleich dem ersten Übertragerausgangssignal (111a) ist oder auf diesem basiert; und wobei der zweite Ausgangsanschluss (113b) mit dem ersten Sekundärseitenanschluss (S1) gekoppelt ist, so dass in dem zweiten Schaltzustand an dem zweiten Ausgangsanschluss (113b) ein zweites HF-Ausgangssignal (115b) abgreifbar ist, das gleich dem zweiten Übertragerausgangssignal (111b) ist oder auf diesem basiert.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß Anspruch 3, wobei der erste Ausgangsanschluss (113a) so mit der Schalteranordnung (109) gekoppelt ist, dass ein Potenzial an dem ersten Ausgangsanschluss (113a) in dem zweiten Schaltzustand unabhängig von dem HF-Eingangssignal (107, 107a, 107b) ist; und wobei der zweite Ausgangsanschluss (113b) so mit der Schalteranordnung (109) gekoppelt ist, dass ein Potenzial an dem zweiten Ausgangsanschluss (113b) in dem ersten Schaltzustand unabhängig von dem HF-Eingangssignal (107, 107a, 107b) ist.
Hochfrequenzumschaltanordnung (100, 100', 200) gemäß einem der Ansprüche 3 oder 4, wobei der erste Ausgangsanschluss (113a) mittels eines ersten Koppelkondensators (C4) mit dem zweiten Sekundärseitenanschluss (S2) gekoppelt ist, so dass ein an dem zweiten Sekundärseitenanschluss (S2) anliegendes Signal gleichanteilsfrei auf den ersten Ausgangsanschluss (113a) übertragen wird; oder wobei der zweite Ausgangsanschluss (113b) mittels eines zweiten Koppelkondensators (C3) mit dem ersten Sekundärseitenanschluss (S1) gekoppelt ist, so dass ein an dem ersten Sekundärseitenanschluss (S1) anliegendes Signal gleichanteilsfrei auf den zweiten Ausgangsanschluss (113b) übertragen wird.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 5, ferner aufweisend zumindest einen Abblockkondensator (C2, C3), welcher zwischen einen Referenzpotenzialanschluss (119a, 119b), an dem eines der Referenzpotentiale (Vref1, Vref2) bereitgestellt wird, und einen Masseanschluss (117) der Hochfrequenzumschaltanordnung (100, 100', 200, 200') geschaltet ist, um einen Hochfrequenzmasseknoten bereitzustellen.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 6, wobei die Schalteranordnung (109) einen ersten Schalter (SW1, MN1) und einen zweiten Schalter (SW2, MP1) aufweist; wobei der erste Schalter (SW1, MN1) ausgebildet ist, um in dem ersten Schaltzustand das erste Referenzpotenzial (Vref1) an dem ersten Sekundärseitenanschluss (S1) anzulegen; und wobei der zweite Schalter (SW2, MP1) ausgebildet ist, um in dem zweiten Schaltzustand das zweite Referenzpotenzial (Vref2) an dem zweiten Sekundärseitenanschluss (S2) anzulegen.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 7, wobei der erste Schalter (SW1, MN1) und der zweite Schalter (SW2, MP1) so angesteuert sind, dass in dem ersten Schaltzustand der erste Schalter (SW1, MN1) leitend und der zweite Schalter (SW2, MP1) nicht leitend ist und so dass in dem zweiten Schaltzustand der zweite Schalter (SW2, MP1) leitend ist und der erste Schalter (SW1, MN1) nicht leitend ist.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 7 oder 8, wobei der erste Schalter (SW1, MN1) zwischen den ersten Sekundärseitenanschluss (S1) und einen ersten Referenzpotenzialanschluss (119a) geschaltet ist, an dem das erste Referenzpotenzial (Vref1) bereitgestellt wird, um in dem ersten Schaltzustand den ersten Sekundärseitenanschluss (S1) mit dem ersten Referenzpotenzialanschluss (119a) zu koppeln; und wobei der zweite Schalter (SW2, MP1) zwischen den zweiten Sekundärseitenanschluss (S2) und einen zweiten Referenzpotenzialanschluss (119b) geschaltet ist, an dem das zweite Referenzpotenzial (Vref2) bereitgestellt wird, um in dem zweiten Schaltzustand den zweiten Sekundärseitenanschluss (S2) mit dem zweiten Referenzpotenzialanschluss (119b) zu koppeln.
Hochfrequenzumschaltanordnung (200, 200') gemäß einem der Ansprüche 7 bis 9, wobei der erste Schalter (SW1) als ein erster Schalttransistor (MN1) ausgebildet ist, und der zweite Schalter (SW2) als ein zweiter Schalttransistor (MP1) ausgebildet ist, und wobei Steueranschlüsse (234, 236) der Schalttransistoren (MN1, MP1) so verschaltet sind, dass der erste Schalttransistor (MN1) in seinem leitenden Zustand ist, wenn der zweite Schalttransistor (MP1) in seinem nichtleitenden Zustand ist und umgekehrt.
Hochfrequenzumschaltanordnung (200, 200') gemäß Anspruch 10, wobei der erste Schalttransistor (MN1) von einem ersten Transistortyp ist und der zweite Schalttransistor (MP1) von einem zweiten, zu dem ersten Transistortyp komplementären, Transistortyp ist.
Hochfrequenzumschaltanordnung (200, 200') gemäß einem der Ansprüche 7 bis 11, wobei eine Schaltstrecke (230) des ersten Schalters (SW1, MN1) zwischen einen ersten Referenzpotenzialanschluss (119a), an dem das erste Referenzpotenzial (Vref1) bereitgestellt wird, und den ersten Sekundärseitenanschluss (S1) geschaltet ist und eine Schaltstrecke (232) des zweiten Schalters (SW2, MP1) zwischen einen zweiten Referenzpotenzialanschluss (119b), an dem das zweite Referenzpotenzial (Vref2) bereitgestellt wird, und den zweiten Sekundärseitenanschluss (S2) geschaltet ist.
Hochfrequenzumschaltanordnung (200, 200') gemäß einem der Ansprüche 7 bis 12, wobei Steueranschlüsse (234, 236) der Schalter (SW1, MN1, SW2, MP1) mit einem Referenzpotenzialumschalter (238 INV) gekoppelt sind, wobei der Referenzpotenzialumschalter (238 INV) ausgebildet ist, um in dem ersten Schaltzustand ein drittes Referenzpotential (Vref3) oder das zweite Referenzpotenzial (Vref2) an den Steueranschlüssen (234, 236) der Schalter (SW1, MN1, SW2, MP1) bereitzustellen und um in dem zweiten Schaltzustand das erste Referenzpotenzial (Vref1) an den Steueranschlüssen (234, 236) der Schalter (SW1, MN1, SW2, MP1) bereitzustellen, so dass in dem ersten Schaltzustand der erste Schalter (SW1, MN1) in seinem leitenden Zustand ist, um das erste Referenzpotenzial (Vref1) an dem ersten Sekundärseitenanschluss (S1) anzulegen und so dass in dem zweiten Schaltzustand der zweite Schalter (SW2, MP1) in seinem leitenden Zustand ist, um das zweite Referenzpotenzial (Vref2) an dem zweiten Sekundärseitenanschluss (S2) anzulegen.
Hochfrequenzumschaltanordnung (200, 200') gemäß Anspruch 13, bei der ein Betrag des dritten Referenzpotentials (Vref3) größer oder gleich einem Betrag des zweiten Referenzpotentials (Vref2) gewählt ist.
Hochfrequenzumschaltanordnung (200') gemäß Anspruch 14, wobei der Referenzpotenzialumschalter (238) einen Inverter (INV) aufweist, welcher ausgebildet ist, um in Abhängigkeit von einem an seinem Eingang anliegenden Steuersignal (Vsteuer) zu einem vorbestimmten Zeitpunkt an den Steuereingängen (234, 236) der Schalter (SW1, MN1, SW2, MP1) entweder das erste Referenzpotenzial (Vref1) oder das zweite Referenzpotenzial (Vref2) bereitzustellen.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 15, wobei die Übertragereinrichtung (101, 101') als ein Transformator (101, 101') ausgebildet ist, wobei der Trafo (101, 101') auf seiner Primärseite (103, 103') eine Primärwicklung aufweist und auf seiner Sekundärseite (105) eine Sekundärwicklung aufweist, wobei der erste Sekundärseitenanschluss (S1) einen ersten Anschluss der Sekundärwicklung bildet und der zweite Sekundärseitenanschluss (S2) einen zweiten Anschluss der Sekundärwicklung bildet.
Hochfrequenzumschaltanordnung (100) gemäß Anspruch 16, wobei ein erster Primärseitenendanschluss (121a) der Primärwicklung mit einem Eingangsanschluss der Hochfrequenzumschaltanordnung gekoppelt ist oder diesen bildet, an dem das HF-Eingangssignal (107) anlegbar ist; und wobei ein zweiter Primärseitenendanschluss (121b) der Primärwicklung mit einem Referenzpotenzialanschluss (119a, 119b) gekoppelt, an dem das erste oder das zweite Referenzpotenzial (Vref1, Vref2) anliegt.
Hochfrequenzumschaltanordnung (100', 200, 200') gemäß Anspruch 16, wobei die Hochfrequenzumschaltanordnung (100', 200, 200') ausgebildet ist, um das HF-Eingangssignal (107) als differenzielles Eingangssignal (107a, 107b) zu empfangen; wobei ein erster Primärseitenendanschluss (121a) der Primärwicklung mit einem ersten Eingangsanschluss der Hochfrequenzumschaltanordnung gekoppelt ist oder diesen bildet, an dem ein erster Signalanteil (107a) des differenziellen HF-Eingangssignals (107a, 107b) anlegbar ist; wobei ein zweiter Endanschluss (121b) der Primärwicklung mit einem zweiten Eingangsanschluss der Hochfrequenzumschaltanordnung gekoppelt ist oder diesen bildet, an dem ein zweiter Signalanteil (107b) des differenziellen HF-Eingangssignals (107a, 107b) anlegbar ist; und wobei die Primärwicklung eine Mittenanzapfung (121c) aufweist, welche mit einem Referenzpotenzialanschluss (119a, 119b) gekoppelt ist, an dem das erste Referenzpotenzial (Vref1) oder das zweite Referenzpotenzial (Vref2) anliegt.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 18, wobei die Übertragereinrichtung (101, 101') und die Schalteranordnung (109, SW1, SW2, MN1, MP1, INV, 238) integriert auf einem gemeinsamen Halbleitersubstrat angeordnet sind.
Hochfrequenzumschaltanordnung gemäß einem der Ansprüche der 1 bis 19, ferner aufweisend eine erste schaltbare Impedanz (Z1) und eine zweite schaltbare Impedanz (Z2); und wobei die Hochfrequenzumschaltanordnung ausgebildet ist, um in dem zweiten Schaltzustand die erste schaltbare Impedanz (Z1) mit dem ersten Sekundärseitenanschluss (S1) zu koppeln und um in dem ersten Schaltzustand die zweite schaltbare Impedanz (Z2) mit dem zweiten Sekundärseitenanschluss (S2) zu koppeln.
Hochfrequenzumschaltanordnung (100, 100', 200, 200') mit einem ersten Schaltzustand und einem zweiten Schaltzustand, mit folgenden Merkmalen: einem ersten Eingangsanschluss (121a) zum Empfangen eines HF-Eingangssignals (107); einem ersten Ausgangsanschluss (113a) zum Bereitstellen eines ersten HF-Ausgangssignals (115a); einem zweiten Ausgangsanschluss (113b) zum Bereitstellen eines zweiten HF-Ausgangssignals (115b); einem Transformator (101, 101') mit einer Primärwicklung (103, 103') und einer Sekundärwicklung (105); einem ersten Schalter (SW1, MN1) und einem zweiten Schalter (SW2, MP1); wobei der erste Eingangsanschluss (121a) mit der Primärwicklung (103, 103') des Transformators (101, 101') gekoppelt ist; wobei der zweite Hochfrequenzausgangsanschluss (113b) mit einem ersten Sekundärseitenanschluss (S1) der Sekundärwicklung (105) gekoppelt ist; wobei der erste Hochfrequenzausgangsanschluss (113a) mit einem zweiten Sekundärseitenanschluss (S2) der Sekundärwicklung (105) gekoppelt ist; wobei der erste Schalter (SW1, MN1) ausgebildet ist, um in dem ersten Schaltzustand ein erstes Referenzpotenzial (Vref1) an dem ersten Sekundärseitenanschluss (S1) der Sekundärwicklung (105) bereitzustellen und der zweite Schalter (SW2, MP1) ausgebildet ist, um in dem zweiten Schaltzustand ein zweites Referenzpotenzial (Vref2) an dem zweiten Sekundärseitenanschluss (S2) der Sekundärwicklung (105) bereitzustellen, so dass in dem ersten Schaltzustand das erste HF-Ausgangssignal (115a) auf dem HF-Eingangssignal (107, 107a, 107b) basiert und so dass in dem zweiten Schaltzustand das zweite HF-Ausgangssignal (115b) auf dem HF-Eingangssignal (107, 107a, 107b) basiert.
Hochfrequenzumschaltanordnung (200') mit einem ersten Schaltzustand und einem zweiten Schaltzustand, mit folgenden Merkmalen: einem Transformator (101, 101') mit einer Primärwicklung (103, 103') und einer Sekundärwicklung (105) mit einem ersten Sekundärseitenanschluss (S1) und einem zweiten Sekundärseitenanschluss (S2), wobei der Transformator (101, 101') ausgebildet ist, um ein an seiner Primärwicklung (103, 103') anliegendes HF-Eingangssignal (107, 107a, 107b) mittels induktiver Kopplung auf seine Sekundärwicklung (105) zu übertragen; und einer Schalteranordnung (109) mit einem ersten Schalttransistor (MN1), einem zweiten Schalttransistor (MP1) und einem Inverter (INV); wobei der erste Schalttransistor (MN1) von einem ersten Transistortyp ist und der zweite Schalttransistor (MP1) von einem zweiten, zu dem ersten Transistortyp komplementären Transistortyp ist und Steueranschlüsse (234, 236) der Schalttransistoren (MN1, MP1) so miteinander gekoppelt sind, dass der erste Schalttransistor (MN1) in seinem leitenden Zustand, wenn der zweite Schalttransistor (MP1) in seinem nichtleitenden Zustand ist; wobei eine Schaltstrecke (230) des ersten Schalttransistors (MN1) zwischen einen ersten Referenzpotentialanschluss (119a), an dem ein erstes Referenzpotential (Vref1) bereitgestellt wird, und den ersten Sekundärseitenanschluss (S1) geschaltet ist, so dass der erste Schalttransistor (MN1) in seinem leitenden Zustand das erste Referenzpotential (Vref1) an dem ersten Sekundärseitenanschluss (S1) bereitstellt; wobei eine Schaltstrecke (232) des zweiten Schalttransistors (MP1) zwischen einen zweiten Referenzpotentialanschluss (119b), an dem ein zweites Referenzpotential (Vref2) bereitgestellt wird, und den ersten Sekundärseitenanschluss (S1) geschaltet ist, so dass der zweite Schalttransistor (MP1) in seinem leitenden Zustand das zweite Referenzpotential (Vref2) an dem zweiten Sekundärseitenanschluss (S2) bereitstellt; wobei die Steueranschlüsse (234, 236) der Schalttransistoren (MN1, MP1) mit einem Ausgang des Inverters (INV) gekoppelt sind, wobei der Inverter (INV) ausgebildet ist, um in dem ersten Schaltzustand das zweite Referenzpotenzial (Vref2) an den Steueranschlüssen (234, 236) der Schalttransistoren (MN1, MP1) bereitzustellen und um in dem zweiten Schaltzustand das erste Referenzpotenzial (Vref1) an den Steueranschlüssen (234, 236) der Schalttransistoren (SW1, MN1, SW2, MP1) bereitzustellen, so dass in dem ersten Schaltzustand der erste Schalttransistor (SMN1) in seinem leitenden Zustand ist und das erste Referenzpotenzial (Vref1) an dem ersten Sekundärseitenanschluss (S1) bereitstellt und an dem zweiten Sekundärseitenanschluss (S2) ein erstes Übertragerausgangssignal (111b) abgreifbar ist, welches auf dem an der Primärwicklung (103, 103') anliegenden HF-Eingangssignal (107, 107a, 107b) basiert und so dass in dem zweiten Schaltzustand der zweite Schalttransistor (MP1) in seinem leitenden Zustand ist und das zweite Referenzpotenzial (Vref2) an dem zweiten Sekundärseitenanschluss (S2) bereitstellt und an dem ersten Sekundärseitenanschluss (S1) ein erstes Übertragerausgangssignal (111a) abgreifbar ist, welches auf dem an der Primärwicklung (103, 103') anliegenden HF-Eingangssignal (107, 107a, 107b) basiert; und wobei die Hochfrequenzumschaltanordnung (200') ferner zumindest einen Abblockkondensator (C2, C3) aufweist, welcher zwischen einen der Referenzpotenzialanschlüsse (119a, 119b), an dem eines der Referenzpotentiale (Vref1, Vref2) bereitgestellt wird, und einen Masseanschluss (117) der Hochfrequenzumschaltanordnung (100, 100', 200, 200') geschaltet ist, um einen Hochfrequenzmasseknoten bereitzustellen.
Sender (400) zum Bereitstellen eines Sendesignals für eine Mehrzahl von Kommunikationsbändern, mit folgenden Merkmalen: einer Hochfrequenzumschaltanordnung (100, 100', 200, 200') gemäß einem der Ansprüche 1 bis 21; und einem Sendesignalbereitsteller (404), welcher mit der Hochfrequenzumschaltanordnung (100, 100', 200, 200') gekoppelt ist, um das Sendesignal der Hochfrequenzumschaltanordnung (100, 100', 200, 200') als das HF-Eingangssignal (107, 107a, 107b) bereitzustellen, und um in Abhängigkeit von einem Kommunikationsband aus der Mehrzahl von Kommunikationsbändern, in welchem das Sendesignal zu übertragen ist, einen Schaltzustand der Hochfrequenzumschaltanordnung (100, 100', 200, 200') auszuwählen.
Verfahren mit folgenden Merkmalen: Anlegen (501) eines HF-Eingangssignals an eine Primärseite einer Übertragereinrichtung, welche ausgebildet ist, um das anliegende HF-Eingangssignal mittels induktiver Kopplung auf ihre Sekundärseite zu übertragen; Anlegen (502) eines ersten Referenzpotenzials an einen ersten Sekundärseitenanschluss der Sekundärseite der Übertragereinrichtung, so dass an einem zweiten Sekundärseitenanschluss der Sekundärseite der Übertragereinrichtung ein erstes Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert; und Anlegen (503) eines zweiten Referenzpotenzials an den zweiten Sekundärseitenanschluss, so dass an dem ersten Sekundärseitenanschluss ein zweites Übertragerausgangssignal abgreifbar ist, welches auf dem an der Primärseite der Übertragereinrichtung anliegenden HF-Eingangssignal basiert.