DE102015108819A1

DE102015108819A1 - System und Verfahren für einen Hochfrequenz-Schalter

Info

Publication number: DE102015108819A1
Application number: DE102015108819.3A
Authority: DE
Inventors: Winfried Bakalski; Nikolay Ilkov
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-06-03
Filing date: 2015-06-03
Publication date: 2015-12-03
Also published as: CN108880520A; CN105322933B; KR20150139452A; CN108880520B; CN105322933A; US20150349770A1; US9515645B2; KR101712269B1; US20170085257A1; US9680463B2

Abstract

Ein Schaltkreis (200) beinhaltet eine Vielzahl von Schaltnetzwerken (204, 206, 208), die zwischen einer korrespondierenden Vielzahl von HF-Anschlüssen (HF1, HF2, HFx) und einem gemeinsamen HF-Anschluss (130) gekoppelt sind, und einen Steuerschaltkreis. Jede der Vielzahl von Schaltnetzwerken (204, 206, 208) beinhaltet einen ersten Schalter (210, 230), der zwischen seinem korrespondierenden HF-Anschluss (HF1, HF2, HFx) und dem gemeinsamen HF-Anschluss (130) gekoppelt ist. Mindestens eines der Vielzahl von Schaltnetzwerken (204, 206, 208) beinhaltet ein selektierbares Netzwerk (232), das zwischen dem ersten Schalter (230) und dem gemeinsamen HF-Anschluss (130) auf eine solche Art und Weise gekoppelt ist, dass das selektierbare Netzwerk (232) einen Gleichstrom-Pfad in einem ersten Zustand und eine serielle Kapazität in einem zweien Zustand bereitstellt.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft im Allgemeinen eine elektronische Vorrichtung und im Speziellen ein System und ein Verfahren für einen Hochfrequenz-Schalter.
HINTERGRUND
Hochfrequenz(HF)-Schalter werden in einer Vielzahl von HF-Schaltkreisen verwendet, um verschiedene Funktionen zu implementieren. Zum Beispiel kann ein HF-System, welches verschiedene Signalisierungsverfahren über unterschiedliche Frequenzen verwendet, unter Verwendung eines Netzwerkes von Antennen-Schaltern implementiert werden, um zwischen verschiedenen Typen von HF-Frontend-Schaltkreisen zu selektieren. Ein Beispiel für einen solchen Schaltkreis ist ein Multistandard-Mobiltelefon, welches Telefongespräche unter Verwendung unterschiedlicher Standards ausführen kann, wie beispielsweise Code Division Multiple Access (CDMA) oder Global System for Mobile Communications (GSM). Unter Verwendung eines HF-Schalters kann ein HF-Frontend-Schaltkreis für CDMA-Telefongespräche verwendet werden, welcher für CDMA-Kommunikation optimiert ist; während für GSM-Telefonate ein HF-Frontendschaltkreis verwendet werden kann, welcher für GSM-Kommunikation optimiert ist. Darüberhinaus können HF-Schalter verwendet werden, um einstellbare Anpassungsnetzwerke für Antennen und Leistungsverstärker zu implementieren, und um einstellbares Verstellen von HF-Filtern durch Zu- und Wegschalten und/oder Umgehen von passiven Anpass- und Einstellelementen bereitzustellen.
Ein Kernmaß der Leistungsfähigkeit eines HF-Schalters ist die Linerarität, welche herkömmlicherweise zum Beispiel in Bezug auf harmonische Verzerrung und/oder Intermodulationsverzerrung ausgedrückt wird. In Multibandsystemen, die sowohl senden als auch empfangen, kann beträchtliche Verzerrung die Leistungsfähigkeit des HF-Systems herabsetzen. Zum Beispiel kann die harmonische Verzerrung oder die Intermodulationsverzerrung eines gesendeten Signals in dem Band eines empfangenen Signals liegen und mit dem empfangenen Signal interferieren.
Deshalb werden HF-Schalter häufig derart spezifiziert, dass sie eine geringe Verzerrung aufweisen. Da der Integrationsgrad von HF-Schaltern zunimmt zu und HF-Schalter werden hochauflösenden Prozessen implementiert werden, wird es schwieriger, eine Leistungsfähigkeit mit hoher Linerarität zu erreichen.
ZUSAMMENFASSUNG
Deshalb besteht ein Bedarf für verbesserte HF-Schalter. Insbesondere besteht ein Bedarf für HF-Schalter, welche zumindest einige der oben genannten Einschränkungen nicht oder nur vermindert aufweisen. Insbesondere besteht ein Bedarf für HF-Schalter, die mit einem hohen Integrationsgrad hergestellt werden können und die eine Leistungsfähigkeit mit hoher Linearität erreichen.
Diese Aufgabe wird von den Merkmalen der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche definieren Ausführungsformen.
In Übereinstimmung mit einer Ausführungsform beinhaltet ein Schaltkreis eine Vielzahl von Schaltnetzwerken, die zwischen einer entsprechenden Vielzahl von HF-Anschlüssen und einem gemeinsamen HF-Anschluss gekoppelt sind. Der Schaltkreis beinhaltet auch einen Steuerschaltkreis. Jedes der Vielzahl von Schaltnetzwerken beinhaltet einen ersten Schalter, der zwischen seinem korrespondierenden HF-Anschluss und dem gemeinsamen HF-Anschluss gekoppelt ist. Mindestens eines der Vielzahl von Schaltnetzwerken beinhaltet ein selektierbares Netzwerk, welches zwischen dem ersten Schalter und dem gemeinsamen HF-Anschluss gekoppelt ist, sodass das selektierbare Netzwerk einen Gleichstrom-Pfad in einem ersten Zustand und eine serielle Kapazität in einem zweiten Zustand bereitstellt. Der Steuerschaltkreis ist eingerichtet, um einen HF-Pfad durch Aktivieren des ersten Schalters einer der Vielzahl von Schaltnetzwerken und durch Deaktivieren der ersten Schalter der übrigen Vielzahl von Schaltnetzwerken und Versetzen des selektierbaren Netzwerks in einem der übrigen Vielzahl von Schaltnetzwerken in den ersten Zustand, wenn der Steuerschaltkreis in einem ersten Modus betrieben wird; und Versetzen des selektierbaren Netzwerks in einem der übrigen Vielzahl von Schaltnetzwerken in denzweiten Zustand, wenn der Steuerschaltkreis in einem zweiten Modus betrieben wird. In verschiedenen Ausführungsformen ist die Vielzahl von Schaltnetzwerken auf einem integrierten Schaltkreis angeordnet.
In einer Ausführungsform beinhaltet der erste Schalter eine erste Vielzahl von in Serie geschalteten Transistoren.
Das selektierbare Netzwerk kann eine zweite Vielzahl von in Serie geschalteten Transistoren beinhalten. Darüber hinaus kann das selektierbare Netzwerk in dem ersten Zustand sein, wenn die zweite Vielzahl von in Serie geschalteten Transistoren eingeschaltet ist, und kann in dem zweiten Zustand sein, wenn die zweite Vielzahl von in Serie geschalteten Transistoren ausgeschaltet ist.
In einer Ausführungsform umfasst die serielle Kapazität Gate-Drain- und Gate-Source-Kapazitäten der zweiten Vielzahl von in Serie geschalteten Transistoren.
In weiteren Ausführungsformen umfasst das selektierbare Netzwerk einen Kondensator, der parallel mit einem Schalter gekoppelt ist.
In einer Ausführungsform ist das selektierbare Netzwerk, das in Serie mit dem ersten Schalter in einem ersten Schaltnetzwerk geschaltet ist, eingerichtet, um eine dritte Harmonische eines Signals, das in einem zweiten Schaltnetzwerk in einem ersten Modus propagiert, zu dämpfen.
Das selektierbare Netzwerk kann weiterhin einen Shunt-Schalter beinhalten, der zwischen dem korrespondierenden HF-Anschluss und einem Referenzknoten gekoppelt ist.
In einer Ausführungsform beinhaltet der Schaltkreis weiterhin eine Antenne, die mit dem gemeinsamen HF-Anschluss gekoppelt ist, und einen Leistungsverstärker, der mit mindestens einem der Vielzahl von HF-Anschlüssen gekoppelt ist.
Z.B. kann die Vielzahl von Schaltnetzwerken auf einem integrierten Schaltkreis angeordnet sein.
Weiterhin kann Anpassungsnetzwerk zwischen dem gemeinsamen HF-Anschluss und der Antenne gekoppelt sein.
In einer weiteren Ausführungsform beinhaltet ein Verfahren zum Betreiben eines Schaltkreises das Bereitstellen eines ersten HF-Pfads von einem ersten Anschluss zu einem gemeinsamen Anschluss, durch Aktivieren eines ersten seriellen HF-Schalters, der zwischen dem ersten Anschluss und dem gemeinsamen Anschluss gekoppelt ist; Deaktivieren eines zweiten seriellen HF-Schalters, der zwischen einem zweiten Anschluss und einem ersten Knoten gekoppelt is;, Deaktivieren eines dritten seriellen HF-Schalters, der zwischen einem dritten Anschluss und dem gemeinsamen Anschluss gekoppelt ist; und Koppeln eines Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss. Das Verfahren beinhaltet weiter das Bereitstellen eines zweiten HF-Pfads von dem zweiten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des zweiten seriellen HF-Schalters; Deaktivieren des ersten HF-Schalters und des dritten HF-Schalters; und Koppeln des Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss. Das Verfahren beinhaltet weiterhin das Bereitstellen eines dritten HF-Pfads von dem zweiten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des dritten seriellen HF-Schalters; Deaktivieren des ersten seriellen HF-Schalters und des zweiten seriellen HF-Schalters; und Koppeln einer Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss.
In einer Ausführungsform beinhaltet das Aktivieren des ersten seriellen HF-Schalters das Aktivieren einer ersten Vielzahl von in Serie geschalteten Transistoren. Das Aktivieren des zweiten seriellen HF-Schalters umfasst das Aktivieren einer zweiten Vielzahl von in Serie geschalteten Transistoren. Das Aktivieren des dritten seriellen HF-Schalters umfasst das Aktivieren einer dritten Vielzahl von in Serie geschalteten Transistoren.
In einer Ausführungsform beinhaltet das Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss das Deaktivieren einer vierten Vielzahl von in Serie geschalteten Transistoren, die zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt sind. Das Koppeln des Widerstands zwischen dem ersten Knoten und dem gemeinsamen Knoten beinhaltet das Aktivieren der vierten Vielzahl von in Serie geschalteten Transistoren.
Alternativ umfasst das Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss das Anschalten eines Nebenweg-Schalters, der parallel mit einem Kondensator, der zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt ist. Das Koppeln des Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss umfasst das Anschalten des Nebenweg-Schalters.
In einer Ausführungsform beinhaltet das Bereitstellen des ersten HF-Pfads weiterhin das Koppeln eines weiteren Widerstands zwischen dem dritten seriellen HF-Schalter und dem gemeinsamen Anschluss. Das Bereitstellen des zweiten HF-Pfads beinhaltet weiterhin das Koppeln einer weiteren Kapazität zwischen dem dritten seriellen HF-Schalter und dem gemeinsamen Anschluss. Das Bereitstellen des dritten HF-Pfads umfasst weiterhin das Koppeln des weiteren Widerstands zwischen dem dritten seriellen HF-Schalter und dem gemeinsamen Anschluss.
Das Verfahren kann weiterhin das Bereitstellen einer ersten Frequenz für den ersten HF-Pfad und das Bereitstellen einer zweiten Frequenz für den dritten HF-Pfad beinhalten, wobei die zweite Frequenz größer als die erste Frequenz ist.
In einer Ausführungsform beinhaltet das Bereitstellen des ersten HF-Pfads weiterhin das Dämpfen einer Harmonischen der ersten Frequenz unter Verwendung einer seriellen Kombination der Kapazität und einer parasitären Kapazität des zweiten seriellen HF-Schalters.
Das Verfahren kann weiterhin das Bereitstellen eines gering kapazitiven ersten HF-Pfads von dem ersten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des ersten seriellen HF-Schalters, Deaktivieren des zweiten HF-Schalters und des dritten HF-Schalters und Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss beinhalten.
In einer weiteren Ausführungsform beinhaltet ein Schaltkreis eine Vielzahl von HF-Schaltnetzwerken, die zwischen einer korrespondierenden Vielzahl von HF-Anschlüssen und den gemeinsamen Anschlüssen derart gekoppelt sind, dass jede der Vielzahl von HF-Schaltnetzwerken einen ersten Schaltabschnitt, der zwischen einem korrespondierenden HF-Anschluss und dem gemeinsamen Anschluss gekoppelt ist, und einen zweiten Schaltabschnitt, der zwischen dem ersten Schaltabschnitt und dem gemeinsamen Anschluss gekoppelt ist, beinhaltet. Der Schaltkreis beinhaltet auch einen Steuerschaltkreis, der eingerichtet ist, um einen HF-Pfad zwischen einem der Vielzahl von HF-Anschlüssen und dem gemeinsamen Anschluss durch Aktivieren eines korrespondierenden ersten Schaltabschnittes und zweiten Schaltabschnittes von einem der Vielzahl von HF-Schaltnetzwerken und Deaktivieren des ersten Schaltabschnittes einer übrigen Vielzahl von HF-Schaltnetzwerken aufzubauen. In einem ersten Modus deaktiviert der Steuerschaltkreis die zweiten Schaltabschnitte der übrigen Vielzahl von HF-Schaltnetzwerken. In einem zweiten Modus aktiviert der Steuerschaltkreis die zweiten Schaltabschnitte von mindestens einem der übrigen Vielzahl von HF-Schaltnetzwerken.
Der erste Schaltabschnitt kann eine erste Vielzahl von in Serie geschalteten Transistoren beinhalten. Der zweite Schaltabschnitt kann eine zweite Vielzahl von in Serie geschalteten Transistoren umfassen. In einer Ausführungsform ist der zweite Modus eingerichtet, um Harmonische eines HF-Signals durch kapazitives Belasten des gemeinsamen Anschlusses mit einer parasitären Kapazität des ersten Schaltabschnittes der übrigen Vielzahl von HF-Schaltnetzwerken zu dämpfen.
In einer Ausführungsform beinhaltet der Schaltkreis weiterhin eine Antenne, die mit dem gemeinsamen Anschluss gekoppelt ist; und einen Leistungsverstärker, der mit mindestens einem der Vielzahl von HF-Anschlüssen gekoppelt ist.
In Ausführungsformen beinhaltet ein Schaltkreis einen ersten seriellen HF-Schalter, der zwischen einem ersten Anschluss und einem gemeinsamen Anschluss gekoppelt ist; einen zweiten seriellen HF-Schalter, der zwischen einem zweiten Anschluss und einem ersten Knoten gekoppelt ist; einen dritten seriellen HF-Schalter, der zwischen einem dritten Anschluss und dem gemeinsamen Anschluss gekoppelt ist; und einen geschalteten seriellen Kapazitätsschaltkreis, der zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt ist. Der geschaltete serielle Kapazitätsschaltkreis ist eingerichtet, um ein Kondensator in einen kapazitiven Zustand zu sein und ein Widerstand in einem resistiven Zustand zu sein. Der Schaltkreis beinhaltet auch einen Steuerschaltkreis, der eingerichtet ist, um einen ersten HF-Pfad von dem ersten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des ersten seriellen HF-Schalters, Deaktivieren des zweiten seriellen HF-Schalters, Deaktivieren des dritten seriellen HF-Schalters und Versetzen des geschalteten seriellen Kapazitätsschaltkreis in den resistiven Zustand bereitzustellen. Der Steuerschaltkreis stellt weiterhin einen weiten HF-Pfad von dem zweiten Anschluss zu dem gemeinsamen Anschluss bereit durch Aktivieren des zweiten seriellen HF-Schalters, Deaktivieren des ersten seriellen HF-Schalters, Deaktivieren des dritten seriellen HF-Schalters und Versetzen des geschalteten seriellen Kapazitätsschaltkreises in dem resistiven Zustand. Ein dritter HF-Pfad von dem dritten Anschluss zu dem gemeinsamen Anschluss wird auch bereitgestellt durch den Steuerschaltkreis durch Aktivieren des dritten seriellen HF-Schalters, Deaktivieren des ersten seriellen HF-Schalters, Deaktivieren des zweiten HF-Schalters und Versetzen des geschalteten seriellen Kapazitätsschaltkreises in den kapazitiven Zustand.
Der erste serielle HF-Schalter, der zweite serielle HF-Schalter, der dritte serielle HF-Schalter und der geschaltete serielle Kapazitätsschaltkreis können auf einem integrierten Schaltkreis angeordnet sein.
Der Schaltkreis kann weiterhin einen weiteren seriellen HF-Schalter beinhalten, der zwischen einem weiteren Anschluss und dem gemeinsamen Knoten gekoppelt ist.
In einer Ausführungsform beinhaltet der erste serielle HF-Schalter eine erste Vielzahl von in Serie geschalteten Transistoren, der zweite serielle HF-Schalter umfasst eine zweite Vielzahl von in Serie geschalteten Transistoren und der dritte HF-Schalter beinhaltet eine dritte Vielzahl von in Serie geschalteten Transistoren.
Der geschaltete serielle Kapazitätsschaltkreis kann eine vierte Vielzahl von in Serie geschalteten Transistoren beinhalten, wobei die geschaltete serielle Kapazität in dem kapazitiven Zustand ist, wenn die vierte Vielzahl von in Serie geschalteten Transistoren ausgeschaltet ist, und die geschaltete serielle Kapazität in dem resistiven Zustand ist, wenn die vierte Vielzahl von in Serie geschalteten Transistoren eingeschaltet ist.
In einer Ausführungsform beinhaltet eine Kapazität des geschalteten seriellen Kapazitätsschaltkreises eine Gate-Drain- und eine Gate-Source-Kapazität der vierten Vielzahl von geschalteten Transistoren.
In einer Ausführungsform ist die erste Vielzahl von Transistoren größer als die zweite Vielzahl von Transistoren.
Der geschaltete serielle Kapazitätsschaltkreis kann einen Kondensator beinhalten, der parallel mit einem Schalter gekoppelt ist.
In einer Ausführungsform sind der geschaltete serielle Kapazitätsschaltkreis und der zweite serielle HF-Schalter eingerichtet, um eine dritte Harmonische eines Signals zu dämpfen, das entlang des HF-Pfad propagiert, wenn der erste HF-Pfad aktiv ist.
Der Schaltkreis kann weiterhin einen ersten Shunt-HF-Schalter, der zwischen dem ersten Anschluss und einem Referenzknoten gekoppelt ist, einen zweiten Shunt-HF-Schalter, der zwischen dem zweiten Anschluss und dem Referenzknoten gekoppelt ist, und einen dritten Shunt-HF-Schalter, der zwischen dem dritten Anschluss und dem Referenzknoten gekoppelt ist, beinhalten.
In Ausführungsformen beinhaltet der Schaltkreis weiterhin einen weiteren geschalteten seriellen Kapazitätsschaltkreis, der zwischen dem dritten HF-Schalter und dem gemeinsamen Anschluss gekoppelt ist. In einer Ausführungsform ist der Steuerschaltkreis weiterhin eingerichtet, um den weiteren geschalteten seriellen Kapazitätsschaltkreis in den resistiven Zustand zu versetzen, wenn der erste HF-Pfad bereitgestellt wird und wenn der dritte HF-Pfad bereitgestellt wird; und dem weiteren geschalteten seriellen Kapazitätsschaltkreis in den kapazitiven Zustand zu versetzen, wenn der zweite HF-Pfad bereitgestellt wird.
Vorteile von Ausführungsformen beinhalten die Fähigkeit, eine hohe Linearität in einem HF-Schaltsystem zu erzielen, ohne die Verwendung von zusätzlichen Filterkomponenten. Ein weiterer Vorteil beinhaltet es, zu ermöglichen, dass ein HF-Schalter sowohl hinsichtlich einer hohen Spannungseinbruch-Leistung, als auch Filtereigenschaften optimiert wird. Weitere Vorteile beinhalten eine kapazitive Voranpassung von induktiven Lasten, so wie diejenigen, die in fehleingestellten Antennen vorliegen.
Die oben dargelegten Merkmale und Merkmale, die nachfolgend beschrieben werden, können nicht nur in den entsprechenden explizit dargelegten Kombinationen verwendet werden, sondern auch in weiteren Kombinationen oder isoliert, ohne den Schutzumfang der vorliegenden Erfindung zu verlassen.
KURZBESCHREIBUNG DER FIGUREN
Die obenstehend beschriebenen Merkmale und Merkmale, die nachfolgend beschrieben werden, können nicht nur in den dargelegten Kombinationen verwendet werden, sondern auch in weiteren Kombinationen. Verschiedene Aspekte der Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen.
1 illustriert ein herkömmliches HF-Schaltersystem.
2 illustriert ein HF-Schaltersystem gemäß verschiedener Ausführungsformen.
3 illustriert ein HF-System gemäß verschiedener Ausführungsformen.
4 illustriert ein selektierbares Kapazitätsnetzwerk gemäß verschiedener Ausführungsformen.
5 illustriert ein Flussdiagramm eines Verfahrens gemäß verschiedener Ausführungsformen.
DETAILLIERTE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen unter Bezugnahme auf die Zeichnungen näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente. Die Figuren sind schematische Repräsentationen verschiedener Ausführungsformen der Erfindung. In den Figuren dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu dargestellt. Vielmehr sind die verschiedenen in den Figuren dargestellten Elemente derart wiedergegeben, dass ihre Funktion und genereller Zweck dem Fachmann verständlich wird. In den Figuren dargestellte Verbindungen und Kopplungen zwischen funktionellen Einheiten und Elementen können auch als indirekte Verbindungen und Kopplungen implementiert werden. Funktionale Einheiten können als Hardware, Software oder eine Kombination aus Hardware und Software implementiert werden.
Die vorliegende Erfindung wird in Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext beschrieben:
Ein System und ein Verfahren für einen HF-Schalter. Die Erfindung kann aber auch auf andere Systeme und Anwendungen angewendet werden, insbesondere auf andere Schaltkreise die Schalter für HF-Anwendungen einsetzen. Dies umfasst z.B. drahtgebundene Kommunikationssysteme, Radarsysteme und Schaltkreise wie z.B. Oszillatoren, Sende-Empfangs-Schalter, Dämpfungsglieder, Leistungsverstärker-Nebenweg-Schalterkreise, HF-Anpassungsschaltungen und HF-Filter-Schalter im Allgemeinen.
Gemäß verschiedener Ausführungsformen der vorliegenden Erfindung wird ein Multi-Anschlussschalter unter Verwendung einer Vielzahl von seriellen HF-Schaltern, die zwischen entsprechenden Anschlüssen und einem gemeinsamen Anschluss gekoppelt sind, implementiert. Mindestens einer dieser seriellen HF-Schalter ist mit einem seriellen Schaltkreis in Serie gekoppelt, wobei der serielle Schaltkreis entweder als eine serielle Kapazität oder als ein geschlossener Schalter wirkt. In Situationen, in denen der serielle HF-Schalter offen ist, koppelt Konfigurieren des seriellen Schaltkreises als ein geschlossener Schalter eine parasitäre Kapazität mit dem gemeinsamen Anschluss, wobei die parasitäre Kapazität von derselben Größenordnung wie die parasitäre Kapazität des geschlossenen Schalters ist. Andererseits koppelt Konfigurieren des seriellen Schaltkreises als eine serielle Kapazität eine parasitäre Kapazität, die von der Größenordnung einer seriellen Kombination der parasitären Kapazität des HF-Schalters und der Kapazität des seriellen Kondensators ist. Diese serielle Kombination einer Kapazität ist im Allgemeinen geringer dimensioniert als jede einzelne individuelle Kapazität. In einigen Ausführungsformen wird der serielle Schaltkreis eingestellt, um eine serielle Kapazität aufzuweisen, wenn der zugeordnete bzw. korrespondierende HF-Schalter ausgeschaltet ist, um eine geringe parasitäre Kapazität an dem gemeinsamen Knoten bereitzustellen. Diese Einstellung kann zum Beispiel verwendet werden, wenn ein HF-Band an dem selektierten Anschluss des HF-Schalters eingespeist wird, um Dämpfung zu minieren. Andererseits kann der serielle Schaltkreis eingestellt sein, um eine geringe Impedanz aufzuweisen, um den gemeinsamen Knoten mit der parasitären Kapazität des offenen HF-Schalters zu belasten. Dies bewirkt eine Dämpfung von Harmonischen mit einer niedrigen Frequenz, die an dem selektieren Anschluss des HF-Schalters eingespeist werden. In verschiedenen Ausführungsformen können mehrere serielle HF-Schalter einen zugeordneten seriellen Schaltkreis haben; dieser ist zugeordnet, um eine stärkere Dämpfung und/oder eine größere Flexibilität in Bezug auf einen Grad der Dämpfung, die auf die Harmonischen eines bestimmten Signals angewendet wird, bereitzustellen.
1 illustriert ein herkömmliches HF-System 100, bei welchem HF-Schaltnetzwerke 102, 104 und 106 dazu verwendet werden, um einen der Anschlüsse HF1, HF2 bis HFx zu selektieren und zu einer Antenne 130 zu leiten. Wie dargestellt ist, beinhaltet jedes HF-Schaltnetzwerk 102, 104, 106 einen seriellen HF-Schalter 110, einen Shunt-HF-Schalter 112 und einen Schaltertreiber 114. Während des Betriebs wird ein selektierter HF-Pfad ausgebildet, wenn der Treiber 114 den seriellen HF-Schalter 110 anschaltet und den Shunt-HF-Schalter 112 ausschaltet. Entsprechend wird ein HF-Pfad deselektiert durch Ausschalten des seriellen HF-Schalters 110 und Anschalten des Shunt-HF-Schalters 112.
Jeder HF-Schalter 110, 112 wird unter Verwendung einer Anzahl von Transistoren 120, die miteinander in Serie geschaltet sind, implementiert. Der Source- und Drain-Kontakt jedes Transistors 120 wird unter Verwendung eines Widerstands 125 unter Vorspannung gesetzt (engl. bias) und der Gate-Kontakt eines jeden Transistors 120 hat einen seriellen Gate-Widerstand 122. Wenn die Gate-Widerstände 122 eine Impedanz aufweisen, die ausreichend größer als die kapazitiven Impedanzen der Gate-Drain-Kapazität 124 und der Gate-Source-Kapazität 126 sind, sind – wenn die Transistoren 120 ausgeschaltet sind – die parasitären Überlappkapazitäten symmetrisch über alle Transistoren 120 verteilt. Deshalb ist die Kapazität zwischen den Anschlüssen von jedem der HF-Schalter 110, 112 ungefähr gleich der seriellen Kombination der Gate-Drain-Kapazitäten 124 und der Gate-Source-Kapazitäten 126.
Wie dargestellt sind die Transistoren 120 gestapelt, um hohen Spannungen zu widerstehen. Zum Beispiel werden für einen 1,5 V-Halbleiterprozess 16 Transistoren gestapelt, um Betrieb unter Einfluss einer 24 V-Höchstspannung, so wie sie zum Beispiel bei typischen GSM-Sendern vorliegen kann, zu gewährleisten. Die Anzahl der gestapelten Transistoren kann gemäß der jeweiligen verwendeten Halbleitertechnologieund dem erwarteten Betriebsumfeld variieren.
Unter der Annahme, dass der Widerstand 124 einen hohen ohmschen Widerstandswert hat, kann die gesamte parasitäre AUS-Kapazität für die HF-Schalter 110, 112 ausgedrückt werden als C_off = WCgs / 2N·THROWCOUNT wobei W die Transistorenbreite ist, Cgs die Gate/Source- und Gate/Drain-Überlappkapazität (engl. overlap capacitance) ist und N die Anzahl von Transistoren, die seriell gekoppelt sind, ist. THROWCOUNT ist als die Anzahl von Transistoren in dem Schalter gemäß den verschiedenen Ausführungsformen definiert. Wie aus der obenstehenden Gleichung ersichtlich ist, nimmt die gesamte parasitäre AUS-Kapazität C_off zu, wenn N reduziert wird; und nimmt ab, wenn N vergrößert wird. In manchen Fällen ist die Anzahl von Transistoren N eine Funktion der erwarteten Spannung. Wenn jedoch die Anzahl von seriellen Transistoren zunimmt, gibt es eine korrespondierende Zunahme des AN-Widerstand R_on des Schalters. Deshalb sind HF-Schaltnetzwerke häufig unter Verwendung der bestimmten R_on·C_off Abwägungssituation der spezifischen Technologie ausgelegt, da die Spezifikation von R_on und C_off typischerweise miteinander in Konflikt steht, wenn ein geringer AN-Widerstand R_on und eine geringe AUS-Kapazität C_off benötigt wird. Deshalb wird, wenn eine geringe Einfügungsdämpfung (engl. insertion loss) benötigt wird, die vergrößerte Breite des Transistors dazu verwendet, um einen geringeren Widerstand zu erreichen. Dies bewirkt eine korrespondierende Vergrößerung der parasitären Kapazität, was wiederum eine höhere Einfügungsdämpfung in den höheren Bändern bewirkt.
2 illustriert ein System 200 gemäß verschiedener Ausführungsformen. In dem System 200 ist die parasitäre Kapazität mit dem gemeinsamen Anschluss gekoppelt und ist selektiv einstellbar. Zum Beispiel kann die zusätzliche Kapazität in Situationen, bei denen ein starkes, niederfrequentes Signal von den HF-Schaltern weitergegeben wird, dazu verwendet werden, um Harmonische zu dämpfen. Andererseits kann in einer Situation, in der hochfrequente Signale von den HF-Schaltern weitergegeben werden, eine geringere Kapazität angewendet werden.
Das System 200 beinhaltet einen HF-Schalter integrierten Schaltkreis (IC), der HF-Schaltnetzwerke 204, 208 und 210 aufweist, welche aus den Anschlüssen HF1 und HF2–HFx selektieren. In 2 sind nur drei HF-Schaltnetzwerke aus Gründen der Einfachheit der Illustration dargestellt; es kann jedoch jede Anzahl von Schaltern verwendet werden. Wie dargestellt beinhaltet das Schaltnetzwerk 204 einen seriellen Schalter 210 und einen Shunt-Schalter 212, der wiederum gestapelte Transistoren 120, wie obenstehend in Bezug auf 1 beschrieben, beinhalten kann. Wie dargestellt ist, wird der Transistor 120 unter Verwendung einer NMOS-Vorrichtung implementiert; jedoch könnte der Transistor 120 unter Verwendung einer PMOS-Vorrichtung oder einem anderen Transistortyp in einem CMOS-Bulk, CMOS-SOI unter Verwendung von dünnem oder dickem Siliciumfilm auf Isolator (Silicon on Insulator, SOI), GaAs-HEMTs oder anderen FET-Transistorenartigen Technologien implementiert werden. In manchen Fällen können auch PIN-Dioden verwendet werden.
Ein Treiber 214 wird verwendet, um die Schalter 210 und 212 ein- und auszuschalten. In einer Ausführungsform treibt der Treiber 214 die Gate-Kontakte der Transistoren 120 mit einer AN-Spannung von 1,5 V, um die Schalter 210 und 212 anzuschalten, und treibt die v der Transistoren mit einer AUS-Spannung von –1,5 V, um die Schalter 210 und 212 auszuschalten. Diese negative Spannung kann außerhalb des Chipsatzes unter Verwendung eines Netzgeräts oder auf dem Chip unter Verwendung eines Schaltkreises, wie zum Beispiel einer Ladungspumpe 250 oder eines anderen Typs von Spannungserzeugungsschaltkreis, erzeugt werden. In alternativen Ausführungsformen der vorliegenden Erfindung können in bestimmten Systemen Treiberspannungen verwendet werden, die verschieden zu –1,5 V und 1,5 V sind. Ihre Spezifikationen können von der spezifischen Technologie abhängen, die verwendet wird, um den HF-IC 202 zu implementieren.
In einer Ausführungsform beinhalten die Schaltnetzwerke 206 und 208 den Shunt-HF-Schalter 212 und serielle HF-Schalter 230 und 232. In einer Ausführungsform ist die kombinierte Anzahl von seriellen Transistoren in den seriellen HF-Schaltern 230 und 232 gleich der Anzahl von Schaltern in dem seriellen HF-Schalter 210 innerhalb des Schaltnetzwerkes 204. Während des Betriebs, wenn die Schaltnetzwerk 206 oder 208 eingerichtet sind, um Konten HF2 bis HFx zu verbinden, ist Shunt-Schalter 212 ausgeschaltet und die seriellen HF-Schalter 230 und 232 sind eingeschaltet. Wenn das Schaltnetzwerk 206 und/oder das Schaltnetzwerk 208 eingerichtet ist, um die Knoten HF2 und/oder HFx von dem gemeinsamen Anschluss zu trennen, ist andererseits der Shunt-Schalter 212 eingeschaltet und der serielle HF-Schalter 230 ist ausgeschaltet. Der serielle HF-Schalter 232 kann entweder eingeschaltet oder ausgeschaltet sein.
Wenn der serielle HF-Schalter 232 eingeschaltet ist, um einen Pfad mit geringer Impedanz von dem gemeinsamen Knoten zu dem seriellen HF-Schalter 230 zu erzeugen, wird der gemeinsame Knoten mit der parasitären Kapazität des seriellen HF-Schalters 230, der mit Masse gekoppelt ist, aufgrund der Gate-Drain-Kapazitäten 124 und der Gate-Source-Kapazitäten 126, belastet.
Andererseits wird, wenn der HF-Schalter 232 ausgeschaltet ist, der gemeinsame Anschluss mit der seriellen Kombination der parasitären Kapazitäten der seriellen HF-Schalter 230 und 232 belastet.
Dementsprechend sind die AUS-Kapazitäten des Schalters 206 und 208 größer, wenn der serielle HF-Schalter 232 eingeschaltet ist, als wenn der serielle HF-Schalter 232 ausgeschaltet ist. In einer Ausführungsform wird der Schalter 232 von dem Coff-Treiber 222 betrieben. Sowohl die Treiber 214, als auch der Coff-Treiber 222 können unter Verwendung von Schalter-Treiberschaltkreisen und Verfahren, wie sie gemäß Referenzimplementierung bekannt sind, implementiert werden. In manchen Ausführungsformen können beide Treiber 214 und 222 unter Verwendung der gleichen oder vergleichbarer Schaltkreistopologie implementiert werden. Entsprechend können die seriellen HF-Schalter 230 und 232 eine gleiche oder vergleichbare Topologie teilen.
In verschiedenen Ausführungsformen kann das HF-Schaltnetzwerk 204 auch unter Verwendung von zwei seriellen HF-Schaltern implementiert werden, so wie dies in Bezug auf die HF-Schaltnetzwerke 206 und 208 der Fall ist. In anderen Ausführungsformen können manche der HF-Schalter, die auf dem HF-IC 202 implementiert sind, unter Verwendung eines einzelnen HF-Schalters implementiert werden, sowie dies für das Schaltnetzwerk 204 der Fall ist, während andere HF-Schalter unter Verwendung von zwei oder mehr seriellen HF-Schaltern implementiert werden können, so wie dies im Bezug auf die HF-Schaltnetzwerke 206 und 208 der Fall ist.
In einer Ausführungsform wird eine Entscheidung, die seriellen HF-Schalter 232 zu aktivieren oder zu deaktivieren, wenn der angrenzende serielle HF-Schalter 230 ausgeschaltet ist, in Abhängigkeit von der spezifischen Situation getroffen. Zum Beispiel können, wenn ein Hochleistungs-GSM-Signal bei ungefähr 824 MHz mit einer Ausgangsleistung von ungefähr 35 dBm bei Anschluss HF1 eingespeist wird, die HF-Schalter 232 in den HF-Schaltnetzwerken 206 und 208 ausgeschaltet werden, um die Anzahl von seriellen Transistoren zu erhöhen, um das hohe Signalniveau auszuhalten. In manchen Ausführungsformen kann der GSM-Signalpfad einen Vorfilter aufweisen, um Leistung in angrenzenden Kanälen zu dämpfen.
In einem weiteren Szenario kann, wenn ein 3G- oder LTE-Signal mit geringer Leistung zwischen ungefähr 27 dBm und ungefähr 30 dBm und mit einer Frequenz von zwischen ungefähr 700 MHz und ungefähr 900 MHz bei Anschluss HF1 eingespeist wird, der Treiber 222 den seriellen HF-Schalter 232 anschalten, um die parasitäre Kapazität, die am gemeinsamen Anschluss wirkt, zu erhöhen. Je größer die Anzahl von HF-Schaltnetzwerken, bei denen der entsprechende serielle HF-Schalter 232 aktiviert ist, desto größer die parasitäre Kapazität, die bei dem gemeinsamen Anschluss wirkt. Diese parasitäre Kapazität kann verwendet werden, um die Harmonischen des Signals an Anschluss HF1 zu dämpfen. Da die Leistung, die an HF1 angewendet wird, geringer als für den GSM-Fall ist, kann es in diesem Beispiel nicht erforderlich sein, so viele Transistoren 120 zu stapeln, um das Signalniveau auszuhalten.
In einer Ausführungsform wird die zweite Harmonische des 700 MHz-Signals zwischen ungefähr 3 dB und 4 dB gedämpft, während die dritte Harmonische um ungefähr 10 dB gedämpft wird.
In Situation in denen hochfrequente Signale, zum Beispiel zwischen 1,5 GHz und 3 GHz, eingespeist werden, kann der serielle HF-Schalter 232 ausgeschaltet werden, wenn der angrenzende HF-Schalter 230 ausgeschaltet ist, um die Dämpfung des Hochfrequenzsignals zu reduzieren. Es sollte verstanden werden, dass in alternativen Ausführungsformen, andere Frequenzen, Signalniveaus, Signaltypen und Dämpfungen von Harmonischen erreicht werden können, in Abhängigkeit von der bestimmten Ausführungsform und ihren Spezifikationen.
In einer Ausführungsform wird der Zustand der HF-Schaltnetzwerke 204, 206 und 208 unter Verwendung der Digitalschnittstelle 220 gesteuert. Die Digitalschnittstelle 220 kann eine serielle Schnittstelle sein, so wie zum Beispiel eine SPI-Schnittstelle, eine I2C-Schnittstelle, eine MIPI/RFFE oder andere serielle Schnittstelle, die gemäß Referenzimplementierungen bekannt ist. In alternativen Ausführungsformen der vorliegenden Erfindung kann die digitale Schnittstelle 220 auch unter Verwendung einer Parallelschnittstelle implementiert werden. Die digitale Schnittstelle 220 ist mit den Pins CLK und DATA gekoppelt, um ein Zeitgebersignal und Daten zu empfangen und/oder zu senden. Andere Pins der digitalen Schnittstelle können gemäß dem spezifischen Schnittstellenstandard auch verwendet werden.
3 illustriert ein HF-System 300 gemäß einer Ausführungsform der vorliegenden Erfindung, welche den HF-IC, der obenstehend in Bezug auf 2 beschrieben wurde, gekoppelt mit Sendeempfänger HF-IC 306 mittels Leistungsverstärkern (Power Amplifiers, PAs) 312, 314 und 316 und entsprechende Filter 320, 322 und 324 beinhaltet. Der Sendeempfänger HF-IC 306 kann die Frontend- und Signalverarbeitungsschaltung bereitstellen, welche ein oder mehrere HF-Kommunikationsstandards implementiert. Die PAs 312, 314 und 316 können dazu verwendet werden, um die Ausgabe des Sendeempfängers HF-IC 306 zu verstärken. Die Filter 320, 322 und 324 können dazu verwendet werden, um die Ausgabe der PAs 312, 314 und 316 zu filtern. In alternativen Ausführungsformen können ein oder mehrere der Filter 320, 322 und 324 oder ein oder mehrerer der PAs 312, 314 und 316 in Abhängigkeit des bestimmten Systems und seiner Spezifikationen ausgelassen werden. Darüberhinaus können in alternativen Ausführungsformen eine größere oder geringere Anzahl als drei Anschlüsse HF1, HF2 und HF3 implementiert werden.
Ein optionale Anpassungsnetzwerk 304, das mit dem gemeinsamen Anschluss des HF-IC 202 gekoppelt ist, stellt eine Impedanzanpassung zwischen dem HF-IC 202 und der Antenne 130 bereit. Einstellungen für den HF-IC 202 können mittels des digitalen Busses DBUS über Anschlüsse CLK und DATA ausgelesen und geschrieben werden. Das HF-System 300, wie es in 3 dargestellt ist, ist nur eines von vielen Ausführungsformen eines Systems, das mit Schaltern gemäß verschiedenen Ausführungsformen wie hierin beschrieben verwendet werden kann.
4 illustriert ein selektierbares Kapazitätsnetzwerk 400 gemäß verschiedenen Ausführungsformen, welches anstelle der HF-Schalter 232, wie sie in 3 gezeigt sind, verwendet werden kann. Das selektierbare Kapazitätsnetzwerk 400 beinhaltet ein oder mehrere serielle Kondensatoren 404, die zwischen den Anschlüssen 406 und 408 gekoppelt sind. Jeder der Kondensatoren 404 kann durch einen entsprechenden Schalter 402 umgangen werden. Während dem Betrieb sind die Schalter 402 geschlossen, wenn ein entsprechender HF-Signalpfad aktiviert ist oder wenn eine höhere kapazitive Last mit den gemeinsamen Knoten gekoppelt ist. Andererseits sind die Schalter 402 geöffnet, wenn eine geringere kapazitive Last mit dem gemeinsamen Knoten gekoppelt ist. In einer Ausführungsform können die Schalter 402 unter Verwendung von Schalttransistoren, wie beispielsweise NMOS, PMOS oder Bipolarvorrichtungen, implementiert werden. Die Schalter 402 können auch unter Verwendung von Dioden oder anderen Schaltvorrichtungen, die gemäß Referenzimplementierungen bekannt sind, implementiert werden. Die Kondensatoren 404 können unter Verwendung verschiedener bekannter Kapazitätsstrukturen implementiert werden, die beinhalten, aber nicht beschränkt sind auf: Metall-Isolator-Metall(MIM)-Kondensatoren, Gate-Kondensatoren, Polysilicium-Kondensatoren oder eine Kombination hieraus. In verschiedenen Ausführungsformen kann die Anzahl von seriellen Kondensatoren und die Dimensionierung von jedem der seriellen Kondensatoren bestimmt werden, um die Signalleistung über die verschiedenen Kondensatoren innerhalb des selektierbaren Kapazitätsnetzwerks 400 und unter den seriellen Schalttransistoren der angrenzenden seriellen HF-Schalter, wie beispielsweise der Schalter 230, die in 3 gezeigt sind, gleichmäßig zu verteilen.
5 illustriert ein Flussdiagramm eines Verfahrens 500 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Verfahren 500 betrifft ein Verfahren zum Betreiben eines Schaltkreises, welcher einen ersten seriellen HF-Schalter, der zwischen einem ersten Anschluss und einem gemeinsamen Anschluss gekoppelt ist, einen zweiten seriellen HF-Schalter, der zwischen einem zweiten Anschluss und einem ersten Knoten gekoppelt ist, und einen dritten seriellen HF-Schalter, der zwischen einem dritten Anschluss und einem gemeinsamen Anschluss gekoppelt ist, beinhaltet. In Schritt 502 bestimmt das Verfahren, ob ein erster HF-Pfad zwischen dem ersten Anschluss und dem gemeinsamen Anschluss bereitgestellt werden soll. Wenn bestimmt wird, dass der erste HF-Pfad bereitgestellt werden soll, wird der erste HF-Schalter in Schritt 504 aktiviert, der zweite HF-Schalter wird in Schritt 506 deaktiviert und der dritte HF-Schalter wird in Schritt 508 deaktiviert.
Das Verfahren bestimmt weiterhin ob oder ob nicht eine höhere Kapazität mit dem gemeinsamen Knoten in Schritt 510 gekoppelt werden soll. Faktoren, die bei einer solchen Bestimmung berücksichtigt werden können, beinhalten, sind aber nicht beschränkt auf: die Leistung des HF-Signals, das dem HF-Schaltsystem bereitgestellt wird, die Frequenz des HF-Signals, der bestimmte Frequenzplan und die Notwendigkeit Harmonische zu dämpfen. Wenn eine höhere Kapazität gewählt wird, wird ein Widerstand zwischen dem zweiten seriellen HF-Schalter und dem gemeinsamen Anschluss in Schritt 514 gekoppelt. Falls nicht wird eine Kapazität zwischen dem zweiten seriellen HF-Schalter und dem gemeinsamen Anschluss in Schritt 512 gekoppelt. Eine solche Kapazität und ein solcher Widerstand können zum Beispiel unter Verwendung eines HF-Schalters, der eine Vielzahl von seriellen Transistoren, etwa seriellem HF-Schalter 232, wie er in 3 gezeigt ist, oder unter Verwendung eines schaltbaren Kapazitätsnetzwerks, wie beispielsweise selektierbaren Kapazitätsnetzwerk 400, wie es in 4 gezeigt ist, implementiert werden. Alternativ können andere Schaltkreise und Verfahren dazu verwendet werden, die Schritte 512 und 514 zu implementieren.
In Schritt 516 bestimmt das Verfahren, ob ein zweiter HF-Pfad zwischen dem zweiten Anschluss und dem gemeinsamen Anschluss bereitgestellt werden soll. Wenn bestimmt wird, dass der zweite HF-Pfad bereitgestellt werden soll, wird der erste HF-Schalter deaktiviert in Schritt 518, der zweite HF-Schalter wird in Schritt 520 aktiviert, der dritte HF-Schalter wird in Schritt 522 deaktiviert und der Widerstand wird zwischen dem zweiten seriellen HF-Schalter und dem gemeinsamen Anschluss 524 gekoppelt. Andererseits bestimmt das Verfahren in Schritt 526, ob ein dritter HF-Pfad zwischen dem dritten Anschluss und dem gemeinsamen Anschluss bereitgestellt werden soll. Wenn bestimmt wird, dass der dritte HF-Pfad bereitgestellt werden soll, wird der erste HF-Schalter in Schritt 528 deaktiviert, der zweite HF-Schalter wird in Schritt 530 deaktiviert, der dritte HF-Schalter wird in Schritt 532 aktiviert und die Kapazität wird zwischen dem zweiten seriellen HF-Schalter und dem gemeinsamen Anschluss in Schritt 534 gekoppelt.
Obwohl die Erfindung im Detail durch die bevorzugten Ausführungsbeispiele näher illustriert und beschrieben wurden, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.

Claims

Schaltkreis (200, 300), der umfasst: – eine Vielzahl von Schaltnetzwerken (204, 208, 210), die zwischen einer entsprechenden Vielzahl von Hochfrequenz-Anschlüssen und einem gemeinsamen Hochfrequenz-Anschluss gekoppelt sind, wobei jedes der Vielzahl von Schaltnetzwerken (204, 208, 210) einen ersten Schalter (210, 230), der zwischen seinem korrespondierenden Hochfrequenz-Anschluss und dem gemeinsamen Hochfrequenz-Anschluss gekoppelt ist, umfasst, und wobei mindestens eines der Vielzahl von Schaltnetzwerken (204, 208, 210) ein selektierbares Netzwerk (232) umfasst, welches zwischen dem ersten Schalter und dem gemeinsamen Hochfrequenz-Anschluss gekoppelt ist, wobei das selektierbare Netzwerk einen Gleichstrom-Pfad in einem ersten Zustand und eine serielle Kapazität in einem zweiten Zustand bereitstellt; und – einen Steuerschaltkreis (220, 214, 222), der eingerichtet ist, um einen Hochfrequenz-Pfad einzurichten mittels: – Aktivieren des ersten Schalters (210, 230) von einem der Vielzahl von Schaltnetzwerken (204, 208, 210) und Deaktivieren der ersten Schalter der übrigen Vielzahl von Schaltnetzwerken (204, 208, 210), und – Versetzen des selektierbaren Netzwerkes (232) in einem der übrigen Vielzahl von Schaltnetzwerken (204, 208, 210) in den ersten Zustand, wenn der Steuerschaltkreis (220, 214, 222) in einem ersten Modus betrieben wird, und – Versetzen des selektierbaren Netzwerkes (232) in einem der übrigen Vielzahl von Schaltnetzwerken (204, 208, 210) in den zweiten Zustand, wenn der Steuerschaltkreis (220, 214, 222) in einem zweiten Modus betrieben wird.
Schaltkreis (200, 300) nach Anspruch 1, wobei der erste Schalter (210, 230) eine erste Vielzahl von in Serie geschalteten Transistoren (120) umfasst.
Schaltkreis (200, 300) nach Anspruch 2, wobei das selektierbare Netzwerk (232) eine zweite Vielzahl von in Serie geschalteten Transistoren (120) umfasst; wobei das selektierbare Netzwerk (232) in dem ersten Zustand ist, wenn die zweite Vielzahl von in Serie geschalteten Transistoren (120) angeschaltet ist; und wobei das selektierbare Netzwerk (232) in dem zweiten Zustand ist, wenn die zweite Vielzahl von in Serie geschalteten Transistoren (120) ausgeschaltet ist.
Schaltkreis (200, 300) nach Anspruch 3, wobei die serielle Kapazität Gate-Drain und Gate-Source Kapazitäten der zweiten Vielzahl von in Serie geschalteten Transistoren (120) umfasst.
Schaltkreis (200, 300) nach einem der voranstehenden Ansprüche, wobei das selektierbare Netzwerk einen Kondensator umfasst, der parallel zu einem Schalter gekoppelt ist.
Schaltkreis (200, 300) nach einem der voranstehenden Ansprüche, wobei das selektierbare Netzwerk (232), welches in Serie mit dem ersten Schalter (230) in einem ersten Schaltnetzwerk (204, 208, 210) geschaltet ist, eingerichtet ist, um eine dritte Harmonische eines Signals, welches in einem zweiten Schaltnetzwerk (204, 208, 210) in dem ersten Modus propagiert, zu dämpfen.
Schaltkreis (200, 300) nach einem der voranstehenden Ansprüche, wobei das selektierbare Netzwerk (232) weiterhin einen Shunt-Schalter (212) umfasst, der zwischen dem korrespondierenden Hochfrequenz-Anschluss und einem Referenzknoten gekoppelt ist.
Schaltkreis (200, 300) nach einem der voranstehenden Ansprüche, wobei die Vielzahl von Schaltnetzwerken (204, 208, 210) auf einem integrierten Schaltkreis angeordnet ist.
Schaltkreis (200, 300) nach einem der voranstehenden Ansprüche, welcher weiterhin umfasst: – eine Antenne (130), die mit dem gemeinsamen Hochfrequenz-Anschluss gekoppelt ist; und – einen Leistungsverstärker, der mit mindestens einem der Vielzahl von Hochfrequenz-Anschlüssen gekoppelt ist.
Schaltkreis (200, 300) nach Anspruch 9, welcher weiterhin umfasst: – ein Anpassungsnetzwerk (304), welches zwischen dem gemeinsamen Hochfrequenz-Anschluss und der Antenne (130) gekoppelt ist.
Verfahren zum Betreiben eines Schaltkreises (200, 300), welcher einen ersten seriellen Hochfrequenz-Schalter (210), der zwischen einem ersten Anschluss und einem gemeinsamen Anschluss gekoppelt ist, einen zweiten seriellen Hochfrequenz-Schalter (206), der zwischen einem zweiten Anschluss und einem ersten Knoten gekoppelt ist, und einen dritten seriellen Hochfrequenz-Schalter (230), der zwischen einem dritten Anschluss und dem gemeinsamen Anschluss gekoppelt ist, umfasst, wobei das Verfahren umfasst: – Bereitstellen eines ersten Hochfrequenz-Pfads von einem ersten Anschluss zu einem gemeinsamen Anschluss durch Aktivieren des ersten seriellen Hochfrequenz-Schalters (204), Deaktivieren des zweiten seriellen Hochfrequenz-Schalters (206) und des dritten seriellen Hochfrequenz-Schalters (208), und Koppeln eines Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss; – Bereitstellen eines zweiten Hochfrequenz-Pfads von dem zweiten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des zweiten seriellen Hochfrequenz-Schalters (206), Deaktivieren des ersten seriellen Hochfrequenz-Schalters (204) und des dritten seriellen Hochfrequenz-Schalters (208), und Koppeln des Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss; und – Bereitstellen eines dritten Hochfrequenz-Pfads von dem zweiten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des dritten seriellen Hochfrequenz-Schalters (208), Deaktivieren des ersten seriellen Hochfrequenz-Schalters (204) und des zweiten seriellen Hochfrequenz-Schalters (206) und Koppeln einer Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss.
Verfahren nach Anspruch 11, wobei: – Aktivieren des ersten seriellen Hochfrequenz-Schalters (204) Aktivieren einer ersten Vielzahl von in Serie geschalteten Transistoren (120) umfasst; – Aktivieren des zweiten seriellen Hochfrequenz-Schalters (206) Aktivieren einer zweiten Vielzahl von in Serie geschalteten Transistoren (120) umfasst; und – Aktivieren des dritten seriellen Hochfrequenz-Schalters (208) Aktivieren einer dritten Vielzahl von in Serie geschalteten Transistoren (120) umfasst.
Verfahren nach Anspruch 12, wobei: – Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss Deaktivieren einer vierten Vielzahl von in Serie geschalteten Transistoren (120), die zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt sind, umfasst; und – Koppeln des Widerstandes zwischen dem ersten Knoten und dem gemeinsamen Anschluss Aktivieren der vierten Vielzahl von in Serie geschalteten Transistoren (120) umfasst.
Verfahren nach Anspruch 12, wobei: – Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss Ausschalten eines Nebenweg-Schalters, der parallel mit einem Kondensator der zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt ist, gekoppelt ist, umfasst; und – Koppeln des Widerstands zwischen dem ersten Knoten und dem gemeinsamen Anschluss Anschalten des Nebenweg-Schalters umfasst.
Verfahren nach einem der Ansprüche 11–14, wobei – Bereitstellen des ersten Hochfrequenz-Pfads weiterhin Koppeln eines weiteren Widerstands zwischen dem dritten seriellen Hochfrequenz-Schalter und dem gemeinsamen Anschluss umfasst; – Bereitstellen des zweiten Hochfrequenz-Pfads weiterhin Koppeln einer weiteren Kapazität zwischen dem dritten seriellen Hochfrequenz-Schalter und dem gemeinsamen Anschluss umfasst; und – Bereitstellen des dritten Hochfrequenz-Pfads weiterhin Koppeln des weiteren Widerstands zwischen dem dritten seriellen Hochfrequenz-Schalter und dem gemeinsamen Anschluss umfasst.
Verfahren nach einem der Ansprüche 11–15, welches weiterhin umfasst: – Bereitstellen einer ersten Frequenz für den ersten Hochfrequenz-Pfad; und – Bereitstellen einer zweiten Frequenz für den dritten Hochfrequenz-Pfad, wobei die zweite Frequenz größer als die erste Frequenz ist.
Verfahren nach Anspruch 16, wobei Bereitstellen des ersten Hochfrequenz-Pfads weiterhin umfasst: – Dämpfen einer Harmonischen der ersten Frequenz unter Verwendung einer seriellen Kombination der Kapazität und einer parasitären Kapazität des zweiten seriellen Hochfrequenz-Schalters.
Verfahren nach einem der Ansprüche 11–17, welches weiterhin umfasst: – Bereitstellen eines gering kapazitiven ersten Hochfrequenz-Pfads von dem ersten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des ersten seriellen Hochfrequenz-Schalters Deaktivieren des zweiten Hochfrequenz-Schalters und des dritten Hochfrequenz-Schalters und Koppeln der Kapazität zwischen dem ersten Knoten und dem gemeinsamen Anschluss.
Schaltkreis (200, 300), der umfasst: – einen ersten seriellen Hochfrequenz-Schalter (210), welcher zwischen einem ersten Anschluss und einem gemeinsamen Anschluss gekoppelt ist; – einen zweiten seriellen Hochfrequenz-Schalter (230), welcher zwischen einem zweiten Anschluss und einem ersten Knoten gekoppelt ist; – einen dritten seriellen Hochfrequenz-Schalter (230), welcher zwischen einem dritten Anschluss und dem gemeinsamen Anschluss gekoppelt ist; – einen geschalteten seriellen Kapazitätsschaltkreis (232), der zwischen dem ersten Knoten und dem gemeinsamen Anschluss gekoppelt ist, wobei der geschaltete serielle Kapazitätsschaltkreis eingerichtet ist, um in einem kapazitiven Zustand ein Kondensator und in einem resistiven Zustand ein Widerstand zu sein; und – einen Steuerschaltkreis (220, 214, 222), welcher eingerichtet ist, um: – einen ersten Hochfrequenz-Pfad von dem ersten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des ersten seriellen Hochfrequenz-Schalters (204), Deaktivieren des zweiten seriellen Hochfrequenz-Schalters (206), Deaktivieren des dritten seriellen Hochfrequenz-Schalters und Versetzen des geschalteten seriellen Kapazitätsschaltkreises (232) in den resistiven Zustand bereitzustellen, – einen zweiten Hochfrequenz-Pfad von dem gemeinsamen Anschluss durch Aktivieren des zweiten seriellen Hochfrequenz-Schalters (206), Deaktivieren des ersten seriellen Hochfrequenz-Schalters (204), Deaktivieren des dritten seriellen Hochfrequenz-Schalters und Versetzen des geschalteten seriellen Kapazitätsschaltkreises (232) in den resistiven Zustand bereitzustellen, und – einen dritten Hochfrequenz-Pfad von dem dritten Anschluss zu dem gemeinsamen Anschluss durch Aktivieren des dritten seriellen Hochfrequenz-Schalters, Deaktivieren des ersten seriellen Hochfrequenz-Schalters (204), Deaktivieren des zweiten seriellen Hochfrequenz-Schalters (206) und Versetzen des geschalteten seriellen Kapazitätsschaltkreises (232) in den kapazitiven Zustand.
Schaltkreis (200, 300) nach Anspruch 19, wobei der erste serielle Hochfrequenz-Schalter eine erste Vielzahl von in Serie geschalteten Transistoren (120) umfasst; der zweite serielle Hochfrequenz-Schalter eine zweite Vielzahl von in Serie geschalteten Transistoren (120) umfasst; und der dritte Hochfrequenz-Schalter eine dritte Vielzahl von in Serie geschalteten Transistoren (120) umfasst.
Schaltkreis (200, 300) nach Anspruch 20, wobei: der geschaltete serielle Kapazitätsschaltkreis eine vierte Vielzahl von in Serie geschalteten Transistoren (120) umfasst; der geschaltete serielle Kapazitätsschaltkreis in dem kapazitiven Zustand ist, wenn die vierte Vielzahl von in Serie geschalteten Transistoren (120) ausgeschaltet ist; und der geschaltete serielle Kapazitätsschaltkreis in dem resistiven Zustand ist, wenn die vierte Vielzahl von in Serie geschalteten Transistoren (120) eingeschaltet ist.
Schaltkreis (200, 300) nach Anspruch 21, wobei eine Kapazität des geschalteten seriellen Kapazitätsschaltkreises Gate-Drain und Gate-Source Kapazitäten der vierten Vielzahl von Schalttransistoren umfasst.
Schaltkreis (200, 300) nach einem der Ansprüche 20–22, wobei die erste Vielzahl von Transistoren (120) größer als die zweite Vielzahl von Transistoren (120) ist.
Schaltkreis (200, 300) nach einem der Ansprüche 19–23, wobei der geschaltete serielle Kapazitätsschaltkreis einen Kondensator umfasst, der parallel mit einem Schalter gekoppelt ist.
Schaltkreis (200, 300) nach einem der Ansprüche 19–24, welcher weiterhin umfasst: – einen weiteren geschalteten seriellen Kapazitätsschaltkreis (232), der zwischen dem dritten Hochfrequenz-Schalter (230) und dem gemeinsamen Anschluss gekoppelt ist, wobei der Steuerschaltkreis (220, 214, 222) weiterhin eingerichtet ist, um: – den weiteren geschalteten seriellen Kapazitätsschaltkreis in den resistiven Zustand zu versetzen, wenn der erste Hochfrequenz-Pfad bereitgestellt wird und wenn der dritte Hochfrequenz-Pfad bereitgestellt wird; und – den weiteren geschalteten seriellen Kapazitätsschaltkreis in den kapazitiven Zustand zu versetzen, wenn der zweite Hochfrequenz-Pfad bereitgestellt wird.
Schaltkreis (200, 300) nach einem der Ansprüche 19–25, welcher weiterhin umfasst: – einen weiteren seriellen Hochfrequenz-Schalter, der zwischen einem weiteren Anschluss und dem gemeinsamen Anschluss gekoppelt ist.