DE112017004354T5

DE112017004354T5 - Binär gewichtetes dämpfungsglied mit kompensationsschaltung

Info

Publication number: DE112017004354T5
Application number: DE112017004354.9T
Authority: DE
Inventors: Yan Yan; Junhyung Lee
Original assignee: Skyworks Solutions Inc
Current assignee: Skyworks Solutions Inc
Priority date: 2016-08-30
Filing date: 2017-08-28
Publication date: 2019-05-16
Also published as: JP2019532596A; JP7387783B2; US20180062622A1; CN109964407A; GB2576804A; KR20190052012A; SG11201901793XA; KR102579792B1; WO2018044799A1; GB201904324D0; TW201813292A; CN109964407B; JP2022088429A; TWI801349B

Abstract

Binär gewichtetes Dämpfungsglied mit Kompensationsschaltung. In einigen Ausführungsformen kann eine Hochfrequenz(HF)-Dämpfungsschaltung eine Vielzahl von Dämpfungsblöcken umfassen, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder der Vielzahl von Dämpfungsblöcken einen Bypass-Pfad umfasst. Die HF-Dämpfungsschaltung kann ferner eine Phasenkompensationsschaltung umfassen, die für jeden der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist. Die Phasenkompensationsschaltung kann eingerichtet werden, einen Off-Kapazitätseffekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG(EN)
Diese Anmeldung beansprucht die Priorität der am 30. August 2016 eingereichten vorläufigen U.S.-Anmeldung Nr. 62/381,376 mit dem Titel „BINÄR GEWICHTETES DÄMPFUNGSGLIED MIT KOMPENSATIONSSCHALTUNG“, deren Offenbarung hiermit ausdrücklich durch Bezugnahme in ihrer jeweiligen Gesamtheit hier aufgenommen wird.
HINTERGRUND
Gebiet
Die vorliegende Offenbarung bezieht sich auf Dämpfungsglieder für elektronische Anwendungen.
Beschreibung der verwandten Technologie
In elektronischen Anwendungen wie Hochfrequenzanwendungen (HF) ist es zuweilen wünschenswert, ein Signal zu verstärken oder zu dämpfen. So kann beispielsweise ein zu übertragendes Signal durch einen Leistungsverstärker und ein empfangenes Signal durch einen rauscharmen Verstärker verstärkt werden. In einem weiteren Beispiel können, je nach Bedarf oder Wunsch, ein oder mehrere Dämpfungsglieder entlang eines oder beider der vorgenannten Sende- und Empfangspfade implementiert werden, um die jeweiligen Signale zu dämpfen.
ÜBERBLICK
In Übereinstimmung mit einigen Implementierungen betrifft die vorliegende Erfindung eine Hochfrequenz-Dämpfungsschaltung, die eine Vielzahl von Dämpfungsblöcken umfasst, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder der Vielzahl von Dämpfungsblöcken einen Umgehungs-/Bypass-Pfad umfasst. Die Dämpfungsschaltung umfasst ferner eine Phasenkompensationsschaltung, die für jeden der mindestens einigen der Dämpfungsblöcke mit den jeweiligen Umgehungs-/Bypass-Pfaden implementiert ist. Die Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem entsprechenden Umgehungs-/Bypass-Pfad zugeordnet ist.
In einigen Ausführungsformen können die Dämpfungsblöcke binär gewichtete Dämpfungswerte aufweisen. Die binär gewichteten Dämpfungswerte können N-Werte umfassen, wobei ein i-ter Wert A2^i-1 ist, und wobei A ein Dämpfungsschrittwert und i eine positive ganze Zahl zwischen 1 und N ist. Der Dämpfungsschrittwert A kann beispielsweise etwa 1dB betragen. Die Menge N kann etwa die Werte 2, 3, 4, 5, 6, 7 oder 8 umfassen.
In einigen Ausführungsformen kann mindestens einer der Dämpfungsblöcke ohne Phasenkompensationsschaltung ausgebildet sein. Der mindestens eine Dämpfungsblock ohne Phasenkompensationsschaltung kann einen Dämpfungsblock mit einem niedrigsten Dämpfungswert umfassen.
Bei einigen Ausführungsformen kann mindestens einer der Dämpfungsblöcke als Pi-Dämpfer eingerichtet werden. Der mindestens eine Dämpfungsblock mit dem Pi-Dämpfungsglied kann einen Dämpfungsblock mit einem höchsten Dämpfungswert umfassen.
Bei einigen Ausführungsformen kann der Bypass-Pfad des Dämpfungsblocks mit dem Pi-Dämpfer einen Bypass-Schalttransistor umfassen, der eingerichtet ist, eingeschaltet zu sein, wenn sich der Dämpfungsblock in einem Bypass-Modus befindet, und ausgeschaltet zu sein, wenn sich der Dämpfungsblock in einem Dämpfungsmodus befindet, so dass der Bypass-Schalttransistor im Dämpfungsmodus eine Off-Kapazität bildet. Die Phasenkompensationsschaltung des Dämpfungsblocks mit dem Pi-Dämpfer kann eine Phasenkompensationsschaltung umfassen, die eingerichtet ist, die Off-Kapazität zu kompensieren, wenn sich der Dämpfungsblock im Dämpfungsmodus befindet. Das Pi-Dämpfungsglied kann einen Widerstand, einen ersten Shunt-Pfad, der zwischen einem Ende des Widerstands und einer Masse implementiert ist, und einen zweiten Shunt-Pfad, der zwischen dem anderen Ende des Widerstands und der Masse implementiert ist, umfassen. Der erste und der zweite Shunt-Pfad kann jeweils einen Shuntwiderstand umfassen.
In einigen Ausführungsformen kann die dem Pi-Dämpfer zugeordnete Phasenkompensationsschaltung eine erste Kompensationskapazität umfassen, die elektrisch parallel zum ersten Shuntwiderstand und eine zweite Kompensationskapazität, die elektrisch parallel zum zweiten Shuntwiderstand angeordnet ist. Die Off-Kapazität des Bypass-Schaltungstransistors kann zu einer Phasenanschnittsänderung führen, und die Phasenkompensationsschaltung kann eingerichtet werden, eine Phasenverzögerungsänderung zur Kompensation der Phasenanschnittsänderung bereitzustellen. Die ersten und zweiten Shuntwiderstände können im Wesentlichen den gleichen Wert haben, und die ersten und zweiten Kompensationskapazitäten haben im Wesentlichen den gleichen Wert.
In einigen Ausführungsformen kann die Phasenanschnittsänderung um einen Betrag erfolgen, der zu $ϕ = {tan}^{- 1} (ω R_{1} C_{o f f}) - {tan}^{- 1} (ω \frac{R_{1} R_{L}}{R_{1} + R_{L}} C_{o f f})$
berechnet wird und die Phasenverzögerungsänderung kann um einen Betrag erfolgen, der zu $ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{2}^{'} C_{c}}{R_{1} + R_{2}^{'}})$
berechnet wird, wobei ω 2π mal die Frequenz, R_L die Lastimpedanz, R₁ der Widerstand, C_C die erste lokale Kompensationskapazität ist und R2' ein äquivalenter Widerstand einer parallelen Anordnung des ersten Shuntwiderstands und der Lastimpedanz ist. Der Wert der ersten Kompensationskapazität kann so gewählt werden, dass die Größe der Phasenverzögerungsänderung im Wesentlichen gleich der Größe der Phasenanschnittsänderung ist. Der Wert der Kompensationskapazität kann so gewählt werden, dass eine Verstärkung des Dämpfungsblocks über einen ausgewählten Frequenzbereich annähernd flach verläuft.
In einigen Ausführungsformen kann mindestens einer der Dämpfungsblöcke als Brücken-T-Dämpfer eingerichtet werden. Der Bypass-Pfad des Dämpfungsblocks mit dem Brücken-T-Dämpfungsglied kann einen Bypass-Schalttransistor umfassen, der eingerichtet ist, eingeschaltet zu sein, wenn sich der Dämpfungsblock in einem Bypass-Modus befindet, und ausgeschaltet zu sein, wenn dieser sich in einem Dämpfungsmodus befindet, so dass der Bypass-Schalttransistor im Dämpfungsmodus eine Off-Kapazität bildet. Die Phasenkompensationsschaltung des Dämpfungsblocks mit dem Brücken-T-Dämpfer kann eine Phasenkompensationsschaltung umfassen, die eingerichtet ist, die Off-Kapazität zu kompensieren, wenn sich der Dämpfungsblock im Dämpfungsmodus befindet.
In einigen Ausführungsformen kann der Brücken-T-Dämpfer zwei in Reihe geschaltete erste Widerstände, einen zweiten Widerstand, der elektrisch parallel zur Reihenkombination der beiden ersten Widerstände verläuft, und einen Shunt-Pfad, der zwischen einer Masse und einem Knoten zwischen den beiden ersten Widerständen implementiert ist, umfassen, wobei der Shunt-Pfad einen Shuntwiderstand umfasst. Die dem Brücken-T-Dämpfungsglied zugeordnete Phasenkompensationsschaltung kann eine Kompensationskapazität umfassen, die elektrisch parallel zum Shuntwiderstand angeordnet ist.
In einigen Ausführungsformen kann die Off-Kapazität des Bypass-Schalttransistors zu einer Phasenanschnittsänderung führen, und die Phasenkompensationsschaltung kann eingerichtet werden, eine Phasenverzögerungsänderung bereitzustellen, um die Phasenanschnittsänderung zu kompensieren. Die Phasenanschnittsänderung kann um einen Betrag erfolgen, der zu $ϕ = {tan}^{- 1} (ω R_{2} C_{o f f}) - {tan}^{- 1} (\frac{ω R_{2} C_{o f f}}{1 + \frac{R_{2}}{R_{L}}})$
berechnet wird und die Phasenverzögerungsänderung kann um einen Betrag erfolgen, der zu $ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{3}^{'} C_{c}}{R_{1} + R_{3}^{'}})$
berechnet wird, wobei w 2π mal die Frequenz, R_L die Lastimpedanz, R₁ der erste Widerstand, R₂ der zweite Widerstand, C_C die Kompensationskapazität, und R₃' ein äquivalenter Widerstand einer parallelen Anordnung des Shuntwiderstands und einer Reihenschaltung des ersten Widerstandes und der Lastimpedanz ist. Der Wert der Kompensationskapazität kann so gewählt werden, dass die Größe der Phasenverzögerungsänderung im Wesentlichen gleich der Größe der Phasenanschnittsänderung ist. Der Wert der Kompensationskapazität kann so gewählt werden, dass eine Verstärkung des Dämpfungsblocks über einen ausgewählten Frequenzbereich annähernd flach verläuft.
In einigen Ausführungsformen kann die Dämpfungsschaltung ferner einen globalen Umgehungs-/Bypass-Pfad umfassen, der einen globalen Umgehungs-/Bypass-Schalttransistor umfasst, der eingerichtet ist, in einem globalen Umgehungs-/Bypass-Modus eingeschaltet und in einem globalen Dämpfungsmodus ausgeschaltet zu sein, so dass der globale Bypass-Schalttransistor im globalen Dämpfungsmodus eine globale Off-Kapazität bildet. In einigen Ausführungsformen kann die Dämpfungsschaltung ferner eine globale Phasenkompensationsschaltung umfassen, die eingerichtet ist, die globalen Off-Kapazität zu kompensieren, wenn sich die Dämpfungsschaltung im globalen Dämpfungsmodus befindet. Die globale Phasenkompensationsschaltung kann einen ersten globalen Kompensationswiderstand und einen zweiten globalen Kompensationswiderstand umfassen, die in Reihe zwischen dem Eingangsknoten und dem Ausgangsknoten angeordnet sind. Die globale Phasenkompensationsschaltung kann ferner eine globale Kompensationskapazität umfassen, die zwischen einer Masse und einem Knoten zwischen dem ersten und zweiten globalen Kompensationswiderstand implementiert ist. Die globale Off-Kapazität des globalen Bypass-Schalttransistors kann zu einer Phasenanschnittsänderung führen, und die globale Phasenkompensationsschaltung kann eingerichtet werden, eine Phasenverzögerungsänderung zur Kompensation der Phasenanschnittsänderung bereitzustellen. Der erste und zweite globale Kompensationswiderstand können im Wesentlichen den gleichen Wert haben.
In einigen Ausführungsformen kann die Phasenanschnittsänderung um einen Betrag erfolgen, der zu $ϕ = {tan}^{- 1} (2 ω R_{G 1} C_{o f f}) - {tan}^{- 1} (\frac{2}{3} ω R_{G 1} C_{o f f})$
berechnet wird und die Phasenverzögerungsänderung kann um einen Betrag erfolgen, der zu $ϕ = {tan}^{- 1} (\frac{2}{3} ω R_{G 1} C_{G})$
berechnet wird, wobei ω 2π mal die Frequenz, R_L die Lastimpedanz, R_G1 der erste globale Kompensationswiderstand, und C_G ist die globale Kompensationskapazität ist. Die Werte des ersten globalen Kompensationswiderstands und der globalen Kompensationskapazität können so gewählt werden, dass die Größe der Phasenverzögerungsänderung im Wesentlichen der Größe der Phasenanschnittsänderung entspricht. Der Wert der globalen Kompensationskapazität kann so gewählt werden, dass eine globale Verstärkung der Dämpfungsschaltung über einen ausgewählten Frequenzbereich annähernd flach verläuft.
Einige erfindungsgemäße Lehren beziehen sich auf einen Halbleiterchip mit einer Hochfrequenzschaltung. Der Halbleiterchip umfasst ein Halbleitersubstrat und eine auf dem Halbleitersubstrat implementierte Dämpfungsschaltung. Die Dämpfungsschaltung umfasst eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder der Vielzahl von Dämpfungsblöcken einen Umgehungs-/Bypass-Pfad umfasst. Die Dämpfungsschaltung umfasst überdies eine Phasenkompensationsschaltung, die für jeden der mindestens einen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist. Die Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Einige erfindungsgemäße Lehren beziehen sich auf ein Hochfrequenzmodul, das ein Packungssubstrat, das zur Aufnahme einer Vielzahl von Komponenten eingerichtet ist, und eine auf dem Packungssubstrat implementierte Hochfrequenz-Dämpfungsschaltung umfasst. Die Dämpfungsschaltung umfasst eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder der Vielzahl von Dämpfungsblöcken einen Umgehungs-/Bypass-Pfad umfasst. Die Dämpfungsschaltung umfasst ferner eine Phasenkompensationsschaltung, die für jeden der mindestens einen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist. Die Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
In einigen Ausführungsformen kann ein Teil oder die gesamte Hochfrequenz-Dämpfungsschaltung auf einem Halbleiterchip implementiert werden. In einigen Ausführungsformen kann im Wesentlichen die gesamte Hochfrequenz-Dämpfungsschaltung auf dem Halbleiterchip implementiert werden.
In einigen Ausführungsformen kann das Hochfrequenzmodul eingerichtet werden, ein empfangenes Hochfrequenzsignal zu verarbeiten. Das Hochfrequenzmodul kann z.B. ein Diversitätsempfangsmodul sein.
In einigen Ausführungsformen kann das Hochfrequenzmodul ferner eine Steuerung in Verbindung mit der Hochfrequenz-Dämpfungsschaltung umfassen und eingerichtet sein, ein Steuersignal für den Betrieb der Hochfrequenz-Dämpfungsschaltung bereitzustellen. Die Steuerung kann eingerichtet werden, um beispielsweise ein Steuersignal für das Mobile Industry Processor Interface bereitzustellen.
Bei einigen Implementierungen bezieht sich die vorliegende Erfindung auf eine drahtlose Vorrichtung, die eine Antenne zum Empfangen eines Hochfrequenzsignals, einen Sender-Empfänger in Verbindung mit der Antenne und einen Signalweg zwischen der Antenne und dem Sender-Empfänger umfasst. Die drahtlose Vorrichtung umfasst ferner eine Hochfrequenz-Dämpfungsschaltung, die entlang des Signalwegs implementiert ist. Die Dämpfungsschaltung umfasst eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder der Vielzahl von Dämpfungsblöcken einen Umgehungs-/Bypass-Pfad umfasst. Die Dämpfungsschaltung umfasst ferner eine Phasenkompensationsschaltung, die für jeden der mindestens einen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist. Die Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Bei einigen Ausführungsformen kann die drahtlose Vorrichtung ferner eine Steuerung in Verbindung mit der Hochfrequenz-Dämpfungsschaltung umfassen und eingerichtet sein, ein Steuersignal für den Betrieb der Hochfrequenz-Dämpfungsschaltung bereitzustellen. Die Steuerung kann eingerichtet werden, beispielsweise ein Steuersignal für das Mobile Industry Processor Interface bereitzustellen.
In einigen Implementierungen bezieht sich die vorliegende Erfindung auf eine Signaldämpfungsschaltung, die eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken umfasst, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder Dämpfungsblock einen lokalen Umgehungs-/Bypass-Pfad umfasst. Die Signaldämpfungsschaltung kann ferner einen globalen Umgehungs-/Bypass-Pfad umfassen, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist. Die lokale Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.
In einigen Ausführungsformen kann die Signaldämpfungsschaltung ferner eine globale Phasenkompensationsschaltung umfassen, die eingerichtet ist, einen mit dem globalen Bypass-Pfad verbundenen Off-Kapazitätseffekt zu kompensieren.
In einigen Implementierungen bezieht sich die vorliegende Erfindung auf einen Halbleiterchip, der ein Halbleitersubstrat umfasst, und eine auf dem Halbleitersubstrat implementierte Signaldämpfungsschaltung. Die Signaldämpfungsschaltung umfasst eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder Dämpfungsblock einen lokalen Umgehungs-/Bypass-Pfad umfasst. Die Signaldämpfungsschaltung umfasst ferner einen globalen Umgehungs-/Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist. Die lokale Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.
Bei einigen Implementierungen bezieht sich die vorliegende Erfindung auf ein Hochfrequenzmodul, das ein Packungssubstrat, das zur Aufnahme einer Vielzahl von Komponenten eingerichtet ist, und eine auf dem Packungssubstrat implementierte Signaldämpfungsschaltung umfasst. Die Signaldämpfungsschaltung umfasst ferner eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder Dämpfungsblock einen lokalen Umgehungs-/Bypass-Pfad umfasst. Die Signaldämpfungsschaltung umfasst ferner einen globalen Umgehungs-/Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist. Die lokale Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.
In einigen Implementierungen bezieht sich die vorliegende Erfindung auf eine drahtlose Vorrichtung, die eine Antenne zum Empfangen eines Hochfrequenzsignals, einen Sender-Empfänger in Verbindung mit der Antenne und einen Signalweg zwischen der Antenne und dem Sender-Empfänger umfasst. Die drahtlose Vorrichtung umfasst ferner eine Signaldämpfungsschaltung, die entlang des Signalpfades implementiert ist, und umfasst eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, wobei jeder Dämpfungsblock einen lokalen Verpackungssubstrat Bypass-Pfad umfasst. Die Signaldämpfungsschaltung umfasst ferner einen globalen Verpackungssubstrat Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist. Die lokale Phasenkompensationsschaltung ist eingerichtet, einen off-kapazitiven Effekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.
Zur Zusammenfassung der Offenbarung wurden hier bestimmte Aspekte, Vorteile und Neuerungen der Erfindungen beschrieben. Es versteht sich, dass nicht unbedingt alle diese Vorteile mit einer einzigen bestimmten Ausführungsform der Erfindung erreicht werden können. So kann die Erfindung in einer Weise ausgeführt oder durchgeführt werden, die einen Vorteil oder eine Gruppe von Vorteilen, wie hier gelehrt, erreicht oder optimiert, ohne notwendigerweise andere Vorteile zu erzielen, wie sie hier ebenfalls gelehrt oder vorgeschlagen werden.
Figurenliste

1 stellt eine Dämpfungsschaltung dar, die eingerichtet ist, um ein Signal an einem Eingangsknoten zu empfangen und ein abgeschwächtes Signal an einem Ausgangsknoten zu erzeugen.
2 zeigt ein Blockdiagramm einer Dämpfungsschaltung mit einer Vielzahl von Dämpfungsblöcken, die in einer binär gewichteten Konfiguration implementiert sind.
3 zeigt eine Dämpfungsschaltung, die ein genaueres Beispiel für die Dämpfungsschaltung von 2 sein kann.
4 zeigt den vierten Dämpfungsblock von 3 selbst.
5 zeigt eine Schaltkreisdarstellung des beispielhaften Dämpfungsblocks von 4, in dem die verschiedenen Schalttransistoren entweder als Off-Kapazität(en) oder als On-Widerstand(e) dargestellt sind.
6 zeigt einen einzelnen Dämpfungsblock, der jeden der zweiten und dritten Dämpfungsblöcke von 3 darstellen kann.
7 zeigt eine Schaltungsdarstellung des exemplarischen Dämpfungsblocks von 6, in dem die verschiedenen Schalttransistoren entweder als Off-Kapazität(en) oder als On-Widerstand(e) dargestellt sind.
8A zeigt eine Betriebsart für die Dämpfungsschaltung von 3, in der jeder Dämpfungsblock umgangen wird, um eine Gesamtdämpfung von etwa 0dB zu erreichen.
8B zeigt eine Betriebsart für die Dämpfungsschaltung von 3, bei der die Dämpfung durch den ersten Dämpfungsblock bereitgestellt wird und jeder der zweiten bis vierten Dämpfungsblöcke umgangen wird, um eine Gesamtdämpfung von etwa 1 dB zu erreichen.
8C zeigt eine Betriebsart für die Dämpfungsschaltung von 3, bei der die Dämpfung durch den zweiten Dämpfungsblock bereitgestellt wird und jeder der ersten, dritten und vierten Dämpfungsblöcke umgangen wird, um eine Gesamtdämpfung von etwa 2 dB zu erreichen.
8D zeigt eine Betriebsart für die Dämpfungsschaltung von 3, in der die Dämpfung durch jeden der ersten und zweiten Dämpfungsblöcke bereitgestellt wird und jeder der dritten und vierten Dämpfungsblöcke umgangen wird, um eine Gesamtdämpfung von etwa 3 dB zu erreichen.
8E zeigt eine Betriebsart für die Dämpfungsschaltung von 3, bei der die Dämpfung durch jeden der zweiten bis vierten Dämpfungsblöcke bereitgestellt wird und der erste Dämpfungsblock umgangen wird, um eine Gesamtdämpfung von etwa 14 dB zu erreichen.
8F zeigt eine Betriebsart für die Dämpfungsschaltung von 3, in der die Dämpfung durch jeden der vier Dämpfungsblöcke bereitgestellt wird, um eine Gesamtdämpfung von etwa 15 dB zu erreichen.
9A zeigt einen Kompensationspfad, der eine lokale Kompensationskapazität umfasst.
9B zeigt, dass in einigen Ausführungsformen die Kapazität von 9A als Transistorvorrichtung implementiert werden kann, die eingerichtet ist, einen gewünschten Kapazitätswert bereitzustellen.
10 zeigt, dass in einigen Ausführungsformen eine Dämpfungsschaltung mit einem oder mehreren hier beschriebenen Merkmalen von einer Steuerung gesteuert werden kann.
11 zeigt, dass in einigen Ausführungsformen ein Teil oder die gesamte Dämpfungsschaltung mit einem oder mehreren hier beschriebenen Merkmalen auf einem Halbleiterchip implementiert werden kann.
12 zeigt ein Beispiel, bei dem ein Teil oder die Gesamtheit einer Dämpfungsschaltung mit einem oder mehreren hier beschriebenen Merkmalen auf einem gepackten Modul implementiert werden kann, und solch ein gepacktes Modul kann einen Halbleiterchip ähnlich dem Beispiel von 11 umfassen.
13 zeigt ein weiteres Beispiel, bei dem ein Teil oder die gesamte Dämpfungsschaltung mit einem oder mehreren hier beschriebenen Merkmalen auf einem gepackten Modul implementiert werden kann, und solch ein gepacktes Modul eine Vielzahl von Halbleiterchips umfassen kann.
14 zeigt nicht einschränkende Beispiele dafür, wie ein Dämpfungsglied mit einem oder mehreren der hier beschriebenen Merkmale in einem Hochfrequenzsystem implementiert werden kann.
15 zeigt ein Beispiel für ein Diversitätsempfangsmodul, das ein Dämpfungsglied mit einem oder mehreren hier beschriebenen Merkmalen umfasst.
16 zeigt ein Beispiel für eine drahtlose Vorrichtung mit einem oder mehreren vorteilhaften, hier beschriebenen Merkmalen.

DETAILLIERTE BESCHREIBUNG EINIGER AUSFÜHRUNGSBEISPIELE
Die hierin enthaltenen Überschriften dienen, soweit vorhanden, lediglich der Übersichtlichkeit und haben keinen Einfluss auf den Schutzumfang oder die Bedeutung der beanspruchten Erfindung.
Es werden hier verschiedene Beispiele für Schaltungen, Vorrichtungen und Verfahren im Zusammenhang mit Dämpfungsgliedern vorgestellt, die beispielsweise in Hochfrequenzanwendungen (HF) eingesetzt werden können. Obwohl hier verschiedene Beispiele im Zusammenhang mit HF-Anwendungen beschrieben werden, wird davon ausgegangen, dass solche Schaltungen, Vorrichtungen und Verfahren im Zusammenhang mit Dämpfungsgliedern in anderen elektronischen Anwendungen eingesetzt werden können.
1 stellt eine Dämpfungsschaltung 100 dar, die eingerichtet ist, ein HF-Signal an einem Eingangsknoten (IN) zu empfangen und ein gedämpftes HF-Signal an einem Ausgangsknoten (OUT) zu erzeugen. Eine solche Dämpfungsschaltung kann eine oder mehrere der hier beschriebenen Funktionen umfassen, um wünschenswerte Funktionalitäten wie Phasenverschiebungskompensation, Verstärkungskompensation und/oder verlustarme Umgehungs-/Bypassfähigkeit bereitzustellen. Eine solche Phasenkompensation kann, wie hier beschrieben, beispielsweise eine etwa Nullphasenverschiebung bewirken, die sich aus einem Dämpfungsblock und/oder der Dämpfungsschaltung selbst ergibt. Wie hier ebenfalls beschrieben, kann eine solche Verstärkungskompensation beispielsweise eine annähernd flache Verstärkung über einen Frequenzbereich ermöglichen.
Es sei darauf hingewiesen, dass Phasenänderung und Verstärkungssteigung im Allgemeinen nicht erwünscht sind, wenn ein Eingangssignal ein Dämpfungsglied durchläuft, da solche Effekte zu Leistungseinbußen in einer Kommunikationsverbindung führen können. In einigen Ausführungsformen kann die Dämpfungsschaltung 100 von 1 ein lokales Kompensationsschema umfassen, um das Problem der Phasenänderung zu lösen. In einigen Ausführungsformen kann eine solche Dämpfungsschaltung auch ein globales Kompensationsschema umfassen, um das Problem der Phasenänderung zu lösen. Es können, wie hier beschrieben, solche Kompensationsschemata eingerichtet werden, um Quellen für solche Phasenänderungen aufzudecken. Eben ist hier beschrieben, dass solche Kompensationsschemata auch eine annähernd flache Verstärkung über einen relativ breiten Frequenzbereich bieten können. Weiter ist hier auch beschrieben, dass solche Kompensationsschemata auch einen Bypass-Pfad mit relativ geringen Verlusten bereitstellen können, was in einigen Situationen (z.B. wenn kein Dämpfungspfad verwendet wird) wünschenswert ist, um die Signaldämpfung auf ein Minimum zu beschränken.
Zum Zwecke der Beschreibung kann eine Dämpfungsschaltung auch als Dämpfungsanordnung oder einfach als Dämpfungsglied bezeichnet werden. Die Beschreibung einer solchen Dämpfungsschaltung, einer Dämpfungsanordnung, eines Dämpfungsglieds usw. kann für einen oder mehrere Dämpfungsblöcke (hierin auch als lokale Dämpfung bezeichnet), eine Gesamtdämpfungsschaltung (hierin auch als globale Dämpfung bezeichnet) oder auch eine Kombination derselben gelten.
2 zeigt ein Blockdiagramm einer Dämpfungsschaltung 100, die eingerichtet ist, ein HF-Signal an ihrem Eingangsknoten (IN) zu empfangen und ein HF-Ausgangssignal an ihrem Ausgangsknoten (OUT) bereitzustellen. Ein solches HF-Ausgangssignal kann durch einen oder mehrere Dämpfungswerte gedämpft werden oder im Wesentlichen mit dem HF-Eingangssignal übereinstimmen (z.B. durch Umgehungs-/Bypass-Funktionalität), wenn eine Dämpfung nicht gewünscht wird. Beispiele, wie solche Dämpfungswerte und Bypassfunktionen implementiert werden können, werden hier nun näher beschrieben. Ebenfalls werden hier Beispiele beschrieben, wie die Phasenkompensation auf lokaler Dämpfungsebene, auf globaler Ebene oder einer beliebigen Kombination davon implementiert werden kann.
Im Beispiel von 2 wird gezeigt, dass eine Vielzahl von Dämpfungsblöcken in einer binär gewichteten Konfiguration implementiert ist. So werden beispielsweise vier Dämpfungsblöcke (102a, 102b, 102c, 102d) in Reihe zwischen dem Eingangs- (IN) und dem Ausgangsknoten (OUT) angeordnet und so dargestellt, dass sie jeweils 1dB, 2dB, 4dB, 8dB Dämpfungen liefern. Durch verschiedene Kombinationen solcher Dämpfungen (und/oder Bypässe) kann die Dämpfungsschaltung 100 eine Gesamtdämpfung von 0dB bis 15dB in 1dB-Schritten bereitstellen. Beispiele, wie solche unterschiedlichen Gesamtdämpfungen erreicht werden können, werden hier näher beschrieben.
Im Beispiel von 2, wie auch in anderen Beispielen, die auf 2 basieren, werden vier binär gewichtete Dämpfungsblöcke verwendet. Es versteht sich jedoch, dass ein oder mehrere erfindungsgemäße Merkmale auch in Dämpfungsschaltungen mit mehr oder weniger Anzahl von Dämpfungsblöcken implementiert werden können. So können beispielsweise drei Dämpfungsblöcke verwendet werden, um Dämpfungswerte von 0dB bis 7dB in 1dB-Schritten bereitzustellen. In einem weiteren Beispiel können fünf Dämpfungsblöcke verwendet werden, um Dämpfungswerte von 0dB bis 31dB in 1dB-Schritten bereitzustellen.
In den verschiedenen hierin beschriebenen Beispielen wird ein Dämpfungsschrittwert von 1dB angenommen. Es versteht sich jedoch, dass ein solcher Dämpfungsschrittwert auch einen anderen Wert als 1dB haben kann. Dementsprechend versteht es sich, dass ein oder mehrere erfindungsgemäße Merkmale in einer Dämpfungsschaltung mit einer Vielzahl von Dämpfungsblöcken implementiert werden können, die in der Lage sind, Dämpfungswerte basierend auf einem binär gewichteten Schema bereitzustellen, wobei ein i-ter Dämpfungsblock in der Lage ist, eine Dämpfung von A2^i-1 zu liefern, wobei A ein Dämpfungsschrittwert ist (z.B. 0,5dB, 1dB, 2dB, etc.). Im Beispiel von 2 beispielsweise ist A = 1dB, so dass der erste Dämpfungsblock (i = 1) eine Dämpfung von 1dB × 2° = 1dB; der zweite Dämpfungsblock (i = 2) eine Dämpfung von 1dB × 2¹ = 2dB; und so weiter, ergibt.
In einem anderen Beispiel wird angenommen, dass eine feinere Schrittweite (z.B. 0,5dB) in der Dämpfung für einen ähnlichen Dämpfungsbereich wie im Beispiel von 2 (z.B. 0 bis 15,5dB) gewünscht wird. In einem solchen Beispiel kann ein erster Dämpfungsblock (i = 1) eine Dämpfung von 0,5dB × 2° = 0,5dB, ein zweiter Dämpfungsblock (i = 2) eine Dämpfung von 0,5dB × 2¹ = 1,0dB, ein dritter Dämpfungsblock (i = 3) eine Dämpfung von 0.5dB × 2² = 2,0dB, ein vierter Dämpfungsblock (i = 4) kann eine Dämpfung von 0,5dB × 2³ = 4,0dB und ein fünfter Dämpfungsblock (i = 5) eine Dämpfung von 0,5dB × 2⁴ = 8,0dB liefern. Mit diesen fünf binär gewichteten Dämpfungsblöcken können Dämpfungswerte von 0dB bis 15,5dB in 0,5dB-Schritten bereitgestellt werden.
Im Beispiel von 2 wird dargestellt, dass jeder der Dämpfungsblöcke 102a, 102b, 102c, 102d eine entsprechende Phasenkompensationsschaltung (104a, 104b, 104c, 104d) umfasst. Beispiele für solche Phasenkompensationsschaltungen werden hier näher beschrieben. Im Beispiel von 2 sind alle Dämpfungsblöcke mit entsprechenden Phasenkompensationsschaltungen dargestellt. Es versteht sich jedoch, dass in einigen Ausführungsformen ein oder mehrere Dämpfungsblöcke eine solche Phasenkompensationsschaltung(en) aufweisen können oder auch nicht.
Im Beispiel von 2 versteht es sich, dass die Dämpfungsblöcke 102a, 102b, 102c, 102d ähnliche Dämpfungskonfigurationen aufweisen können oder auch nicht. So können beispielsweise einer oder mehrere der Dämpfungsblöcke eine T-Dämpfungskonfiguration aufweisen, und einer oder mehrere der Dämpfungsblöcke können eine Pi-Dämpfungskonfiguration aufweisen. Dabei versteht es sich, dass die Dämpfungsschaltung 100 von 2 eine oder mehrere Arten von Dämpfungskonfigurationen zwischen den Dämpfungsblöcken umfassen kann. Weiter versteht es sich, dass andere Arten von Dämpfungskonfigurationen in einem oder mehreren Dämpfungsblöcken implementiert werden können.
3 zeigt eine Dämpfungsschaltung 100, die ein spezifischeres Beispiel für die Dämpfungsschaltung 100 aus 2 sein kann. Im Beispiel von 3 ist dargestellt, dass jeder der drei Dämpfungsblöcke 102a, 102b, 102c eine Brücken-T-Dämpfungsanordnung und einen entsprechenden Bypass-Pfad (105a, 105b oder 105c) umfasst. So wird beispielsweise gezeigt, dass der erste Dämpfungsblock 102a Widerstände R1_A , R1'_A , R2_A , R3_A umfasst, die in einer Brücken-T-Konfiguration angeordnet sind. Die Widerstände R1_A und R1'_A werden als in Reihe dargestellt und zwischen Ein- und Ausgangsknoten des ersten Dämpfungsblocks 102a implementiert. Der Widerstand R2_A wird so dargestellt, dass er zwischen dem Eingangsknoten und dem Ausgangsknoten derart implementiert ist, dass er elektrisch parallel zur Reihenschaltung von R1_A und R1'_A . ist. Der Widerstand R3_A wird als zwischen einer Masse und einem Knoten zwischen R1_A und R1'_A implementiert gezeigt (hierin auch als T-Knoten bezeichnet).
Ebenso ist der zweite Dämpfungsblock 102b dargestellt, der die Widerstände R1_B , R1'_B , R2_B , R3_B umfasst, die in einer Brücken-T-Konfiguration angeordnet sind. Die Widerstände R1_B und R1'_B werden als in Reihe geschaltet und zwischen Ein- und Ausgangsknoten des ersten Dämpfungsblocks 102b implementiert. Es wird gezeigt, dass der Widerstand R2_B zwischen dem Eingangsknoten und dem Ausgangsknoten so implementiert ist, dass er elektrisch parallel zur Serienkombination von R1_B und R1'_B ist. Es wird gezeigt, dass der Widerstand R3B zwischen Masse und einem Knoten zwischen R1_B und R1'_B (hierin auch als T-Knoten bezeichnet) implementiert ist.
Ebenso ist der dritte Dämpfungsblock 102c dargestellt, der die Widerstände R1_C , R1'_C , R2_C , R3_C umfasst, die in einer Brücken-T-Konfiguration angeordnet sind. Die Widerstände R1_C und R1'_C werden als in Reihe geschaltet und zwischen Ein- und Ausgangsknoten des ersten Dämpfungsblocks 102c implementiert. Es wird gezeigt, dass der Widerstand R2_C zwischen dem Eingangsknoten und dem Ausgangsknoten so implementiert ist, dass er elektrisch parallel zur Serienkombination von R1_C und R1'_C ist. Es wird gezeigt, dass der Widerstand R3_C zwischen Masse und einem Knoten zwischen R1_C und R1'_C (hierin auch als T-Knoten bezeichnet) implementiert ist.
Im Beispiel von 3 ist dargestellt, dass der vierte Dämpfungsblock 102d die Widerstände R1_D , R2_D , R3_D umfasst, die in einer Pi-Konfiguration angeordnet sind. Es wird gezeigt, dass der Widerstand R1_D zwischen Ein- und Ausgangsknoten des vierten Dämpfungsblocks 102d implementiert ist. Es wird gezeigt, dass der Widerstand R2_D zwischen dem Eingangsknoten und der Masse implementiert ist; ebenso wird der Widerstand R3_D zwischen dem Ausgangsknoten und der Masse implementiert.
In der Brücken-T-Konfiguration jedes der drei Dämpfungsblöcke 102a, 102b, 102c von 3 kann ein schaltender FET (M2_A , M2_B oder M2_C ) zwischen dem entsprechenden T-Knoten und einem Ende des Shuntwiderstandes (R3_A , R3_B oder R3_C ) vorgesehen werden, wobei das andere Ende des Shuntwiderstandes mit Masse gekoppelt ist. Ein solcher schaltender FET (M2_A , M2_B oder M2_C ) kann eingeschaltet werden, wenn die Dämpfung für den entsprechenden Dämpfungsblock aktiviert ist, und ausgeschaltet werden, wenn die Dämpfung duch den entsprechenden Bypass-Pfad (105a, 105b oder 105c) umgangen wird. Ein solcher Bypass-Pfad kann beispielsweise einen entsprechenden schaltenden FET (M1_A , M1_B oder M1_C ) umfassen, der ausgeschaltet werden kann, wenn die Dämpfung für den entsprechenden Dämpfungsblock aktiviert ist, und eingeschaltet werden kann, wenn die Dämpfung durch den Bypass-Pfad umgangen wird.
In der Pi-Konfiguration des vierten Dämpfungsblocks 102d von 3 kann ein schaltender FET M2_D zwischen dem Eingangsknoten und einem Ende des Widerstandes R2_D vorgesehen werden, wobei das andere Ende des Widerstandes R2_D mit Masse gekoppelt ist. Ebenso kann ein schaltender FET M3_D zwischen dem Ausgangsknoten und einem Ende des Widerstandes R3_D vorgesehen werden, wobei das andere Ende des Widerstandes R3_D mit Masse gekoppelt ist. Solche schaltenden FETs (M2_D und M3_D ) können eingeschaltet werden, wenn die Dämpfung für den vierten Dämpfungsblock 102d aktiviert ist, und ausgeschaltet werden, wenn die Dämpfung über den Bypass-Pfad 105d umgangen wird. Ein solcher Bypass-Pfad (105d) kann beispielsweise einen schaltenden FET M1_D umfassen, der ausgeschaltet werden kann, wenn die Dämpfung für den vierten Dämpfungsblock 102d aktiviert ist, und eingeschaltet werden kann, wenn die Dämpfung durch den Bypass-Pfad 105d umgangen wird.
In der Brücken-T-Konfiguration des zweiten Dämpfungsblocks 102b von 3 kann eine Kapazität C2 vorgesehen werden, die elektrisch parallel zum Widerstand R3_B ist. Wie hier beschrieben, kann eine solche Kapazität ausgewählt werden, um die Phasenverschiebung zu kompensieren, die auftritt, wenn ein HF-Signal durch den Dämpfungsblock geleitet wird. Wie hier ebenfalls beschrieben, kann eine solche Kapazität es dem Dämpfungsblock auch ermöglichen, ein wünschenswert flaches Verstärkungsprofil über einen relativ breiten Frequenzbereich zu erzeugen.
Ebenso kann in der Brücken-T-Konfiguration des dritten Dämpfungsblocks 102c von 3 eine Kapazität C4 vorgesehen werden, die elektrisch parallel zum Widerstand R3_C ist. Wie hier beschrieben, kann eine solche Kapazität ausgewählt werden, um die Phasenverschiebung zu kompensieren, die auftritt, wenn ein HF-Signal durch den Dämpfungsblock geleitet wird. Wie hier ebenfalls beschrieben, kann eine solche Kapazität es dem Dämpfungsblock auch ermöglichen, ein wünschenswert flaches Verstärkungsprofil über einen relativ breiten Frequenzbereich zu erzeugen.
In der Pi-Konfiguration des vierten Dämpfungsblocks 102d von 3 kann eine Kapazität C8 vorgesehen werden, die elektrisch parallel zum Widerstand R2_D ist. Ebenso kann eine Kapazität C8' vorgesehen werden, die elektrisch parallel zum Widerstand R3_D ist. Wie hier beschrieben, können solche Kapazitäten ausgewählt werden, um die Phasenverschiebung zu kompensieren, die auftritt, wenn ein HF-Signal durch den Dämpfungsblock geleitet wird. Wie hier ebenfalls beschrieben, können solche Kapazitäten es dem Dämpfungsblock auch ermöglichen, ein wünschenswert flaches Verstärkungsprofil über einen relativ breiten Frequenzbereich zu erzeugen.
Zum Beispiel von 3 wird darauf hingewiesen, dass der erste Dämpfungsblock 102a keine Kompensationskapazität umfasst. In einigen Ausführungsformen kann ein Dämpfungsblock mit einem niedrigeren Dämpfungswert nicht zu einer signifikanten Phasenverschiebung führen; dementsprechend kann eine Kompensationsschaltung (z.B. eine Kompensationskapazität) einen erheblichen Kompensationsvorteil bieten oder auch nicht.
Im Dämpfungsblock 102b ermöglicht das Vorhandensein der Kapazität C2 parallel zum Widerstand R3_B die Durchführung einer Phasenkompensation wie hierin beschrieben. Wie hier ebenfalls beschrieben, kann eine solche Phasenkompensation auch von den Werten eines oder mehrerer Widerstände des Dämpfungsblocks 102b sowie dem On-Widerstandswert (Ron) des Schalttransistors M2_B abhängen. Dementsprechend wird davon ausgegangen, dass ein mit 104b gekennzeichnetes Kästchen einige oder alle Schaltungselemente einer jeweiligen Phasenkompensationsschaltung umfassen kann oder einige oder alle Schaltungselemente umfasst, die eine solche Phasenkompensation beeinflussen können.
Ebenso ermöglicht im Dämpfungsblock 102c das Vorhandensein der Kapazität C4 parallel zum Widerstand R3_C die Durchführung einer hier beschriebenen Phasenkompensation. Wie hier ebenfalls beschrieben, kann eine solche Phasenkompensation auch von den Werten eines oder mehrerer Widerstände des Dämpfungsblocks 102c sowie dem On-Widerstandswert (Ron) des Schalttransistors M2_C abhängen. Dementsprechend wird davon ausgegangen, dass ein mit 104c gekennzeichnetes Kästchen einige oder alle Schaltungselemente einer jeweiligen Phasenkompensationsschaltung umfassen kann oder einige oder alle Schaltungselemente umfasst, die eine solche Phasenkompensation beeinflussen können.
Im Dämpfungsblock 102d ermöglicht das Vorhandensein der Kapazitäten C8 und C8' parallel zu ihren jeweiligen Widerständen R2_D und R3_D eine hier beschriebene Phasenkompensation. Wie hier ebenfalls beschrieben, kann eine solche Phasenkompensation auch von den Werten der Widerstände R2_D und R3_D sowie von den On-Widerstandswerten (Ron) der Schalttransistoren M2_D und M3_D abhängen. Dementsprechend wird davon ausgegangen, dass ein als 104d bezeichnetes Kästchen einige oder alle Schaltungselemente einer Phasenkompensationsschaltung umfasst oder einige oder alle Schaltungselemente, die eine solche Phasenkompensation beeinflussen können.
Im Beispiel von 3 können einige oder alle der verschiedenen schaltenden FETs als z.B. Silizium-auf-Isolator (SOI)-Vorrichtungen implementiert werden. Es versteht sich, dass, während so verschiedene Schalt-FETs als NFETs dargestellt werden, ein oder mehrere erfindungsgemäße Merkmale auch unter Verwendung anderer Arten von FETs implementiert werden können. Es versteht sich überdies, dass die verschiedenen Schalter im Beispiel von 3 auch als andere Transistortypen implementiert werden können, einschließlich Nicht-FET-Transistoren.
Die 4 und 5 zeigen ein Beispiel dafür, wie die Phasenkompensation für den Dämpfungsblock 102d des Beispiels von 3 implementiert werden kann. Die 6 und 7 zeigen ein Beispiel dafür, wie die Phasenkompensation für jeden der Dämpfungsblöcke 102b, 102c des Beispiels von 3 implementiert werden kann.
4 zeigt den Dämpfungsblock 102d selbst, und ein solcher Dämpfungsblock kann den vierten Dämpfungsblock 102d von 3 darstellen. Im Beispiel von 4 befindet sich der Dämpfungsblock 102d in seinem Dämpfungsmodus, so dass ein am lokalen Eingangsknoten (IN) empfangenes HF-Signal abgeschwächt und am lokalen Ausgangsknoten (OUT) bereitgestellt wird. Dementsprechend ist der Bypass-Schalt-FET M1_D des Bypass-Pfades 105d AUS, und jeder der Schalt-FETs M2_D und M3_D der Schaltung 104d ist auf EIN geschaltet.
5 zeigt eine Schaltkreisdarstellung 120 des beispielhaften Dämpfungsblocks 102d von 4, in welchem die verschiedenen schaltenden FETs entweder als Off-Kapazität(en) oder On-Widerstand(e) dargestellt sind. So wird beispielsweise der AUS-Zustand von M1_D als Off-Kapazität Coff und der EIN-Zustand von M2_D und M3_D jeweils als On-Widerstand Ron dargestellt. Zum Zwecke der Beschreibung wird davon ausgegangen, dass die Pi-Dämpfungsanordnung von 4 im Allgemeinen symmetrisch ist. Dementsprechend kann M2_D ähnlich wie M3_D sein, so dass Ron von M2_D ungefähr gleich Ron von M3_D ist; daher zeigt 5 M2 _D und M3_D jeweils als Ron. Ebenso werden die Widerstände R2_D und R3_D in 4 als annähernd gleich angenommen; daher stellt 5 R2 _D und R3_D jeweils mit einem Widerstand R2 dar. Ebenso werden die Kapazitäten C8 und C8' in 4 als annähernd gleich angenommen; daher zeigt 5 jeweils C8 und C8' als mit einer Kompensationskapazität von Cc.
In 5 ist die Schaltungsdarstellung 120 gezeigt, die eine Quellimpedanz Rs am lokalen Eingang (IN) und eine Lastimpedanz RL am lokalen Ausgang (OUT) aufweist. Diese Impedanzwerte können gleich sein oder auch nicht. Zur Beschreibung werden jedoch bei einer charakteristischen Impedanz Z0 (z.B. bei 50Ω) die gleichen Werte von Rs und RL angenommen.
Unter der vorstehenden Annahme können die Werte von R1 und R2 im Beispiel von 5 wie folgt erhalten werden: $R_{1} = \frac{Z_{0}}{2} \cdot \frac{K - 1}{K + 1}$
$R_{2} = Z_{0} \cdot \frac{K + 1}{K - 1} .$
In den Gleichungen 1 und 2 stellt der Parameter K den Dämpfungswert des Dämpfungsblocks 120 dar. Es wird darauf hingewiesen, dass R1 mit zunehmender Dämpfung im Allgemeinen zunimmt und R2 im Allgemeinen abnimmt.
Unter Bezugnahme auf 5 und unter der Annahme, dass der On-Widerstand Ron von M2_D und M3_D jeweils etwa Null ist, kann ein Teil des Dämpfungsblocks 120, der als Netzwerk 1 bezeichnet wird, zur Vorwärtsverstärkung und Phasenverschiebung (z.B. Phasenanschnitt) des Dämpfungsblocks 120 beitragen: $\frac{V_{o u t}}{V_{i n}} = \frac{R_{L} (1 + s R_{1} C_{o f f})}{(R_{L} + R_{1}) + s R_{L} R_{1} C_{o f f}}$
$ϕ = {tan}^{- 1} (ω R_{1} C_{o f f}) - {tan}^{- 1} (ω \frac{R_{1} R_{L}}{R_{1} + R_{L}} C_{o f f}) .$
In 5 kann ein Teil des Dämpfungsblocks 120, der als Netzwerk 2 bezeichnet wird, zur Vorwärtsverstärkung und Phasenverschiebung (z.B. Phasenverzögerung) des Dämpfungsblocks 120 beitragen: $\frac{V_{o u t}}{V_{i n}} = \frac{R_{2}^{'}}{(R_{2}^{'} + R_{1}) + s R_{2}^{'} R_{1} C_{c}}$
$ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{2}^{'} C_{c}}{R_{1} + R_{2}^{'}}) .$
In den Gleichungen 3-6 ist ω = 2πf, wobei f die Frequenz ist und R₂' ein Widerstandswert der parallelen Anordnung von R₂ und R_L ist.
Unter Bezugnahme auf die 4 und 5 sowie die Gleichungen 4 und 6 wird darauf hingewiesen, dass die Parameter ω, R_L, C_off, R₁ und R₂ typischerweise für eine bestimmte Frequenz, eine charakteristische Impedanz, eine schaltende FET-Konfiguration und einen Dämpfungswert eingestellt werden. In einigen Ausführungsformen kann jedoch der Wert der Kompensationskapazität Cc so eingestellt werden, dass die Phasenverzögerung von Gleichung 6 den Phasenanschnitt von Gleichung 4 kompensiert. Eine solche Phasenkompensation kann es ermöglichen, dass die dem Dämpfungsblock 102d/120 der 4 und 5 zugeordnete Phase auf oder nahe bei einem Sollwert liegt. So kann beispielsweise die dem Dämpfungsblock 102d/120 zugeordnete kompensierte Phase im Wesentlichen die gleiche Phasenänderung aufweisen wie in einem Referenzmodus.
Bezugnehmend auf die 4 und 5 wird darauf hingewiesen, dass, da Coff parallel zu R1 angeordnet ist, deren Impedanz 1/(jωC_off) eine äquivalente Reihenimpedanz zwischen dem Eingangs- und dem Ausgangsknoten mit zunehmender Frequenz verkleinert, was zu einer geringeren Dämpfung bei einer höheren Frequenz führt. Umgekehrt kann es bei einer niedrigeren Frequenz zu einer höheren Dämpfung kommen.
Es wird ferner darauf hingewiesen, dass die Kompensationskapazität Cc parallel zum entsprechenden Shuntwiderstand R2 angeordnet ist. Somit bewirkt die Impedanz (1/(j/ωC_c)) der Kompensationskapazität Cc, dass eine äquivalente Impedanz des Shuntarms kleiner wird, was zu einer höheren Dämpfung des Dämpfungsblocks führt. So kann in einigen Ausführungsformen die Kompensationskapazität Cc gewählt werden, um den Einfluss von Coff auf die Verstärkung zu kompensieren und dadurch ein gewünschtes Verstärkungsprofil (z.B. etwa flaches Profil) für den Dämpfungsblock über einen weiten Frequenzbereich zu erreichen. In einigen Ausführungsformen kann die Kompensationskapazität Cc so gewählt werden, dass sie mindestens eine hierin beschriebene Phasenkompensation sowie mindestens eine hierin beschriebene für den Dämpfungsblock bereitstellt.
Die 6 und 7 zeigen ein Beispiel dafür, wie die Phasenkompensation für jeden der Dämpfungsblöcke 102b, 102c des Beispiels von 3 implementiert werden kann. 6 zeigt einen einzelnen Dämpfungsblock 102, und ein solcher Dämpfungsblock kann jeden der beiden exemplarischen Dämpfungsblöcke 102b, 102c von 3 darstellen. Dementsprechend werden Bezugszeichen der verschiedenen Elemente des Dämpfungsblocks 102 ohne Indizes dargestellt.
Im Beispiel von 6 befindet sich der Dämpfungsblock 102 in seinem Dämpfungsmodus, so dass ein am lokalen Eingangsknoten (IN) empfangenes HF-Signal abgeschwächt und am lokalen Ausgangsknoten (OUT) bereitgestellt wird. Dementsprechend ist der Bypass-Schaltungs-FET M1 des Bypass-Pfades 105 AUS und der schaltende FET M2 der Schaltung 104 auf EIN geschaltet.
7 zeigt eine Schaltkreisdarstellung 130 des beispielhaften Dämpfungsblocks 102 von 6, in dem die verschiedenen schaltenden FETs entweder als Off-Kapazität(en) oder als On-Widerstand(e) dargestellt sind. So wird beispielsweise der AUS-Zustand von M1 als Off-Kapazität Coff und der EIN-Zustand von M2 als On-Widerstand Ron dargestellt. Zum Zwecke der Beschreibung wird davon ausgegangen, dass die Brücken-T-Dämpfungsanordnung von 6 im Allgemeinen symmetrisch ist. Dementsprechend werden die Widerstände R1 und R1' in 6 als annähernd gleich angenommen; daher stellt 7 R1 und R1' jeweils mit einem Widerstand R1 dar. In 7 wird angenommen, dass die Kapazität C2 von 6 eine Kompensationskapazität von Cc aufweist.
In 7 ist die Schaltungsdarstellung 130 gezeigt, die eine Quellimpedanz Rs am lokalen Eingang (IN) und eine Lastimpedanz RL am lokalen Ausgang (OUT) aufweist. Diese Impedanzwerte können gleich sein oder auch nicht. Zur Beschreibung werden jedoch bei einer charakteristischen Impedanz Z0 (z.B. bei 50Ω) die gleichen Werte von Rs und RL angenommen. Weiterhin kann davon ausgegangen werden, dass der Widerstand R1 die gleiche charakteristische Impedanz Z0 aufweist (z.B. bei 50Ω).
Mit der vorstehenden Annahme können die Werte von R2 und R3 im Beispiel von 7 wie folgt erhalten werden: $R_{2} = R_{1} \cdot (K - 1)$
$R_{3} = \frac{R_{1}}{K - 1} .$
In den Gleichungen 7 und 8 stellt der Parameter K den Dämpfungswert des Dämpfungsblocks 130 dar. Es wird darauf hingewiesen, dass R2 mit zunehmender Dämpfung im Allgemeinen zunimmt und R3 im Allgemeinen abnimmt.
Unter Bezugnahme auf 7 und unter der Annahme, dass der On-Widerstand Ron von M2 etwa Null ist, kann ein Teil des Dämpfungsblocks 130, der als Netzwerk 1 bezeichnet wird, zur Vorwärtsverstärkung und Phasenverschiebung (z.B. Phasenanschnitt) des Dämpfungsblocks 130 beitragen: $\frac{V_{o u t}}{V_{i n}} = \frac{1 + s R_{2} C_{o f f}}{(1 + \frac{R_{2}}{R_{L}}) + s R_{2} C_{o f f}}$
$ϕ = {tan}^{- 1} (ω R_{2} C_{o f f}) - {tan}^{- 1} (\frac{ω R_{2} C_{o f f}}{1 + \frac{R_{2}}{R_{L}}}) .$
In 7 kann ein Teil des Dämpfungsblocks 130, der als Netzwerk 2 bezeichnet wird, zur Vorwärtsverstärkung und Phasenverschiebung (z.B. Phasenverzögerung) des Dämpfungsblocks 130 beitragen: $\frac{V_{o u t}}{V_{i n}} = \frac{0.5 \cdot R_{3}^{'}}{(R_{3}^{'} + R_{1}) + s R_{3}^{'} R_{1} C_{c}}$
$ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{3}^{'} C_{c}}{R_{1} + R_{3}^{'}}) .$
In den Gleichungen 9-12 ist ω = 2πf, wobei f die Frequenz ist und R₃' ein Widerstandswert der parallelen Anordnung von R₃ und (R₁+R_L) ist.
Bezugnehmend auf die 6 und 7 sowie die Gleichungen 10 und 12 wird darauf hingewiesen, dass die Parameter ω, R_L, C_off, R₁, R₂ und R₃ typischerweise für eine bestimmte Frequenz, eine charakteristische Impedanz, eine schaltende FET-Konfiguration und einen Dämpfungswert eingestellt werden. In einigen Ausführungsformen kann jedoch der Wert der Kompensationskapazität Cc so eingestellt werden, dass die Phasenverzögerung von Gleichung 12 den Phasenanschnitt von Gleichung 12 kompensiert. Eine solche Phasenkompensation kann es ermöglichen, dass die dem Dämpfungsblock 102/130 der 6 und 7 zugeordnete Phase auf oder nahe bei einem Sollwert liegt. So kann beispielsweise die dem Dämpfungsblock 102/130 zugeordnete kompensierte Phase im Wesentlichen die gleiche Phasenänderung aufweisen wie in einem Referenzmodus.
Unter Bezugnahme auf die 6 und 7 wird darauf hingewiesen, dass; da Coff parallel zu R2 angeordnet ist, seine Impedanz 1/(jωC_off) eine äquivalente Reihenimpedanz zwischen dem Eingangs- und dem Ausgangsknoten mit zunehmender Frequenz verkleinert, was zu einer geringeren Dämpfung bei einer höheren Frequenz führt. Umgekehrt kann es bei einer niedrigeren Frequenz zu einer höheren Dämpfung kommen.
Es wird ferner darauf hingewiesen, dass die Kompensationskapazität Cc parallel zum entsprechenden Shunt-Widerstand R3 angeordnet ist. Somit bewirkt die Impedanz (1/(jωC_c)) der Kompensationskapazität Cc, dass eine äquivalente Impedanz des Shuntarms kleiner wird, was zu einer höheren Dämpfung des Dämpfungsblocks führt. So kann in einigen Ausführungsformen die Kompensationskapazität Cc gewählt werden, um den Einfluss von Coff auf die Verstärkung zu kompensieren und dadurch ein gewünschtes Verstärkungsprofil (z.B. etwa flaches Profil) für den Dämpfungsblock über einen weiten Frequenzbereich zu erreichen. In einigen Ausführungsformen kann die Kompensationskapazität Cc so gewählt werden, dass sie mindestens eine hierin beschriebene Phasenkompensation sowie mindestens eine hierin beschriebene Verstärkungskompensation für den Dämpfungsblock bereitstellt.
Die 8A-8F zeigen Beispiele für verschiedene Betriebsarten, die für den Dämpfungskreis 100 in 3 implementiert werden können. In 8A ist die Dämpfungsschaltung 100 in einem Gesamtbypassmodus dargestellt, so dass die Dämpfungsschaltung 100 insgesamt eine Dämpfung von etwa 0dB aufweist. In einem solchen Modus ist jeder der Bypass-Schalter M1_A , M1_B , M1_C , M1_D eingeschaltet, und jeder der Shunt-Schalter M2_A , M2_B , M2_C , M2_D (vorausgesetzt, M2_D ist im Wesentlichen identisch mit M3_D in 3) ist ausgeschaltet. Dementsprechend wird ein HF-Signal als weitergeleitet, wie durch den Pfad 140 angegeben, dargestellt. In einem solchen Modus wird das HF-Signal im Allgemeinen nicht einer Coff-Kapazität ausgesetzt, so dass eine unerwünschte Phasenverschiebung im Allgemeinen nicht auftritt.
In 8B ist die Dämpfungsschaltung 100 in einem Modus dargestellt, der eine Gesamtdämpfung von ca. 1 dB ermöglicht. In einem solchen Modus ist der Bypass-Schalter M1_A AUS, und jeder der verbleibenden Bypass-Schalter M1_B , M1_C , M1_D ist auf EIN geschaltet. Weiterhin ist der Shunt-Schalter M2_A eingeschaltet, und jeder der verbleibenden Shunt-Schalter M2_B , M2_C , M2_D ist ausgeschaltet. Dementsprechend wird ein HF-Signal als weitergeleitet dargestellt, wie durch den Pfad 142 angegeben. In einem solchen Modus wird das HF-Signal im Allgemeinen nur einer Coff-Kapazität des Bypass-Schalters M1_A ausgesetzt; und ein solcher Modus kann, wie hier beschrieben, eine Phasenkompensation erfordern oder auch nicht.
In 8C ist die Dämpfungsschaltung 100 in einem Modus dargestellt, der insgesamt eine Dämpfung von ca. 2dB ermöglicht. In einem solchen Modus ist der Bypass-Schalter M1_B AUS, und jeder der verbleibenden Bypass-Schalter M1_A , M1_C , M1_D ist EIN. Weiterhin ist der Shunt-Schalter M2_B eingeschaltet, und jeder der verbleibenden Shunt-Schalter M2_A , M2_C , M2_D ist ausgeschaltet. Dementsprechend wird ein HF-Signal, wie durch den Pfad 144 angegeben, als weitergeleitet dargestellt. In einem solchen Modus wird das HF-Signal im Allgemeinen einer Coff-Kapazität des Bypass-Schalters M1_B ausgesetzt; und die Phasenkompensation kann, wie hier beschrieben, durch Bereitstellung eines geeigneten Wertes für die Kapazität C2 realisiert werden.
In 8D ist dargestellt, dass sich die Dämpfungsschaltung 100 in einem Modus befindet, der eine Gesamtdämpfung von ca. 3dB ermöglicht. In einem solchen Modus ist jeder der Bypass-Schalter M1_A , M1_B AUS und jeder der verbleibenden Bypass-Schalter M1_C , M1_D ist auf EIN geschaltet. Weiterhin ist jeder der Shunt-Schalter M2_A , M2_B eingeschaltet, und jeder der verbleibenden Shunt-Schalter M2_C , M2_D ist ausgeschaltet. Dementsprechend wird ein HF-Signal, wie durch den Pfad 146 angegeben, als weitergeleitet dargestellt. In einem solchen Modus wird das HF-Signal im Allgemeinen einer Coff-Kapazität jedes der Bypass-Schalter M1_A , M1_B ausgesetzt; und die Phasenkompensation kann, wie hier beschrieben, durch Bereitstellen eines geeigneten Wertes für die Kapazität C2 realisiert werden.
Höhere Dämpfungswerte können auf ähnliche Weise durch Inkrementieren in 1 dB-Schritten durch verschiedene Kombinationen der binär gewichteten Dämpfungsblöcke bereitgestellt werden. Bei Fortsetzung dieser Erhöhung der Dämpfung kann durch die Dämpfungsschaltung 100 eine Gesamtdämpfung von ca. 14dB erreicht werden, wie in 8E dargestellt. In einem solchen Modus ist jeder der Bypass-Schalter M1_B , M1_C , M1_D ausgeschaltet, und der verbleibende Bypass-Schalter M1_A ist eingeschaltet. Weiterhin ist jeder der Shunt-Schalter M2_B , M2_C , M2_D eingeschaltet, und der verbleibende Shunt-Schalter M2_A ist ausgeschaltet. Dementsprechend wird ein HF-Signal, wie durch den Pfad 148 angegeben, als weitergeleitet dargestellt. In einem solchen Modus wird das HF-Signal im Allgemeinen einer Coff-Kapazität jedes der Bypass-Schalter M1_B , M1_C , M1_D ausgesetzt; und die Phasenkompensation kann, wie hier beschrieben, durch Bereitstellung geeigneter Werte für die Kapazitäten C2, C4, C8 realisiert werden.
Wie in 8F dargestellt, kann durch die Dämpfungsschaltung 100 eine Gesamtdämpfung von ca. 15dB erreicht werden. In einem solchen Modus ist jeder der Bypass-Schalter M1_A , M1_B , M1_C , M1_D AUS und jeder der Shunt-Schalter M2_A , M2_B , M2_C , M2_D auf EIN geschaltet. Dementsprechend wird ein HF-Signal, wie durch den Pfad 150 angegeben, als weitergeleitet dargestellt. In einem solchen Modus wird das HF-Signal im Allgemeinen einer Coff-Kapazität jedes der Bypass-Schalter M1_A , M1_B , M1_C , M1_D ausgesetzt; und die Phasenkompensation kann, wie hier beschrieben, durch Bereitstellung geeigneter Werte für die Kapazitäten C2, C4, C8 realisiert werden.
Eine Kompensationsschaltung (z.B. 104b, 104c, 104c, 104c in 3) kann, wie hier beschrieben, eine Kompensationskapazität umfassen (z.B. C2, C4, C8 in 3 und Cc in 5 und 7). 9A zeigt einen Kompensationspfad 170, der eine solche lokale Kompensationskapazität (angegeben als C) umfasst. Ein solcher Kompensationspfad weist auch einen Widerstand R parallel zu C auf.
9B zeigt, dass in einigen Ausführungsformen die Kapazität C von 9A als FET-Vorrichtung 172 (z.B. als MOSFET-Vorrichtung) implementiert werden kann, die eingerichtet ist, einen gewünschten Kapazitätswert von C bereitzustellen. So können beispielsweise Source und Drain der FET-Vorrichtung 172 mit den beiden Enden des Widerstandes R verbunden werden, und ein Gate der FET-Vorrichtung 172 kann ohne eine Gate-Vorspannung geerdet werden, so dass die FET-Vorrichtung 172 als eine Kapazität ähnlich der von C aus 9A wirkt.
Wird die Kompensationskapazität wie im Beispiel der 9B implementiert, so können eine Reihe von wünschenswerten Eigenschaften erreicht werden. So können beispielsweise die Kompensationskapazitätselemente im Wesentlichen zusammen mit den verschiedenen FETs hergestellt werden (z.B. Bypass-FETs M1_B , M1_C , M1_D in 3). In einem weiteren Beispiel und unter der Annahme der vorstehenden Gemeinsamkeit des Herstellungsprozesses werden die FET-Vorrichtungen 172, die als Kapazitäten fungieren, von im Wesentlichen den gleichen Prozessschwankungen betroffen, die auch die anderen FETS betreffen (einschließlich der lokalen Bypass-FETs M1_B , M1_C , M1_D ). Dementsprechend kann eine Prozessunabhängigkeit z.B. zwischen den FET-Vorrichtungen 172 und den anderen FETs erreicht werden.
10 zeigt, dass in einigen Ausführungsformen eine Dämpfungsschaltung 100 mit einem oder mehreren hier beschriebenen Merkmalen überdies einen globalen Bypass-Pfad 106 und eine globale Phasenkompensationsschaltung 108 umfassen kann. Ein solcher globaler Bypass-Pfad kann aktiviert werden, indem ein am Eingangsknoten (IN) empfangenes HF-Signal über den globalen Bypass-Pfad 106 an den Ausgangsknoten (OUT) geleitet wird. In einem solchen globalen Bypass-Modus kann jeder der ersten Schalter S1 zwischen dem Eingangsknoten und einem ersten Knoten 110 und ein zweiter Schalter S2 zwischen einem zweiten Knoten und dem Ausgangsknoten geöffnet werden, um die binären gewichteten Dämpfungsblöcke (zusammen als 102 bezeichnet) und eine oder mehrere lokale Phasenkompensationsschaltungen darin (zusammen als 104 bezeichnet) allgemein zu isolieren.
Befindet sich die Dämpfungsschaltung 100 in einem Dämpfungsmodus, so können die binär gewichteten Dämpfungsblöcke 102 und ihre lokale(n) Phasenkompensationsschaltung(en) 104 wie hier beschrieben betrieben werden, und der globale Bypass-Pfad 106 kann deaktiviert werden. Somit kann ein am Eingangsknoten (IN) empfangenes HF-Signal über den geschlossenen ersten Schalter S1, die binär gewichteten Dämpfungsblöcke 102 und den geschlossenen zweiten Schalter S2 an den Ausgangsknoten (OUT) weitergeleitet werden. In einem solchen Dämpfungsmodus kann ein Teil oder die gesamte Phasenverschiebung (z.B. Phasenanschnitt), die dem deaktivierten globalen Bypass-Pfad 106 zugeordnet ist, durch die globale Phasenkompensationsschaltung 108 kompensiert werden. Weitere Einzelheiten zu einem solchen globalen Bypass-Pfad und einer globalen Phasenkompensation sind in der US-Patentanmeldung Nr. 15/687,475 mit dem Titel „DÄMPFUNGSGLIEDER MIT PHASENVERSCHIEBUNGS- UND VERSTÄRKUNGSKOMPENSATIONS-SCHALTUNGEN“ beschrieben, deren Offenbarung mit gleichem Datum eingereicht und hiermit durch Bezugnahme an dieser Stelle in ihrer Gesamtheit aufgenommen wird und als Teil der Beschreibung der vorliegenden Anmeldung anzusehen ist.
10 zeigt ferner, dass in einigen Ausführungsformen eine Dämpfungsschaltung 100 mit einem oder mehreren hierin beschriebenen Merkmalen von einer Steuerung 180 gesteuert werden kann. Eine solche Steuerung kann verschiedene Steuersignale bereitstellen, um beispielsweise die verschiedenen Schalter zu betätigen, um verschiedene Dämpfungsmodi zu erreichen (z.B. wie in den 8A-8F). In einigen Ausführungsformen kann die Steuerung 180 eingerichtet werden, um MIPI-(Mobile Industry Processor Interface)-Funktionalität zu umfassen.
Die 11 zeigt, dass in einigen Ausführungsformen ein Teil oder die gesamte Dämpfungsschaltung 100 mit einem oder mehreren hierin beschriebenen Merkmalen auf einem Halbleiterchip 200 implementiert werden kann. Ein solcher Chip kann ein Substrat 202 umfassen, und mindestens ein Teil einer Phasen-/Verstärkungs-Kompensationsschaltung 204 (z.B. Phasenkompensationsschaltungen 104a, 104b, 104c, 104d in der 3) kann auf dem Substrat 202 implementiert werden. So können beispielsweise einige oder alle Kompensationskapazitäten C2, C4, C8, C8' als On-Chip-Kondensatoren ausgeführt werden.
Die 12 und 13 zeigen, dass in einigen Ausführungsformen ein Teil oder die gesamte Dämpfungsschaltung 100 mit einem oder mehreren der hierin beschriebenen Merkmale auf einem gepackten Modul 300 implementiert werden kann. Ein solches Modul kann ein Packungssubstrat 302 umfassen, das eingerichtet ist, eine Vielzahl von Komponenten wie eine oder mehrere Chips und eine oder mehrere passive Komponenten aufzunehmen.
Die 12 zeigt, dass das gepackte Modul 300 in einigen Ausführungsformen einen Halbleiterchip 200 umfassen kann, der dem Beispiel der 11 ähnlich ist. Dementsprechend kann eine solche Matrize einen Teil oder die gesamte Dämpfungsschaltung 100 umfassen, wobei mindestens ein Teil einer Phasen-/Verstärkungs-Kompensationsschaltung 204 (z.B. Phasenkompensationsschaltungen 104a, 104b, 104c, 104d aus 3) auf dem Chip 200 implementiert ist.
Die 13 zeigt, dass das gepackte Modul 300 in einigen Ausführungsformen einen ersten Halbleiterchip 210 mit einem Teil der Dämpfungsschaltung 100 umfassen kann, während der Rest der Dämpfungsschaltung 100 abseits des Chips auf einem anderen Chip 212 (z.B. auf dem Packungssubstrat 302) oder einer beliebigen Kombination derselben implementiert ist. In einer solchen Konfiguration kann ein Teil einer Phasenkompensationsschaltung 204 (z.B. Phasenkompensationsschaltungen 104a, 104b, 104c, 104d aus 3) auf dem ersten Chip 210 und der Rest der Phasenkompensationsschaltung 204 abseits des Chips auf einem anderen Chip 212 (z.B. auf dem Packungssubstrat 302) oder einer beliebigen Kombination davon implementiert werden.
Die 14 zeigt nicht einschränkende Beispiele dafür, wie ein Dämpfungsglied mit einem oder mehreren der hierin beschriebenen Merkmale in einem HF-System 400 implementiert werden kann. Ein solches HF-System kann eine Antenne 402 umfassen, die eingerichtet ist, den Empfang und/oder die Übertragung von HF-Signalen zu erleichtern. Im Rahmen des Empfangs kann ein von der Antenne 402 empfangenes HF-Signal gefiltert (z.B. durch ein Bandpassfilter 410) und durch ein Dämpfungsglied 100 geleitet werden, bevor es durch einen rauscharmen Verstärker („low-noise amplifier“, LNA) 412 verstärkt wird. Ein solches LNA-verstärktes HF-Signal kann gefiltert (z.B. durch ein Bandpassfilter 414), durch ein Dämpfungsglied 100 geleitet und zu einem Mischer 440 geleitet werden. Der Mischer 440 kann mit einem Oszillator (nicht dargestellt) betrieben werden, um ein Zwischenfrequenzsignal (IF) zu erhalten. Ein solches IF-Signal kann gefiltert werden (z.B. durch ein Bandpassfilter 442) und durch ein Dämpfungsglied 100 geleitet werden, bevor es zu einem Zwischenfrequenz-(IF)-Verstärker 416 geleitet wird. Einige oder alle der vorgenannten Dämpfungsglieder 100 entlang des Empfangspfades können ein oder mehrere hierin beschriebene Merkmale umfassen.
Im Rahmen der Übertragung kann einem IF-Verstärker 420 ein IF-Signal zugeführt werden. Ein Ausgang des IF-Verstärkers 420 kann gefiltert (z.B. durch ein Bandpassfilter 444) und durch ein Dämpfungsglied 100 geleitet werden, bevor er zu einem Mischer 446 geleitet wird. Der Mischer 446 kann mit einem Oszillator (nicht dargestellt) betrieben werden, um ein HF-Signal zu erzeugen. Ein solches HF-Signal kann gefiltert (z.B. durch ein Bandpassfilter 422) und durch ein Dämpfungsglied 100 geleitet werden, bevor es zu einem Leistungsverstärker („power amplifier“, PA) 424 geleitet wird. Das PA-verstärkte HF-Signal kann zur Übertragung über ein Dämpfungsglied 100 und ein Filter (z.B. Bandpassfilter 426) zur Antenne 402 geleitet werden. Einige oder alle der vorgenannten Dämpfungsglieder 100 entlang des Übertragungspfades können ein oder mehrere hierin beschriebene Merkmale umfassen.
Bei einigen Ausführungsformen können verschiedene mit dem HF-System 400 verbundene Vorgänge von einer Systemsteuerung 430 gesteuert und/oder erleichtert werden. Eine solche Systemsteuerung kann beispielsweise einen Prozessor 432 und ein Speichermedium wie ein nichtflüchtiges computerlesbares Medium (CRM) 434 umfassen. In einigen Ausführungsformen können zumindest einige Steuerungsfunktionen, die dem Betrieb eines oder mehrerer Dämpfungsglieder 100 im HF-System 400 zugeordnet sind, von der Systemsteuerung 430 ausgeführt werden.
Bei einigen Ausführungsformen kann eine Dämpfungsschaltung mit einem oder mehreren der hierin beschriebenen Merkmale entlang einer Empfangskette (Rx) implementiert werden. So kann beispielsweise ein Diversitätsempfangsmodul (DRx) so implementiert werden, dass die Verarbeitung eines empfangenen Signals in der Nähe einer Diversitätsantenne (Diversity-Antenne) erreicht werden kann. 15 zeigt ein Beispiel für ein solches DRx-Modul.
In 15 kann ein Diversitätsempfangsmodul 300 ein Beispiel für die Module 300 der 12 und 13 sein. In einigen Ausführungsformen kann ein solches DRx-Modul mit einem modulfremden Filter 513 gekoppelt werden. Das DRx-Modul 300 kann ein Packungssubstrat 501, das zur Aufnahme einer Vielzahl von Komponenten eingerichtet ist, und ein auf dem Packungssubstrat 501 implementiertes Empfangssystem umfassen Das DRx-Modul 300 kann einen oder mehrere Signalpfade umfassen, die vom DRx-Modul 300 geroutet und einem Systemintegrator, Designer oder Hersteller zur Verfügung gestellt werden, um ein Filter für jedes gewünschte Band zu unterstützen.
Das DRx-Modul 300 in der 15 zeigt eine Reihe von Pfaden zwischen dem Eingang und dem Ausgang des DRx-Moduls 300. Das DRx-Modul 300 umfasst auch einen Bypass-Pfad zwischen dem Eingang und dem Ausgang, der durch einen Bypass-Schalter 519 aktiviert wird, der von der DRx-Steuerung 502 gesteuert wird. Obwohl 15 einen einzelnen Bypass-Schalter 519 darstellt, kann der Bypass-Schalter 519 in einigen Implementierungen mehrere Schalter umfassen (z.B. einen ersten Schalter, der physikalisch nahe dem Eingang und einen zweiten Schalter, der physikalisch nahe dem Ausgang angeordnet ist). Wie in 15 dargestellt, umfasst der Bypass-Pfad weder ein Filter noch einen Verstärker.
Das DRx-Modul 300 umfasst eine Reihe von Multiplexerpfaden, einschließlich eines ersten Multiplexers 511 und eines zweiten Multiplexers 512. Die Multiplexerpfade umfassen eine Reihe von Modulpfaden, die den ersten Multiplexer 511, einen auf dem Packungssubstrat 501 implementierten Bandpassfilter 613a-613d, einen auf dem Packungssubstrat 501 implementierten Verstärker 614a-614d und den zweiten Multiplexer 512 umfassen. Die Multiplexerpfade umfassen einen oder mehrere modulfremde Pfade, die den ersten Multiplexer 511, ein Bandpassfilter 513, das abseits des Packungssubstrats 501 implementiert ist, einen Verstärker 514 und den zweiten Multiplexer 512 umfassen. Der Verstärker 514 kann ein Breitbandverstärker sein, der auf dem Packungssubstrat 501 oder auch abseits des Packungssubstrats 501 implementiert ist. In einigen Ausführungsformen können die Verstärker 614a-614d, 514d Verstärker mit variabler Verstärkung und/oder Verstärker mit variabler Stromstärke sein.
Eine DRx-Steuerung 502 kann eingerichtet werden, um selektiv einen oder mehrere der Vielzahl von Pfaden zwischen dem Eingang und dem Ausgang zu aktivieren. In einigen Implementierungen kann die DRx-Steuerung 502 eingerichtet werden, um einen oder mehrere der Vielzahl von Pfaden basierend auf einem von der DRx-Steuerung 502 empfangenen Bandauswahlsignal (z.B. von einer Kommunikationssteuerung) selektiv zu aktivieren. Die DRx-Steuerung 502 kann die Pfade selektiv aktivieren, indem sie beispielsweise den Bypass-Schalter 519 öffnet oder schließt, die Verstärker 614a-614d, 514d, 514 aktiviert oder deaktiviert, die Multiplexer 511, 512 steuert oder durch andere Mechanismen. So kann beispielsweise die DRx-Steuerung 502 Schalter entlang der Pfade (z.B. zwischen den Filtern 613a-613d, 513 und den Verstärkern 614a-614d, 514) oder durch Einstellen der Verstärkung der Verstärker 614a-614d, 514d, 514 im Wesentlichen auf Null öffnen oder schließen.
Im Beispiel DRx-Modul 300 der 15 können einige oder alle Verstärker 614a-614d, 514d mit einer Dämpfungsschaltung 100 mit einem oder mehreren hierin beschriebenen Merkmalen versehen werden. So wird beispielsweise gezeigt, dass jeder dieser Verstärker eine Dämpfungsschaltung 100 auf seiner Eingangsseite implementiert hat. In einigen Ausführungsformen kann ein bestimmter Verstärker eine Dämpfungsschaltung auf seiner Eingangsseite und/oder auf seiner Ausgangsseite aufweisen.
In einigen Implementierungen kann eine Architektur, Vorrichtung und/oder Schaltung mit einem oder mehreren hierin beschriebenen Merkmalen in eine HF-Vorrichtung, wie beispielsweise eine drahtlose Vorrichtung, integriert werden. Eine solche Architektur, Vorrichtung und/oder Schaltung kann direkt in der drahtlosen Vorrichtung, in einer oder mehreren modularen hier beschriebenen Formen, oder in einer Kombination von diesen implementiert werden. In einigen Ausführungsformen kann eine solche drahtlose Vorrichtung beispielsweise ein Mobiltelefon, ein Smartphone, eine tragbare drahtlose Vorrichtung mit oder ohne Telefoniefunktion, ein drahtloses Tablet, einen drahtlosen Router, einen drahtlosen Zugangspunkt, eine drahtlose Basisstation usw. umfassen. Obwohl im Zusammenhang mit drahtlosen Vorrichtungen beschrieben, wird davon ausgegangen, dass ein oder mehrere Merkmale der vorliegenden Offenbarung auch in anderen HF-Systemen wie beispielsweise Basisstationen implementiert werden können.
16 zeigt ein Beispiel einer drahtlosen Vorrichtung 700 mit einem oder mehreren hierin beschriebenen vorteilhaften Merkmalen. Wie bezüglich der 14 und 15 beschrieben, können ein oder mehrere Dämpfungsglieder mit einem oder mehreren hierin beschriebenen Merkmalen an einer Reihe von Stellen in einer solchen drahtlosen Vorrichtung implementiert werden. So können beispielsweise in einigen Ausführungsformen solche vorteilhaften Merkmale in einem Modul wie einem Diversitäts-(DRx)-Empfangsmodul 300 mit einem oder mehreren rauscharmen Verstärkern („low-noise amplifier“, LNAs) implementiert werden. Ein solches DRx-Modul kann wie hier in Bezug auf die 12, 13 und 15 beschrieben eingerichtet werden. In einigen Ausführungsformen kann ein Dämpfungsglied mit einem oder mehreren hierin beschriebenen Merkmalen entlang eines HF-Signalpfades vor und/oder nach einem LNA implementiert werden.
Im Beispiel von 16 können Leistungsverstärker („power amplifier“, PAs) in einem PA-Modul 712 ihre jeweiligen HF-Signale von einem Sender-Empfänger 710 empfangen, der eingerichtet und betrieben werden kann, HF-Signale zu erzeugen, die verstärkt und übertragen werden sollen, und Empfangssignale zu verarbeiten. Es wird gezeigt, dass der Sender-Empfänger 710 mit einem Basisband-Subsystem 708 interagiert, das eingerichtet ist, eine Umwandlung zwischen für einen Benutzer geeigneten Daten- und/oder Sprachsignalen und für den Sender-Empfänger 710 geeigneten HF-Signalen bereitzustellen. Der Sende-Empfänger 710 wird auch als mit einer Power-Management-Komponente 706 verbunden dargestellt, die eingerichtet ist, die Leistung für den Betrieb der drahtlosen Vorrichtung 700 zu verwalten. Ein solches Powermanagement kann auch den Betrieb des Basisband-Subsystems 708 und anderer Komponenten der drahtlosen Vorrichtung 700 steuern.
Es wird gezeigt, dass das Basisband-Subsystem 708 mit einer Benutzeroberfläche 702 verbunden ist, um verschiedene Ein- und Ausgaben von Sprache und/oder Daten zu ermöglichen, die dem Benutzer zur Verfügung gestellt und vom Benutzer empfangen werden. Das Basisband-Subsystem 708 kann auch mit einem Speicher 704 verbunden werden, der eingerichtet ist, Daten und/oder Anweisungen zu speichern, um den Betrieb der drahtlosen Vorrichtung zu erleichtern und/oder um Informationen für den Benutzer zu speichern.
Im Beispiel von 16 kann das DRx-Modul 300 zwischen einer oder mehreren Diversitätsantennen (z.B. Diversity-Antenne 730) und dem ASM 714 implementiert werden. Eine solche Konfiguration kann es ermöglichen, ein über die Diversity-Antenne 730 empfangenes HF-Signal (in einigen Ausführungsformen, einschließlich der Verstärkung durch einen LNA) mit wenig oder keinem Verlust und/oder wenig oder keinem zusätzlichen Rauschen zum HF-Signal von der Diversity-Antenne 730 zu verarbeiten. Dieses verarbeitete Signal vom DRx-Modul 300 kann dann über einen oder mehrere Signalpfade an das ASM weitergeleitet werden.
Im Beispiel von 16 kann eine Hauptantenne 720 eingerichtet werden, um beispielsweise die Übertragung von HF-Signalen vom PA-Modul 712 zu erleichtern. In einigen Ausführungsformen können Empfangsvorgänge auch über die Hauptantenne realisiert werden.
Eine Reihe anderer Konfigurationen von drahtlosen Geräten können eine oder mehrere der hierin beschriebenen Funktionen nutzen. So muss beispielsweise ein drahtloses Gerät kein Multi-Band-Gerät sein. In einem weiteren Beispiel kann eine drahtlose Vorrichtung zusätzliche Antennen wie eine Diversity-Antenne und zusätzliche Konnektivitätsfunktionen wie Wi-Fi, Bluetooth und GPS umfassen.
Sofern der Kontext nicht eindeutig etwas anderes erfordert, sind die Worte „umfassen“, „umfassend“ und dergleichen in der Beschreibung und den Ansprüchen in einem inklusiven Sinne auszulegen, im Gegensatz zu einem exklusiven oder erschöpfenden Sinne; das heißt, im Sinne von „einschließlich, aber nicht beschränkt auf“. Das Wort „gekoppelt“, wie hierin allgemein verwendet, bezieht sich auf zwei oder mehrere Elemente, die entweder direkt miteinander verbunden oder über ein oder mehrere Zwischenelemente verbunden sein können. Darüber hinaus beziehen sich die Worte „hier/hierin“, „oben“, „unten“ und Worte von ähnlicher Bedeutung, wenn sie in dieser Anmeldung verwendet werden, auf diese Anmeldung als Ganzes und nicht auf einen bestimmten Teil dieser Anmeldung. Wenn der Kontext es zulässt, können Wörter in der obigen Detailbeschreibung mit der Einzel- oder Pluralzahl auch die Plural- bzw. Einzahl umfassen. Das Wort „oder“ in Bezug auf eine Liste von zwei oder mehr Elementen, deckt alle folgenden Interpretationen des Wortes ab: eines der Elemente in der Liste, alle Elemente in der Liste und jede Kombination der Elemente in der Liste.
Die vorstehende detaillierte Beschreibung der Ausführungsformen der Erfindung soll nicht abschließend sein oder die Erfindung auf die oben offenbarte Form beschränken. Während spezifische Ausführungsformen und Beispiele für die Erfindung vorstehend zur Veranschaulichung beschrieben sind, sind im Rahmen der Erfindung verschiedene gleichwertige Änderungen möglich, wie Fachleuten der jeweiligen Technik erkennen werden. Während beispielsweise Prozesse oder Blöcke in einer bestimmten Reihenfolge dargestellt werden, können alternative Ausführungsformen Routinen mit Schritten ausführen oder Systeme mit Blöcken in einer anderen Reihenfolge verwenden, und einige Prozesse oder Blöcke können gelöscht, verschoben, hinzugefügt, unterteilt, kombiniert und/oder geändert werden. Jeder dieser Prozesse oder Blöcke kann auf unterschiedliche Weise implementiert werden. Werden Prozesse oder Blöcke manchmal als in Serie ausgeführt dargestellt, so können diese Prozesse oder Blöcke stattdessen auch parallel oder zu verschiedenen Zeiten ausgeführt werden.
Die Lehren der hier vorgestellten Erfindung können auf andere Systeme angewendet werden, nicht unbedingt nur auf das oben beschriebene System. Die Elemente und Vorgänge der verschiedenen oben beschriebenen Ausführungsformen können zu weiteren Ausführungsformen kombiniert werden.
Obwohl einige Ausführungsformen der Erfindungen beschrieben wurden, wurden diese Ausführungsformen nur beispielhaft dargestellt und sollen den Schutzumfang der Erfindung nicht einschränken. Tatsächlich können die hierin beschriebenen neuen Verfahren und Systeme in einer Vielzahl anderer Formen verkörpert sein; ferner können verschiedene Auslassungen, Austausche und Änderungen in der Form der hierin beschriebenen Verfahren und Systeme vorgenommen werden, ohne von der Erfindungsidee abzuweichen. Die beigefügten Ansprüche und ihre Äquivalente sollen solche Formen oder Änderungen abdecken, die in den Schutzbereich und unter die Erfindungsidee fielen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62381376 [0001]
US 15687475 [0085]

Claims

Hochfrequenz-Dämpfungsschaltung, umfassend: eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder der Vielzahl von Dämpfungsblöcken einen Bypass-Pfad umfasst; und eine Phasenkompensationsschaltung, die für jeden der zumindest einigen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Dämpfungsschaltung nach Anspruch 1, wobei die Dämpfungsblöcke binär gewichtete Dämpfungswerte aufweisen.
Dämpfungsschaltung nach Anspruch 2, worin die binär gewichteten Dämpfungswerte N-Werte umfassen, wobei ein i-ter Wert A2^i-1 mit A als einem Dämpfungsschrittwert und i als einer positiven ganze Zahl zwischen 1 und N ist.
Dämpfungsschaltung nach Anspruch 3, wobei der Dämpfungsschrittwert A etwa 1dB beträgt.
Dämpfungsschaltung nach Anspruch 3, wobei die Größe N die Werte 2, 3, 4, 5, 6, 7 oder 8 umfasst.
Dämpfungsschaltung nach Anspruch 1, wobei mindestens einer der Dämpfungsblöcke ohne eine Phasenkompensationsschaltung ausgebildet ist.
Dämpfungsschaltung nach Anspruch 6, wobei der mindestens eine Dämpfungsblock ohne Phasenkompensationsschaltung einen Dämpfungsblock mit einem niedrigsten Dämpfungswert umfasst.
Dämpfungsschaltung nach Anspruch 1, wobei mindestens einer der Dämpfungsblöcke als Pi-Dämpfungsglied eingerichtet ist.
Dämpfungsschaltung nach Anspruch 8, wobei der mindestens eine Dämpfungsblock mit dem Pi-Dämpfer einen Dämpfungsblock mit einem höchsten Dämpfungswert umfasst.
Dämpfungsschaltung nach Anspruch 8, wobei der Bypass-Pfad des Dämpfungsblocks mit dem Pi-Dämpfer einen Bypass-Schalttransistor umfasst, der dazu eingerichtet ist, eingeschaltet zu sein, wenn sich der Dämpfungsblock in einem Bypass-Modus befindet, und ausgeschaltet zu sein, wenn dieser sich in einem Dämpfungsmodus befindet, so dass der Bypass-Schalttransistor eine Off-Kapazität bildet, wenn er sich im Dämpfungsmodus befindet.
Dämpfungsschaltung nach Anspruch 10, wobei die Phasenkompensationsschaltung des Dämpfungsblocks mit dem Pi-Dämpfer eine Phasenkompensationsschaltung umfasst, die dazu eingerichtet ist, um die Off-Kapazität zu kompensieren, wenn sich der Dämpfungsblock im Dämpfungsmodus befindet.
Dämpfungsschaltung nach Anspruch 11, wobei das Pi-Dämpfungsglied einen Widerstand, einen ersten Shuntpfad, der zwischen einem Ende des Widerstands und einer Masse implementiert ist, und einen zweiten Shuntpfad umfasst, der zwischen dem anderen Ende des Widerstands und der Masse implementiert ist, und der erste und der zweite Shuntpfad jeweils einen Shuntwiderstand umfassen.
Dämpfungsschaltung nach Anspruch 12, wobei die dem Pi-Dämpfer zugeordnete Phasenkompensationsschaltung eine erste Kompensationskapazität, die elektrisch parallel zum ersten Shuntwiderstand angeordnet ist, und eine zweite Kompensationskapazität umfasst, die elektrisch parallel zum zweiten Shuntwiderstand angeordnet ist.
Dämpfungsschaltung nach Anspruch 13, wobei die Off-Kapazität des Bypass-Schaltungstransistors zu einer Phasenanschnittsänderung führt, und die Phasenkompensationsschaltung dazu eingerichtet ist, eine Phasenverzögerungsänderung bereitzustellen, um die Phasenanschnittsänderung zu kompensieren.
Dämpfungsschaltung nach Anspruch 14, wobei der erste und zweite Shuntwiderstand im Wesentlichen den gleichen Wert aufweisen und die ersten und zweiten Kompensationskapazitäten im Wesentlichen den gleichen Wert aufweisen.
Dämpfungsschaltung nach Anspruch 15 wobei die Phasenanschnittsänderung um einen Betrag erfolgt, der sich zu $ϕ = {tan}^{- 1} (ω R_{1} C_{o f f}) - {tan}^{- 1} (ω \frac{R_{1} R_{L}}{R_{1} + R_{L}} C_{o f f})$
berechnet und die Phasenverzögerungsänderung um einen Betrag erfolgt, der zu $ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{2}^{'} C_{c}}{R_{1} + R_{2}^{'}})$
berechnet wird, wobei ω die 2π-fache Frequenz, R_L die Lastimpedanz, R₁ der Widerstand, C_C die erste lokale Kompensationskapazität und R₂' ein äquivalenter Widerstand einer parallelen Anordnung des ersten Shuntwiderstands und der Lastimpedanz ist.
Dämpfungsschaltung nach Anspruch 16, wobei der Wert der ersten Kompensationskapazität so gewählt ist, dass die Größe der Phasenverzögerungsänderung im Wesentlichen gleich der Größe der Phasenanschnittsänderung ist.
Dämpfungsschaltung nach Anspruch 16, wobei der Wert der Kompensationskapazität so gewählt ist, dass eine Verstärkung des Dämpfungsblocks über einen ausgewählten Frequenzbereich annähernd flach verläuft.
Dämpfungsschaltung nach Anspruch 1, wobei mindestens einer der Dämpfungsblöcke als Brücken-T-Dämpfungsglied eingerichtet ist.
Dämpfungsschaltung nach Anspruch 19, wobei der Bypass-Pfad des Dämpfungsblocks mit dem Brücken-T-Dämpfungsglied einen Bypass-Schalttransistor umfasst, der dazu eingerichtet ist, eingeschaltet zu sein, wenn sich der Dämpfungsblock in einem Bypass-Modus befindet, und ausgeschaltet zu sein, wenn dieser sich in einem Dämpfungsmodus befindet, so dass der Bypass-Schalttransistor eine Off-Kapazität bildet, wenn er sich im Dämpfungsmodus befindet.
Dämpfungsschaltung nach Anspruch 20, wobei die Phasenkompensationsschaltung des Dämpfungsblocks mit dem Brücken-T-Dämpfungsglied eine Phasenkompensationsschaltung umfasst, die dazu eingerichtet ist, die Off-Kapazität zu kompensieren, wenn sich der Dämpfungsblock im Dämpfungsmodus befindet.
Dämpfungsschaltung nach Anspruch 21, wobei das Brücken-T-Dämpfungsglied zwei in Reihe geschaltete erste Widerstände, einen zweiten Widerstand, der elektrisch parallel zur Reihenschaltung der beiden ersten Widerstände verläuft, und einen Shuntpfad, der zwischen einer Masse und einem Knoten zwischen den beiden ersten Widerständen implementiert ist, umfasst, wobei der Shuntpfad einen Shuntwiderstand umfasst.
Dämpfungsschaltung nach Anspruch 22, wobei die dem Brücken-T-Dämpfer zugeordnete Phasenkompensationsschaltung eine Kompensationskapazität umfasst, die elektrisch parallel zum Shuntwiderstand angeordnet ist.
Dämpfungsschaltung nach Anspruch 23, wobei die Off-Kapazität des Bypass-Schalttransistors zu einer Phasenanschnittsänderung führt, und die Phasenkompensationsschaltung eingerichtet ist, eine Phasenverzögerung bereitzustellen, um die Phasenanschnittsänderung zu kompensieren.
Dämpfungsschaltung nach Anspruch 24 wobei die Phasenanschnittsänderung um einen Betrag erfolgt, der sich zu $ϕ = {tan}^{- 1} (ω R_{2} C_{o f f}) - {tan}^{- 1} (\frac{ω R_{2} C_{o f f}}{1 + \frac{R_{2}}{R_{L}}})$
berechnet und die Phasenverzögerungsänderung um einen Betrag erfolgt, der zu $ϕ = - {tan}^{- 1} (\frac{ω R_{1} R_{3}^{'} C_{c}}{R_{1} + R_{3}^{'}})$
berechnet wird, wobei ω die 2TT-fache Frequenz, R_L die Lastimpedanz, R₁ der erste Widerstand, R₂ der zweite Widerstand, C_C die Kompensationskapazität, und R₃' ein Ersatzwiderstand einer parallelen Anordnung des Shuntwiderstands und einer Reihenschaltung des ersten Widerstandes und der Lastimpedanz ist.
Dämpfungsschaltung nach Anspruch 25, wobei der Wert der Kompensationskapazität so gewählt ist, dass die Größe der Phasenverzögerungsänderung im Wesentlichen gleich der Größe der Phasenanschnittsänderung ist.
Dämpfungsschaltung nach Anspruch 25, wobei der Wert der Kompensationskapazität so gewählt ist, dass eine Verstärkung des Dämpfungsblocks über einen ausgewählten Frequenzbereich annähernd flach verläuft.
Dämpfungsschaltung nach Anspruch 1, wieterhin mit einem globalen Bypass-Pfad, der einen globalen Bypass-Schalttransistor umfasst, der dazu eingerichtet ist, in einem globalen Bypass-Modus eingeschaltet zu sein, und in einem globalen Dämpfungsmodus ausgeschaltet zu sein, so dass der globale Bypass-Schalttransistor im globalen Dämpfungsmodus eine globale Off-Kapazität bildet.
Dämpfungsschaltung nach Anspruch 28, weiterhin mit einer globalen Phasenkompensationsschaltung, die dazu eingerichtet ist, die globale Off-Kapazität zu kompensieren, wenn sich die Dämpfungsschaltung im globalen Dämpfungsmodus befindet.
Dämpfungsschaltung nach Anspruch 29, wobei die globale Phasenkompensationsschaltung einen ersten globalen Kompensationswiderstand und einen zweiten globalen Kompensationswiderstand, die in Reihe zwischen dem Eingangsknoten und dem Ausgangsknoten angeordnet sind, und eine globale Kompensationskapazität umfasst, die zwischen einer Masse und einem Knoten zwischen dem ersten und zweiten globalen Kompensationswiderstand implementiert ist.
Dämpfungsschaltung nach Anspruch 30, wobei die globale Off-Kapazität des globalen Bypass-Schalttransistors zu einer Phasenanschnittsänderung führt, und die globale Phasenkompensationsschaltung dazu eingerichtet ist, eine Phasenverzögerungsänderung bereitzustellen, um die Phasenanschnittsänderung zu kompensieren.
Dämpfungsschaltung nach Anspruch 31, wobei der erste und zweite globale Kompensationswiderstand im Wesentlichen den gleichen Wert aufweisen.
Dämpfungsschaltung nach Anspruch 32 wobei die Phasenanschnittsänderung um einen Betrag erfolgt, der sich zu $ϕ = {tan}^{- 1} (2 ω R_{G 1} C_{o f f}) - {tan}^{- 1} (\frac{2}{3} ω R_{G 1} C_{o f f})$
berechnet und die Phasenverzögerungsänderung um einen Betrag erfolgt, der zu $ϕ = {tan}^{- 1} (\frac{2}{3} ω R_{G 1} C_{G})$
berechnet wird, wobei ω die 2π-fache Frequenz, R_L die Lastimpedanz, R_G1 der erste globale Kompensationswiderstand, und C_G die globale Kompensationskapazität ist.
Dämpfungsschaltung nach Anspruch 33, wobei die Werte des ersten globalen Kompensationswiderstands und der globalen Kompensationskapazität so gewählt sind, dass die Größe der Phasenverzögerungsänderung im Wesentlichen gleich der Größe der Phasenanschnittsänderung ist.
Dämpfungsschaltung nach Anspruch 33, wobei der Wert der globalen Kompensationskapazität so gewählt ist, dass eine globale Verstärkung der Dämpfungsschaltung über einen ausgewählten Frequenzbereich annähernd flach verläuft.
Halbleiterchip mit einer Hochfrequenzschaltung, wobei der Halbleiterchip umfasst: ein Halbleitersubstrat; und eine Dämpfungsschaltung, die auf dem Halbleitersubstrat implementiert ist und eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder der Vielzahl von Dämpfungsblöcken einen Bypass-Pfad umfasst, und eine Phasenkompensationsschaltung umfasst, die für jeden der zumindest einigen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Hochfrequenzmodul, umfassend: ein Packungssubstrat, das dazu eingerichtet ist, eine Vielzahl von Komponenten aufzunehmen; und eine auf dem Packungssubstrat implementierte Hochfrequenz-Dämpfungsschaltung, die eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder der Vielzahl von Dämpfungsblöcken einen Bypass-Pfad umfasst, und eine Phasenkompensationsschaltung umfasst, die für jeden der zumindest einigen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Hochfrequenzmodul nach Anspruch 37, wobei ein Teil oder die gesamte Hochfrequenzdämpfungsschaltung auf einem Halbleiterchip implementiert ist.
Hochfrequenzmodul nach Anspruch 38, wobei im Wesentlichen die gesamte Hochfrequenzdämpfungsschaltung auf dem Halbleiterchip implementiert ist.
Hochfrequenzmodul nach Anspruch 37, wobei das Hochfrequenzmodul dazu eingerichtet ist, ein empfangenes Hochfrequenzsignal zu verarbeiten.
Hochfrequenzmodul nach Anspruch 40, wobei das Hochfrequenzmodul ein Diversitätsempfangsmodul ist.
Hochfrequenzmodul nach Anspruch 37, weiterhin mit einer Steuerung in Verbindung mit der Hochfrequenz-Dämpfungsschaltung, welche dazu eingerichtet ist, ein Steuersignal für den Betrieb der Hochfrequenz-Dämpfungsschaltung bereitzustellen.
Hochfrequenzmodul nach Anspruch 42, wobei die Steuerung dazu eingerichtet ist, ein Steuersignal für ein Mobile Industry Processor Interface bereitzustellen.
Drahtlose Vorrichtung, umfassend: eine Antenne, die zum Empfangen eines Hochfrequenzsignals eingerichtet ist; einen Sender-Empfänger in Verbindung mit der Antenne; einen Signalweg zwischen der Antenne und dem Sender-Empfänger; und eine Hochfrequenz-Dämpfungsschaltung, die entlang des Signalpfades implementiert ist und eine Vielzahl von Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder der Vielzahl von Dämpfungsblöcken einen Bypass-Pfad umfasst, und eine Phasenkompensationsschaltung umfasst, die für jeden von mindestens einigen der Dämpfungsblöcke mit den jeweiligen Bypass-Pfaden implementiert ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem entsprechenden Bypass-Pfad zugeordnet ist.
Drahtlose Vorrichtung nach Anspruch 44, weiterhin mit einer Steuerung in Verbindung mit der Hochfrequenz-Dämpfungsschaltung, welche dazu eingerichtet ist, ein Steuersignal für den Betrieb der Hochfrequenz-Dämpfungsschaltung bereitzustellen.
Drahtlose Vorrichtung nach Anspruch 45, wobei die Steuerung dazu eingerichtet ist, ein Steuersignal für die Schnittstelle eines mobilen Industrieprozessors bereitzustellen.
Signaldämpfungsschaltung, umfassend: eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder Dämpfungsblock einen lokalen Bypass-Pfad umfasst; einen globalen Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist; und eine lokale Phasenkompensationsschaltung, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.
Signaldämpfungsschaltung nach Anspruch 47, weiterhin mit einer globalen Phasenkompensationsschaltung, die dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem globalen Bypass-Pfad zugeordnet ist.
Halbleiterchip, umfassend: ein Halbleitersubstrat; und eine auf dem Halbleitersubstrat implementierte Signaldämpfungsschaltung, die eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder Dämpfungsblock einen lokalen Bypass-Pfad umfasst, einen globalen Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung umfasst, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist und dazu eingerichtet ist, einen dem jeweiligen lokalen Bypass-Pfad zugeordneten Off-Kapazitätseffekt zu kompensieren.
Hochfrequenzmodul, umfassend: ein Packungssubstrat, das eingerichtet ist, eine Vielzahl von Komponenten aufzunehmen; und eine auf dem Packungssubstrat implementierte Signaldämpfungsschaltung, die eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder Dämpfungsblock einen lokalen Bypass-Pfad umfasst, einen globalen Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung umfasst, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist und dazu eingerichtet ist, einen dem jeweiligen lokalen Bypass-Pfad zugeordneten Off-Kapazitätseffekt zu kompensieren.
Drahtlose Vorrichtung, umfassend: eine Antenne, die zum Empfangen eines Hochfrequenzsignals eingerichtet ist; einen Sender-Empfänger in Verbindung mit der Antenne; einen Signalweg zwischen der Antenne und dem Sender-Empfänger; und eine Signaldämpfungsschaltung, die entlang des Signalpfades implementiert ist und die eine Vielzahl von lokalen binär gewichteten Dämpfungsblöcken, die in Reihe zwischen einem Eingangsknoten und einem Ausgangsknoten angeordnet sind, von denen jeder Dämpfungsblock einen lokalen Bypass-Pfad umfasst, und einen globalen Bypass-Pfad, der zwischen dem Eingangsknoten und dem Ausgangsknoten implementiert ist, und eine lokale Phasenkompensationsschaltung umfasst, die mindestens einem der einen oder mehreren lokalen Dämpfungsblöcke zugeordnet ist und dazu eingerichtet ist, einen Off-Kapazitätseffekt zu kompensieren, der dem jeweiligen lokalen Bypass-Pfad zugeordnet ist.