いくつかの実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含む無線周波数減衰器回路に関する。当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの実施形態において、減衰ブロックは2進重み付け減衰値を有し得る。2進重み付け減衰値は、i番目の値がA2i−1となるN個の値を含み得る。ここで、Aはステップ減衰値であり、iは1からNの正の整数である。ステップ減衰値Aは、例えば、近似的に1dBとしてよい。数量Nは、例えば、2、3、4、5、6、7又は8を含んでよい。
いくつかの実施形態において、減衰ブロックの少なくとも一つは、位相補償回路なしでもよい。位相補償回路の少なくとも一つの減衰ブロックは、最低減衰値を有する減衰ブロックを含み得る。
いくつかの実施形態において、減衰ブロックの少なくとも一つは、π型減衰器として構成することができる。π型減衰器を有する少なくとも一つの減衰ブロックは、最高減衰値を有する減衰ブロックを含み得る。
いくつかの実施形態において、π型減衰器を有する減衰ブロックのバイパス経路は、バイパススイッチングトランジスタを含み得る。バイパススイッチングトランジスタが、減衰ブロックがバイパスモードにあるときオンとなり、減衰モードにあるときにオフとなるように構成される。バイパススイッチングトランジスタは、減衰モードにあるときにオフ容量を与える。π型減衰器を有する減衰ブロックの位相補償回路は、減衰器ブロックが減衰モードにあるときにオフ容量を補償するべく構成された位相補償回路を含み得る。π型減衰器は、抵抗と、当該抵抗の一端とグランドとの間に実装された第1シャント経路と、当該抵抗の他端と当該グランドとの間に実装された第2シャント経路とを含み得る。第1シャント経路及び第2シャント経路はシャント抵抗を含み得る。
いくつかの実施形態において、π型減衰器に関連付けられる位相補償回路は、第1シャント抵抗に電気的に並列されるように配列された第1補償容量と、第2シャント抵抗に電気的に並列されるように配列された第2補償容量とを含み得る。バイパススイッチングトランジスタのオフ容量は、位相進み変化をもたらし得るので、位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成され得る。第1シャント抵抗及び第2シャント抵抗は実質的に同じ値を有し、第1補償容量及び第2補償容量は実質的に同じ値を有する。
いくつかの実施形態において、位相進み変化は
として計算される量だけとなり、位相遅れ変化は
として計算される量だけとなり得る。ここで、ωは2π倍の周波数であり、R
Lは負荷インピーダンスであり、R
1は抵抗であり、C
Cは第1ローカル補償容量であり、R
2’は、第1シャント抵抗と負荷インピーダンスとの並列配列体の等価抵抗である。第1補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。補償容量の値は、減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
いくつかの実施形態において、減衰ブロックの少なくとも一つは、ブリッジT型減衰器として構成することができる。ブリッジT型減衰器を有する減衰ブロックのバイパス経路は、バイパススイッチングトランジスタは、減衰ブロックがバイパスモードにあるときにオンとなり、減衰モードにあるときにオフとなるように構成される。バイパススイッチングトランジスタは、減衰モードにあるときにオフ容量を与える。ブリッジT型減衰器を有する減衰ブロックの位相補償回路は、減衰器ブロックが減衰モードにあるときにオフ容量を補償するべく構成された位相補償回路を含み得る。
いくつかの実施形態において、ブリッジT型減衰器は、直列に接続された2つの第1抵抗と、当該2つの第1抵抗の直列組み合わせに電気的に並列された第2抵抗と、グランドと当該2つの第1抵抗間のノードとの間に実装されたシャント経路とを含み得る。シャント経路はシャント抵抗を含む。ブリッジT型減衰器に関連付けられる位相補償回路は、シャント抵抗に電気的に並列に配列された補償容量を含み得る。
いくつかの実施形態において、バイパススイッチングトランジスタのオフ容量は、位相進み変化をもたらし得るので、位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成され得る。位相進み変化は
として計算される量だけとなり、位相遅れ変化は
として計算される量だけとなり得る。ここで、ωは2π倍の周波数であり、R
Lは負荷インピーダンスであり、R
1は第1抵抗であり、R
2は第2抵抗であり、C
Cは補償容量であり、R
3’は、シャント抵抗と第1抵抗及び負荷インピーダンスの直列組み合わせとの並列配列体の等価抵抗である。補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。補償容量の値は、減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
いくつかの実施形態において、減衰器回路はさらに、グローバルバイパスモードにあるときにオンとなり、グローバル減衰モードにあるときにオフとなるべく構成されたグローバルバイパススイッチングトランジスタを含むグローバルバイパス経路を含み得る。グローバルバイパススイッチングトランジスタは、グローバル減衰モードにあるときにグローバルオフ容量を与える。いくつかの実施形態において、減衰器回路はさらに、減衰器回路がグローバル減衰モードにあるときにグローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含み得る。グローバル位相補償回路は、入力ノードと出力ノードとの間に直列に配列された第1グローバル補償抵抗及び第2グローバル補償抵抗を含み得る。グローバル位相補償回路はさらに、グランドと第1グローバル補償抵抗及び第2グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含み得る。グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし得るので、グローバル位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成される。第1グローバル補償抵抗及び第2グローバル補償抵抗は、実質的に同じ値を有してよい。
いくつかの実施形態において、位相進み変化は
として計算される量だけとなり、位相遅れ変化は
として計算される量だけとなり得る。ここで、ωは2π倍の周波数であり、R
Lは負荷インピーダンスであり、R
G1は第1グローバル補償抵抗であり、C
Gはグローバル補償容量である。第1グローバル補償抵抗及びグローバル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。グローバル補償容量の値は、減衰器回路のグローバル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
いくつかの教示において、本開示は、無線周波数回路を有する半導体ダイに関する。半導体ダイは、半導体基板と、当該半導体基板に実装された減衰器回路とを含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの教示によれば、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された無線周波数減衰器回路とを含む無線周波数モジュールに関する。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの実施形態において、無線周波数減衰器回路の一部又はすべてを半導体ダイに実装してよい。いくつかの実施形態において、無線周波数減衰器回路の実質的にすべてを半導体ダイに実装してよい。
いくつかの実施形態において、無線周波数モジュールは、受信した無線周波数信号を処理するべく構成することができる。無線周波数モジュールは、例えば、ダイバーシティ受信モジュールとしてよい。
いくつかの実施形態において、無線周波数モジュールはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
いくつかの実装によれば、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された無線周波数減衰器回路を含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの実施形態において、無線デバイスはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列された複数のローカル2進重み付け減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含み得る。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するように構成される。
いくつかの実施形態において、信号減衰器回路はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含み得る。
いくつかの実装において、本開示は、半導体基板と、当該半導体基板に実装された信号減衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数のローカル2進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数モジュールに関する。信号減衰器回路はさらに、入力ノードと出力ノードとの間に直列に配列された複数のローカル2進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された信号減衰器回路を含む。これは、入力ノードと出力ノードとの間に直列に配列された複数のローカル2進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載されてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要なしに、達成又は最適化する態様で具体化し又は実行することができる。
ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずしも請求項に係る発明の範囲又は意味に影響するわけではない。
ここに開示されるのは、例えば無線周波数(RF)アプリケーションにおいて利用可能な減衰器に関する回路、デバイス及び方法の様々な例である。様々な例がRFアプリケーションの文脈でここに記載されるにもかかわらず、減衰器に関する回路、デバイス及び方法が他の電子アプリケーションのためにも利用可能であることが理解される。
図1は、入力ノード(IN)においてRF信号を受信して出力ノード(OUT)において減衰されたRF信号を生成するべく構成された減衰器回路100を描く。かかる減衰器回路は、位相シフト補償、利得補償、及び/又は低損失バイパス能力のような所望の機能を与えるべく、ここに記載される一つ以上の特徴を含み得る。ここに記載されるように、かかる位相補償は、例えば、減衰ブロック及び/又は減衰器回路自体からもたらされる近似的にゼロの位相シフトを与えることができる。またもここに記載されるように、かかる利得補償は、例えば、一定周波数範囲にわたり近似的に平坦な利得を与えることができる。
留意されることだが、入力信号が減衰器を通過するときの位相ばらつき及び利得勾配は一般に望ましくない。このような効果は、通信リンクにおける性能劣化を引き起こし得るからである。いくつかの実施形態において、図1の減衰回路100は、位相ばらつき問題に対処するべくローカル補償スキームを含み得る。いくつかの実施形態において、かかる減衰回路はまた、位相ばらつき問題に対処するべくグローバル補償スキームも含み得る。ここに記載されるように、かかる補償スキームは、かかる位相ばらつきのソースに対処するべく構成することができる。またもここに記載されるように、かかる補償スキームはまた、相対的に広い周波数範囲にわたる近似的に平坦な利得を与えることもできる。またもここに記載されるように、かかる補償スキームはまた、いくつかの状況において(例えば減衰経路が使用されていない場合)、信号減衰を最小限に維持するのに望ましい相対的に低い損失を有するバイパス経路を与えることができる。
記載の目的上、減衰回路はまた、減衰器アセンブリ又は単に減衰器とも称する。かかる減衰回路、減衰器アセンブリ、減衰器等の記載は、一つ以上の減衰ブロック(ここではローカル減衰とも称する)、減衰回路全体(ここではグローバル減衰とも称する)、又はこれらの任意の組み合わせに当てはまる。
図2は、入力ノード(IN)においてRF信号を受信して出力ノード(OUT)において出力RF信号を与えるべく構成された減衰回路100のブロック図を示す。かかる出力RF信号は、一つ以上の減衰値だけ減衰され、又は減衰が望まれない場合は(例えばバイパス機能を介して)入力RF信号と実質的に同じとされ得る。かかる減衰値及びバイパス機能をどのようにして実装することができるのかの複数例が、ここに詳述される。またもここに記載されるのは、位相補償をどのようにして、ローカル減衰レベル、グローバルレベル、又はこれらの任意の組み合わせで実装することができるのかの複数例である。
図2の例において、複数の減衰ブロックが、2進重み付け構成で実装されるように示される。例えば、4つの減衰ブロック(102a、102b、102c、102d)が、入力ノード(IN)と出力ノード(OUT)との間に直列に配列されるように示され、それぞれが1dB、2dB、4dB、8dBの減衰を与えるように示される。かかる減衰(及び/又はバイパス)の異なる組み合わせにより、減衰回路100は、1dB増分での合計減衰0dB〜15dBを与えることができる。かかる異なる合計減衰をどのようにして取得することができるのかの複数例が、ここに詳述される。
図2の例において、及び図2に基づく他例において、4つの2進重み付け減衰ブロックが利用される。しかしながら、本開示の一つ以上の特徴はまた、これよりも多い又は少ない数の減衰ブロックを有する減衰回路にも実装可能であることが理解される。例えば、1dBの増分で0dB〜7dBの減衰値を与えるべく、3つの減衰ブロックを利用することができる。他例において、1dBの増分で0dB〜31dBの減衰値を与えるべく、5つの減衰ブロックを利用することができる。
ここに記載される様々な例において、ステップ減衰値は1dBと仮定される。しかしながら、かかるステップ減衰値は、1dB以外の値を有し得ることも理解される。したがって、本開示の一つ以上の特徴が、2進重み付けスキームに基づいて減衰値を与えることができる複数の減衰ブロックを有する減衰回路に実装可能であることが理解される。ここで、i番目の減衰ブロックはA2i−1の減衰を与えることができ、Aはステップ減衰値(例えば0.5dB、1dB、2dB等)である。例えば、図2の例において、A=1dBであり、第1減衰ブロック(i=1)は、1dB×20=1dBの減衰を与え、第2減衰ブロック(i=2)は、1dB×21=2dBの減衰を与え、以下同様となる。
他例において、図2の例と同様の減衰範囲(例えば0〜15.5dB)に対し細かい減衰粒度(例えば0.5dB)が望まれると仮定する。かかる例において、第1減衰ブロック(i=1)は0.5dB×20=0.5dBの減衰を与え、第2減衰ブロック(i=2)は0.5dB×21=1.0dBの減衰を与え、第3減衰ブロック(i=3)は0.5dB×22=2.0dBの減衰を与え、第4減衰ブロック(i=4)は0.5dB×23=4.0dBの減衰を与え、第5減衰ブロック(i=5)は0.5dB×24=8.0dBの減衰を与えることができる。かかる5つの2進重み付け減衰ブロックによれば、0.5dBの増分で0dB〜15.5dBの減衰値が与えられる。
図2の例において、減衰ブロック102a、102b、102c、102dはそれぞれが、それぞれの位相補償回路(104a、104b、104c、104d)を含むように示される。かかる位相補償回路の複数例が、ここに詳述される。図2の例において、減衰ブロックのすべてが、それぞれの位相補償回路を有するように示される。しかしながら、いくつかの実施形態において、一つ以上の減衰ブロックが、かかる位相補償回路を有してもよく、有しなくてもよいことが理解される。
図2の例において、減衰ブロック102a、102b、102c、102dが、同様の減衰構成を有してもよく、有しなくてもよいことが理解される。例えば、減衰ブロックの一つ以上がT型減衰構成を有し、当該減衰ブロックの一つ以上がπ型減衰構成を有してよい。すなわち、図2の減衰回路100は、複数の減衰ブロック間に一つ以上のタイプの減衰構成を含み得ることが理解される。他のタイプの減衰構成が一つ以上の減衰ブロックに実装可能であることも理解される。
図3は、図2の減衰回路100の詳しい例となり得る減衰回路100を示す。図3の例において、3つの減衰ブロック102a、102b、102cはそれぞれが、ブリッジT型減衰器構成及び対応するバイパス経路(105a、105b又は105c)を含むように示される。例えば、第1減衰ブロック102aは、ブリッジT型構成で配列された抵抗R1A、R1’A、R2A、R3Aを含むように示される。抵抗R1A及びR1’Aは、第1減衰ブロック102aの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗R2Aは、入力ノードと出力ノードとの間にR1A及びR1’Aの直列組み合わせと電気的に並列に実装されるように示される。抵抗R3Aは、グランドとR1A及びR1’A間のノード(ここではT型ノードとも称する)との間に実装されるように示される。
同様に、第2減衰ブロック102bは、ブリッジT型構成で配列された抵抗R1B、R1’B、R2B、R3Bを含むように示される。抵抗R1B及びR1’Bは、第1減衰ブロック102bの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗R2Bは、入力ノードと出力ノードとの間にR1B及びR1’Bの直列組み合わせに電気的に並列に実装されるように示される。抵抗R3Bは、グランドとR1B及びR1’B間のノード(ここではT型ノードとも称する)との間に実装されるように示される。
同様に、第3減衰ブロック102cは、ブリッジT型構成で配列された抵抗R1C、R1’C、R2C、R3Cを含むように示される。抵抗R1C及びR1’Cは、第1減衰ブロック102cの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗R2Cは、入力ノードと出力ノードとの間にR1C及びR1’Cの直列組み合わせに電気的に並列に実装されるように示される。抵抗R3Cは、グランドとR1C及びR1’C間のノード(ここではT型ノードとも称する)との間に実装されるように示される。
図3の例において、第4減衰ブロック102dは、π型構成で配列された抵抗R1D、R2D、R3Dを含むように示される。抵抗R1Dは、第4減衰ブロック102dの入力ノードと出力ノードとの間に実装されるように示される。抵抗R2Dは、入力ノードとグランドとの間に実装されるように示される。同様に、抵抗R3Dは、出力ノードとグランドとの間に実装されるように示される。
図3の3つの減衰ブロック102a、102b、102cそれぞれのブリッジT型構成において、スイッチングFET(M2A、M2B又はM2C)は、対応するT型ノードとシャント抵抗(R3A、R3B又はR3C)の一端との間に設けることができる。シャント抵抗の他端はグランドに結合される。かかるスイッチングFET(M2A、M2B又はM2C)は、対応する減衰ブロックに対して減衰が有効になるとONにされ、対応するバイパス経路(105a、105b又は105c)を介して減衰がバイパスされるとOFFにされる。かかるバイパス経路は、例えば、対応する減衰ブロックに対して減衰が有効になるとOFFにされ、バイパス経路を介して減衰がバイパスされるとONにされる対応するスイッチングFET(M1A、M1B又はM1C)を含み得る。
図3の第4減衰ブロック102dのπ型構成において、スイッチングFET M2Dを、入力ノードと抵抗R2Dの一端との間に設けることができる。抵抗R2Dの他端はグランドに結合される。同様に、スイッチングFET M3Dを、出力ノードと抵抗R3Dの一端との間に設けることができる。抵抗R3Dの他端はグランドに結合される。かかるスイッチングFET(M2D及びM3D)は、第4減衰ブロック102dに対して減衰が有効にされるとONにされ、減衰がバイパス経路105dを介してバイパスされるとOFFにされ得る。かかるバイパス経路(105d)は、例えば、スイッチングFET M1Dを含み得る。スイッチングFET M1Dは、第4減衰ブロック102dに対して減衰が有効にされるとOFFにされ、バイパス経路105dを介して減衰がバイパスされるとONにされる。
図3の第2減衰ブロック102bのブリッジT型構成において、容量C2が、抵抗R3Bと電気的に並列となるように設けられる。ここに記載されるように、かかる容量は、RF信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
同様に、図3の第3減衰ブロック102cのブリッジT型構成において、容量C4は、抵抗R3Cと電気的に並列となるように設けることができる。ここに記載されるように、かかる容量は、RF信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
図3の第4減衰ブロック102dのπ型構成において、容量C8が、抵抗R2Dと電気的に並列となるように設けられる。同様に、容量C8’が、抵抗R3Dと電気的に並列になるように設けられる。ここに記載されるように、かかる容量は、RF信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
留意されることだが、図3の例において、第1減衰ブロック102aは補償容量を含まない。いくつかの実施形態において、低い減衰値を有する減衰ブロックは、有意な量の位相シフトをもたらさないかもしれない。したがって、補償回路(例えば補償容量)は有意な補償利益を与えてもよく、与えなくてもよい。
減衰ブロック102bにおいて、容量C2が抵抗R3Bと並列して存在することにより、ここに記載されるように位相補償を実装することができる。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタM2Bのオン抵抗値(Ron)と同様に、減衰ブロック102bに関連付けられる一つ以上の抵抗の値にも依存し得る。したがって、104bとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
同様に、減衰ブロック102cにおいて、抵抗R3Cと並列に容量C4が存在することにより、ここに記載されるように位相補償を実装することができる。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタM2Cのオン抵抗値(Ron)と同様に、減衰ブロック102cに関連付けられる一つ以上の抵抗の値にも依存し得る。したがって、104cとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
減衰ブロック102dにおいて、容量C8及びC8’がそれぞれの抵抗R2D及びR3Dと並列に存在することにより、ここに記載される位相補償が許容される。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタM2D及びM3Dのオン抵抗値(Ron)と同様に、抵抗R2D及びR3Dの値にも依存し得る。したがって、104dとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
図3の例において、様々なスイッチングFETのいくつか又はすべてを、例えば、シリコンオンインシュレータ(SOI)デバイスとして実装することができる。理解されることだが、かかる様々なスイッチングFETがNFETとして描かれる一方、本開示の一つ以上の特徴はまた、他のタイプのFETを利用して実装することができる。またも理解されることだが、図3の例における様々なスイッチは、非FETトランジスタを含む他のタイプのトランジスタとして実装してもよい。
図4及び5は、図3の例の減衰ブロック102dのための位相補償をどのようにして実装することができるのかの一例を示す。図6及び7は、位相補償をどのようにして図3の例の減衰ブロック102b、102cそれぞれに対して実装することができるのかの一例を示す。
図4は、減衰ブロック102dを単独で示し、かかる減衰ブロックは、図3の第4減衰ブロック102dを表し得る。図4の例において、減衰ブロック102dは減衰モードにある。ローカル入力ノード(IN)において受信したRF信号が減衰され、ローカル出力ノード(OUT)において与えられる。したがって、バイパス経路105dのバイパススイッチングFET M1DがOFFになり、回路104dのスイッチングFET M2D及びM3DがONになる。
図5は、図4の減衰ブロック例102dの回路表現120を示す。様々なスイッチングFETは、オフ容量又はオン抵抗のいずれかとして表される。例えば、M1DのOFF状態はオフ容量Coffとして表され、M2D及びM3DそれぞれのON状態がオン抵抗Ronとして表される。記載の目的上、図4のπ型減衰器構成は一般に対称的であると仮定する。したがって、M2DはM3Dと同様になり得る。M2DのRonがM3DのRonと近似的に同じとなるので、図5は、M2D及びM3DそれぞれをRonとして描く。同様に、図4の抵抗R2D及びR3Dは近似的に同じと仮定されるので、図5は、R2D及びR3Dそれぞれを、抵抗R2を有するものとして描く。同様に、図4の容量C8及びC8’は近似的に同じと仮定されるので、図5は、C8及びC8’のそれぞれを、補償容量Ccを有するものとして描く。
図5において、回路表現120は、ローカル入力(IN)においてソースインピーダンスR
sを有し、ローカル出力(OUT)において負荷インピーダンスR
Lを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、R
s及びR
Lの値は、特性インピーダンスZ
0(例えば50Ω)において同じとなるように仮定される。前述の仮定により、図5の例におけるR
1及びR
2の値は、以下のように取得することができる。
式1及び2において、パラメータKは、減衰ブロック120の減衰値を表す。留意されることだが、減衰が大きくなるにつれ、R
1は一般に増加し、R
2は一般に減少する。
図5を参照して、M2
D及びM3
Dそれぞれのオン抵抗R
onが近似的にゼロと仮定すると、ネットワーク1として示される減衰ブロック120の一部分は、以下のように減衰ブロック120のフォワード利得及び位相シフト(例えば位相進み)に寄与し得る。
図5において、ネットワーク2として示される減衰ブロック120の一部分は、以下のように減衰ブロック120のフォワード利得及び位相シフト(例えば位相遅れ)に寄与し得る。
式3〜6においてω=2πfである。ここで、fは周波数であり、R
2’は、R
2及びR
Lの並列配列体の抵抗値である。
留意されることだが、図4及び5並びに式4及び6を参照すると、パラメータω、RL、Coff、R1及びR2は典型的に、所与の周波数、特性インピーダンス、スイッチングFET構成及び減衰値に対して設定される。しかしながら、いくつかの実施形態において、補償容量Ccの値は、式6の位相遅れが式4の位相進みを補償するように調整することができる。かかる位相補償により、図4及び5の減衰ブロック102d/120に関連付けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック102d/120に関連付けられる補償済み位相は、基準モードにおいてのような実質的に同じ位相ばらつきを有し得る。
留意されることだが、図4及び5を参照すると、CoffがR1と並列配列にあることにより、インピーダンス1/((jωCoff))によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数が低くなる結果となる。
さらに留意されることだが、補償容量Ccが、対応するシャント抵抗R2に並列に配列される。よって、補償容量Ccのインピーダンス(1/((jωCc)))により、シャントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きくなる。すなわち、いくつかの実施形態において、補償容量Ccは、利得に対するCoffの影響を補償するべく選択することができる。これにより、減衰ブロックに対して広い周波数範囲にわたる所望の利得プロファイル(例えば近似的に平坦なプロファイル)が達成される。いくつかの実施形態において、補償容量Ccは、減衰ブロックのために、ここに記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なくともある程度の位相補償を与えるべく、選択することができる。
図6及び7は、図3の例の減衰ブロック102b、102cのそれぞれに対して位相補償がどのようにして実装され得るのかの一例を示す。図6は、個々の減衰ブロック102示す。かかる減衰ブロックは、図3の2つの減衰ブロック例102b、102cのそれぞれを表し得る。したがって、減衰ブロック102の様々な素子の参照番号は、添え字なしで示される。
図6の例において、減衰ブロック102が減衰モードにある結果、ローカル入力ノード(IN)において受信したRF信号が減衰され、ローカル出力ノード(OUT)に与えられる。したがって、バイパス経路105のバイパススイッチングFET M1がOFFになり、回路104のスイッチングFET M2がONになる。
図7は、様々なスイッチングFETがオフ容量又はオン抵抗のいずれかとして表される図6の減衰ブロック例102の回路表現130を示す。例えば、M1のOFF状態はオフ容量Coffとして表され、M2のON状態はオン抵抗Ronとして表される。記載の目的上、図6のブリッジT型減衰器構成は一般に対称的であると仮定する。したがって、図6の抵抗R1及びR1’は近似的に同じと仮定されるので、図7は、R1及びR1’それぞれを、抵抗R1を有するものとして描く。図7において、図6の容量C2は、補償容量Ccを有すると仮定される。
図7において、回路表現130は、ローカル入力(IN)においてソースインピーダンスRsを有し、ローカル出力(OUT)において負荷インピーダンスRLを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、Rs及びRLの値は、特性インピーダンスZ0(例えば50Ω)において同じであることが仮定される。さらに、抵抗R1は、同じ特性インピーダンスZ0(例えば50Ω)を有すると仮定してよい。前述の仮定により、図7の例におけるR
2及びR
3の値は、以下のように取得することができる。
式7及び8において、パラメータKは、減衰ブロック130の減衰値を表す。留意されることだが、減衰が大きくなるにつれて、R
2は一般に増加し、R
3は一般に減少する。
図7を参照して、M2のオン抵抗Ronが近似的にゼロと仮定すると、ネットワーク1として示される減衰ブロック130の一部分は、以下のように減衰ブロック130のフォワード利得及び位相シフト(例えば位相進み)に寄与し得る。
図7において、ネットワーク2として示される減衰ブロック130の一部分は、以下のように減衰ブロック130のフォワード利得及び位相シフト(例えば位相遅れ)に寄与し得る。
式9〜12において、ω=2πfである。ここで、fは周波数であり、R
3’は、R
3及び(R
1+R
L)の並列配列体の抵抗値である。
留意されることだが、図6及び7並びに式10及び12を参照すると、パラメータω、RL、Coff、R1,R2、及びR3が典型的に、所与の周波数、特性インピーダンス、スイッチングFET構成、及び減衰値に対して設定される。しかしながら、いくつかの実施形態において、補償容量Ccの値は、式12の位相遅れが式12の位相進みを補償するように調整することができる。かかる位相補償により、図6及び7の減衰ブロック102/130に関連付けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック102/130に関連付けられる補償済み位相は、基準モードと実質的に同じ位相ばらつきを有し得る。
留意されることだが、図6及び7を参照すると、CoffがR2と並列配列にあることにより、インピーダンス1/((jωCoff))によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低くなる。
さらに留意されることだが、補償容量Ccは、対応するシャント抵抗R3に並列に配列される。よって、補償容量Ccのインピーダンス(1/((jωCc)))により、シャントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きくなる。すなわち、いくつかの実施形態において、補償容量Ccは、利得に対するCoffの影響を補償するべく選択することができる。これにより、減衰ブロックに対して広い周波数範囲にわたる所望の利得プロファイル(例えば近似的に平坦なプロファイル)が達成される。いくつかの実施形態において、補償容量Ccは、減衰ブロックのために、ここに記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なくともある程度の位相補償を与えるべく、選択することができる。
図8A〜8Fは、図3の減衰回路100に対して実装可能な異なる動作モードの例を示す。図8Aにおいて、減衰回路100は、減衰回路100が近似的に0dBの合計減衰を与える全面的バイパスモードにあるように示される。かかるモードにおいて、バイパススイッチM1A、M1B、M1C、M1DそれぞれがONになり、シャントスイッチM2A、M2B、M2C、M2Dそれぞれが(図3においてM2DがM3Dと実質的に同じと仮定すれば)OFFとなる。したがって、RF信号は、経路140により示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般にCoff容量に従わず、ひいては、望しくない位相シフトが一般に生じない。
図8Bにおいて、減衰回路100は、近似的に1dBの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチM1AがOFFになり、残りのバイパススイッチM1B、M1C、M1DそれぞれがONになる。さらに、シャントスイッチM2AがONになり、残りのシャントスイッチM2B、M2C、M2DそれぞれがOFFになる。したがって、RF信号は、経路142に示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般に、バイパススイッチM1AのCoff容量のみに従い、ここに記載されるように、かかるモードは位相補償を必要としてもよく、しなくてもよい。
図8Cにおいて、減衰回路100は、近似的に2dBの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチM1BはOFFになり、残りのバイパススイッチM1A、M1C、M1DそれぞれがONになる。さらに、シャントスイッチM2BがONになり、残りのシャントスイッチM2A、M2C、M2DそれぞれがOFFになる。したがって、RF信号は、経路144に示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般にバイパススイッチM1BのCoff容量に従い、ここに記載されるように、容量C2に適切な値を与えることにより位相補償が実装可能となる。
図8Dにおいて、減衰回路100は、近似的に3dBの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチM1A、M1BのそれぞれがOFFになり、残りのバイパススイッチM1C、M1DそれぞれがONになる。さらに、シャントスイッチM2A、M2BのそれぞれがONになり、残りのシャントスイッチM2C、M2DそれぞれがOFFになる。したがって、RF信号は、経路146により示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般にバイパススイッチM1A、M1BのそれぞれのCoff容量に従い、ここに記載されるように、容量C2に適切な値を与えることにより位相補償が実装可能となる。
高い減衰値は、2進重み付け減衰ブロックの異なる組み合わせによる1dBステップで増加させることにより同様の態様で与えることができる。このような減衰の増加を続けることにより、図8Eに示されるように、減衰回路100を介して近似的に14dBの合計減衰を与えることができる。かかるモードにおいて、バイパススイッチM1B、M1C、M1DそれぞれがOFFになり、残りのバイパススイッチM1AがONになる。さらに、シャントスイッチM2B、M2C、M2DそれぞれがONになり、残りのシャントスイッチM2AがOFFになる。したがって、RF信号は、経路148により示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般にバイパススイッチM1B、M1C、M1DそれぞれのCoff容量に従い、ここに記載されるように、容量C2、C4、C8に適切な値を与えることにより位相補償が実装可能となる。
図8Fに示されるように、近似的に15dBの合計減衰を、減衰回路100によって与えることができる。かかるモードにおいて、バイパススイッチM1A、M1B、M1C、M1DそれぞれがOFFになり、シャントスイッチM2A、M2B、M2C、M2DそれぞれがONとなる。したがって、RF信号は、経路150に示されるように引き回されることが図示される。かかるモードにおいて、RF信号は一般にバイパススイッチM1A、M1B、M1C、M1DのCoff容量に従い、ここに記載されるように、容量C2、C4、C8に適切な値を与えることにより位相補償が実装可能となる。
ここに記載されるように、補償回路(例えば図3の104b、104c、104c)は、補償容量(例えば図3のC2、C4、C8、図5及び7のCc)を含み得る。図9Aは、かかるローカル補償容量(Cとして示す)を含む補償経路170を示す。かかる補償経路はまた、Cと並列する抵抗Rを有するように示される。
図9Bは、いくつかの実施形態において、図9Aの容量Cが、所望の容量値Cを与えるべく構成されたFETデバイス172として(例えばMOSFETデバイスとして)実装可能なことを示す。例えば、FETデバイス172のソース及びドレインを、抵抗Rの2つの端に接続することができ、FETデバイス172のゲートを、ゲートバイアスなしでグランドすることができる。その結果、FETデバイス172は、図9AのCと同様の容量として作用する。
補償容量が図9Bの例のように実装されると、一定数の所望の特徴を達成することができる。例えば、補償容量素子は、様々なFET(例えば図3におけるバイパスFET M1B、M1C、M1D)と本質的に一緒に作製することができる。他例において、前述の作製プロセス共通点を仮定すれば、容量として作用するFETデバイス172は、本質的に同じプロセスのばらつきにより影響を受ける。このばらつきは、他のFET(ローカルバイパスFET M1B、M1C、M1Dを含む)にも影響を与える。したがって、例えばFETデバイス172と他のFETとの間で、プロセスの独立性を達成することができる。
図10は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路100がさらに、グローバルバイパス経路106及びグローバル位相補償回路108を含み得ることを示す。かかるグローバルバイパス経路は、入力ノード(IN)において受信したRF信号がグローバルバイパス経路106を介して出力ノード(OUT)へと引き回されることを許容することによりアクティブにすることができる。かかるグローバルバイパスモードにおいて、入力ノード及び第1ノード110間の第1スイッチS1と、第2ノード及び出力ノード間の第2スイッチS2とが開にされ、複数の2進重み付け減衰ブロック(まとめて102として示す)及びその中の一つ以上のローカル位相補償回路(まとめて104として示す)が分離され得る。
減衰回路100が減衰モードにあると、2進重み付け減衰ブロック102及びその中のローカル位相補償回路104が、ここに記載されるように動作し、グローバルバイパス経路106は無効となり得る。すなわち、入力ノード(IN)において受信したRF信号を、閉の第1スイッチS1、2進重み付け減衰ブロック102、及び閉の第2スイッチS2を介して出力ノード(OUT)へと引き回すことができる。かかる減衰モードにおいて、無効にされたグローバルバイパス経路106に関連付けられる位相シフト(例えば位相進み)の一部又はすべてを、グローバル位相補償回路108によって補償することができる。かかるグローバルバイパス経路及びグローバル位相補償に関する付加的な詳細は、「位相シフト及び利得補償回路を有する減衰器」との名称の米国特許出願第15/687,475号に記載されている。その開示は、本願と同じ日に出願されてその全体がここに参照により組み入れられ、本願の明細書の一部としてみなされる。
図10はさらに、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路100が、制御器180により制御可能であることを示す。かかる制御器は、例えば、様々な減衰モードを(例えば図8A〜8Fのように)達成するべく様々なスイッチを動作させる様々な制御信号を与えることができる。いくつかの実施形態において、制御器180は、MIPI(モバイル産業用プロセッサインタフェイス)機能を含むように構成することができる。
図11は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路100の一部又はすべてが、半導体ダイ200に実装可能なことを示す。かかるダイは、基板202を含み、位相/利得補償回路204(例えば図3の位相補償回路104a、104b、104c、104d)の少なくとも一部を基板202に実装することができる。例えば、補償容量C2、C4、C8、C8’のいくつか又はすべてを、オンダイキャパシタとして実装することができる。
図12及び13は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路100の一部又はすべてが、パッケージ状モジュール300に実装可能なことを示す。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントのような複数のコンポーネントを受容するべく構成されたパッケージ基板302を含み得る。
図12は、いくつかの実施形態において、パッケージ状モジュール300が、図11の例と同様の半導体ダイ200を含み得ることを示す。したがって、かかるダイは、位相/利得補償回路204(例えば図3の位相補償回路104a、104b、104c、104d)の少なくともある程度がダイ200に実装された減衰回路100の一部又はすべてを含み得る。
図13は、いくつかの実施形態において、パッケージ状モジュール300が、減衰回路100の一部を有する第1半導体ダイ210を含み得る一方、減衰回路100の残りは、他のダイ212に、ダイの外側に(例えばパッケージ基板302に)、又はこれらの任意の組み合わせで実装される。かかる構成において、位相/利得補償回路204(例えば図3の位相補償回路104a、104b、104c、104d)の一部を第1ダイ210に実装し、位相/利得補償回路204の残りを他のダイ212に、ダイの外側に(例えばパッケージ基板302に)、又はこれらの任意の組み合わせで実装することができる。
図14は、ここに記載される一つ以上の特徴を有する減衰器がどのようにしてRFシステム400に実装可能となるかの非限定例を示す。かかるRFシステムは、RF信号の受信及び/又は送信を容易にするべく構成されたアンテナ402を含み得る。受信の文脈において、アンテナ402が受信したRF信号は、(例えば帯域通過フィルタ410により)フィルタリングされ、減衰器100を通過した後に低雑音増幅器(LNA)412によって増幅される。かかるLNAにより増幅されたRF信号は、(例えば帯域通過フィルタ414により)フィルタリングされ、減衰器100を通過して混合器440へと引き回される。混合器440は、中間周波数(IF)信号をもたらすべく発振器(図示せず)とともに動作し得る。かかるIF信号は、(例えば帯域通過フィルタ442により)フィルタリングされ、減衰器100を通過した後に中間周波数(IF)増幅器416へと引き回される。受信経路に沿った前述の減衰器100のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
送信の文脈において、IF信号は、IF増幅器420に与えられる。IF増幅器420の出力は、(例えば帯域通過フィルタ444)によりフィルタリングされ、減衰器100を通過した後に混合器446へと引き回される。混合器446は、RF信号をもたらすべく発振器(図示せず)とともに動作し得る。かかるRF信号は、(例えば帯域通過フィルタ422により)フィルタリングされ、減衰器100を通過した後に電力増幅器(PA)424へと引き回される。PAにより増幅されたRF信号は、送信を目的として減衰器100及びフィルタ(例えば帯域通過フィルタ426)を介してアンテナ402へと引き回される。送信経路に沿った前述の減衰器100のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
いくつかの実施形態において、RFシステム400に関連付けられる様々な動作を、システム制御器430により制御し及び/又は容易にすることができる。かかるシステム制御器は、例えば、プロセッサ432と、非一時的コンピュータ可読媒体(CRM)434のような記憶媒体とを含み得る。いくつかの実施形態において、RFシステム400における一つ以上の減衰器100の動作に関連付けられる少なくともいくつかの制御機能を、システム制御器430により行うことができる。
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路は、受信(Rx)チェーンに沿って実装することができる。例えば、ダイバーシティ受信(DRx)モジュールは、受信した信号の処理をダイバーシティアンテナの近くで達成可能とするように実装することができる。図15は、かかるDRxモジュールの一例を示す。
図15において、ダイバーシティ受信器モジュール300が、図12及び13のジュール300の一例となり得る。いくつかの実施形態において、かかるDRxモジュールは、オフモジュールフィルタ513に結合することができる。DRxモジュール300は、複数のコンポーネントを受容するべく構成されたパッケージ基板501と、パッケージ基板501に実装された受信システムとを含み得る。DRxモジュール300は、DRxモジュール300から出るように引き回されてシステムインテグレータ、設計者又は製造者にとって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の信号経路を含み得る。
図15のDRxモジュール300は、DRxモジュール300の入力部と出力部との間に一定数の経路を含むように示される。DRxモジュール300はまた、入力部と出力部との間に、DRx制御器502が制御するバイパススイッチ519によりアクティブにされるバイパス経路を含む。図15が単数のバイパススイッチ519を描くにもかかわらず、いくつかの実装において、バイパススイッチ519は、多重スイッチ(例えば入力部の物理的近くに設けられた第1スイッチ、及び出力部の物理的近くに設けられた第2スイッチ)を含んでよい。図15に示されるように、バイパス経路は、フィルタ又は増幅器を含まない。
DRxモジュール300は、第1マルチプレクサ511及び第2マルチプレクサ512を含む一定数のマルチプレクサ経路を含むように示される。マルチプレクサ経路は、第1マルチプレクサ511と、パッケージ基板501に実装された帯域通過フィルタ613a〜613dと、パッケージ基板501に実装された増幅器614a〜614dと、第2マルチプレクサ512とを含む一定数のオンモジュール経路を含む。マルチプレクサ経路は、第1マルチプレクサ511と、パッケージ基板501の外に実装された帯域通過フィルタ513と、増幅器514と、第2マルチプレクサ512とを含む一つ以上のオフモジュール経路を含む。増幅器514は、パッケージ基板501に実装された広帯域増幅器としてよく、パッケージ基板501の外に実装されてもよい。いくつかの実施形態において、増幅器614a〜614d、514は、可変利得増幅器及び/又は可変電流増幅器としてよい。
DRx制御器502は、入力と出力との間にある複数の経路の一つ以上を選択的にアクティブにするべく構成することができる。いくつかの実装において、DRx制御器502は、複数の経路の一つ以上を、DRx制御器502が(例えば通信制御器から)受信した帯域選択信号に基づいて選択的にアクティブにするべく構成することができる。DRx制御器502は、例えば、バイパススイッチ519の開閉により、増幅器614a〜614d、514の有効化若しくは無効化により、マルチプレクサ511、512の制御により、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例えば、DRx制御器502は、(例えばフィルタ613a〜613d、513と増幅器614a〜614d、514との間の)経路に沿って、又は増幅器614a〜614d、514の利得を実質的にゼロに設定することにより、スイッチを開閉することができる。
図15のDRxモジュール例300において、増幅器614a〜614d、514のいくつか又はすべてには、ここに記載される一つ以上の特徴を有する減衰回路100を設けることができる。例えば、かかる増幅器はそれぞれが、入力側に実装された減衰回路100を有するように示される。いくつかの実施形態において、所与の増幅器が、入力側及び/又は出力側に減衰回路を有し得る。
いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、デバイス及び/又は回路は、無線デバイスのようなRFデバイスに含めることができる。かかるアーキテクチャ、デバイス及び/又は回路は、無線デバイスに直接、ここに記載される一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することができる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デバイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のような他のRFシステムに実装することもできる。
図16は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例700を描く。図14及び15を参照して記載されるように、ここに記載される一つ以上の特徴を有する一つ以上の減衰器は、かかる無線デバイスにおいて一定数の場所に実装可能である。例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器(LNA)を有するダイバーシティ受信(DRx)モジュール300のようなモジュールに実装可能である。かかるDRxモジュールは、図12、13及び15を参照してここに記載されるように構成することができる。いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰器は、LNAの前及び/又は後ろにおいてRF信号経路に沿って実装可能である。
図16の例において、PAモジュール712における電力増幅器(PA)は、それぞれのRF信号を、増幅及び送信対象のRF信号を生成するべく構成し及び動作させることができる送受信器710から受信し、受信した信号を処理することができる。送受信器710は、ユーザに適切なデータ及び/又は音声信号と送受信器710に適切なRF信号との間の変換を与えるべく構成されたベース帯域サブシステム708と相互作用をするように示される。送受信器710は、無線デバイス700の動作を目的として電力を管理するべく構成された電力管理コンポーネント706に接続されるように示される。かかる電力管理はまた、無線デバイス700のベース帯域サブシステム708及び他のコンポーネントの動作を制御することができる。
ベース帯域サブシステム708は、ユーザに与えられ及びユーザから受信する音声及び/又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス702に接続されるように示される。ベース帯域サブシステム708はまた、無線デバイスの動作を容易にし及び/又はユーザのための情報記憶を与えるデータ及び/又は命令を記憶するように構成されたメモリ704に接続することもできる。
図16の例において、DRxモジュール300は、一つ以上のダイバーシティアンテナ(例えばダイバーシティアンテナ730)とASM714との間に実装することができる。かかる構成により、ダイバーシティアンテナ730を介して受信されたRF信号を、ダイバーシティアンテナ730からのRF信号の損失がほとんど若しくは全く存在せず、及び/又は当該RF信号への雑音の付加がほとんど若しくは全く存在せず、処理することができる(いくつかの実施形態においてLNAによる増幅を含む)。DRxモジュール300からの当該処理済み信号はその後、一つ以上の信号経路を介してASMへと引き回すことができる。
図16の例において、主要アンテナ720は、例えば、PAモジュール712からのRF信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受信動作もまた、主要アンテナを介して達成することができる。
一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにWi−Fi、Bluetooth(登録商標)及びGPSのような付加的な接続特徴を含んでよい。
本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「〜を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれかとなり得る2以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。2つ以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。
本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び/又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。
ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。
本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載される新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。