JP4214710B2 - 可変減衰器 - Google Patents
可変減衰器 Download PDFInfo
- Publication number
- JP4214710B2 JP4214710B2 JP2002111732A JP2002111732A JP4214710B2 JP 4214710 B2 JP4214710 B2 JP 4214710B2 JP 2002111732 A JP2002111732 A JP 2002111732A JP 2002111732 A JP2002111732 A JP 2002111732A JP 4214710 B2 JP4214710 B2 JP 4214710B2
- Authority
- JP
- Japan
- Prior art keywords
- switch transistor
- circuit
- transistor
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Networks Using Active Elements (AREA)
- Attenuators (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、通過振幅切替時に生じる通過位相差を、通過位相補正用リアクタンス素子を設けることにより、通過位相差を減じることができる可変減衰器に関するものである。
【０００２】
【従来の技術】
図１２は、例えば、１９９９年電子情報通信学会総合大会予稿集に記載の従来の可変減衰器の構成図である。この可変減衰器は、図１２に示すように抵抗及びスイッチ用トランジスタのみで構成されるものである。
【０００３】
図１２において、１は高周波信号の入力端子、２は高周波信号の出力端子、３ａ、３ｂ、３ｃはスイッチ用トランジスタ、４ａ、４ｂは通過振幅切替のためスイッチ用トランジスタ３ａ、３ｂ、３ｃのオン／オフを制御する制御端子、５ａは直列抵抗、６ａ、６ｂは並列抵抗、８はスイッチ用トランジスタ３ａ及び直列抵抗５ａからなる直列回路部、９ａはスイッチ用トランジスタ３ｂ、並列抵抗６ａからなる第１の並列回路部、９ｂはスイッチ用トランジスタ３ｃ、並列抵抗６ｂからなる第２の並列回路部、１５は電源端子、１６ａ、１６ｂ、１６ｃはスイッチ用トランジスタ３ａ、３ｂ、３ｃにそれぞれ接続されるゲート抵抗、１７は制御端子４ａから印加される制御信号を反転するインバータ、１８は直列回路部８、並列回路部９ａ、９ｂ、ゲート抵抗１６ａ、１６ｂ、１６ｃ、インバータ１７より構成される単ビット可変減衰器である。
【０００４】
次に、動作について示す。
図１２に示す従来の可変減衰器は、入力端子１より入力された高周波信号の振幅を単ビット可変減衰器５つから構成される５ビット可変減衰器により、３２状態に振幅値を切り替えて出力端子２より出力するものである。
ここでは、本発明に関わる可変減衰器との比較を容易にするため、単ビット可変減衰器１８について説明する。従来の可変減衰器は、この単ビット可変減衰器１８の組み合わせのため、単ビット可変減衰器１８のみについて述べることで本発明に関わる可変減衰器との比較は可能である。
【０００５】
単ビット可変減衰器１８においては、制御端子４ａ、４ｂから印加された制御信号は、そのままスイッチ用トランジスタ３ｂ、３ｃに入力されるとともに、インバータ１７を介して、反転した信号がスイッチ用トランジスタ３ａに入力され、３ａと、３ｂ及び３ｃがそれぞれオン／オフすることにより、入力端子１より入力された高周波信号の振幅を可変させるものである。
基準状態、すなわちスイッチ用トランジスタ３ａがオン状態で、３ｂ及び３ｃがオフ状態の時、入力端子１より入力された高周波信号はスイッチ用トランジスタ３ａが呈するオン抵抗が非常に小さいとし、３ｂ及び３ｃが呈するオフ容量が非常に小さいとするならば、ほとんど減衰することなく単ビット可変減衰器１８を通過する。
【０００６】
一方、減衰状態、すなわちスイッチ用トランジスタ３ａがオフ状態で、３ｂ及び３ｃがオン状態の時、入力端子１より入力された高周波信号はスイッチ用トランスタ３ａが呈するオフ容量が非常に小さいとし、３ｂ及び３ｃが呈するオン抵抗が非常に小さいとするならば、直列抵抗５ａ、並列抵抗６ａ及び６ｃからなるπ形減衰器と見なすことができ、入力端子１から入力された高周波信号は、π形減衰器を構成する直列抵抗５ａ、並列抵抗６ａ及び６ｃにより設定される減衰量で減衰するものである。
【０００７】
【発明が解決しようとする課題】
上記のような従来の可変減衰器では、スイッチ用トランジスタによる通過振幅切替時に、トランジスタが有するオフ時の容量成分や寄生成分（トランジスタ製造における技術的制約から生じる寄生素子）、あるいはＩＣ化した場合における伝送線路の長さの経路差により、通過位相の変動が生じるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、通過振幅切替時の通過位相変動を減ずることができる可変減衰器を実現することを目的とする。
【０００８】
【課題を解決するための手段】
第１の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子のそれぞれの入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【０００９】
第２の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１０】
第３の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１１】
第４の発明は、第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１２】
第５の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子の入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１３】
第６の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１４】
第７の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続され、第２の抵抗と前記第２の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１５】
第８の発明は、第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に一端が接続されたリアクタンス素子の直列接続回路とから成る第１の回路と、第２の抵抗と、前記第２の抵抗の端子間に接続され、第２のスイッチ用トランジスタと前記第２のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１の可変減衰器の構成図（回路図）である。図１において、１は高周波信号の入力端子、２は高周波信号の出力端子、３ａ、３ｂ、３ｃはスイッチ用トランジスタ、４ａ、４ｂは通過振幅切替のためスイッチ用トランジスタ３ａ、３ｂ、３ｃのオン／オフを制御する制御端子、５ａは直列抵抗、６ａ、６ｂは並列抵抗、７ａ、７ｂは位相補正用リアクタンス素子、８ａはスイッチ用トランジスタ３ａ及び直列抵抗５ａからなる直列回路部、９ａはスイッチ用トランジスタ３ｂ、並列抵抗６ａ及び位相補正用リアクタンス素子７ａからなる第１の並列回路部、９ｂはスイッチ用トランジスタ３ｃ、並列抵抗６ｂ及び位相補正用リアクタンス素子７ｂからなる第２の並列回路部である。
【００１７】
次に、動作及び効果について説明する。
本実施の形態の可変減衰器は、制御端子４ａ及び４ｂから印加される制御信号によりスイッチ用トランジスタ３ａ、３ｂ、３ｃをオン／オフすることにより、入力端子１より入力された高周波信号の振幅を可変させ、出力端子２より取り出すものである。
【００１８】
図２は、スイッチ用トランジスタ３ａがオン状態、スイッチ用トランジスタ３ｂ及び３ｃがオフ状態である可変減衰器の基準状態の等価回路図である。
図３は、スイッチ用トランジスタ３ａがオフ状態、スイッチ用トランジスタ３ｂ及び３ｃがオン状態である可変減衰器の減衰状態の等価回路図である。
【００１９】
図２において、１０ａはオン状態のスイッチ用トランジスタ３ａのオン抵抗、１１ｂ、１１ｃはそれぞれオフ状態のスイッチ用トランジスタ３ｂ及び３ｃのオフ容量である。ここで、オン抵抗１０ａは理想的には無視できるほど小さく、オフ容量１１ｂ、１１ｃは無視できるほど小さいとすると、入力端子１より入力された高周波信号の振幅はほとんど減衰することなく出力端子２から出力される。
【００２０】
一方、図３においても同様に、オフ容量１１ａは無視できるとほど小さく、オン抵抗１０ｂ、１０ｃは理想的に無視できるほど小さいとし、位相補正用リアクタンス素子７ａ、７ｂがないとすると、図３に示す回路は直列抵抗５ａ、並列抵抗６ａ及び６ｂからなるπ形減衰器と見なすことができ、入力端子１から入力された高周波信号は、π形減衰器を構成する直列抵抗５ａ、並列抵抗６ａ及び６ｂにより設定される減衰量で減衰し、出力端子２より出力される。
【００２１】
所望の周波数が高い場合には、オフ容量１１ａ、１１ｂ、１１ｃによる通過位相変動が無視できず、図２に示す基準状態及び図３に示す減衰状態おいて通過位相差が生じる。この時、位相補正用リアクタンス素子７ａ、７ｂを並列回路部９ａ及び９ｂに接続することにより、基準状態の位相をほとんど変化させることなく減衰状態の位相を調整することが可能である。
【００２２】
図４は、位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを接続した等価回路図である。
図５は、位相補正用リアクタンス素子７ａ、７ｂとして位相補正用キャパシタ１３ａ、１３ｂを接続した等価回路図である。
基準状態の位相が減衰状態に比べ進んでいる場合には、図４に示すように位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを、遅れている場合には、図５に示すように位相補正用キャパシタ１３ａ、１３ｂを接続することにより、通過位相差を補正することができる。
【００２３】
このように、本実施の形態によれば、制御端子４ａ及び４ｂから印加される制御信号によりスイッチ用トランジスタ３ａ、３ｂ、３ｃをオン／オフし、これにより入力端子１から入力された高周波信号の振幅を可変させることができると共に、入力端子１から出力端子２に送信する高周波信号の通過位相差を補正することができるので、入力端子１から入力された高周波信号の通過振幅切替時に発生する通過位相変動を減ずることができる。
【００２４】
なお、ここでは第１の並列回路部９ａ及び第２の並列回路部９ｂの両方に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続することで通過位相差の補正は可能である。
また、ここでは位相補正用リアクタンス素子７ａ、７ｂを、並列抵抗６ａ、６ｂとグランドの間に接続しているが、スイッチ用トランジスタ３ｂ、３ｃと並列抵抗６ａ、６ｂの間に接続してもよい。
さらに、ここではオフ容量１１ａ、１１ｂ、１１ｃによる通過位相変動について述べたが、スイッチ用トランジスタの寄生成分、ＩＣ化した場合における伝送線路により生じる通過位相差も補正することが可能である。
【００２５】
実施の形態２．
図６は、この発明の実施の形態２の可変減衰器の構成図（回路図）である。図６において、直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａと位相補正用リアクタンス素子７ａ、７ｂとからなる。また、第１の並列回路部９ａは、スイッチ用トランジスタ３ｂと並列抵抗６ａとからなり、第２の並列回路部９ｂは、スイッチ用トランジスタ３ｃと並列抵抗６ｂとからなる。
【００２６】
動作は、基本的に実施の形態１と同様であり、位相補正用リアクタンス素子７ａ、７ｂを、直列回路部８ａを構成する直列抵抗５ａに直列に接続した点が異なる。ここでは、基準状態の位相が減衰状態に比べ進んでいる場合には、位相補正用リアクタンス素子として位相補正用キャパシタを、遅れている場合には位相補正用インダクタを接続することにより、実施の形態１と同様の効果が得られる。
なお、ここでは直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続されていればよい。
【００２７】
図７は、実施の形態２の可変減衰器の他の構成図（回路図）である。
図７に示すように、スイッチ用トランジスタ３ａに位相補正用リアクタンス素子７ａ、７ｂを接続しても同様の効果が得らる。この場合には、基準状態の位相が減衰状態に比べ進んでいる場合には、位相補正用リアクタンス素子として位相補正用キャパシタを、遅れている場合には位相補正用インダクタを接続する。この時も、スイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続されていればよい。
【００２８】
なお、図６では直列抵抗５ａの両端の少なくともどちらか一方に位相補正用リアクタンス素子７ａ、７ｂが接続され、図７ではスイッチ用トランジスタ３ａの両端の少なくともどちらか一方に位相補正用リアクタンス素子７ａ、７ｂが接続された場合について説明したが、直列抵抗５ａの両端とスイッチ用トランジスタ３ａの両端の全て又はどこか一端に位相補正用リアクタンス素子が接続されても同様の効果を得ることができる。
【００２９】
実施の形態３．
図８は、この発明の実施の形態３の可変減衰器の構成図（回路図）である。図８において、８ａは第１の直列回路部、８ｂは第２の直列回路部である。第１の直列回路部８ａはスイッチ用トランジスタ３ａと直列抵抗５ａとからなり、第２の直列回路部８ｂはスイッチ用トランジスタ３ｄと直列抵抗５ｂとからなる。また、第１の並列回路部９ａはスイッチ用トランジスタ３ｂと並列抵抗６ａと位相補正用リアクタンス素子７ａとからなる。
【００３０】
動作及び効果は基本的に実施の形態１と同様であり、直列回路部８ａ、８ｂを２つとし、並列回路部９ａを１つとしたT形可変減衰器とした点が異なる。
なお、ここでは位相補正用リアクタンス素子７ａを、並列抵抗６ａとグランドの間に接続しているが、スイッチ用トランジスタ３ｂと並列抵抗６ａとの間に接続してもよい。
【００３１】
実施の形態４．
図９は、この発明の実施の形態４の可変減衰器の構成図（回路図）である。
図９において、第１の直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａと位相補正用リアクタンス素子７ａ、７ｂとからなり、第２の直列回路部８ｂは、スイッチ用トランジスタ３ｄと直列抵抗５ｂと位相補正用リアクタンス素子７ｃ、７ｄとからなる。また、第１の並列回路部９ａはスイッチ用トランジスタ３ｂと並列抵抗６ａとからなる。
【００３２】
動作及び効果は基本的に実施の形態３と同様であり、位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄを、直列回路部８ａ及び８ｂを構成する直列抵抗５ａ及び５ｂにそれぞれ直列に接続した点が異なる。
なお、ここでは直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂを、直列抵抗５ｂのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄを接続しているが、少なくともこれら４つの位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄの１つが接続されていればよい。
【００３３】
図１０は、実施の形態４の可変減衰器の他の構成図（回路図）である。
図１０に示すように、スイッチ用トランジスタ３ａ及び３ｄに位相補正用リアクタンス素子を接続しても同様の効果が得られる。この時も、スイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂを、スイッチ用トランジスタ３ｄのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄを接続しているが、少なくともこれら４つの位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄの１つが接続されていればよい。
【００３４】
なお、図９では直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂが、直列抵抗５ｂのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄが接続され、図１０ではスイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂが、スイッチ用トランジスタ３ｄのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄが接続された場合について説明したが、直列抵抗５ａ、５ｂ、スイッチ用トランジスタ３ａ、３ｄの全ての両端に、上記の接続関係のとおり位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄが接続されても同様の効果を得ることができる。
【００３５】
実施の形態５．
図１１は、この発明の実施の形態５の可変減衰器の構成図（回路図）である。図１１において、１４ａ、１４ｂ、１４ｃ、１４ｄは直流動作点決定用抵抗である。直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａとからなる。また、第１の並列回路部９ａは、スイッチ用トランジスタ３ｂと並列抵抗６ａと直流動作点決定用抵抗１４ａ、１４ｂとからなり、第２の並列回路部９ｂは、スイッチ用トランジスタ３ｃと並列抵抗６ｂと直流動作点決定用抵抗１４ｃ、１４ｄとからなる。
【００３６】
実施の形態１〜４において、並列回路部を構成するスイッチ用トランジスタ３ｂ、３ｃ及び並列抵抗６ａ、６ｂの接続部は、スイッチ用トランジスタ３ｂ、３ｃがオフ状態でオフ容量を呈する時、及び位相補正用リアクタンス素子７ａ、７ｂがキャパシタンスの場合、直流動作点が定まらず直流的に不安定な状態になり、実使用では不具合を生じる可能性がある。
【００３７】
これに対し、直流動作点決定用抵抗１４ａ、１４ｃをスイッチ用トランジスタ３ｂ、３ｃに、直流動作点決定用抵抗１４ｂ、１４ｄを位相補正用リアクタンス素子７ａ、７ｂにそれぞれ並列に接続することにより、これら直流動作点決定用抵抗の抵抗値をスイッチ用トランジスタ３ｂ、３ｃのオン抵抗及び位相補正用リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きくすることにより、所望周波数における動作にはほとんど影響を与えることなく、このような直流動作点の不安定状態を避けることができる。
【００３８】
なお、図１１では実施の形態１に適用した場合を示したが、実施の形態２〜４に適用しても同様の効果が得られる。ただし、実施の形態２及び４においては、位相補正用リアクタンス素子は直列回路部に接続されているため、直流動作点決定用抵抗はスイッチ用トランジスタ３ａ（実施の形態２の図６の場合）又はスイッチ用トランジスタ３ａ、３ｄ（実施の形態４の図９の場合）に接続すればよい。また実施の形態１及び３においては位相補正用リアクタンス素子がインダクタの場合には、同様に直流動作点決定用抵抗はスイッチ用トランジスタ３ｂ、３ｃ（実施の形態１の図１の場合）又はスイッチ用トランジスタ３ｂ（実施の形態３の図８の場合）に接続すればよい。
【００３９】
【発明の効果】
この発明は、所定の部位に装荷したリアクタンス素子により、スイッチ用トランジスタによる通過振幅切替時の通過位相変動を低減した可変減衰器であって、直流動作点決定用抵抗としてスイッチ用トランジスタの入出力端子間に該スイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、容量性リアクタンス素子の入出力端子間に接続した該容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗を設けたので、スイッチ用トランジスタがオフ状態でオフ容量を呈する時、及び位相補正用リアクタンス素子が容量性の場合に、直流動作点の不安定状態を回避できる効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１の可変減衰器の構成図。
【図２】 実施の形態１における可変減衰器の基準状態の等価回路図。
【図３】 実施の形態１における可変減衰器の減衰状態の等価回路図。
【図４】 実施の形態１において位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを接続した等価回路図。
【図５】 実施の形態１において位相補正用リアクタンス素子７ａ、７ｂとして位相補正用キャパシタ１３ａ、１３ｂを接続した等価回路図。
【図６】 実施の形態２の可変減衰器の構成図。
【図７】 実施の形態２の可変減衰器の他の構成図。
【図８】 実施の形態３の可変減衰器の構成図。
【図９】 実施の形態４の可変減衰器の構成図。
【図１０】 実施の形態４の可変減衰器の他の構成図。
【図１１】 実施の形態５の可変減衰器の構成図。
【図１２】 従来の可変減衰器の構成図。
【符号の説明】
１ 入力端子、２ 出力端子、３ａ、３ｂ、３ｃ スイッチ用トランジスタ、４ａ、４ｂ 制御端子、５ａ 直列抵抗、６ａ、６ｂ 並列抵抗、７ａ、７ｂ 位相補正用リアクタンス素子、８ａ 直列回路部、９ａ 第１の並列回路部、９ｂ 第２の並列回路部。
【発明の属する技術分野】
この発明は、通過振幅切替時に生じる通過位相差を、通過位相補正用リアクタンス素子を設けることにより、通過位相差を減じることができる可変減衰器に関するものである。
【０００２】
【従来の技術】
図１２は、例えば、１９９９年電子情報通信学会総合大会予稿集に記載の従来の可変減衰器の構成図である。この可変減衰器は、図１２に示すように抵抗及びスイッチ用トランジスタのみで構成されるものである。
【０００３】
図１２において、１は高周波信号の入力端子、２は高周波信号の出力端子、３ａ、３ｂ、３ｃはスイッチ用トランジスタ、４ａ、４ｂは通過振幅切替のためスイッチ用トランジスタ３ａ、３ｂ、３ｃのオン／オフを制御する制御端子、５ａは直列抵抗、６ａ、６ｂは並列抵抗、８はスイッチ用トランジスタ３ａ及び直列抵抗５ａからなる直列回路部、９ａはスイッチ用トランジスタ３ｂ、並列抵抗６ａからなる第１の並列回路部、９ｂはスイッチ用トランジスタ３ｃ、並列抵抗６ｂからなる第２の並列回路部、１５は電源端子、１６ａ、１６ｂ、１６ｃはスイッチ用トランジスタ３ａ、３ｂ、３ｃにそれぞれ接続されるゲート抵抗、１７は制御端子４ａから印加される制御信号を反転するインバータ、１８は直列回路部８、並列回路部９ａ、９ｂ、ゲート抵抗１６ａ、１６ｂ、１６ｃ、インバータ１７より構成される単ビット可変減衰器である。
【０００４】
次に、動作について示す。
図１２に示す従来の可変減衰器は、入力端子１より入力された高周波信号の振幅を単ビット可変減衰器５つから構成される５ビット可変減衰器により、３２状態に振幅値を切り替えて出力端子２より出力するものである。
ここでは、本発明に関わる可変減衰器との比較を容易にするため、単ビット可変減衰器１８について説明する。従来の可変減衰器は、この単ビット可変減衰器１８の組み合わせのため、単ビット可変減衰器１８のみについて述べることで本発明に関わる可変減衰器との比較は可能である。
【０００５】
単ビット可変減衰器１８においては、制御端子４ａ、４ｂから印加された制御信号は、そのままスイッチ用トランジスタ３ｂ、３ｃに入力されるとともに、インバータ１７を介して、反転した信号がスイッチ用トランジスタ３ａに入力され、３ａと、３ｂ及び３ｃがそれぞれオン／オフすることにより、入力端子１より入力された高周波信号の振幅を可変させるものである。
基準状態、すなわちスイッチ用トランジスタ３ａがオン状態で、３ｂ及び３ｃがオフ状態の時、入力端子１より入力された高周波信号はスイッチ用トランジスタ３ａが呈するオン抵抗が非常に小さいとし、３ｂ及び３ｃが呈するオフ容量が非常に小さいとするならば、ほとんど減衰することなく単ビット可変減衰器１８を通過する。
【０００６】
一方、減衰状態、すなわちスイッチ用トランジスタ３ａがオフ状態で、３ｂ及び３ｃがオン状態の時、入力端子１より入力された高周波信号はスイッチ用トランスタ３ａが呈するオフ容量が非常に小さいとし、３ｂ及び３ｃが呈するオン抵抗が非常に小さいとするならば、直列抵抗５ａ、並列抵抗６ａ及び６ｃからなるπ形減衰器と見なすことができ、入力端子１から入力された高周波信号は、π形減衰器を構成する直列抵抗５ａ、並列抵抗６ａ及び６ｃにより設定される減衰量で減衰するものである。
【０００７】
【発明が解決しようとする課題】
上記のような従来の可変減衰器では、スイッチ用トランジスタによる通過振幅切替時に、トランジスタが有するオフ時の容量成分や寄生成分（トランジスタ製造における技術的制約から生じる寄生素子）、あるいはＩＣ化した場合における伝送線路の長さの経路差により、通過位相の変動が生じるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、通過振幅切替時の通過位相変動を減ずることができる可変減衰器を実現することを目的とする。
【０００８】
【課題を解決するための手段】
第１の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子のそれぞれの入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【０００９】
第２の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１０】
第３の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１１】
第４の発明は、第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１２】
第５の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子の入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１３】
第６の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１４】
第７の発明は、第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続され、第２の抵抗と前記第２の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１５】
第８の発明は、第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に一端が接続されたリアクタンス素子の直列接続回路とから成る第１の回路と、第２の抵抗と、前記第２の抵抗の端子間に接続され、第２のスイッチ用トランジスタと前記第２のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とするものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１の可変減衰器の構成図（回路図）である。図１において、１は高周波信号の入力端子、２は高周波信号の出力端子、３ａ、３ｂ、３ｃはスイッチ用トランジスタ、４ａ、４ｂは通過振幅切替のためスイッチ用トランジスタ３ａ、３ｂ、３ｃのオン／オフを制御する制御端子、５ａは直列抵抗、６ａ、６ｂは並列抵抗、７ａ、７ｂは位相補正用リアクタンス素子、８ａはスイッチ用トランジスタ３ａ及び直列抵抗５ａからなる直列回路部、９ａはスイッチ用トランジスタ３ｂ、並列抵抗６ａ及び位相補正用リアクタンス素子７ａからなる第１の並列回路部、９ｂはスイッチ用トランジスタ３ｃ、並列抵抗６ｂ及び位相補正用リアクタンス素子７ｂからなる第２の並列回路部である。
【００１７】
次に、動作及び効果について説明する。
本実施の形態の可変減衰器は、制御端子４ａ及び４ｂから印加される制御信号によりスイッチ用トランジスタ３ａ、３ｂ、３ｃをオン／オフすることにより、入力端子１より入力された高周波信号の振幅を可変させ、出力端子２より取り出すものである。
【００１８】
図２は、スイッチ用トランジスタ３ａがオン状態、スイッチ用トランジスタ３ｂ及び３ｃがオフ状態である可変減衰器の基準状態の等価回路図である。
図３は、スイッチ用トランジスタ３ａがオフ状態、スイッチ用トランジスタ３ｂ及び３ｃがオン状態である可変減衰器の減衰状態の等価回路図である。
【００１９】
図２において、１０ａはオン状態のスイッチ用トランジスタ３ａのオン抵抗、１１ｂ、１１ｃはそれぞれオフ状態のスイッチ用トランジスタ３ｂ及び３ｃのオフ容量である。ここで、オン抵抗１０ａは理想的には無視できるほど小さく、オフ容量１１ｂ、１１ｃは無視できるほど小さいとすると、入力端子１より入力された高周波信号の振幅はほとんど減衰することなく出力端子２から出力される。
【００２０】
一方、図３においても同様に、オフ容量１１ａは無視できるとほど小さく、オン抵抗１０ｂ、１０ｃは理想的に無視できるほど小さいとし、位相補正用リアクタンス素子７ａ、７ｂがないとすると、図３に示す回路は直列抵抗５ａ、並列抵抗６ａ及び６ｂからなるπ形減衰器と見なすことができ、入力端子１から入力された高周波信号は、π形減衰器を構成する直列抵抗５ａ、並列抵抗６ａ及び６ｂにより設定される減衰量で減衰し、出力端子２より出力される。
【００２１】
所望の周波数が高い場合には、オフ容量１１ａ、１１ｂ、１１ｃによる通過位相変動が無視できず、図２に示す基準状態及び図３に示す減衰状態おいて通過位相差が生じる。この時、位相補正用リアクタンス素子７ａ、７ｂを並列回路部９ａ及び９ｂに接続することにより、基準状態の位相をほとんど変化させることなく減衰状態の位相を調整することが可能である。
【００２２】
図４は、位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを接続した等価回路図である。
図５は、位相補正用リアクタンス素子７ａ、７ｂとして位相補正用キャパシタ１３ａ、１３ｂを接続した等価回路図である。
基準状態の位相が減衰状態に比べ進んでいる場合には、図４に示すように位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを、遅れている場合には、図５に示すように位相補正用キャパシタ１３ａ、１３ｂを接続することにより、通過位相差を補正することができる。
【００２３】
このように、本実施の形態によれば、制御端子４ａ及び４ｂから印加される制御信号によりスイッチ用トランジスタ３ａ、３ｂ、３ｃをオン／オフし、これにより入力端子１から入力された高周波信号の振幅を可変させることができると共に、入力端子１から出力端子２に送信する高周波信号の通過位相差を補正することができるので、入力端子１から入力された高周波信号の通過振幅切替時に発生する通過位相変動を減ずることができる。
【００２４】
なお、ここでは第１の並列回路部９ａ及び第２の並列回路部９ｂの両方に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続することで通過位相差の補正は可能である。
また、ここでは位相補正用リアクタンス素子７ａ、７ｂを、並列抵抗６ａ、６ｂとグランドの間に接続しているが、スイッチ用トランジスタ３ｂ、３ｃと並列抵抗６ａ、６ｂの間に接続してもよい。
さらに、ここではオフ容量１１ａ、１１ｂ、１１ｃによる通過位相変動について述べたが、スイッチ用トランジスタの寄生成分、ＩＣ化した場合における伝送線路により生じる通過位相差も補正することが可能である。
【００２５】
実施の形態２．
図６は、この発明の実施の形態２の可変減衰器の構成図（回路図）である。図６において、直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａと位相補正用リアクタンス素子７ａ、７ｂとからなる。また、第１の並列回路部９ａは、スイッチ用トランジスタ３ｂと並列抵抗６ａとからなり、第２の並列回路部９ｂは、スイッチ用トランジスタ３ｃと並列抵抗６ｂとからなる。
【００２６】
動作は、基本的に実施の形態１と同様であり、位相補正用リアクタンス素子７ａ、７ｂを、直列回路部８ａを構成する直列抵抗５ａに直列に接続した点が異なる。ここでは、基準状態の位相が減衰状態に比べ進んでいる場合には、位相補正用リアクタンス素子として位相補正用キャパシタを、遅れている場合には位相補正用インダクタを接続することにより、実施の形態１と同様の効果が得られる。
なお、ここでは直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続されていればよい。
【００２７】
図７は、実施の形態２の可変減衰器の他の構成図（回路図）である。
図７に示すように、スイッチ用トランジスタ３ａに位相補正用リアクタンス素子７ａ、７ｂを接続しても同様の効果が得らる。この場合には、基準状態の位相が減衰状態に比べ進んでいる場合には、位相補正用リアクタンス素子として位相補正用キャパシタを、遅れている場合には位相補正用インダクタを接続する。この時も、スイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂを接続しているが、少なくともどちらか一方に接続されていればよい。
【００２８】
なお、図６では直列抵抗５ａの両端の少なくともどちらか一方に位相補正用リアクタンス素子７ａ、７ｂが接続され、図７ではスイッチ用トランジスタ３ａの両端の少なくともどちらか一方に位相補正用リアクタンス素子７ａ、７ｂが接続された場合について説明したが、直列抵抗５ａの両端とスイッチ用トランジスタ３ａの両端の全て又はどこか一端に位相補正用リアクタンス素子が接続されても同様の効果を得ることができる。
【００２９】
実施の形態３．
図８は、この発明の実施の形態３の可変減衰器の構成図（回路図）である。図８において、８ａは第１の直列回路部、８ｂは第２の直列回路部である。第１の直列回路部８ａはスイッチ用トランジスタ３ａと直列抵抗５ａとからなり、第２の直列回路部８ｂはスイッチ用トランジスタ３ｄと直列抵抗５ｂとからなる。また、第１の並列回路部９ａはスイッチ用トランジスタ３ｂと並列抵抗６ａと位相補正用リアクタンス素子７ａとからなる。
【００３０】
動作及び効果は基本的に実施の形態１と同様であり、直列回路部８ａ、８ｂを２つとし、並列回路部９ａを１つとしたT形可変減衰器とした点が異なる。
なお、ここでは位相補正用リアクタンス素子７ａを、並列抵抗６ａとグランドの間に接続しているが、スイッチ用トランジスタ３ｂと並列抵抗６ａとの間に接続してもよい。
【００３１】
実施の形態４．
図９は、この発明の実施の形態４の可変減衰器の構成図（回路図）である。
図９において、第１の直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａと位相補正用リアクタンス素子７ａ、７ｂとからなり、第２の直列回路部８ｂは、スイッチ用トランジスタ３ｄと直列抵抗５ｂと位相補正用リアクタンス素子７ｃ、７ｄとからなる。また、第１の並列回路部９ａはスイッチ用トランジスタ３ｂと並列抵抗６ａとからなる。
【００３２】
動作及び効果は基本的に実施の形態３と同様であり、位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄを、直列回路部８ａ及び８ｂを構成する直列抵抗５ａ及び５ｂにそれぞれ直列に接続した点が異なる。
なお、ここでは直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂを、直列抵抗５ｂのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄを接続しているが、少なくともこれら４つの位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄの１つが接続されていればよい。
【００３３】
図１０は、実施の形態４の可変減衰器の他の構成図（回路図）である。
図１０に示すように、スイッチ用トランジスタ３ａ及び３ｄに位相補正用リアクタンス素子を接続しても同様の効果が得られる。この時も、スイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂを、スイッチ用トランジスタ３ｄのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄを接続しているが、少なくともこれら４つの位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄの１つが接続されていればよい。
【００３４】
なお、図９では直列抵抗５ａの両端に位相補正用リアクタンス素子７ａ、７ｂが、直列抵抗５ｂのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄが接続され、図１０ではスイッチ用トランジスタ３ａの両端に位相補正用リアクタンス素子７ａ、７ｂが、スイッチ用トランジスタ３ｄのそれぞれ両端に位相補正用リアクタンス素子７ｃ、７ｄが接続された場合について説明したが、直列抵抗５ａ、５ｂ、スイッチ用トランジスタ３ａ、３ｄの全ての両端に、上記の接続関係のとおり位相補正用リアクタンス素子７ａ、７ｂ、７ｃ、７ｄが接続されても同様の効果を得ることができる。
【００３５】
実施の形態５．
図１１は、この発明の実施の形態５の可変減衰器の構成図（回路図）である。図１１において、１４ａ、１４ｂ、１４ｃ、１４ｄは直流動作点決定用抵抗である。直列回路部８ａは、スイッチ用トランジスタ３ａと直列抵抗５ａとからなる。また、第１の並列回路部９ａは、スイッチ用トランジスタ３ｂと並列抵抗６ａと直流動作点決定用抵抗１４ａ、１４ｂとからなり、第２の並列回路部９ｂは、スイッチ用トランジスタ３ｃと並列抵抗６ｂと直流動作点決定用抵抗１４ｃ、１４ｄとからなる。
【００３６】
実施の形態１〜４において、並列回路部を構成するスイッチ用トランジスタ３ｂ、３ｃ及び並列抵抗６ａ、６ｂの接続部は、スイッチ用トランジスタ３ｂ、３ｃがオフ状態でオフ容量を呈する時、及び位相補正用リアクタンス素子７ａ、７ｂがキャパシタンスの場合、直流動作点が定まらず直流的に不安定な状態になり、実使用では不具合を生じる可能性がある。
【００３７】
これに対し、直流動作点決定用抵抗１４ａ、１４ｃをスイッチ用トランジスタ３ｂ、３ｃに、直流動作点決定用抵抗１４ｂ、１４ｄを位相補正用リアクタンス素子７ａ、７ｂにそれぞれ並列に接続することにより、これら直流動作点決定用抵抗の抵抗値をスイッチ用トランジスタ３ｂ、３ｃのオン抵抗及び位相補正用リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きくすることにより、所望周波数における動作にはほとんど影響を与えることなく、このような直流動作点の不安定状態を避けることができる。
【００３８】
なお、図１１では実施の形態１に適用した場合を示したが、実施の形態２〜４に適用しても同様の効果が得られる。ただし、実施の形態２及び４においては、位相補正用リアクタンス素子は直列回路部に接続されているため、直流動作点決定用抵抗はスイッチ用トランジスタ３ａ（実施の形態２の図６の場合）又はスイッチ用トランジスタ３ａ、３ｄ（実施の形態４の図９の場合）に接続すればよい。また実施の形態１及び３においては位相補正用リアクタンス素子がインダクタの場合には、同様に直流動作点決定用抵抗はスイッチ用トランジスタ３ｂ、３ｃ（実施の形態１の図１の場合）又はスイッチ用トランジスタ３ｂ（実施の形態３の図８の場合）に接続すればよい。
【００３９】
【発明の効果】
この発明は、所定の部位に装荷したリアクタンス素子により、スイッチ用トランジスタによる通過振幅切替時の通過位相変動を低減した可変減衰器であって、直流動作点決定用抵抗としてスイッチ用トランジスタの入出力端子間に該スイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、容量性リアクタンス素子の入出力端子間に接続した該容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗を設けたので、スイッチ用トランジスタがオフ状態でオフ容量を呈する時、及び位相補正用リアクタンス素子が容量性の場合に、直流動作点の不安定状態を回避できる効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１の可変減衰器の構成図。
【図２】 実施の形態１における可変減衰器の基準状態の等価回路図。
【図３】 実施の形態１における可変減衰器の減衰状態の等価回路図。
【図４】 実施の形態１において位相補正用リアクタンス素子７ａ、７ｂとして位相補正用インダクタ１２ａ、１２ｂを接続した等価回路図。
【図５】 実施の形態１において位相補正用リアクタンス素子７ａ、７ｂとして位相補正用キャパシタ１３ａ、１３ｂを接続した等価回路図。
【図６】 実施の形態２の可変減衰器の構成図。
【図７】 実施の形態２の可変減衰器の他の構成図。
【図８】 実施の形態３の可変減衰器の構成図。
【図９】 実施の形態４の可変減衰器の構成図。
【図１０】 実施の形態４の可変減衰器の他の構成図。
【図１１】 実施の形態５の可変減衰器の構成図。
【図１２】 従来の可変減衰器の構成図。
【符号の説明】
１ 入力端子、２ 出力端子、３ａ、３ｂ、３ｃ スイッチ用トランジスタ、４ａ、４ｂ 制御端子、５ａ 直列抵抗、６ａ、６ｂ 並列抵抗、７ａ、７ｂ 位相補正用リアクタンス素子、８ａ 直列回路部、９ａ 第１の並列回路部、９ｂ 第２の並列回路部。
Claims (8)
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子のそれぞれの入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路を接続し、前記入力端子に前記第２のスイッチ用トランジスタの入力端子を接続し、前記出力端子に前記第３のスイッチ用トランジスタの入力端子を接続してπ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタおよび前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が容量性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記容量性リアクタンス素子の入出力端子間に接続した前記容量性リアクタンス素子の所望周波数におけるインピーダンスに比べ十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続された第１の抵抗とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続された第２の抵抗とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が誘導性リアクタンス素子を介して接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第３のスイッチ用トランジスタの入出力端子間に接続した前記第３のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗を直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１のスイッチ用トランジスタと、前記第１のスイッチ用トランジスタの入出力端子間に接続され、第１の抵抗と前記第１の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第１の回路と、第２のスイッチ用トランジスタと、前記第２のスイッチ用トランジスタの入出力端子間に接続され、第２の抵抗と前記第２の抵抗の少なくとも一方の端に直列接続されたリアクタンス素子とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
- 第１の抵抗と、前記第１の抵抗の端子間に接続され、第１のスイッチ用トランジスタと前記第１のスイッチ用トランジスタの入出力端子の少なくとも一方に一端が接続されたリアクタンス素子の直列接続回路とから成る第１の回路と、第２の抵抗と、前記第２の抵抗の端子間に接続され、第２のスイッチ用トランジスタと前記第２のスイッチ用トランジスタの入出力端子の少なくとも一方に直列接続されたリアクタンス素子とから成る第２の回路と、第３のスイッチ用トランジスタと、前記第３のスイッチ用トランジスタの出力端子に一端が接続され、他端が接地された第３の抵抗とから成る第３の回路とを備え、入力端子と出力端子との間に前記第１の回路と前記第２の回路を直列に接続し、前記第１の回路と前記第２の回路の接続点に前記第３のスイッチ用トランジスタの入力端子を接続してＴ型に形成し、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのバイアス端子へ印加するバイアス電圧を制御して前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタと前記第３のスイッチ用トランジスタのオン／オフを切り替える可変減衰器であって、前記第１のスイッチ用トランジスタの入出力端子間に接続した前記第１のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗と、前記第２のスイッチ用トランジスタの入出力端子間に接続した前記第２のスイッチ用トランジスタのオン抵抗に比べて十分大きい抵抗値の抵抗とを直流動作点決定用抵抗として設けたことを特徴とする可変減衰器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111732A JP4214710B2 (ja) | 2002-04-15 | 2002-04-15 | 可変減衰器 |
| PCT/JP2002/007558 WO2003088477A1 (fr) | 2002-04-15 | 2002-07-25 | Attenuateur variable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111732A JP4214710B2 (ja) | 2002-04-15 | 2002-04-15 | 可変減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309454A JP2003309454A (ja) | 2003-10-31 |
| JP4214710B2 true JP4214710B2 (ja) | 2009-01-28 |
Family
ID=29243290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002111732A Expired - Fee Related JP4214710B2 (ja) | 2002-04-15 | 2002-04-15 | 可変減衰器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4214710B2 (ja) |
| WO (1) | WO2003088477A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4439905B2 (ja) * | 2003-12-25 | 2010-03-24 | パナソニック株式会社 | 可変アッテネータ回路 |
| KR101030050B1 (ko) | 2009-12-14 | 2011-04-21 | 한국과학기술원 | 낮은 위상 변동을 가지는 디지털 감쇠기 |
| JP2011223390A (ja) * | 2010-04-12 | 2011-11-04 | Japan Radio Co Ltd | 減衰器 |
| JP2012129721A (ja) * | 2010-12-14 | 2012-07-05 | Mitsubishi Electric Corp | 可変減衰器 |
| JP5640725B2 (ja) * | 2010-12-20 | 2014-12-17 | 三菱電機株式会社 | 電力増幅器 |
| US9985601B2 (en) | 2012-06-01 | 2018-05-29 | Qualcomm Incorporated | Step attenuator with constant input capacitance |
| JP6504737B2 (ja) * | 2013-03-14 | 2019-04-24 | 日本無線株式会社 | 減衰器に用いられる可変インピーダンス回路 |
| JP6425612B2 (ja) * | 2015-04-21 | 2018-11-21 | 三菱電機株式会社 | 可変減衰器 |
| US20180062621A1 (en) * | 2016-08-30 | 2018-03-01 | Skyworks Solutions, Inc. | Attenuators having phase shift and gain compensation circuits |
| US20180062622A1 (en) * | 2016-08-30 | 2018-03-01 | Skyworks Solutions, Inc. | Binary-weighted attenuator having compensation circuit |
| JP6452917B1 (ja) * | 2018-03-29 | 2019-01-16 | 三菱電機株式会社 | 切替回路及び可変減衰器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937889B2 (ja) * | 1977-06-27 | 1984-09-12 | 株式会社日立製作所 | Ｐｉｎダイオ−ドを用いた可変アツテネ−タ回路 |
| JPH0262102A (ja) * | 1988-08-26 | 1990-03-02 | Sharp Corp | ショートスタブ整合器 |
| JPH0288321U (ja) * | 1988-12-27 | 1990-07-12 | ||
| JPH0461925U (ja) * | 1990-10-09 | 1992-05-27 | ||
| JP2677939B2 (ja) * | 1992-12-09 | 1997-11-17 | 三菱電機株式会社 | 減衰回路 |
| JP2993449B2 (ja) * | 1996-12-12 | 1999-12-20 | 日本電気株式会社 | ステップアッテネータ |
| JPH11340771A (ja) * | 1998-05-27 | 1999-12-10 | Nec Eng Ltd | アッテネータ及びステップアッテネータ |
-
2002
- 2002-04-15 JP JP2002111732A patent/JP4214710B2/ja not_active Expired - Fee Related
- 2002-07-25 WO PCT/JP2002/007558 patent/WO2003088477A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003088477A1 (fr) | 2003-10-23 |
| JP2003309454A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117206A (en) | Variable capacitance integrated circuit usable in temperature compensated oscillators | |
| KR100652232B1 (ko) | 이상기 | |
| JP4998550B2 (ja) | 周波数可変帯域除去フィルタ | |
| JP4214710B2 (ja) | 可変減衰器 | |
| US20080180189A1 (en) | Phase shifter and bit phase shifter using the same | |
| JPH0349401A (ja) | マイクロ波素子 | |
| JP2008193309A (ja) | ビット移相器 | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| US20040145429A1 (en) | Phase shifter and multibit phase shifter | |
| GB2384927A (en) | Voltage controlled oscillators | |
| CN112640201B (zh) | 定向耦合器 | |
| KR20060095294A (ko) | 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로 | |
| JP6425612B2 (ja) | 可変減衰器 | |
| JP4263606B2 (ja) | コンパクトな１８０度移相器 | |
| JP6076193B2 (ja) | 移相回路 | |
| US20090224843A1 (en) | Programmable Crystal Oscillator | |
| JP2001326558A (ja) | 移相器 | |
| US11451208B2 (en) | Switching circuit and variable attenuator | |
| JP2008211303A (ja) | 移相回路 | |
| JP3634223B2 (ja) | 移相器 | |
| JPH02151113A (ja) | Ｌｐｆ／ｈｐｆ移相器 | |
| JPH11205086A (ja) | 移相器 | |
| EP2775615B1 (en) | Variable admittance circuit | |
| US20230402997A1 (en) | High frequency variable attenuation circuit | |
| WO2023135663A1 (ja) | 移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040707 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |