JP2008193309A - ビット移相器 - Google Patents

Abstract

【課題】ＳＰＤＴスイッチに起因する容量性のインピーダンスを重畳させないように、固定移相器と固定移相器とを接続し、高周波での位相特性に優れた高周波用のビット移相器を作ることである。
【解決手段】複数の固定移相器１０１〜１０５を縦列接続した高周波用のビット移相器１０である。第一のＳＰＤＴスイッチを有する第一の固定移相器１０１〜１０５と、第二のＳＰＤＴスイッチを有する第二の固定移相器１０１〜１０５と、第一の固定移相器１０１〜１０５と、第二の固定移相器１０１〜１０５とを接続する接続経路とを具備する。接続経路に、第一の固定移相器１０１〜１０５が示すキャパシタンス及び第二の固定移相器１０１〜１０５が示すキャパシタンスに対して、インピーダンスマッチングを採るインダクタンスを有する調整回路Ｃ１，Ｌ１，Ｃ２／Ｃ３，Ｌ２，Ｃ４／Ｃ５，Ｌ３，Ｃ６／Ｃ７，Ｌ４，Ｃ８を設けた。
【選択図】図１０

Description

本発明は、高周波用のビット移相器に関する。

フェーズドアレー技術を使用した通信等では、移相器が必要不可欠である。現在、特に、複数の移相量を、等位相間隔に設定することができるビット移相器が使われている。ビット移相器は、固定の移相量を持つ移相器を複数個縦列接続して構成される。最近、マイクロ波帯でも、フェーズドアレー技術を応用するようになり、より高性能な移相器、すなわち反射が少なくて位相誤差の小さいビット移相器が必要になってきた。しかし、ビット移相器を高周波で使用する場合、個々の固定移相器を高性能化して、それらを多段接続しても、ビット移相器として見ると必ずしも高性能化できていないという状況が生じている。従来のビット移相器の高性能化には限界があった。

ビット移相器は、通常、固定移相器を多段に接続して構成される。図１に、特許２８９８４７０号公報（特許文献１参照）に記載されたビット移相器の構成図を示す。図１において、ビット移相器１００は、五つの固定移相器１０１〜１０５を縦列接続して構成されている。固定移相器１０１〜１０５は、異なる移相量に設計された固定移相器である。図１のビット移相器１００では、それぞれの固定移相器１０１〜１０５は、１１．２５°、２２.５°、４５°、９０°、１８０°の移相量が得られるように設計されている。ビット移相器１００は、各固定移相器１０１〜１０５のオンオフの組合せにより、０°から３６０°までを、１１．２５°刻みで、３２通りの移相量を得ることができる。例えば、ビット移相器１００に、デジタルデータ”１００００”を与えると、固定移相器１０１のみがオンになり、移相量として、１１．２５°を得ることができる。このとき、入力端子ＩＮ１０から入力される信号波は、１１．２５°の移相量を持って、出力端子ＯＵＴ１０から出力される。また、デジタルデータ”０１０００”を与えると、固定移相器１０２のみがオンになり、移相量として、２２．５°を得ることができる。デジタルデータ”１１０００”を与えると、固定移相器１０１と、固定移相器１０２とがオンになり、移相量として、３３．７５°を得ることができる。デジタルデータ”１１１１１”を与えると、全ての固定移相器１０１〜１０５がオンになり、移相量として、３４８．７５°を得ることができる。

ビット移相器を構成する固定移相器は、ＳＰＤＴ（Single Pole Double Throw）スイッチで複数の信号経路を切り替え、異なる信号経路での位相差を利用して、移相量を得る方法が良く用いられている。以下、ビット移相器を構成する固定移相器として、広く用いられているスイッチ切替型の移相器について説明する。

まず、ＨＰＦＬＰＦ（High Path Filter Low Path Filter）切替型移相器について説明する。特許２６７９３３１号公報（特許文献２参照）には、ＨＰＦＬＰＦ切替型移相器の代表例が記載されている。図２に、その回路構成図を示す。図２に示す固定移相器は、ＳＰＤＴスイッチ１１０，１１１と、ＨＰＦ１１２と、ＬＰＦ１１３とで構成されている。ＳＰＤＴスイッチ１１０，１１１における［ＦＥＴ（Field effect transistor）］Ｆ１０〜Ｆ１３のオンオフにより、ＨＰＦ１１２側の信号経路とＬＰＦ１１３側の信号経路とを切り替えて使用される。ＨＰＦ１１２は、キャパシタＣ１０，Ｃ１１とインダクタＬ１０とで構成されていて、ＬＰＦ１１３は、キャパシタＣ１２とインダクタＬ１１，Ｌ１２とで構成されている。これらのキャパシタＣ１０〜Ｃ１２の回路定数と、インダクタＬ１０〜Ｌ１２の回路定数とを選定することにより、所望周波数での通過位相を任意に設計することができる。そして、ＳＰＤＴスイッチ１１０，１１１で信号経路を切り替えることにより、ＨＰＦ１１２とＬＰＦ１１３の通過位相の差分を移相量として得ることができる。

次に、スイッチドライン型移相器について説明する。特開平８−２１３８６８号公報（特許文献３参照）には、スイッチドライン型移相器の代表例が記載されている。図３に、その回路構成図を示す。図中、入力端子ＩＮ１２には、信号波が入力される。出力端子ＯＵＴ１２からは、信号波が出力される。ＳＰＤＴスイッチ１１４の［ＦＥＴ］Ｆ１４，Ｆ１５は、制御端子ＣＯＮ１４，ＣＯＮ１５に相補的に印加される制御電圧によって、相補的にオンオフ制御される。［ＦＥＴ］Ｆ１６，Ｆ１７も、制御端子ＣＯＮ１４，ＣＯＮ１５に印加される制御電圧によって、相補的にオンオフ制御される。並列共振用伝送線路１１８〜１２１は、インピーダンスＺ₃ 角度Θ₃ を有し、［ＦＥＴ］Ｆ１４〜Ｆ１７のソース電極とドレイン電極との間に並列に接続されている。抵抗Ｒ１〜Ｒ４は、それぞれ、制御端子ＣＯＮ１４，ＣＯＮ１５と、［ＦＥＴ］Ｆ１４〜Ｆ１７のゲート電極との間に接続されている。キャパシタＣ１３，Ｃ１４は、信号波の漏洩を防止する。基準伝送線路１１６は、インピーダンスＺ₁ 角度Θ₁ を有し、遅延伝送線路１１７は、インピーダンスＺ₂ 角度Θ₂ を有する。図３において、スイッチドライン型移相器は、ＳＰＤＴスイッチ１１４，１１５で信号経路を切り替えることにより、基準伝送線路１１６と、遅延伝送線路１１７との通過位相の差分を、移相量として得ることができる。

続いて、スイッチドライン型移相器の別の例について説明する。特許３０７６３５０号公報（特許文献４参照）には、ＳＰＤＴスイッチがシリーズ・シャント型になっている固定移相器の代表例が記載されている。図４に、その回路構成図を示す。図４において、入力端子ＩＮ１３には、信号波が入力される。出力端子ＯＵＴ１３からは、信号波が出力される。入力側ＳＰＤＴスイッチ１２２は、シリーズの［ＦＥＴ］Ｆ１８，Ｆ１９と、シャントの［ＦＥＴ］Ｆ２２，Ｆ２３とを有する。出力側ＳＰＤＴスイッチ１２３は、シリーズの［ＦＥＴ］Ｆ２０，Ｆ２１と、シャントの［ＦＥＴ］Ｆ２４，Ｆ２５とを有する。入力側ＳＰＤＴスイッチ１２２において、［ＦＥＴ］Ｆ１８，Ｆ２３と、［ＦＥＴ］Ｆ１９，Ｆ２２とは、制御端子ＣＯＮ１６，ＣＯＮ２１と、制御端子ＣＯＮ１７，ＣＯＮ２０とに相補的に印加される制御電圧によって、相補的にオンオフ制御される。出力側ＳＰＤＴスイッチ１２３において、［ＦＥＴ］Ｆ２０，Ｆ２５と、［ＦＥＴ］Ｆ２１，Ｆ２４とは、制御端子ＣＯＮ１８，ＣＯＮ２３と、制御端子ＣＯＮ１９，ＣＯＮ２２とに相補的に印加される制御電圧によって、相補的にオンオフ制御される。遅延伝送線路１２４は、基準伝送線路１２５よりも、通過移相量が、所望な移相量だけ大きくなっている。図４において、スイッチドライン型移相器は、ＳＰＤＴスイッチ１２２，１２３で信号経路を切り替えることにより、基準伝送線路１２５と、遅延伝送線路１２４との通過位相の差分を、移相量として得ることができる。

次に、高周波で使用する移相器について説明する。現在、高周波用の移相器は、信号経路を切り替えるスイッチ部分が高周波で使用できるＳＰＤＴスイッチになっている。図３及び図４は、高周波用のＳＰＤＴスイッチを使用した高周波用の固定移相器の例となっている。図２の固定移相器で示したＳＰＤＴスイッチ１１０，１１１では、［ＦＥＴ］Ｆ１１，Ｆ１３又は［ＦＥＴ］Ｆ１０，Ｆ１２が有するオフ時のオフ容量の影響で、高周波でのアイソレーションが得られない。そのため、図３の固定移相器で示したＳＰＤＴスイッチ１１４，１１５では、［ＦＥＴ］Ｆ１４〜Ｆ１７のドレイン−ソース間に、インダクタと等価な並列共振用伝送線路１１８〜１２１を接続した構成となっている。オフした際の［ＦＥＴ］Ｆ１５，Ｆ１７又は［ＦＥＴ］Ｆ１４，Ｆ１６のオフ容量と、ドレイン−ソース間に接続した並列共振用伝送線路１１９，１２１又は並列共振用伝送線路１１８，１２０とを並列共振させて、アイソレーション特性の劣化を抑えている。本願においては、信号経路のオフ容量と並列共振するインダクタを設けたＳＰＤＴスイッチを、共振型ＳＰＤＴスイッチという。

一方、図２の入力側ＳＰＤＴスイッチ１１０は、２個のシリーズの［ＦＥＴ］Ｆ１０，Ｆ１１のみで構成されていた。これに対して、図４の入力側ＳＰＤＴスイッチ１２２では、２個のシリーズの［ＦＥＴ］Ｆ１８，Ｆ１９に加えて、シャントの［ＦＥＴ］Ｆ２２，Ｆ２３を付加することによりアイソレーション特性の劣化を抑えている。出力側のＳＰＤＴスイッチ１２３でも、２個のシリーズの［ＦＥＴ］Ｆ２０，Ｆ２１に加えて、シャントの［ＦＥＴ］Ｆ２４，Ｆ２５を付加することにより、アイソレーション特性の劣化を抑えている。本願においては、オフ容量を呈する回路素子を、シャントに設けたＳＰＤＴスイッチを、シリーズ・シャント型ＳＰＤＴスイッチと呼ぶ。

このように、高周波で使用する固定移相器は、スイッチ切替型の移相器が広く使われている。そして、高周波用の固定移相器を構成するＳＰＤＴスイッチとしては、図３のＳＰＤＴスイッチ１１４，１１５に示される共振型ＳＰＤＴスイッチ、あるいは、図４のＳＰＤＴスイッチ１２２，１２３に示されるシリーズ・シャント型ＳＰＤＴスイッチが広く用いられている。

続いて、正電源で、信号経路の切り替えをコントロールする移相器について説明する。移相器を正電源でコントロールするということは、移相器において信号経路を切り替えているＳＰＤＴスイッチを正電源でオンオフさせるということである。現在、この制御は、スイッチ素子を構成するＦＥＴのドレイン−ソースを全て直流的にグラウンドに短絡させないことで実現している。すなわち、ＦＥＴのドレイン−ソースが電位的にフローティングとなっている状態で、スイッチを構成するそれぞれのＦＥＴのゲート電極に、ＦＥＴのピンチオフ電圧以上の電位差を印加する。これにより、ドレイン−ソースに高い電位が印加されている側のＦＥＴがオンして、低い電位が印加されているＦＥＴ側はオフする。例えば、０Ｖと＋３Ｖというような正電源だけで、スイッチ素子のオンオフをコントロールすることができるのである。このような技術については、特許３０３１２２７号公報（特許文献５参照）に記載されている。図２に示されるＳＰＤＴスイッチ１１０，１１１、及び図３に示されるＳＰＤＴスイッチ１１４，１１５のように、シャントのＦＥＴが無いスイッチでは、スイッチの共通端子ＩＮ１１，ＯＵＴ１１，ＩＮ１２，ＯＵＴ１２がグラウンドに短絡しないように、直流的に浮いていれば、そのまま正電源によるコントロールができる。現在、正電源によるコントロールを行う移相器では、広く特許文献５の技術が使われている。

なお、古い文献になるが、特開昭６２−２２６７０８号公報（特許文献６参照）には、ビット移相器を構成する一の固定移相器と、他の固定移相器との接続経路に、チョークコイルを挿入した技術が記載されている。このチョークコイルは、直流成分のみをグラウンドに落とし、交流成分をグラウンドに逃がさないという機能を有している。チョークコイルは、交流成分の通過を阻止するために、インダクタンス値は非常に大きくなる。

特許２８９８４７０号公報 特許２６７９３３１号公報 特開平８−２１３８６８号公報 特許３０７６３５０号公報 特許３０３１２２７号公報 特開昭６２−２２６７０８号公報

固定移相器は、それ自体が一つの移相器として、所望の特性が得られるように設計されている。通常は多段に接続したビット移相器でも、個々の固定移相器の特性で決まる特性を得ることができると推測される。しかし、高周波においては、要求される特性が非常に厳しくなってくる。たとえ個々の固定移相器の性能が良くても、ビット移相器として、必ずしも十分な高周波特性を得られるとは限らない。実際のところ、現状のビット移相器では、Ｃバンド（４〜８ＧＨｚ）から位相誤差が大きくなり、Ｘバンド（８〜１２ＧＨｚ）以上になると、個々の固定移相器の特性で決まる特性を十分に得られない。

その理由を考察すると、固定移相器の若干の特性インピーダンスからのずれが、固定移相器同士を接続していくに従って大きくなるためではないかと結論づけることができる。固定移相器が多段接続されたビット移相器では、リターンロスが悪化するとともに、本来の固定移相器の移相量が得られなくなり、著しくビット移相器の性能が悪化する。従来のビット移相器には、リターンロス（全反射して全ての電力が戻ってきたとき、リターンロスは、０ｄＢになる。反射が無く、全ての電力が負荷に吸収されると、リターンロスは、無限大になる。）が小さくなり、移相誤差が大きくなってしまうという問題があることが分かった。

なお、ＩＥＥＥ（The Institute of Electrical and Electronics Engineers）では、周波数帯をアルファベット文字を用いて分類している。高周波帯については、周波数が低い方から、Ｉバンド、Ｇバンド、Ｐバンド、Ｌバンド、Ｓバンド、Ｃバンド（４〜８ＧＨｚ）、Ｘバンド（８〜１２ＧＨｚ）、Ｋｕバンド（１２〜１８ＧＨｚ）、Ｋバンド（１８〜２６ＧＨｚ）、Ｋａバンド、Ｖバンド、Ｗバンドというように命名して、周波数帯の分類を行っている。本願では、Ｃバンド以上の周波数帯を対象にしている。よって、本願において、「高周波」と言うときには、Ｃバンド以上の周波数帯を指すものとする。

高周波で使用する際に生じる固定移相器の特性インピーダンスからの若干のずれは、ある特定の関係でずれていることが見い出される。すなわち、高周波用の固定移相器では、必ず、図３や図４で示されるように、ＳＰＤＴスイッチとして共振型やシリーズ・シャント型など、高周波でアイソレーションが得られるスイッチを使用する必要がある。ところが、これらのＳＰＤＴスイッチについては、高周波において、ある特定の傾向が見出される。

共振型ＳＰＤＴスイッチの場合として、図３のＳＰＤＴスイッチ１１４を引用して説明する。アイソレーションを得るために接続された並列共振用伝送線路１１８，１１９は、高周波では分布定数成分が存在する。従って、ＳＰＤＴスイッチ１１４の等価回路は、図５に示すようになる。図５において、［ＦＥＴ］Ｆ１４には、オフ時にオフ容量と共振するインダクタＬ１３が並列に挿入される。同時に、シャントに、容量の小さなキャパシタＣ１５，Ｃ１７が接続される。［ＦＥＴ］Ｆ１５にも、オフ時にオフ容量と共振するインダクタＬ１４が並列に挿入されると共に、シャントに、容量の小さなキャパシタＣ１６，Ｃ１８が接続される。従って、図３に示した固定移相器のインピーダンスは、微小容量のキャパシタＣ１５〜Ｃ１８の分だけ容量性のインピーダンスとなる。

例えば、図１に示すビット移相器が、図３に示す固定移相器を縦列接続したものとする。このとき、図６に示すように、固定移相器１０３について、符号Ａで示す点線側から見たインピーダンスの位置をスミスチャート上に表すと、図７のようになる。図１のいずれの固定移相器１０１〜１０５も、同様のＳＰＤＴスイッチで構成される場合は、いずれも似たような容量性のインピーダンスとなっている。図３に示す単体の固定移相器では、インピーダンスが５０オームから僅かにずれるだけで、リターンロスはほとんど悪化しなかった。しかし、二つの固定移相器を接続した場合には、反射が大きくなり、リターンロスがかなり小さくなる。

固定移相器１０２と固定移相器１０３との接続状態について詳述する。図８に示すように、固定移相器１０３側から見た固定移相器１０３のインピーダンスは、前述したように、容量性のインピーダンスとなっている。図９のスミスチャート上に示すと、符号Ａの位置になっている。一方、固定移相器１０３側から見た固定移相器１０２のインピーダンスは、固定移相器１０２，１０３におけるＳＰＤＴスイッチが同様のものであれば、どちらも同程度の容量性となっている。図９のスミスチャート上に示すと、符号Ａと同じく、符号Ｂの位置となる。実際には、二つの固定移相器１０２，１０３の移相量が異なるので、同一のキャパシタンスにはならないが、ここでは、理解を容易にするために、同程度の容量性として説明する。図９のスミスチャートにおいて、符号Ａで示すインピーダンスと、符号Ｂで示すインピーダンスとが整合するためには、符号Ｂが、符号Ａのコンジュケートの位置（符号Ａ＊の位置）にある必要がある。よって、符号Ｂと符号Ａ＊との位置の違いの分だけ不整合となる。

ここで、図９に示されるように、符号Ａ＊は、符号Ｂから見て、５０オームを超えた誘導性のインピーダンスとなっているので、固定移相器単独での５０オームからのズレ分よりも非常に大きくなる。つまり、固定移相器単独の時は、符号Ａ＊とスミスチャートの中心とのズレ分だけが不整合となるのに対し、移相器同士の接続の場合には、符号Ａ＊と符号Ｂとのズレ分が不整合となる。従って、これらの固定移相器を多段に接続していくと、インピーダンスのずれの影響が徐所に大きくなり、ビット移相器では無視できない劣化となる。さらに、多くの場合、個々の固定移相器は、５０オームの負荷に接続した時に所望の移相特性が得られるように設計されているが、リターンロスが悪くなって、接続条件が設計時の５０オームから異なってくると、本来の設計された固定移相器の移相特性が得られなくなる。そのため、ビット移相器としては、個々の固定移相器の特性で決まる特性を得られなくなり、ビット移相器の移相誤差が増大してしまうという問題があることが分かる。

図４に示すように、ＳＰＤＴスイッチ１２２，１２３が、シリーズ・シャント型であった場合も、同様である。図４において、［ＦＥＴ］Ｆ１８，Ｆ２０がオンのとき、シャントの［ＦＥＴ］Ｆ２２，Ｆ２４がオフになるが、このオフ容量が、シャントに接続される等価回路となる。同様に、［ＦＥＴ］Ｆ１９，Ｆ２１がオンのとき、シャントの［ＦＥＴ］Ｆ２３，Ｆ２５がオフになるが、このオフ容量が、シャントに接続される等価回路となる。すなわち、高周波においては、オン側の信号経路に、オフ容量が接続されることになる。従って、シリーズ・シャント型ＳＰＤＴスイッチを有する図４の固定移相器も、図３の固定移相器と同様に、高周波では、容量性のインピーダンスとなる。

上述したように、従来のビット移相器では、高周波でかつ性能要求が厳しくなってくると、個々の固定移相器におけるインピーダンスのずれが問題視され、無視できなくなるということが見い出される。本願発明は、ＳＰＤＴスイッチを有する固定移相器を多段に接続したときに、容量性のインピーダンスが重畳されるという特徴的な傾向に着目して為されたものであり、ＳＰＤＴスイッチに起因する容量性のインピーダンスを重畳させないように、固定移相器と固定移相器とを接続し、高周波での位相特性に優れた高周波用のビット移相器を作ることを課題とする。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明は、複数の固定移相器（１０１〜１０５）を縦列接続した高周波用のビット移相器（１０，２０，３０）である。図１１に示すように、［イ］第一のＳＰＤＴスイッチを有する第一の固定移相器（１０２）と、［ロ］第二のＳＰＤＴスイッチを有する第二の固定移相器（１０３）と、［ハ］第一の固定移相器（１０２）と、第二の固定移相器（１０３）とを接続する接続経路とを具備する。接続経路に、第一の固定移相器（１０２）が示すキャパシタンス及び第二の固定移相器（１０３）が示すキャパシタンスに対して、インピーダンスマッチングを採るインダクタンスを有する調整回路（Ｃ３，Ｌ２，Ｃ４）を設ける。

ＳＰＤＴスイッチは、高周波におけるアイソレーション特性の劣化を抑えようとすると、等価回路として、キャパシタが現れる。上述したように、共振型ＳＰＤＴスイッチ又はシリーズ・シャント型ＳＰＤＴスイッチでは、並列共振するインダクタ又はシャントのＦＥＴに、等価回路としてキャパシタが現れた。このキャパシタによって、固定移相器（１０２，１０３）は、容量性のインピーダンスとなる。そこで、本発明では、調整回路（Ｃ３，Ｌ２，Ｃ４）を設けて、インピーダンスマッチングを採っている。

本発明によれば、ＳＰＤＴスイッチに起因する容量性のインピーダンスを重畳させないように、固定移相器と固定移相器とを接続し、高周波での位相特性に優れた高周波用のビット移相器を作ることができる。

本実施の形態では、現在汎用されている固定移相器を用いて、これらを複数個縦列接続したビット移相器について説明する。ここで、固定移相器のスイッチは、共振型又はシリーズ・シャント型ＳＰＤＴスイッチで成るものとする。まず、初めに説明するビット移相器では、二つの固定移相器を接続する接続経路に、シリーズのキャパシタと、これらのキャパシタに挟まれたシャントのインダクタとを配置したことを特徴とする。こうすることにより、固定移相器間の不整合を取り除き、ビット移相器のリターンロスの悪化を回避すると共に、移相誤差などの移相特性を改善する。図１０に、本実施の形態に係るビット移相器の回路図を示す。図１０に示すように、本実施の形態に係るビット移相器１０では、固定移相器１０１〜１０５間を接続する接続経路において、シリーズのキャパシタＣ１〜Ｃ８に挟まれたシャントのインダクタＬ１〜Ｌ４を配置している。

図１０において、接続経路に設けられたインダクタＬ１〜Ｌ４の作用により、スイッチ切替型の固定移相器間のリターンロスの悪化が回避される。すなわち、リターンロスが大きく、移相誤差が小さく、特性の良い高周波用ビット移相器を提供することが可能となる。一方、本実施の形態では、キャパシタＣ１〜Ｃ８を挿入しているので、キャパシタＣ１〜Ｃ８に繋がるＳＰＤＴスイッチの共通端子が、直接グラウンドに短絡されない。よって、固定移相器１０１〜１０５を、正電源で動作させることができる。本実施の形態に係るビット移相器は、固定移相器の高周波インピーダンスにおける振る舞いの特徴を見い出して、固定移相器と固定移相器との接続経路に、新しい回路ブロックを設けている。これにより、既存の固定移相器を、高周波用のビット移相器に適用する場合の問題点を解決している。

図１０において、固定移相器１０２と固定移相器１０３との接続を例に見ると、シリーズのキャパシタＣ３，Ｃ４に挟まれたシャントのインダクタＬ２が、固定位相器１０２と固定位相器１０３との間に配置されている。図１１，１２を用いて、回路の特性について説明する。図１１は、図１０における固定移相器１０２と固定移相器１０３との接続状態を示している。図１１において、点線で示される各地点から、矢印側を見たインピーダンスが、図１２のスミスチャート上に示されている。図１１の符号Ａ，Ｂ，○１，○２，○３で示される各インピーダンスが、図１２のスミスチャートにおいて、星印としてプロットされている。図１２に示されるように、固定移相器１０２のインピーダンスは、符号Ｂが付された星印の位置にあり、固定移相器１０３のインピーダンスは、符号Ａが付された星印の位置にある。図示するように、符号Ａが付された星印の位置と、符号Ｂが付された星印の位置とは、同程度の容量を示す位置にある。実際には、二つの固定移相器１０２，１０３の移相量が異なるので、同一のキャパシタンスにはならないが、ここでは、理解を容易にするために、同程度の容量性として説明する。

本実施の形態では、キャパシタＣ３を設けている。このキャパシタＣ３を含めて、固定移相器１０２側を見たインピーダンスは、図１２に示すように、符号○１が付された星印の位置に移る。また、本実施の形態では、インダクタＬ２を設けている。このインダクタＬ２も含めて、固定移相器１０２側を見たインピーダンスは、図１２に示すように、符号○２が付された星印の位置に移る。また、本実施の形態では、キャパシタＣ４を設けている。このキャパシタＣ４も含めて、固定移相器１０２側を見たインピーダンスは、図１２に示すように、符号○３が付された星印の位置に移る。この符号○３が付された星印の位置は、符号Ａが付された星印の位置と、コンジュケートの位置Ａ＊となっている。よって、固定位相器１０３から、固定位相器１０２側を見たインピーダンスは、コンジュケートとなって、整合をとることができる。

単に整合させるだけであれば、シャントのインダクタＬ２だけを設ければ良い。しかし、上述した特許文献５に記載された固定移相器のように、正電源で動作するＳＰＤＴスイッチを用いた場合には、シャントのインダクタＬ２に繋がるＳＰＤＴスイッチの共通端子を短絡してしまうと、正電源で正常に動作させることができない。そこで、本実施の形態では、懸かる問題を解決するために、インダクタＬ２を、キャパシタＣ３とキャパシタＣ４とで挟むようにしている。

以上、図１１，１２を用いて、固定位相器１０２と、固定位相器１０３との接続について詳述した。他の隣接する固定移相器間の接続も同様である。図１０に示すように、シリーズのキャパシタＣ１〜Ｃ８に挟まれたシャントのインダクタＬ１〜Ｌ４を、固定移相器１０１〜１０５間に配置することにより、固定移相器１０１〜１０５間はコンジュケートの関係となる。よって、不整合なく固定移相器１０１〜１０５同士を接続することができる。なお、シャントのインダクタＬ１〜Ｌ４には、通常、分布定数回路のオープンスタブが用いられる。

図１０において、特に、固定移相器１０１〜１０５が、同様の回路構成を有するＳＰＤＴスイッチで信号経路を切り替えている場合には、シャントのインダクタＬ１〜Ｌ４を挟む一対のキャパシタＣ１〜Ｃ８は、同容量のコンデンサとすることができる。同じ容量であれば、容量値に関わり無く、固定移相器間を整合させることができる。もちろん異なる設計のＳＰＤＴスイッチを使った固定移相器が隣接する場合には、若干異なる容量値となる。また、通常、ビット移相器に用いられる固定移相器は、単一の決まった移相量を得るものであるが、ＦＥＴやダイオードなどによる可変容量素子や可変抵抗素子を用いた場合には、複数の移相量を一つの固定移相器で得ることもできる。固定移相器１０１〜１０５を、このような複数の移相量を得ることができる固定移相器に置き換えた場合であっても、縦列接続された固定移相器が、ＳＰＤＴスイッチで信号経路を切り替えるものである限りは、本実施の形態によるビット移相器に適用することができる。

図１３に、第二の実施の形態に係るビット移相器の回路図を示す。図１３のビット移相器２０は、図１０のビット移相器１０と比べると、シリーズのキャパシタＣ９〜Ｃ１２と、シャントのインダクタＬ５，Ｌ６とが追加された形態になっている。シリーズのキャパシタＣ９，Ｃ１０と、シャントのインダクタＬ５とは、入力端子ＩＮ１０と、固定移相器１０１との間に配置されている。シリーズのキャパシタＣ１１，Ｃ１２と、シャントのインダクタＬ６とは、固定移相器１０５と、出力端子ＯＵＴ１０との間に配置されている。シリーズのキャパシタＣ９〜Ｃ１２は、使用周波数で充分低いインピーダンスとなる容量とする。また、シャントのインダクタＬ５，Ｌ６は、固定移相器１０１〜１０５間に配置したシャントのインダクタＬ１〜Ｌ４の約２倍のインダクタンスを持つものとする。両端のインダクタＬ５，Ｌ６を、約２倍のインダクタンスとすることで、ビット移相器の入出力における整合を改善することができる。これは両端の固定移相器１０１，１０５については、固定移相器同士の接続ではなく、５０オームの負荷との接続になるためである。

図１０に示す第一の実施の形態では、ビット移相器１０の性能を向上させる調整回路Ｃ１〜Ｃ８，Ｌ１〜Ｌ４が、固定移相器１０１〜１０５間に配置されることを特徴としている。これに対して、図１３に示す第二の実施の形態では、ビット移相器２０の性能を向上させる調整回路Ｃ１〜Ｃ８，Ｌ１〜Ｌ４が、固定移相器１０１〜１０５間に配置されることに加えて、他の調整回路Ｃ９〜Ｃ１２，Ｌ５，Ｌ６が、両端の固定移相器１０１，１０５の外側に配置されること、並びに、調整回路Ｃ１〜Ｃ８，Ｌ１〜Ｌ４のインダクタンスと、調整回路Ｃ９〜Ｃ１２，Ｌ５，Ｌ６のインダクタンスとの間に、およそ２倍という一定の関係があることを特徴としている。図１３に示す第二の実施の形態は、図１０に示す第一の実施の形態を、さらに実用的にしたものである。

図１４に、第三の実施の形態に係るビット移相器の回路図を示す。図１４のビット移相器３０は、図１３のビット移相器２０と比べると、シリーズのキャパシタＣ１〜Ｃ１２が削除された形態になっている。固定移相器１０１〜１０５におけるＳＰＤＴスイッチが、正電源で動作するものでは無い場合には、シャントのインダクタＬ１〜Ｌ６に繋がるスイッチの共通端子を短絡しても構わない。このような場合には、図１４のビット移相器３０のように、キャパシタＣ１〜Ｃ１２を省くことが考えられる。別の見方をすると、図１４は、図１３の一例として、すなわち、図１３におけるキャパシタＣ１〜Ｃ１２の容量を無限大とした場合（Ｚ＝１／（ｊωＣ）；Ｃ＝∞）として考えることもできる。

縦列接続される個々の固定移相器が、どの程度の容量性のインピーダンスになるかは、ＳＰＤＴスイッチの回路構成に依存する。ＳＰＤＴスイッチにおけるＦＥＴのサイズが大きければ、ＦＥＴのオフ容量も大きくなり、固定移相器は大きく容量性のインピーダンスに傾く。本願では、ＳＰＤＴスイッチに等価回路として現れるキャパシタによって、０．０１ｐＦ以上のキャパシタンスを示す固定移相器の接続を問題視している。キャパシタンスが０．０１ｐＦ以上あるときには、本実施の形態により、十分にリターンロスを改善することができる。また、本願は、特に、Ｃバンド（４〜８ＧＨｚ）、Ｘバンド（８〜１２ＧＨｚ）、Ｋｕバンド（１２〜１８ＧＨｚ）、Ｋバンド（１８〜２６ＧＨｚ）で使用するビット移相器を作ることを課題として為されたものである。この中で、Ｋｕバンド、Ｋバンドで使用するビット移相器については、０．０２ｐＦ以上のキャパシタンスを示す固定移相器の接続に本実施の形態を適用すれば、実用的なビット移相器になる。また、Ｘバンドで使用するビット移相器については、０．０５ｐＦ以上のキャパシタンスを示す固定移相器の接続に本実施の形態を適用すれば、実用的なビット移相器になる。また、Ｃバンドで使用するビット移相器については、０．２０ｐＦ以上のキャパシタンスを示す固定移相器の接続に本実施の形態を適用すれば、実用的なビット移相器になる。それから、本実施の形態によるビット移相器では、１．００ｐＦ以上のキャパシタンスを示す固定移相器は用いない。このような固定移相器は、高周波では使いものにならないと考えられるためである。

図１は、ビット移相器の構成例を示す図である。 図２は、ＨＰＦＬＰＦ切替型移相器の回路構成図である。 図３は、スイッチドライン型移相器の回路構成図である。 図４は、別のスイッチドライン型移相器の回路構成図である。 図５は、ＳＰＤＴスイッチの等価回路を示す図である。 図６は、固定移相器のインピーダンスについて説明する図である。 図７は、固定移相器のインピーダンスを表すスミスチャートである。 図８は、固定移相器と固定移相器との接続状態について説明する図である。 図９は、固定移相器と固定移相器との接続状態を表すスミスチャートである。 図１０は、本実施の形態に係るビット移相器の回路図を示す図である。 図１１は、回路の特性について説明する図である。 図１２は、回路の特性について説明するスミスチャートである。 図１３は、第二の実施の形態に係るビット移相器の回路図を示す図である。 図１４は、第三の実施の形態に係るビット移相器の回路図を示す図である。

符号の説明

１０，２０，３０，１００ ビット移相器
１０１〜１０５ 固定移相器
１１０，１１１，１１４，１１５，１２２，１２３ ＳＰＤＴスイッチ
１１２ ＨＰＦ
１１３ ＬＰＦ
１１６，１１７，１２４，１２５ 伝送線路
１１８〜１２１ 並列共振用伝送線路

Claims (5)

1. 複数の固定移相器を縦列接続した高周波用のビット移相器であって、
   第一のＳＰＤＴ（Single Pole Double Throw）スイッチを有する第一の固定移相器と、
   第二のＳＰＤＴスイッチを有する第二の固定移相器と、
   前記第一の固定移相器と、前記第二の固定移相器とを接続する接続経路とを具備し、
   前記接続経路に、前記第一の固定移相器が示すキャパシタンス及び前記第二の固定移相器が示すキャパシタンスに対して、インピーダンスマッチングを採るインダクタンスを有する調整回路を設けた
   ビット移相器。
2. 前記第一のＳＰＤＴスイッチは、共振型又はシリーズ・シャント型であり、
   前記第二のＳＰＤＴスイッチは、共振型又はシリーズ・シャント型である
   請求項１記載のビット移相器。
3. 前記第一の固定移相器は、前記接続経路側から見たインピーダンスが、前記第一のＳＰＤＴスイッチに等価回路として現れるキャパシタによって、０．０１〜１．００ピコファラドのキャパシタンスを示し、
   前記第二の固定移相器は、前記接続経路側から見たインピーダンスが、前記第二のＳＰＤＴスイッチに等価回路として現れるキャパシタによって、０．０１〜１．００ピコファラドのキャパシタンスを示す
   請求項２記載のビット移相器。
4. 前記第一のＳＰＤＴスイッチは、信号経路にＦＥＴ（Field effect transistor）を具備すると共に、当該ＦＥＴのゲート電極に０ボルト以上の電圧を印加してＦＥＴの制御を行い、
   前記第二のＳＰＤＴスイッチは、信号経路にＦＥＴを具備すると共に、当該ＦＥＴのゲート電極に０ボルト以上の電圧を印加してＦＥＴの制御を行い、
   前記調整回路は、一端をグラウンドに、他端を前記接続経路に接続されたインダクタを具備し、かつ、当該インダクタと、前記第一の固定移相器との間に第一のキャパシタを有し、前記インダクタと、前記第二の固定移相器との間に第二のキャパシタを有する
   請求項１〜３いずれか１項に記載のビット移相器。
5. 前記複数の固定移相器における一端の固定移相器が、前記第一の固定移相器であり、
   当該第一の固定移相器が、外部の負荷に接続される経路に、前記負荷とのインピーダンスマッチングが採れるように、前記調整回路のインダクタンスのおよそ２倍のインダクタンスを有する第二の調整回路を設けた
   請求項１〜４いずれか１項に記載のビット移相器。

Images