CN112491438A - 一种射频前端集成芯片 - Google Patents

Abstract

本发明公开了一种射频前端集成芯片，包括：天线、耦合式单刀双掷开关、第一滤波器、第二滤波器和射频收发器，其中，耦合式单刀双掷开关，包括第一端口、第二端口、第三端口、多耦合线圈电路和晶体管控制电路，多耦合线圈电路用于隔离第一端口、第二端口以及第三端口；晶体管控制电路用于利用其控制电平实现第一端口与第二端口的导通，或者第一端口与第三端口的导通，以及控制多耦合线圈电路的负载实现较低的插入损耗。本发明的射频前端集成芯片采用的耦合式单刀双掷开关，具有较高的隔离度和较低的插入损耗，更利于射频前端集成芯片向高集成、小型化、高性能的趋势发展。

Description

一种射频前端集成芯片

技术领域

本发明属于射频集成电路领域，具体涉及一种射频前端集成芯片。

背景技术

射频前端是无线通信设备的一个核心部件，是将无线电磁波信号和二进制数字信号进行互相转化的基础部件，负责射频信号的发送和接收。主要包括功率放大器、射频开关、滤波器、双工器和低噪声放大器等。在5G时代，需要更多的通信频段，需要更多的射频开关来进行多个滤波器对应的频段的选通。

低插入损耗且高隔离度的射频开关对于高集成、小型化的射频前端集成芯片具有非常重要的作用。而现有的射频开关大多采用PIN二极管开关或固态FET开关，并且为了追求高隔离度，往往采用多个开关并联的结构，但开关数目的增加会带来过多的插入损耗。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种射频前端集成芯片。本发明要解决的技术问题通过以下技术方案实现：

一种射频前端集成芯片，包括：天线、耦合式单刀双掷开关、第一滤波器、第二滤波器和射频收发器，其中，耦合式单刀双掷开关，包括第一端口、第二端口、第三端口，所述第一端口连接所述第一滤波器的一端，所述第二端口连接所述第二滤波器的一端；所述第一滤波器的另一端和所述第二滤波器的另一端分别连接所述射频收发器；

所述耦合式单刀双掷开关还包括多耦合线圈电路和晶体管控制电路，所述多耦合线圈电路包括三个线圈，分别连接所述第一端口、所述第二端口以及所述第三端口，用于隔离所述第一端口、所述第二端口以及所述第三端口；

所述晶体管控制电路包括第一控制电路、第二控制电路和第三控制电路，用于利用所述第一控制电路的控制电平来控制所述多耦合线圈电路的输入负载，以及利用所述第二控制电路和第三控制电路的控制电平实现所述第一端口与所述第二端口，或者所述第一端口与所述第三端口之间的导通。

在本发明的一个实施例中，所述多耦合线圈电路包括：第一线圈、第二线圈和第三线圈，所述第一线圈设置在所述第二线圈和所述第三线圈之间，所述第一线圈的一端与所述第一端口连接，所述第二线圈与所述第二端口连接，所述第三线圈与第三端口连接。

在本发明的一个实施例中，所述第一控制电路与所述第一线圈的另一端连接，所述第二控制电路连接在所述第二线圈和所述第三控制电路的一端之间，所述第三控制电路的另一端与所述第三线圈连接。

在本发明的一个实施例中，还包括：

控制端口、反相器；

所述控制端口与所述第三控制电路连接；用于为所述第三控制电路提供控制电平；

所述反相器连接在所述控制端口与所述第二控制电路之间，以及所述控制端口与所述第一控制电路之间，用于将所述控制端口的电平相位翻转180度之后为所述第二控制电路、所述第一控制电路提供控制电平。

在本发明的一个实施例中，所述第一控制电路包括第一晶体管、第一栅极偏置电阻以及所述第一晶体管的源极间的第一外接电阻，所述第一栅极偏置电阻连接在所述第一晶体管的栅极与所述控制端口之间，所述第一晶体管的漏极与所述第二端口并联，所述第一晶体管的源极接地，所述第一外接电阻的一端与所述第一晶体管的衬底连接，所述第一外接电阻的另一端接地。

在本发明的一个实施例中，所述第二控制电路包括第二晶体管、第二栅极偏置电阻以及所述第二晶体管的源极间的第二外接电阻，所述第二栅极偏置电阻连接在所述第二晶体管的栅极与所述反相器的输出端之间，所述第二晶体管的漏极与所述第三端口并联，所述第二晶体管的源极接地，所述第二外接电阻的一端与所述第二晶体管的衬底连接，所述第二外接电阻的另一端接地。

在本发明的一个实施例中，所述第三控制电路包括第三晶体管、第三栅极偏置电阻以及所述第三晶体管的源极间的第三外接电阻，所述第三栅极偏置电阻连接在所述第三晶体管的栅极与所述反相器的输出端之间，所述第三晶体管的漏极与所述第一线圈相连，所述第三晶体管的源极接地，所述第三外接电阻的一端与所述第三晶体管的衬底连接，所述第三外接电阻的另一端接地。

在本发明的一个实施例中，还包括第一补偿电路和第二补偿电路；所述第一补偿电路的一端连接在所述第二端口与所述第一滤波器之间，另一端接地；所述第二补偿电路连接在所述第三端口与所述第二滤波器之间，另一端接地。

在本发明的一个实施例中，所述第一补偿电路包括第一开关和第一电阻；所述第一开关的一端与所述第二端口连接，另一端与所述第一电阻的一端连接，所述第一电阻的另一端接地；所述第二补偿电路包括第二开关和第二电阻，所述第二开关的一端与所述第二端口连接，另一端与所述第二电阻的一端连接，所述第二电阻的另一端接地。

在本发明的一个实施例中，还包括第一补偿控制电路和第二补偿控制电路；所述第一补偿控制电路包括第一检测电路和第一控制器，所述第一检测电路的一端与所述第一开关的控制端连接，另一端与所述第一控制器的一端连接，所述第一控制器的另一端与所述第一滤波器连接；所述第二补偿控制电路包括第二检测电路和第二控制器，所述第二检测电路的一端与所述第二开关的控制端连接，另一端与所述第二控制器的一端连接，所述第二控制器的另一端与所述第二滤波器连接。

本发明实施例提供的射频前端集成芯片，通过采用耦合式单刀双掷开关，可以实现不同频段滤波器的选通，且采用的耦合式单刀双掷开关由于包含多耦合线圈电路和晶体管控制电路，可以提高输入端口与输出端口之间的隔离度，以及简便地实现两种工作状态的切换，并通过控制电压器电路的负载，实现耦合式单刀双掷开关在两种工作状态下均具有较低的插入损耗，更利于射频前端集成芯片向高集成、小型化、高性能的趋势发展。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种射频前端集成芯片的结构示意图；

图2是本发明实施例提供的另一种射频前端集成芯片的开关部分结构示意图；

图3是本发明实施例提供的一种耦合式单刀双掷开关的电路结构示意图；

图4是本发明实施例提供的一种耦合式单刀双掷开关在第一电平下的等效电路图；

图5是本发明实施例提供的一种耦合式单刀双掷开关在第二电平下的等效电路图；

图6是本发明实施例提供的又一种射频前端集成芯片的结构示意图；

图7是本发明实施例提供的一种射频前端集成芯片电路图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的一种射频前端集成芯片的结构示意图，如图1所示，本发明实施例的射频前端集成芯片，包括：天线、耦合式单刀双掷开关、第一滤波器、第二滤波器和射频收发器，其中，耦合式单刀双掷开关，包括第一端口P1、第二端口P2、第三端口P3，所述第一端口P1连接所述第一滤波器的一端，所述第二端口P2连接所述第二滤波器的一端；所述第一滤波器的另一端和所述第二滤波器的另一端分别连接所述射频收发器。

所述耦合式单刀双掷开关还包括多耦合线圈电路和晶体管控制电路，所述多耦合线圈电路包括三个线圈，分别连接所述第一端口P1、所述第二端口P2以及所述第三端口P3，用于隔离所述第一端口P1、所述第二端口P2以及所述第三端口P3。需要说明的是，由于射频前端兼具收和发的功能，因此本发明实施例中的第一端口P1可以为输入端口，也可以为输出端口；当第一端口P1为输入端口时，相应的，第二端口P2和第三端口P3为输出端口；当第一端口P1为输出端口时，相应的，第二端口P2和第三端口P3为输入端口。

所述晶体管控制电路包括第一控制电路、第二控制电路和第三控制电路，用于利用所述第一控制电路的控制电平来控制所述多耦合线圈电路的输入负载，以及利用所述第二控制电路和第三控制电路的控制电平实现所述第一端口P1与所述第二端口P2，或者与所述第三端口P3之间的导通。

可以理解的是，每个控制电路均配置有对应的电平信号，在不同电平信号下可以实现不同工作状态。本发明实施例通过配置各个控制电路的电平信号，控制各个控制电路的工作状态，从而实现第二端口P2或者第三端口P3与第一端口P1导通，因此可以较为简便地实现两种工作状态的切换，提高单刀双掷开关的设计的自由度；并且，针对不同输出端口对应的导通电路，可以利用所述第一控制电路110的控制电平来对应控制多耦合线圈电路100的输入负载，实现负载匹配，从而可以减小每个导通电路的插入损耗。

并且，本领域内通常采用λ/4传输线进行负载匹配，但其需要较大的布板面积，不利于片上集成。但本发明实施例利用电感线圈和控制电路实现负载匹配，因此可以减小面积，有利于片上集成，实现射频前端芯片更小型化。

本发明实施例提供的射频前端集成芯片，通过采用耦合式单刀双掷开关，可以实现不同频段滤波器的选通，且采用的耦合式单刀双掷开关由于包含多耦合线圈电路和晶体管控制电路，可以提高输入端口与输出端口之间的隔离度，以及简便地实现两种工作状态的切换，提高单刀双掷开关的设计的自由度；并通过控制多耦合线圈电路的负载，实现耦合式单刀双掷开关在两种工作状态下均具有较低的插入损耗，更利于射频前端集成芯片向高集成、小型化、高性能的趋势发展。

请参见图2，图2是本发明实施例提供的另一种射频前端集成芯片的开关部分结构示意图；在上述实施例的基础上，本发明实施例的射频前端集成芯片中的多耦合线圈电路包括第一线圈L1、第二线圈L2和第三线圈L3，所述第一线圈L1设置在所述第二线圈L2和所述第三线圈L3之间，所述第一线圈L1的一端与所述第一端口P1连接，所述第二线圈L2与所述第二端口P2连接，所述第三线圈L3与第三端口P3连接。所述多耦合线圈电路100能够将第一端口P1、第二端口P2以及第三端口P3隔离起来，提高第一端口P1与第二端口P2之间的隔离度，或者第一端口P1与第三端口P3之间的隔离度。

一种可选的方式中，所述第一控制电路110与所述第一线圈L1的另一端连接，所述第二控制电路120连接在所述第二线圈L2和所述第三控制电路的一端之间，所述第三控制电路130的另一端与所述第三线圈L3连接。

可以理解地是，所述晶体管控制电路能够基于控制电平控制耦合式单刀双掷开关的工作状态，即：控制第一端口P1与第二端口P2导通且与第三端口P3断开；或者，控制第一端口P1与第三端口P3导通且与第二端口P2断开，因此能够较为简便地实现两种工作状态的切换，提高单刀双掷开关的设计的自由度；同时，控制第一线圈L1的负载，从而减小第一端口P1与第二端口P2、第三端口P3的不匹配度，即第一端口P1和第二端口P2之间的插入损耗与第一端口P1和第三端口P3之间的插入损耗的差值，实现第一端口P1与第二端口P2导通，或者第一端口P1与第三端口P3导通的两种工作状态下均具有较低的插入损耗。

请参见图3，图3是本发明实施例提供的一种耦合式单刀双掷开关的电路结构示意图，在上述实施例的基础上，本发明实施例提供的一种耦合式单刀双掷开关，还包括：

控制端口VC、反相器INV；

所述控制端口VC与所述第三控制电路连接；用于为所述第三控制电路提供控制电平；

所述反相器连接在所述控制端口VC与所述第二控制电路之间，以及所述控制端口VC与所述第一控制电路之间，用于将所述控制端口VC的电平相位翻转180度之后为所述第二控制电路、所述第一控制电路提供控制电平。

需要注意的是，本实施例中的控制端口VC为同一端口，为了理解方便，将控制端口VC分别表示。

反相器INV用于将输入信号的相位翻转180度，即将控制端口VC为第二控制电路120的控制电平以及第一控制电路110的控制电平相位翻转180度。

具体地，所述反相器可以为TTL非门、CMOS反相器等，本实施例选用TTL非门作为反相器。

具体的，控制端口VC直接为第三控制电路130提供控制电平，即控制端口VC的控制电平等于第三控制电路110的控制电平，通过反相器INV将控制端口VC提供的控制电平相位翻转180度之后，提供给第二控制电路120以及第一控制电路110，得到第二控制电路120的控制电平以及第一控制电路110的控制电平，即第三控制电路130的控制电平与第二控制电路120的控制电平、第一控制电路110的控制电平的相位相差180度。

可以理解地是，本实施例提供的耦合式单刀双掷开关，还包括：旁路电容C1，旁路电容C1一端与第一线圈L1相连，旁路电容C1的另一端接地。本领域技术人员可以理解的是，旁路电容C1可将混有高频电流和低频电流的交流信号中的高频成分旁路滤掉，能够把第一端口P1的信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。

第一控制电路包括第一晶体管M1、第一栅极偏置电阻R1以及第一晶体管M1的源极间的第一外接电阻Rsub1，第一栅极偏置电阻R1连接在第一晶体管M1的栅极与控制端口VC之间，第一晶体管M1的漏极与第一线圈L1相连，第一晶体管M1的源极接地，第一外接电阻Rsub1的一端与第一晶体管M1的衬底连接，第一外接电阻Rsub1的另一端接地。

第二控制电路包括第二晶体管M2、第二栅极偏置电阻R2以及第二晶体管M2的源极间的第二外接电阻Rsub2，第二栅极偏置电阻R2连接在第二晶体管M2的栅极与反相器INV的输出端之间，第二晶体管M2的漏极与第二端口P2并联，第二晶体管M2的源极接地，第二外接电阻Rsub2的一端与第二晶体管M2的衬底连接，第二外接电阻Rsub2的另一端接地。

第三控制电路包括第三晶体管M3、第三栅极偏置电阻R3以及第三晶体管M3的源极间的第三外接电阻Rsub3，第三栅极偏置电阻R3连接在第三晶体管M3的栅极与反相器INV的输出端之间，第三晶体管M3的漏极与第三端口P3并联，第三晶体管M3的源极接地，第三外接电阻Rsub3的一端与第三晶体管M3的衬底连接，第三外接电阻Rsub3的另一端接地。

需要注意的是，第一栅极偏置电阻R1、第二栅极偏置电阻R2以及第三栅极偏置电阻R3用于提高开关射频信号与控制信号的隔离度。

第一外接电阻Rsub1、第二外接电阻Rsub2以及第三外接电阻Rsub3用于减小与其连接的晶体管的衬底的电阻，能够减小插入损耗。

以下对耦合式单刀双掷开关的两种工作状态进行介绍，以便于理解本发明的耦合式单刀双掷开关的工作原理。

参考图4，图4是本发明实施例提供的一种耦合式单刀双掷开关在第一电平下的等效电路图。

本实施例中，

所述控制端口VC提供第一电平时，所述第三晶体管M3开关断开，所述第二晶体管M2以及所述第一晶体管M1开关导通，所述第一端口P1与所述第三端口P3导通，且所述第一端口P1与所述第二端口P2断开。

电平信号是电平值表示的信号，包括高电平“1”以及低电平“0”。

可选的一种实施方式中：

第一电平为低电平，比如为0。结合图3理解，由于控制端口VC提供低电平，所以第三控制电路130的控制电平也为低电平，本领域技术人员可以理解的是，根据晶体管的工作原理，第三晶体管M3开关断开，此时第三晶体管M3等效为晶体管关断电容Coff3，在反相器INV的作用下，第二控制电路120的控制电平以及第一控制电路110的控制电平为高电平，根据晶体管的工作原理，第二晶体管M2以及第一晶体管M1开关导通，此时第二晶体管M2等效为晶体管导通电阻Ron2，第一晶体管M1等效为晶体管导通电阻Ron1，第三晶体管M3等效为晶体管关断电容Coff3，因此第一端口P1与第三端口P3导通，晶体管导通电阻Ron2等效为第二端口P2的负载，晶体管导通电阻Ron2把第二端口P2短路到地，因此第一端口P1与第二端口P2断开。因此，第二电感线圈L2、第三电感线圈L3、第三晶体管M3的寄生电容作为第三端口P3的负载。

参考图4，图4是本发明实施例提供的一种耦合式单刀双掷开关在第二电平下的等效电路图。

本实施例中，控制端口VC提供第二电平，所述控制端口VC提供第二电平时，所述第三晶体管M3开关导通，所述第二晶体管M2以及所述第一晶体管M1开关断开，所述第一端口P1与所述第三端口P3断开，且所述第一端口P1与所述第二端口P2导通。

可选的一种实施方式中：

第二电平为高电平，比如为非0。结合图4理解，由于控制端口VC提供高电平，所以第一控制电路110的控制电平也为高电平，本领域技术人员可以理解的是，根据晶体管的工作原理，第三晶体管M3开关导通，此时第三晶体管M3等效为晶体管导通电阻Ron3，在反相器INV的作用下，第二控制电路120的控制电平以及第一控制电路110的控制电平为低电平，根据晶体管的工作原理，第二晶体管M2以及第一晶体管M1开关断开，此时第二晶体管M2等效为晶体管关断电容Coff2，第一晶体管M1等效为晶体管关断电容Coff1，第三晶体管M3等效为晶体管导通电阻Ron3，晶体管导通电阻Ron3把第三端口P3短路到地，因此第一端口P1与第三端口P3断开，晶体管关断电容Coff2等效为第二端口P2的负载，因此第一端口P1与第二端口P2导通。第二电感线圈L2、第三电感线圈L3、第一晶体管M1的寄生电容、第二晶体管M2的寄生电容作为第二端口P2的负载。

本实施例中，利用晶体管在不同电平下导通或者断开的工作原理，通过控制控制端口的电平，为第一控制电路中的晶体管提供与控制端口相同的控制电平，利用反相器为第二控制电路中的晶体管、第三控制电路中的晶体管提供与控制端口相反的控制电平，因此能够较为简便地实现两种工作状态的切换，提高单刀双掷开关的设计的自由度；同时，在输入端引入负载切换技术，根据第一控制电路中晶体管的不同工作状态实现不同输入负载的切换，实现在两种工作状态下均具有较低的插入损耗。

并且，本发明实施例提供的耦合式单刀双掷开关，通过晶体管控制电路的栅极偏置电阻能够提高开关射频信号与控制信号的隔离度，通过外接电阻能够减小晶体管的衬底的电阻，达到减小插入损耗的目的，进一步保证了单刀双掷开关在两个工作状态都具有较小的插入损耗以及较高隔离度的性能，能够实现毫米波集成电路开关输入端口到两个输出端口的良好匹配。

为了证实本发明实施例提供的耦合式单刀双掷开关的工作效果，以下结合耦合式单刀双掷开关的具体参数进行说明。

一种可选的实施方式中，第一晶体管M1由6组场效应晶体管组成，且每组场效应晶体管包括有48个沟道，且沟道宽度为1μm，沟道长度为40nm；第二晶体管M2由6组场效应晶体管组成，且每组场效应晶体管包括有48个沟道，且沟道宽度为1μm，沟道长度为40nm；第三晶体管M3由9组场效应晶体管组成，且每组场效应晶体管包括有48个沟道，且沟道宽度为1μm，沟道长度为40nm。

第一栅极偏置电阻R1、第二栅极偏置电阻R2以及第三栅极偏置电阻R3的阻值均为3KΩ。

第一外接电阻Rsub1、第二外接电阻Rsub2以及第三外接电阻Rsub3的阻值均为6KΩ，旁路电容C1的电容为40fF。

针对上述结构参数的耦合式单刀双掷开关，可以实现：应用频段包括30GHz～45GHz。在应用频段内，第一端口P1与第二端口P2、第三端口P3的插入损耗的不匹配度小于0.20dB，第一端口P1与第二端口P2、第三端口P3的插入损耗小于1.87dB，第一端口P1与第二端口P2、第三端口P3的隔离度大于23.2dB。

可以理解地是，此次仿真选择的应用频段为30GHz～45GHz，这是因为该频段为目前5G通信的主要应用频段。

需要注意的是，本发明实施例提供的耦合式单刀双掷开关内的结构参数不局限于此，本领域技术人员能够想到根据使用条件不同使用不同参数的结构达到同样的效果。

本实施例中，利用晶体管在不同电平下导通或者断开的工作原理，通过控制控制端口的电平，为第一控制电路中的晶体管提供与控制端口相同的控制电平，利用反相器为第二控制电路中的晶体管、第三控制电路中的晶体管提供与控制端口相反的控制电平，因此能够较为简便地实现两种工作状态的切换；同时，在输入端口引入负载切换技术，根据第三控制电路中晶体管的不同工作状态实现不同输入负载的切换，实现在两种工作状态下均具有较低的插入损耗。并且，通过晶体管控制电路的栅极偏置电阻能够提高开关射频信号与控制信号的隔离度，通过外接电阻能够减小晶体管的衬底的电阻，达到减小插入损耗的目的，进一步保证了单刀双掷开关在两个工作状态都具有较小的插入损耗以及较高隔离度的性能，能够实现毫米波集成电路开关输入端口到两个端口输出的良好匹配。

请参见图6，图6是本发明实施例提供的又一种射频前端集成芯片的结构示意图；图中的耦合式单刀双掷开关优选采用附图3所示的结构，在图6中不再详细展示。

如图6所示的射频前端集成芯片，在上述实施例的基础上，还包括第一补偿电路和第二补偿电路；所述第一补偿电路的一端连接在所述第二端口P2与所述第一滤波器之间，另一端接地；所述第二补偿电路连接在所述第三端口P3与所述第二滤波器之间，另一端接地接地未画出。

进一步地，请参见图7，图7是本发明实施例提供的一种射频前端集成芯片图；在上述实施例的基础上，所述第一补偿电路包括第一开关S1和第一电阻R1；所述第一开关S1的一端与所述第二端口P2连接，另一端与所述第一电阻R1的一端连接，所述第一电阻R1的另一端接地；所述第二补偿电路包括第二开关S2和第二电阻R2，所述第二开关S2的一端与所述第二端口P2连接，另一端与所述第二电阻R2的一端连接，所述第二电阻R2的另一端接地。

进一步地，上述射频前端集成芯片，还可以包括第一补偿控制电路和第二补偿控制电路；所述第一补偿控制电路包括第一检测电路和第一控制器，所述第一检测电路的一端与所述第一开关S1的控制端连接，另一端与所述第一控制器的一端连接，所述第一控制器的另一端与所述第一滤波器连接；所述第二补偿控制电路包括第二检测电路和第二控制器，所述第二检测电路的一端与所述第二开关S2的控制端连接，另一端与所述第二控制器的一端连接，所述第二控制器的另一端与所述第二滤波器连接。其中，检测电路用于检测滤波器的电路参数，控制器用于在根据电路参数确定滤波器的阻抗偏离目标阻抗时，控制电子开关导通以使补偿电阻对所述滤波器的阻抗进行补偿。

本发明实施例的射频前端集成芯片，通过进一步增加补偿电路及补偿控制电路，能够预先根据各滤波器内部电路的结构计算当耦合式单刀双掷开关选通多个滤波器所在频段时的各滤波器的阻抗；由于各滤波器的阻抗偏离目标阻抗的程度不同，因此各滤波器所连接的补偿电路可提供的阻抗补偿值的个数应视滤波器的选通情况的数量而定。通过调节补偿电路，可以使滤波器的阻抗偏离目标阻抗时，将滤波器的阻抗补偿至目标阻抗，从而适应分集接收开关与一个或多个滤波器连接的情况，保证各滤波器均保持目标阻抗，进而稳定信号的传输质量。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种射频前端集成芯片，其特征在于，包括：天线、耦合式单刀双掷开关、第一滤波器、第二滤波器和射频收发器，其中，耦合式单刀双掷开关，包括第一端口(P1)、第二端口(P2)、第三端口(P3)，所述第一端口(P1)连接所述第一滤波器的一端，所述第二端口(P2)连接所述第二滤波器的一端；所述第一滤波器的另一端和所述第二滤波器的另一端分别连接所述射频收发器；

所述耦合式单刀双掷开关还包括多耦合线圈电路和晶体管控制电路，所述多耦合线圈电路包括三个线圈，分别连接所述第一端口(P1)、所述第二端口(P2)以及所述第三端口(P3)，用于隔离所述第一端口(P1)、所述第二端口(P2)以及所述第三端口(P3)；

所述晶体管控制电路包括第一控制电路、第二控制电路和第三控制电路，用于利用所述第一控制电路的控制电平来控制所述多耦合线圈电路的输入负载，以及利用所述第二控制电路和第三控制电路的控制电平实现所述第一端口(P1)与所述第二端口(P2)，或者所述第一端口(P1)与所述第三端口(P3)之间的导通。

2.根据权利要求1所述的射频前端集成芯片，其特征在于，所述多耦合线圈电路包括：第一线圈(L1)、第二线圈(L2)和第三线圈(L3)，所述第一线圈(L1)设置在所述第二线圈(L2)和所述第三线圈(L3)之间，所述第一线圈(L1)的一端与所述第一端口(P1)连接，所述第二线圈(L2)与所述第二端口(P2)连接，所述第三线圈(L3)与第三端口(P3)连接。

3.根据权利要求2所述的射频前端集成芯片，其特征在于，所述第一控制电路与所述第一线圈(L1)的另一端连接，所述第二控制电路连接在所述第二线圈(L2)和所述第三控制电路的一端之间，所述第三控制电路的另一端与所述第三线圈(L3)连接。

4.根据权利要求2所述的射频前端集成芯片，其特征在于，还包括：

控制端口(VC)、反相器(INV)；

所述控制端口(VC)与所述第三控制电路连接；用于为所述第三控制电路提供控制电平；

所述反相器连接在所述控制端口(VC)与所述第二控制电路之间，以及所述控制端口(VC)与所述第一控制电路之间，用于将所述控制端口(VC)的电平相位翻转180度之后为所述第二控制电路、所述第一控制电路提供控制电平。

5.根据权利要求1所述的射频前端集成芯片，其特征在于，所述第一控制电路包括第一晶体管(M1)、第一栅极偏置电阻(R1)以及所述第一晶体管(M1)的源极间的第一外接电阻(Rsub1)，所述第一栅极偏置电阻(R1)连接在所述第一晶体管(M1)的栅极与所述控制端口(VC)之间，所述第一晶体管(M1)的漏极与所述第二端口(P2)并联，所述第一晶体管(M1)的源极接地，所述第一外接电阻(Rsub1)的一端与所述第一晶体管(M1)的衬底连接，所述第一外接电阻(Rsub1)的另一端接地。

6.根据权利要求4所述的射频前端集成芯片，其特征在于，所述第二控制电路包括第二晶体管(M2)、第二栅极偏置电阻(R2)以及所述第二晶体管(M2)的源极间的第二外接电阻(Rsub2)，所述第二栅极偏置电阻(R2)连接在所述第二晶体管(M2)的栅极与所述反相器(INV)的输出端之间，所述第二晶体管(M2)的漏极与所述第三端口(P3)并联，所述第二晶体管(M2)的源极接地，所述第二外接电阻(Rsub2)的一端与所述第二晶体管(M2)的衬底连接，所述第二外接电阻(Rsub2)的另一端接地。

7.根据权利要求4所述的射频前端集成芯片，其特征在于，所述第三控制电路包括第三晶体管(M3)、第三栅极偏置电阻(R3)以及所述第三晶体管(M3)的源极间的第三外接电阻(Rsub3)，所述第三栅极偏置电阻(R3)连接在所述第三晶体管(M3)的栅极与所述反相器(INV)的输出端之间，所述第三晶体管(M3)的漏极与所述第一线圈(L1)相连，所述第三晶体管(M3)的源极接地，所述第三外接电阻(Rsub3)的一端与所述第三晶体管(M3)的衬底连接，所述第三外接电阻(Rsub3)的另一端接地。

8.根据权利要求1所述的射频前端集成芯片，其特征在于，还包括第一补偿电路和第二补偿电路；所述第一补偿电路的一端连接在所述第二端口(P2)与所述第一滤波器之间，另一端接地；所述第二补偿电路连接在所述第三端口(P3)与所述第二滤波器之间，另一端接地。

9.根据权利要求8所述的射频前端集成芯片，其特征在于，所述第一补偿电路包括第一开关(S1)和第一电阻(R1)；所述第一开关(S1)的一端与所述第二端口(P2)连接，另一端与所述第一电阻(R1)的一端连接，所述第一电阻(R1)的另一端接地；所述第二补偿电路包括第二开关(S2)和第二电阻(R2)，所述第二开关(S2)的一端与所述第二端口(P2)连接，另一端与所述第二电阻(R2)的一端连接，所述第二电阻(R2)的另一端接地。

10.根据权利要求9所述的射频前端集成芯片，其特征在于，还包括第一补偿控制电路和第二补偿控制电路；所述第一补偿控制电路包括第一检测电路和第一控制器，所述第一检测电路的一端与所述第一开关(S1)的控制端连接，另一端与所述第一控制器的一端连接，所述第一控制器的另一端与所述第一滤波器连接；所述第二补偿控制电路包括第二检测电路和第二控制器，所述第二检测电路的一端与所述第二开关(S2)的控制端连接，另一端与所述第二控制器的一端连接，所述第二控制器的另一端与所述第二滤波器连接。

Images