JP2002076810A - 移相器 - Google Patents
移相器Info
- Publication number
- JP2002076810A JP2002076810A JP2000264003A JP2000264003A JP2002076810A JP 2002076810 A JP2002076810 A JP 2002076810A JP 2000264003 A JP2000264003 A JP 2000264003A JP 2000264003 A JP2000264003 A JP 2000264003A JP 2002076810 A JP2002076810 A JP 2002076810A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- phase shifter
- phase
- low
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Networks Using Active Elements (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【課題】 高域フィルタと低域フィルタを製造ばらつき
の影響を受けにくい組み合わせで構成し、量産品におけ
る移相品質を均質化する。 【解決手段】 移相器１１は、キャパシタＣｈ，Ｃｌの
容量値に対して最もばらつきの影響が少ないＴ型高域フ
ィルタ２とπ型低域フィルタ１３の組合せで構成してあ
る。量産した場合の移相品質のばらつきを最も効果的に
抑制できる。
の影響を受けにくい組み合わせで構成し、量産品におけ
る移相品質を均質化する。 【解決手段】 移相器１１は、キャパシタＣｈ，Ｃｌの
容量値に対して最もばらつきの影響が少ないＴ型高域フ
ィルタ２とπ型低域フィルタ１３の組合せで構成してあ
る。量産した場合の移相品質のばらつきを最も効果的に
抑制できる。
Description
【０００１】
【発明の属する技術分野】この発明は、高域フィルタと
低域フィルタを製造ばらつきの影響を受けにくい組み合
わせで構成し、量産品における移相品質を均質化した移
相器に関する。
低域フィルタを製造ばらつきの影響を受けにくい組み合
わせで構成し、量産品における移相品質を均質化した移
相器に関する。
【０００２】
【従来の技術】フェーズドアレーアンテナやマルチビー
ムアンテナには、広帯域の位相量特性を有するハイパス
形／ローパス形の移相器がよく用いられる。この形式の
移相器は、例えば線路に直列接続したキャパシタと並列
接続したインダクタとで構成される高域フィルタにより
位相進みを生じさせ、線路に直列接続したインダクタと
並列接続したキャパシタとで構成される低域フィルタに
より位相遅れを生じさせ、これら二つの回路を単極双投
（Single Pole Double Throw）スイッチ等により切り換
えて所要の移相量を得る構成とされている。なお、以下
の説明では単極双投スイッチをＳＰＤＴスイッチと呼ぶ
ことにする。
ムアンテナには、広帯域の位相量特性を有するハイパス
形／ローパス形の移相器がよく用いられる。この形式の
移相器は、例えば線路に直列接続したキャパシタと並列
接続したインダクタとで構成される高域フィルタにより
位相進みを生じさせ、線路に直列接続したインダクタと
並列接続したキャパシタとで構成される低域フィルタに
より位相遅れを生じさせ、これら二つの回路を単極双投
（Single Pole Double Throw）スイッチ等により切り換
えて所要の移相量を得る構成とされている。なお、以下
の説明では単極双投スイッチをＳＰＤＴスイッチと呼ぶ
ことにする。
【０００３】図７は従来のハイパス形／ローパス形移相
器の一例を示す回路構成図である。図７において、１は
移相器、２は高域フィルタ、３は低域フィルタ、４は入
力側のＳＰＤＴスイッチ、５は出力側のＳＰＤＴスイッ
チ、６は信号入力端子、７は信号出力端子、８，９はＳ
ＰＤＴスイッチ４，５を切り換える制御電圧を印加する
ための制御電圧端子である。高域フィルタ２は、線路に
直列接続した一対のキャパシタＣｈ，Ｃｈの互いの接続
点をインダクタＬｈを介して接地した構成をなす。低域
フィルタ３は、線路に直列接続した一対のインダクタＬ
ｌ，Ｌｌの接続点をキャパシタＣｌを介して接地した構
成をなす。
器の一例を示す回路構成図である。図７において、１は
移相器、２は高域フィルタ、３は低域フィルタ、４は入
力側のＳＰＤＴスイッチ、５は出力側のＳＰＤＴスイッ
チ、６は信号入力端子、７は信号出力端子、８，９はＳ
ＰＤＴスイッチ４，５を切り換える制御電圧を印加する
ための制御電圧端子である。高域フィルタ２は、線路に
直列接続した一対のキャパシタＣｈ，Ｃｈの互いの接続
点をインダクタＬｈを介して接地した構成をなす。低域
フィルタ３は、線路に直列接続した一対のインダクタＬ
ｌ，Ｌｌの接続点をキャパシタＣｌを介して接地した構
成をなす。
【０００４】入力側のＳＰＤＴスイッチ４は、信号入力
端子６に接続された入力ポート４ｃを、高域フィルタ２
と低域フィルタ３に接続された一対の出力ポート４ａ，
４ｂへ選択的に切り換え接続するものである。入力ポー
ト４ｃから延びる信号伝送路は、二股に分岐して出力ポ
ート４ａ，４ｂに通じている。高域フィルタ２へ通ずる
一方の信号伝送路には電界効果トランジスタＱ１が直列
接続され、電界効果トランジスタＱ２が並列接続されて
いる。また、低域フィルタ３側へ通ずる他方の信号伝送
路には電界効果トランジスタＱ３が直列接続され、電界
効果トランジスタＱ４が並列接続されている。出力側の
ＳＰＤＴスイッチ５は、高域フィルタ２と低域フィルタ
３に接続された一対の入力ポート５ａ，５ｂを、信号出
力端子７に接続された出力ポート５ｃへ選択的に切り換
え接続するものであり、その構造は入力側のＳＰＤＴス
イッチ４と鏡像関係にある。すなわち、各入力ポート５
ａ，５ｂから延びる信号伝送路は合流して出力ポート５
ｃに通じている。高域フィルタ２へ通ずる一方の信号伝
送路には電界効果トランジスタＱ１が直列接続され、電
界効果トランジスタＱ２が並列接続されている。また、
低域フィルタ３へ通ずる他方の信号伝送路には電界効果
トランジスタＱ３が直列接続され、電界効果トランジス
タＱ４が並列接続されている。ＳＰＤＴスイッチ４もＳ
ＰＤＴスイッチ５も、電界効果トランジスタＱ１，Ｑ４
の各ゲートをゲート抵抗ｒを介して一方の制御電圧端子
８に接続してあり、電界効果トランジスタＱ２，Ｑ３の
各ゲートをゲート抵抗ｒを介して他方の制御電圧端子９
に接続してある。
端子６に接続された入力ポート４ｃを、高域フィルタ２
と低域フィルタ３に接続された一対の出力ポート４ａ，
４ｂへ選択的に切り換え接続するものである。入力ポー
ト４ｃから延びる信号伝送路は、二股に分岐して出力ポ
ート４ａ，４ｂに通じている。高域フィルタ２へ通ずる
一方の信号伝送路には電界効果トランジスタＱ１が直列
接続され、電界効果トランジスタＱ２が並列接続されて
いる。また、低域フィルタ３側へ通ずる他方の信号伝送
路には電界効果トランジスタＱ３が直列接続され、電界
効果トランジスタＱ４が並列接続されている。出力側の
ＳＰＤＴスイッチ５は、高域フィルタ２と低域フィルタ
３に接続された一対の入力ポート５ａ，５ｂを、信号出
力端子７に接続された出力ポート５ｃへ選択的に切り換
え接続するものであり、その構造は入力側のＳＰＤＴス
イッチ４と鏡像関係にある。すなわち、各入力ポート５
ａ，５ｂから延びる信号伝送路は合流して出力ポート５
ｃに通じている。高域フィルタ２へ通ずる一方の信号伝
送路には電界効果トランジスタＱ１が直列接続され、電
界効果トランジスタＱ２が並列接続されている。また、
低域フィルタ３へ通ずる他方の信号伝送路には電界効果
トランジスタＱ３が直列接続され、電界効果トランジス
タＱ４が並列接続されている。ＳＰＤＴスイッチ４もＳ
ＰＤＴスイッチ５も、電界効果トランジスタＱ１，Ｑ４
の各ゲートをゲート抵抗ｒを介して一方の制御電圧端子
８に接続してあり、電界効果トランジスタＱ２，Ｑ３の
各ゲートをゲート抵抗ｒを介して他方の制御電圧端子９
に接続してある。
【０００５】次に、動作について説明する。ＳＰＤＴス
イッチ４，５内の電界効果トランジスタＱ１〜Ｑ４は、
ゲートバイアス電圧として０Ｖの制御電圧をゲートに印
加することで導通し、ゲートバイアス電圧としてピンチ
オフ電圧（ＶＰ）以上の制御電圧をゲートに印加するこ
とで非導通とされる。そこで、制御電圧端子８に０Ｖの
制御電圧を印加し、制御電圧端子９にはピンチオフ電圧
（ＶＰ）以上の制御電圧を印加すると、ＳＰＤＴスイッ
チ４は入力ポート４ｃが出力ポート４ａに接続され、Ｓ
ＰＤＴスイッチ５は入力ポート５ａが出力ポート５ｃに
接続される。かくして、移相器１は高域フィルタ２が機
能し、低域フィルタ３は無効とされる。また、これとは
逆に、制御電圧端子８にピンチオフ電圧（ＶＰ）以上の
制御電圧を印加し、制御電圧端子９には０Ｖの制御電圧
を印加すると、ＳＰＤＴスイッチ４は入力ポート４ｃが
出力ポート４ｂに接続され、ＳＰＤＴスイッチ５は入力
ポート５ｂが出力ポート５ｃに接続される。かくして、
移相器１は低域フィルタ３が機能し、高域フィルタ２は
無効とされる。
イッチ４，５内の電界効果トランジスタＱ１〜Ｑ４は、
ゲートバイアス電圧として０Ｖの制御電圧をゲートに印
加することで導通し、ゲートバイアス電圧としてピンチ
オフ電圧（ＶＰ）以上の制御電圧をゲートに印加するこ
とで非導通とされる。そこで、制御電圧端子８に０Ｖの
制御電圧を印加し、制御電圧端子９にはピンチオフ電圧
（ＶＰ）以上の制御電圧を印加すると、ＳＰＤＴスイッ
チ４は入力ポート４ｃが出力ポート４ａに接続され、Ｓ
ＰＤＴスイッチ５は入力ポート５ａが出力ポート５ｃに
接続される。かくして、移相器１は高域フィルタ２が機
能し、低域フィルタ３は無効とされる。また、これとは
逆に、制御電圧端子８にピンチオフ電圧（ＶＰ）以上の
制御電圧を印加し、制御電圧端子９には０Ｖの制御電圧
を印加すると、ＳＰＤＴスイッチ４は入力ポート４ｃが
出力ポート４ｂに接続され、ＳＰＤＴスイッチ５は入力
ポート５ｂが出力ポート５ｃに接続される。かくして、
移相器１は低域フィルタ３が機能し、高域フィルタ２は
無効とされる。
【０００６】
【発明が解決しようとする課題】従来の移相器１は、Ｓ
ＰＤＴスイッチ４，５を切り換え動作させることによ
り、信号伝送路を高域フィルタ２側と低域フィルタ３側
の一方に切り換え、高域フィルタ２と低域フィルタ３の
通過位相の差分に応じた位相量を得る構成であり、例え
ば高域フィルタ２により４５度の位相進み状態を実現
し、低域フィルタ３により４５度の位相遅れ状態を実現
した場合、ＳＰＤＴスイッチ４，５を切り替えることで
９０度の移相量が得られるようになっている。しかしな
がら、高域フィルタ２と低域フィルタ３は、絶縁物を介
して導体を積層対向させた導体積層構造のＭＩＭ（Meta
l Insulator Meta1)キャパシタＣｈ，Ｃｌを用いてお
り、このＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきが
移相量や通過損失量に与える影響は無視し得ないもので
あった。
ＰＤＴスイッチ４，５を切り換え動作させることによ
り、信号伝送路を高域フィルタ２側と低域フィルタ３側
の一方に切り換え、高域フィルタ２と低域フィルタ３の
通過位相の差分に応じた位相量を得る構成であり、例え
ば高域フィルタ２により４５度の位相進み状態を実現
し、低域フィルタ３により４５度の位相遅れ状態を実現
した場合、ＳＰＤＴスイッチ４，５を切り替えることで
９０度の移相量が得られるようになっている。しかしな
がら、高域フィルタ２と低域フィルタ３は、絶縁物を介
して導体を積層対向させた導体積層構造のＭＩＭ（Meta
l Insulator Meta1)キャパシタＣｈ，Ｃｌを用いてお
り、このＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきが
移相量や通過損失量に与える影響は無視し得ないもので
あった。
【０００７】移相器１におけるＭＩＭキャパシタＣｈ，
Ｃｌの製造ばらつきが移相品質に与える影響は、例えば
モンテカルロ法によるシミュレーション計算により解析
が可能である。モンテカルロ法は、人為的なサンプリン
グ実験によって問題解を確率的に近似する手法であり、
ここでは理想的な部品構成を有する移相量が異なる３種
類の移相器についてモンテカルロシミュレーション計算
を行い、ＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきが
移相量や通過損失量に与える影響について考察を試み
た。具体的には、１８０度ビット移相器と９０度ビット
移相器と４５度ビット移相器のそれぞれについて、高域
フィルタ２内のキャパシタＣｈと低域フィルタ３内のキ
ャパシタＣｌの容量値を±２０％変化させ、シミュレー
ション計算を実施した。その結果、１８０度ビット移相
器では位相差標準偏差が８．３４で振幅差標準偏差が
０．０６５、９０度ビット移相器では相差標準偏差が
３．３７で振幅差標準偏差が０．００９、４５度ビット
移相器では相差標準偏差が１．６７で振幅差標準偏差が
０．００２５と、ＭＩＭキャパシタＣｈ，Ｃｌの製造誤
差が移相品質に与える影響が無視できず、こうした点を
改善しない限り移相器１への信頼を損ないかねないとい
った課題が明らかになった。
Ｃｌの製造ばらつきが移相品質に与える影響は、例えば
モンテカルロ法によるシミュレーション計算により解析
が可能である。モンテカルロ法は、人為的なサンプリン
グ実験によって問題解を確率的に近似する手法であり、
ここでは理想的な部品構成を有する移相量が異なる３種
類の移相器についてモンテカルロシミュレーション計算
を行い、ＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきが
移相量や通過損失量に与える影響について考察を試み
た。具体的には、１８０度ビット移相器と９０度ビット
移相器と４５度ビット移相器のそれぞれについて、高域
フィルタ２内のキャパシタＣｈと低域フィルタ３内のキ
ャパシタＣｌの容量値を±２０％変化させ、シミュレー
ション計算を実施した。その結果、１８０度ビット移相
器では位相差標準偏差が８．３４で振幅差標準偏差が
０．０６５、９０度ビット移相器では相差標準偏差が
３．３７で振幅差標準偏差が０．００９、４５度ビット
移相器では相差標準偏差が１．６７で振幅差標準偏差が
０．００２５と、ＭＩＭキャパシタＣｈ，Ｃｌの製造誤
差が移相品質に与える影響が無視できず、こうした点を
改善しない限り移相器１への信頼を損ないかねないとい
った課題が明らかになった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、高域フィルタと低域フィルタを製
造ばらつきの影響を受けにくい組み合わせで構成し、量
産品における移相品質を均質化することを目的とする。
めになされたもので、高域フィルタと低域フィルタを製
造ばらつきの影響を受けにくい組み合わせで構成し、量
産品における移相品質を均質化することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る移相器
は、線路に直列接続した一対のキャパシタの互いの接続
点をインダクタを介して接地してなる高域フィルタと、
線路に直列接続したインダクタの両端をそれぞれキャパ
シタを介して接地してなる低域フィルタと、該低域フィ
ルタと前記高域フィルタを信号伝送路に選択的に切り換
え接続するスイッチ手段とを備えるものである。
は、線路に直列接続した一対のキャパシタの互いの接続
点をインダクタを介して接地してなる高域フィルタと、
線路に直列接続したインダクタの両端をそれぞれキャパ
シタを介して接地してなる低域フィルタと、該低域フィ
ルタと前記高域フィルタを信号伝送路に選択的に切り換
え接続するスイッチ手段とを備えるものである。
【００１０】この発明に係る移相器は、高域フィルタの
キャパシタと低域フィルタのキャパシタを、絶縁物を介
して導体を積層対向させたＭＩＭキャパシタとしたもの
である。
キャパシタと低域フィルタのキャパシタを、絶縁物を介
して導体を積層対向させたＭＩＭキャパシタとしたもの
である。
【００１１】この発明に係る移相器は、スイッチ手段
が、スイッチング素子として電界効果トランジスタを用
いた単極双投スイッチからなるものである。
が、スイッチング素子として電界効果トランジスタを用
いた単極双投スイッチからなるものである。
【００１２】この発明に係る移相器は、スイッチ手段
が、入出力側にそれぞれ抵抗整合回路を有するものであ
る。
が、入出力側にそれぞれ抵抗整合回路を有するものであ
る。
【００１３】この発明に係る移相器は、移相器をそれぞ
れに固有の移相量をもたせて複数直列接続してなるもの
である。
れに固有の移相量をもたせて複数直列接続してなるもの
である。
【００１４】この発明に係る移相器は、移相器をそれぞ
れに固有の移相量をもたせて複数直列接続し、他の回路
形式の移相器に接続してなるものである。
れに固有の移相量をもたせて複数直列接続し、他の回路
形式の移相器に接続してなるものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による移
相器を実体回路を模して示す回路構成図である。図１
中、図７と同一符号は同一部分を指し、その説明は省略
する。図において、１３は低域フィルタ、１４は信号入
力端子６と信号出力端子７とを結ぶ信号伝送路である主
線路、１５は主線路１４から分岐する装荷線路、１６は
スルーホール、１７は半導体基板である。この実施の形
態１に示した移相器１１は、低域フィルタ１３をＴ型で
はなくπ型に切り換えた点が従来の移相器１とは異な
る。なお、ＳＰＤＴスイッチ４，５は、低域フィルタ１
３と高域フィルタ２を信号伝送路に切り換え接続するた
めのスイッチ手段を構成しており、電界効果トランジス
タＱ１〜Ｑ４がスイッチング素子を構成している。
説明する。 実施の形態１．図１はこの発明の実施の形態１による移
相器を実体回路を模して示す回路構成図である。図１
中、図７と同一符号は同一部分を指し、その説明は省略
する。図において、１３は低域フィルタ、１４は信号入
力端子６と信号出力端子７とを結ぶ信号伝送路である主
線路、１５は主線路１４から分岐する装荷線路、１６は
スルーホール、１７は半導体基板である。この実施の形
態１に示した移相器１１は、低域フィルタ１３をＴ型で
はなくπ型に切り換えた点が従来の移相器１とは異な
る。なお、ＳＰＤＴスイッチ４，５は、低域フィルタ１
３と高域フィルタ２を信号伝送路に切り換え接続するた
めのスイッチ手段を構成しており、電界効果トランジス
タＱ１〜Ｑ４がスイッチング素子を構成している。
【００１６】図２は、図１に示した移相器の回路図であ
る。図２において、π型低域フィルタ１３は、信号伝送
路である主線路１４にインダクタＬｌを直列接続し、こ
のインダクタＬｌの両端を装荷線路１５に設けたキャパ
シタＣｌ，Ｃｌを介してそれぞれ接地した構成をなす。
キャパシタＣｌは、絶縁物を介して導体を対向させた導
体積層構造のＭＩＭ（Metal Insulator Meta1)キャパシ
タで構成される。Ｔ型高域フィルタ２は、従来と同様、
信号伝送路である主線路１４に設けた一対のキャパシタ
Ｃｈ，Ｃｈの互いの接続点をインダクタＬｈを介して接
地した構成をなし、キャパシタＣｈもＭＩＭキャパシタ
で構成してある。
る。図２において、π型低域フィルタ１３は、信号伝送
路である主線路１４にインダクタＬｌを直列接続し、こ
のインダクタＬｌの両端を装荷線路１５に設けたキャパ
シタＣｌ，Ｃｌを介してそれぞれ接地した構成をなす。
キャパシタＣｌは、絶縁物を介して導体を対向させた導
体積層構造のＭＩＭ（Metal Insulator Meta1)キャパシ
タで構成される。Ｔ型高域フィルタ２は、従来と同様、
信号伝送路である主線路１４に設けた一対のキャパシタ
Ｃｈ，Ｃｈの互いの接続点をインダクタＬｈを介して接
地した構成をなし、キャパシタＣｈもＭＩＭキャパシタ
で構成してある。
【００１７】次に、動作について説明する。移相器１１
と従来の移相器１は、等価回路において全く同一であ
る。これは、Ｔ型低域フィルタ３を等価変形することで
π型低域フィルタ１３が得られるように、濾波機能にお
いて両者に何ら差異がないからである。したがって、制
御電圧端子８，９への印加電圧を切り換えてＳＰＤＴス
イッチ４，５を切り換え動作させた場合に得られる移相
動作も従来と全く同様である。すなわち、信号伝送路を
高域フィルタ２側と低域フィルタ１３側の一方に切り換
え、高域フィルタ２と低域フィルタ１３の通過位相の差
分に応じた位相量を得る動作原理は共通しており、高域
フィルタ２により４５度の位相進み状態を実現し、低域
フィルタ１３により４５度の位相遅れ状態を実現した場
合に９０度の移相量が得られる点も従来の移相器１と同
じである。
と従来の移相器１は、等価回路において全く同一であ
る。これは、Ｔ型低域フィルタ３を等価変形することで
π型低域フィルタ１３が得られるように、濾波機能にお
いて両者に何ら差異がないからである。したがって、制
御電圧端子８，９への印加電圧を切り換えてＳＰＤＴス
イッチ４，５を切り換え動作させた場合に得られる移相
動作も従来と全く同様である。すなわち、信号伝送路を
高域フィルタ２側と低域フィルタ１３側の一方に切り換
え、高域フィルタ２と低域フィルタ１３の通過位相の差
分に応じた位相量を得る動作原理は共通しており、高域
フィルタ２により４５度の位相進み状態を実現し、低域
フィルタ１３により４５度の位相遅れ状態を実現した場
合に９０度の移相量が得られる点も従来の移相器１と同
じである。
【００１８】ただし、高域フィルタ２内のＭＩＭキャパ
シタＣｈや低域フィルタ１３内のＭＩＭキャパシタＣｌ
の製造ばらつきに起因する移相品質に関しては、移相器
１１が従来の移相器１より優秀であることは下記のシミ
ュレーション結果からも明らかである。ここでは、実施
の形態１に示したＴ型高域フィルタ２とπ型低域フィル
タ１３の組み合わせの優劣を検証するため、１８０度ビ
ット移相器と９０度ビット移相器と４５度ビット移相器
のそれぞれについて、図３（Ａ），（Ｂ）に示すＴ型と
π型の２種類の高域フィルタ２，１２及び図３（Ｃ），
（Ｄ）に示すＴ型とπ型の２種類の低域フィルタ３，１
３の４通りの組み合わせのそれぞれを解析対象とし、Ｍ
ＩＭキャパシタＣｈ，Ｃｌの容量値を±２０％変化させ
てモンテカルロシミュレーション計算を実施した。計算
結果は、下記の表１，２，３に示される。同表に示した
数値は位相差標準偏差であり、括弧内の数値は振幅差標
準偏差である。なお、モンテカルロシミュレーション計
算に用いた移相器は、いずれも理想的なＳＰＤＴスイッ
チ４，５と理想的な高域フィルタ２，１２及び理想的な
低域フィルタ３，１３で構成されているものとした。
シタＣｈや低域フィルタ１３内のＭＩＭキャパシタＣｌ
の製造ばらつきに起因する移相品質に関しては、移相器
１１が従来の移相器１より優秀であることは下記のシミ
ュレーション結果からも明らかである。ここでは、実施
の形態１に示したＴ型高域フィルタ２とπ型低域フィル
タ１３の組み合わせの優劣を検証するため、１８０度ビ
ット移相器と９０度ビット移相器と４５度ビット移相器
のそれぞれについて、図３（Ａ），（Ｂ）に示すＴ型と
π型の２種類の高域フィルタ２，１２及び図３（Ｃ），
（Ｄ）に示すＴ型とπ型の２種類の低域フィルタ３，１
３の４通りの組み合わせのそれぞれを解析対象とし、Ｍ
ＩＭキャパシタＣｈ，Ｃｌの容量値を±２０％変化させ
てモンテカルロシミュレーション計算を実施した。計算
結果は、下記の表１，２，３に示される。同表に示した
数値は位相差標準偏差であり、括弧内の数値は振幅差標
準偏差である。なお、モンテカルロシミュレーション計
算に用いた移相器は、いずれも理想的なＳＰＤＴスイッ
チ４，５と理想的な高域フィルタ２，１２及び理想的な
低域フィルタ３，１３で構成されているものとした。
【００１９】 表１（１８０度ビット移相器） π型高域フィルタ１２ Ｔ型高域フィルタ２ π型低域フィルタ１３ ８．２０(０．０７０) ６．６９(０．０４９) Ｔ型低域フィルタ３ ９．９０(０．０８２) ８．３４(０．０６５)
【００２０】 表２（９０度ビット移相器） π型高域フィルタ１２ Ｔ型高域フィルタ２ π型低域フィルタ１３ ３．４５(０．０１１) ２．８２(０．００４) Ｔ型低域フィルタ３ ３．８４(０．０１４) ３．３７(０．００９)
【００２１】 表３（４５度ビット移相器） π型高域フィルタ１２ Ｔ型高域フィルタ２ π型低域フィルタ１３ １．７０(０．００３０) １．４１(０．００１９) Ｔ型低域フィルタ３ １．９６(０．００３４) １．６７(０．００２５)
【００２２】上記表１〜表３に示されるように、１８０
度ビット移相器と９０度ビット移相器と４５度ビット移
相器のいずれの移相器においても、Ｔ型高域フィルタ２
とπ型低域フィルタ１３を組み合わせた移相器１１が、
位相差標準偏差を最小にできることが判明した。具体的
には、１８０度ビット移相器では位相差標準偏差が６．
６９で振幅差標準偏差が０．０４９へ、また９０度ビッ
ト移相器では相差標準偏差が２．８２で振幅差標準偏差
が０．００４へ、また４５度ビット移相器では相差標準
偏差が１．４１で振幅差標準偏差が０．００１９へ改善
されている。
度ビット移相器と９０度ビット移相器と４５度ビット移
相器のいずれの移相器においても、Ｔ型高域フィルタ２
とπ型低域フィルタ１３を組み合わせた移相器１１が、
位相差標準偏差を最小にできることが判明した。具体的
には、１８０度ビット移相器では位相差標準偏差が６．
６９で振幅差標準偏差が０．０４９へ、また９０度ビッ
ト移相器では相差標準偏差が２．８２で振幅差標準偏差
が０．００４へ、また４５度ビット移相器では相差標準
偏差が１．４１で振幅差標準偏差が０．００１９へ改善
されている。
【００２３】このように、この実施の形態１に示した移
相器１１は、キャパシタＣｈ，Ｃｌの容量値に対して最
もばらつきの影響が少ない高域フィルタ２と低域フィル
タ１３の組み合せで構成されているため、量産した場合
の移相品質のばらつきを最も効果的に抑制でき、量産品
において移相品質を均質化して市場での評価を確かなも
のにできる効果が得られる。
相器１１は、キャパシタＣｈ，Ｃｌの容量値に対して最
もばらつきの影響が少ない高域フィルタ２と低域フィル
タ１３の組み合せで構成されているため、量産した場合
の移相品質のばらつきを最も効果的に抑制でき、量産品
において移相品質を均質化して市場での評価を確かなも
のにできる効果が得られる。
【００２４】実施の形態２．図４は、この発明の実施の
形態２による移相器の構成を示す回路図である。図４に
おいて、図２と同一符号は同一部分を指し、その説明は
省略する。この実施の形態２に示した移相器２１は、Ｔ
型高域フィルタ２とπ型低域フィルタ１３を組み合わせ
て用いる基本構成は移相器１１と同じであり、量産した
場合の移相品質を均一化できる点も共通する。ただし、
この移相器２１は、各ＳＰＤＴスイッチ４，５の入出力
側に抵抗整合回路２２を設け、できる限り広い帯域で整
合を実現するようにしており、移相器１１の移相品位を
さらに高めたものと言える。
形態２による移相器の構成を示す回路図である。図４に
おいて、図２と同一符号は同一部分を指し、その説明は
省略する。この実施の形態２に示した移相器２１は、Ｔ
型高域フィルタ２とπ型低域フィルタ１３を組み合わせ
て用いる基本構成は移相器１１と同じであり、量産した
場合の移相品質を均一化できる点も共通する。ただし、
この移相器２１は、各ＳＰＤＴスイッチ４，５の入出力
側に抵抗整合回路２２を設け、できる限り広い帯域で整
合を実現するようにしており、移相器１１の移相品位を
さらに高めたものと言える。
【００２５】抵抗整合回路２２は、電界効果トランジス
タＱ１〜Ｑ４の遮断時に容量に起因する反射を打ち消す
ため信号伝送路に直列接続した整合用インダクタＬｏ
と、電界効果トランジスタＱ１〜Ｑ４の導通時に寄生抵
抗に起因する反射を打ち消すため信号伝送路に並列接続
した整合用抵抗Ｒｏとから構成される。
タＱ１〜Ｑ４の遮断時に容量に起因する反射を打ち消す
ため信号伝送路に直列接続した整合用インダクタＬｏ
と、電界効果トランジスタＱ１〜Ｑ４の導通時に寄生抵
抗に起因する反射を打ち消すため信号伝送路に並列接続
した整合用抵抗Ｒｏとから構成される。
【００２６】次に、動作について説明する。移相器２１
と移相器１１に用いたＳＰＤＴスイッチ４，５におい
て、電界効果トランジスタＱ１〜Ｑ４は、導通状態では
低抵抗（寄生抵抗）Ｒとなり、非導通状態では容量Ｃと
なる。このため、ＳＰＤＴスイッチ４，５は低抵抗Ｒの
両端を容量Ｃで接地した等価回路により近似表現するこ
とができ、これを踏まえインピーダンス整合法により抵
抗整合回路２２の回路緒元を決定することができる。例
えば、整合用インダクタＬｏと電界効果トランジスタＱ
１〜Ｑ４の容量Ｃとが逆Ｌ型の整合回路を形成するよう
にして整合用インダクタＬｏのインダクタンスを決定
し、容量Ｃを逆Ｌ型の整合回路の一部として積極活用す
ることにより反射を低減することができる。さらにま
た、信号伝送路に並列接続した整合抵抗Ｒｏと低抵抗Ｒ
とがπ型の整合回路を形成するようにして整合抵抗Ｒｏ
の抵抗値を決定し、反射の低減を図ることができる。
と移相器１１に用いたＳＰＤＴスイッチ４，５におい
て、電界効果トランジスタＱ１〜Ｑ４は、導通状態では
低抵抗（寄生抵抗）Ｒとなり、非導通状態では容量Ｃと
なる。このため、ＳＰＤＴスイッチ４，５は低抵抗Ｒの
両端を容量Ｃで接地した等価回路により近似表現するこ
とができ、これを踏まえインピーダンス整合法により抵
抗整合回路２２の回路緒元を決定することができる。例
えば、整合用インダクタＬｏと電界効果トランジスタＱ
１〜Ｑ４の容量Ｃとが逆Ｌ型の整合回路を形成するよう
にして整合用インダクタＬｏのインダクタンスを決定
し、容量Ｃを逆Ｌ型の整合回路の一部として積極活用す
ることにより反射を低減することができる。さらにま
た、信号伝送路に並列接続した整合抵抗Ｒｏと低抵抗Ｒ
とがπ型の整合回路を形成するようにして整合抵抗Ｒｏ
の抵抗値を決定し、反射の低減を図ることができる。
【００２７】以上のように、この実施の形態２によれ
ば、ＳＰＤＴスイッチ４，５の各入出力側に抵抗整合回
路２２を設けたので、電界効果トランジスタＱ１〜Ｑ４
の寄生抵抗により生ずる反射を抑制し、移相量誤差の少
ない移相品質の高い移相器２１を提供できる効果が得ら
れる。
ば、ＳＰＤＴスイッチ４，５の各入出力側に抵抗整合回
路２２を設けたので、電界効果トランジスタＱ１〜Ｑ４
の寄生抵抗により生ずる反射を抑制し、移相量誤差の少
ない移相品質の高い移相器２１を提供できる効果が得ら
れる。
【００２８】実施の形態３．図５はこの発明の実施の形
態３による移相器を示すブロック構成図である。図にお
いて、３１は多ビット移相器、３２は１８０度ビット移
相器、３３は９０度ビット移相器、３４は４５度ビット
移相器、３５は信号入力端子、３６は信号出力端子であ
る。多ビット移相器３１は、信号入力端子３５と信号出
力端子３６の間に、１８０度ビット移相器３２と９０度
ビット移相器３３と４５度ビット移相器３４を直列接続
して構成される。直列接続された３個の移相器３２，３
３，３４は、いずれも前述の移相器１１あるいは移相器
２１と同様、Ｔ型高域フィルタ２とπ型低域フィルタ１
３とを組み合わせたものであり、それぞれの回路緒元に
応じた移相角度を有する。
態３による移相器を示すブロック構成図である。図にお
いて、３１は多ビット移相器、３２は１８０度ビット移
相器、３３は９０度ビット移相器、３４は４５度ビット
移相器、３５は信号入力端子、３６は信号出力端子であ
る。多ビット移相器３１は、信号入力端子３５と信号出
力端子３６の間に、１８０度ビット移相器３２と９０度
ビット移相器３３と４５度ビット移相器３４を直列接続
して構成される。直列接続された３個の移相器３２，３
３，３４は、いずれも前述の移相器１１あるいは移相器
２１と同様、Ｔ型高域フィルタ２とπ型低域フィルタ１
３とを組み合わせたものであり、それぞれの回路緒元に
応じた移相角度を有する。
【００２９】次に、動作について説明する。多ビット移
相器３１は、直列接続された１８０度ビット移相器３２
と９０度ビット移相器３３と４５度ビット移相器３４
が、それぞれ１８０度、９０度、４５度の移相を行うた
め、最大で３１５度の移相が実現される。また、Ｔ型高
域フィルタ２とπ型低域フィルタ１３を用いたことで、
ＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきの影響を最
も受けにくい構造であり、量産時の移相品質を均質化す
ることができる。
相器３１は、直列接続された１８０度ビット移相器３２
と９０度ビット移相器３３と４５度ビット移相器３４
が、それぞれ１８０度、９０度、４５度の移相を行うた
め、最大で３１５度の移相が実現される。また、Ｔ型高
域フィルタ２とπ型低域フィルタ１３を用いたことで、
ＭＩＭキャパシタＣｈ，Ｃｌの製造ばらつきの影響を最
も受けにくい構造であり、量産時の移相品質を均質化す
ることができる。
【００３０】以上のように、この実施の形態３によれ
ば、ＭＩＭキャパシタＣｈ，Ｃｌの容量値に対して最も
製造ばらつきの影響が少ないＴ型高域フィルタ２とπ型
低域フィルタ１３フィルタの組み合わせで構成された移
相器３２，３３，３４を用いたので、量産品を均質化し
て市場の評価を確かなものにできる効果が得られる。
ば、ＭＩＭキャパシタＣｈ，Ｃｌの容量値に対して最も
製造ばらつきの影響が少ないＴ型高域フィルタ２とπ型
低域フィルタ１３フィルタの組み合わせで構成された移
相器３２，３３，３４を用いたので、量産品を均質化し
て市場の評価を確かなものにできる効果が得られる。
【００３１】実施の形態４．図６はこの発明の実施の形
態４による移相器を示すブロック構成図である。図にお
いて、４１は多ビット移相器、４２は１８０度ビット移
相器、４３は９０度ビット移相器、４４は４５度ビット
移相器、４５はローデッドライン型の２２．５度ビット
移相器、４６は信号入力端子、４７は信号出力端子であ
る。多ビット移相器４１は、信号入力端子４６と信号出
力端子４７の間に、１８０度ビット移相器４２と９０度
ビット移相器４３と４５度ビット移相器４４とローデッ
ドライン型の２２．５度ビット移相器４５を直列接続し
た構成をなす。ローデッドライン型の２２．５度ビット
移相器４５は、半導体基板上に形成した主線路の両端に
装荷線路を接続し、装荷線路にドレインを接続したソー
ス接地電界効果トランジスタの遮断時の容量と、主線路
の特性インピーダンス及び装荷線路のリアクタンス成分
とにより所望の移相量（ここでは、２２．５度）を設定
するようにした移相器である。移相器４５の前段側に直
列接続した３個の移相器４２，４３，４４は、いずれも
前述の移相器１１あるいは移相器２１と同様、Ｔ型高域
フィルタ２とπ型低域フィルタ１３とを組み合わせたも
のであり、それぞれの回路緒元に応じた移相角度を有す
る。
態４による移相器を示すブロック構成図である。図にお
いて、４１は多ビット移相器、４２は１８０度ビット移
相器、４３は９０度ビット移相器、４４は４５度ビット
移相器、４５はローデッドライン型の２２．５度ビット
移相器、４６は信号入力端子、４７は信号出力端子であ
る。多ビット移相器４１は、信号入力端子４６と信号出
力端子４７の間に、１８０度ビット移相器４２と９０度
ビット移相器４３と４５度ビット移相器４４とローデッ
ドライン型の２２．５度ビット移相器４５を直列接続し
た構成をなす。ローデッドライン型の２２．５度ビット
移相器４５は、半導体基板上に形成した主線路の両端に
装荷線路を接続し、装荷線路にドレインを接続したソー
ス接地電界効果トランジスタの遮断時の容量と、主線路
の特性インピーダンス及び装荷線路のリアクタンス成分
とにより所望の移相量（ここでは、２２．５度）を設定
するようにした移相器である。移相器４５の前段側に直
列接続した３個の移相器４２，４３，４４は、いずれも
前述の移相器１１あるいは移相器２１と同様、Ｔ型高域
フィルタ２とπ型低域フィルタ１３とを組み合わせたも
のであり、それぞれの回路緒元に応じた移相角度を有す
る。
【００３２】次に、動作について説明する。多ビット移
相器４１は、直列接続された１８０度ビット移相器４２
と９０度ビット移相器４３と４５度ビット移相器４４
が、それぞれ１８０度、９０度、４５度の移相を行い、
さらにローデッドライン型の２２．５度ビット移相器４
５が２２．５度の移相を行うため、最大で３３７．５度
の移相が実現される。ローデッドライン型の２２．５度
ビット移相器４５にはＭＩＭキャパシタが使用されない
ので、ＭＩＭキャパシタの製造ばらつきとは無縁である
が、他の１８０度ビット移相器４２と９０度ビット移相
器４３と４５度ビット移相器４４には、Ｔ型高域フィル
タ２とπ型低域フィルタ１３を用いたことで、ＭＩＭキ
ャパシタＣｈ，Ｃｌの製造ばらつきの影響を最も受けに
くく、量産時の移相品質を均質化することができる。
相器４１は、直列接続された１８０度ビット移相器４２
と９０度ビット移相器４３と４５度ビット移相器４４
が、それぞれ１８０度、９０度、４５度の移相を行い、
さらにローデッドライン型の２２．５度ビット移相器４
５が２２．５度の移相を行うため、最大で３３７．５度
の移相が実現される。ローデッドライン型の２２．５度
ビット移相器４５にはＭＩＭキャパシタが使用されない
ので、ＭＩＭキャパシタの製造ばらつきとは無縁である
が、他の１８０度ビット移相器４２と９０度ビット移相
器４３と４５度ビット移相器４４には、Ｔ型高域フィル
タ２とπ型低域フィルタ１３を用いたことで、ＭＩＭキ
ャパシタＣｈ，Ｃｌの製造ばらつきの影響を最も受けに
くく、量産時の移相品質を均質化することができる。
【００３３】以上のように、この実施の形態４によれ
ば、ＭＩＭキャパシタＣｈ，Ｃｌの容量値に対して最も
製造ばらつきの影響が少ないＴ型高域フィルタ２とπ型
低域フィルタ１３の組み合わせで構成された移相器４
２，４３，４４を用いたので、量産品を均質化して市場
の評価を確かなものにできる効果が得られる。
ば、ＭＩＭキャパシタＣｈ，Ｃｌの容量値に対して最も
製造ばらつきの影響が少ないＴ型高域フィルタ２とπ型
低域フィルタ１３の組み合わせで構成された移相器４
２，４３，４４を用いたので、量産品を均質化して市場
の評価を確かなものにできる効果が得られる。
【００３４】
【発明の効果】以上のように、この発明によれば、線路
に直列接続した一対のキャパシタの互いの接続点をイン
ダクタを介して接地してなる高域フィルタと、線路に直
列接続したインダクタの両端をそれぞれキャパシタを介
して接地してなる低域フィルタと、該低域フィルタと前
記高域フィルタを信号伝送路に選択的に切り換え接続す
るスイッチ手段とを備える構成としたので、キャパシタ
の容量値に対して最もばらつきの影響が少ない高域フィ
ルタと低域フィルタが組み合わさることで、量産した場
合の移相品質のばらつきを最も効果的に抑制でき、移相
品質を均一化して市場での評価を確かなものにできる効
果がある。
に直列接続した一対のキャパシタの互いの接続点をイン
ダクタを介して接地してなる高域フィルタと、線路に直
列接続したインダクタの両端をそれぞれキャパシタを介
して接地してなる低域フィルタと、該低域フィルタと前
記高域フィルタを信号伝送路に選択的に切り換え接続す
るスイッチ手段とを備える構成としたので、キャパシタ
の容量値に対して最もばらつきの影響が少ない高域フィ
ルタと低域フィルタが組み合わさることで、量産した場
合の移相品質のばらつきを最も効果的に抑制でき、移相
品質を均一化して市場での評価を確かなものにできる効
果がある。
【００３５】この発明によれば、高域フィルタのキャパ
シタと低域フィルタのキャパシタを、絶縁物を介して導
体を積層対向させたＭＩＭキャパシタとしたので、マイ
クロ波を扱うフェーズドアレーアンテナやマルチビーム
アンテナに適用することで、広帯域の位相量特性をもっ
た移相品質の安定したハイパス形／ローパス形の移相器
を提供できる効果がある。
シタと低域フィルタのキャパシタを、絶縁物を介して導
体を積層対向させたＭＩＭキャパシタとしたので、マイ
クロ波を扱うフェーズドアレーアンテナやマルチビーム
アンテナに適用することで、広帯域の位相量特性をもっ
た移相品質の安定したハイパス形／ローパス形の移相器
を提供できる効果がある。
【００３６】この発明によれば、スイッチ手段が、スイ
ッチング素子として電界効果トランジスタを用いた単極
双投スイッチからなるので、外部から印加する制御電圧
を可変することで単極双投スイッチを簡単に切り換え、
高域フィルタと低域フィルタの切り換えを円滑に行うこ
とができる効果がある。
ッチング素子として電界効果トランジスタを用いた単極
双投スイッチからなるので、外部から印加する制御電圧
を可変することで単極双投スイッチを簡単に切り換え、
高域フィルタと低域フィルタの切り換えを円滑に行うこ
とができる効果がある。
【００３７】この発明によれば、スイッチ手段が、入出
力側にそれぞれ抵抗整合回路を有するので、導通時には
等価的には低抵抗となり、非導通時には等価的には容量
となる電界効果トランジスタをスイッチング素子として
含むスイッチ手段に対し、インピーダンス整合法を適用
し、スイッチング素子の寄生抵抗により生ずる反射を抑
制し、移相量誤差の少ない移相品質の高い移相器を提供
できる効果がある。
力側にそれぞれ抵抗整合回路を有するので、導通時には
等価的には低抵抗となり、非導通時には等価的には容量
となる電界効果トランジスタをスイッチング素子として
含むスイッチ手段に対し、インピーダンス整合法を適用
し、スイッチング素子の寄生抵抗により生ずる反射を抑
制し、移相量誤差の少ない移相品質の高い移相器を提供
できる効果がある。
【００３８】この発明によれば、前記移相器をそれぞれ
に固有の移相量をもたせ複数直列接続して構成したの
で、キャパシタの容量値に対して最も製造ばらつきの影
響が少ないＴ型高域フィルタとπ型低域フィルタの組み
合わせで構成された移相器を直列接続し、量産品を均質
化して市場の評価を確かなものにできる効果がある。
に固有の移相量をもたせ複数直列接続して構成したの
で、キャパシタの容量値に対して最も製造ばらつきの影
響が少ないＴ型高域フィルタとπ型低域フィルタの組み
合わせで構成された移相器を直列接続し、量産品を均質
化して市場の評価を確かなものにできる効果がある。
【００３９】この発明によれば、前記移相器をそれぞれ
に固有の移相量をもたせて複数直列接続し、他の回路形
式の移相器に接続して構成したので、キャパシタの容量
値に対して最も製造ばらつきの影響が少ないＴ型高域フ
ィルタとπ型低域フィルタの組み合わせで構成された移
相器を直列接続し、量産品を均質化して市場の評価を確
かなものにできる効果がある。
に固有の移相量をもたせて複数直列接続し、他の回路形
式の移相器に接続して構成したので、キャパシタの容量
値に対して最も製造ばらつきの影響が少ないＴ型高域フ
ィルタとπ型低域フィルタの組み合わせで構成された移
相器を直列接続し、量産品を均質化して市場の評価を確
かなものにできる効果がある。
【図１】 この発明の実施の形態１による移相器を実体
回路を模して示す回路構成図である。
回路を模して示す回路構成図である。
【図２】 図１に示した移相器の回路図である。
【図３】 モンテカルロシミュレーション計算に用いた
各種移相器を示す回路図であり、（Ａ）はＴ型高域フィ
ルタ、（Ｂ）はπ型高域フィルタ、（Ｃ）はＴ型低域フ
ィルタ、（Ｄ）はπ型低域フィルタの各回路図である。
各種移相器を示す回路図であり、（Ａ）はＴ型高域フィ
ルタ、（Ｂ）はπ型高域フィルタ、（Ｃ）はＴ型低域フ
ィルタ、（Ｄ）はπ型低域フィルタの各回路図である。
【図４】 この発明の実施の形態２による移相器を示す
回路図である。
回路図である。
【図５】 この発明の実施の形態３による多ビット移相
器を示す回路図である。
器を示す回路図である。
【図６】 この発明の実施の形態４による多ビット移相
器を示す回路図である。
器を示す回路図である。
【図７】 従来の移相器の一例を示す回路図である。
１１，２１ 移相器、２，１２ 高域フィルタ、３，１
３ 低域フィルタ、４，５ ＳＰＤＴスイッチ（スイッ
チ手段）、４ｃ，５ａ，５ｂ 入力ポート、４ａ，４
ｂ，５ｃ 出力ポート、６，３５，４６ 信号入力端
子、７，３６，４７信号出力端子、８，９ 制御電圧端
子、１４ 主線路（信号伝送路）、１５装荷線路、１６
スルーホール、１７ 半導体基板、２２ 抵抗整合回
路、Ｃｈ，Ｃｌ キャパシタ、Ｌｈ，Ｌｌ インダク
タ、Ｌｏ 整合用インダクタ、Ｑ１〜Ｑ４ 電界効果ト
ランジスタ（スイッチング素子）、Ｒｏ 整合用抵抗、
ｒゲート抵抗。
３ 低域フィルタ、４，５ ＳＰＤＴスイッチ（スイッ
チ手段）、４ｃ，５ａ，５ｂ 入力ポート、４ａ，４
ｂ，５ｃ 出力ポート、６，３５，４６ 信号入力端
子、７，３６，４７信号出力端子、８，９ 制御電圧端
子、１４ 主線路（信号伝送路）、１５装荷線路、１６
スルーホール、１７ 半導体基板、２２ 抵抗整合回
路、Ｃｈ，Ｃｌ キャパシタ、Ｌｈ，Ｌｌ インダク
タ、Ｌｏ 整合用インダクタ、Ｑ１〜Ｑ４ 電界効果ト
ランジスタ（スイッチング素子）、Ｒｏ 整合用抵抗、
ｒゲート抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 檜枝 護重 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高木 直 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J012 GA13 5J098 AA03 AA11 AA14 AB31 AC04 AC14 AC20 AD29 DA03 DA08
Claims (6)
- 【請求項１】 線路に直列接続した一対のキャパシタの
互いの接続点をインダクタを介して接地してなる高域フ
ィルタと、線路に直列接続したインダクタの両端をそれ
ぞれキャパシタを介して接地してなる低域フィルタと、
該低域フィルタと前記高域フィルタを信号伝送路に選択
的に切り換え接続するスイッチ手段とを備えた移相器。 - 【請求項２】 高域フィルタのキャパシタと低域フィル
タのキャパシタは、絶縁物を介して導体を積層対向させ
たＭＩＭキャパシタであることを特徴とする請求項１記
載の移相器。 - 【請求項３】 スイッチ手段は、スイッチング素子とし
て電界効果トランジスタを用いた単極双投スイッチから
なることを特徴とする請求項１または請求項２記載の移
相器。 - 【請求項４】 スイッチ手段は、入出力側にそれぞれ抵
抗整合回路を有することを特徴とする請求項１ないし請
求項３のいずれか１項記載の移相器。 - 【請求項５】 請求項１に記載の移相器をそれぞれに固
有の移相量をもたせて複数直列接続してなる移相器。 - 【請求項６】 請求項１に記載の移相器をそれぞれに固
有の移相量をもたせて複数直列接続し、他の回路形式の
移相器に接続してなる移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264003A JP2002076810A (ja) | 2000-08-31 | 2000-08-31 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264003A JP2002076810A (ja) | 2000-08-31 | 2000-08-31 | 移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076810A true JP2002076810A (ja) | 2002-03-15 |
Family
ID=18751478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000264003A Abandoned JP2002076810A (ja) | 2000-08-31 | 2000-08-31 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076810A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004112160A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Metals Ltd | 高周波回路 |
| WO2006132574A1 (en) * | 2005-06-10 | 2006-12-14 | Telefonaktiebolaget Lm Ericsson (Publ) | A phase shifter device |
| US7239218B2 (en) | 2004-06-30 | 2007-07-03 | Nec Electronics Corporation | Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits |
| JP2008187661A (ja) * | 2007-01-31 | 2008-08-14 | Nec Electronics Corp | 移相器、ビット移相器 |
| JP2008193309A (ja) * | 2007-02-02 | 2008-08-21 | Nec Electronics Corp | ビット移相器 |
| JP2011044774A (ja) * | 2009-08-19 | 2011-03-03 | Japan Aerospace Exploration Agency | アナログ・デジタル積層型可変移相器 |
| JP2014509801A (ja) * | 2011-03-16 | 2014-04-21 | アルカテル−ルーセント | 移相装置 |
| WO2015037953A1 (ko) * | 2013-09-16 | 2015-03-19 | 한국과학기술원 | 고집적 필터형 위상 천이기 |
| WO2015186578A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | 移相回路 |
| CN109298080A (zh) * | 2018-10-31 | 2019-02-01 | 江苏大学 | 基于特征导波的焊缝缺陷检测专用阵列式传感器的分时激励系统及方法 |
| CN113794453A (zh) * | 2021-08-12 | 2021-12-14 | 杭州电子科技大学 | 多模态高效率mmic功率放大器及其实现方法 |
| JPWO2022038646A1 (ja) * | 2020-08-17 | 2022-02-24 | ||
| US11929738B2 (en) | 2018-11-02 | 2024-03-12 | Murata Manufacturing Co., Ltd. | Electronic device |
-
2000
- 2000-08-31 JP JP2000264003A patent/JP2002076810A/ja not_active Abandoned
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004112160A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Metals Ltd | 高周波回路 |
| US7239218B2 (en) | 2004-06-30 | 2007-07-03 | Nec Electronics Corporation | Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits |
| WO2006132574A1 (en) * | 2005-06-10 | 2006-12-14 | Telefonaktiebolaget Lm Ericsson (Publ) | A phase shifter device |
| JP2008187661A (ja) * | 2007-01-31 | 2008-08-14 | Nec Electronics Corp | 移相器、ビット移相器 |
| JP2008193309A (ja) * | 2007-02-02 | 2008-08-21 | Nec Electronics Corp | ビット移相器 |
| US7764142B2 (en) | 2007-02-02 | 2010-07-27 | Nec Electronics Corporation | Series connected bit phase shifter having first and second impedance adjusting circuits |
| JP2011044774A (ja) * | 2009-08-19 | 2011-03-03 | Japan Aerospace Exploration Agency | アナログ・デジタル積層型可変移相器 |
| US9306256B2 (en) | 2011-03-16 | 2016-04-05 | Alcatel Lucent | Phase shifting device |
| JP2014509801A (ja) * | 2011-03-16 | 2014-04-21 | アルカテル−ルーセント | 移相装置 |
| WO2015037953A1 (ko) * | 2013-09-16 | 2015-03-19 | 한국과학기술원 | 고집적 필터형 위상 천이기 |
| KR101548980B1 (ko) * | 2013-09-16 | 2015-09-02 | 한국과학기술원 | 고집적 필터형 위상 천이기 |
| WO2015186578A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | 移相回路 |
| US9973166B2 (en) | 2014-06-06 | 2018-05-15 | Murata Manufacturing Co., Ltd. | Phase shift circuit |
| CN109298080A (zh) * | 2018-10-31 | 2019-02-01 | 江苏大学 | 基于特征导波的焊缝缺陷检测专用阵列式传感器的分时激励系统及方法 |
| CN109298080B (zh) * | 2018-10-31 | 2023-12-15 | 江苏大学 | 基于特征导波的焊缝缺陷检测专用阵列式传感器的分时激励系统及方法 |
| US11929738B2 (en) | 2018-11-02 | 2024-03-12 | Murata Manufacturing Co., Ltd. | Electronic device |
| JPWO2022038646A1 (ja) * | 2020-08-17 | 2022-02-24 | ||
| WO2022038646A1 (ja) * | 2020-08-17 | 2022-02-24 | 三菱電機株式会社 | 移相器及びフェーズドアレーアンテナ装置 |
| JP7150223B2 (ja) | 2020-08-17 | 2022-10-07 | 三菱電機株式会社 | 移相器及びフェーズドアレーアンテナ装置 |
| CN113794453A (zh) * | 2021-08-12 | 2021-12-14 | 杭州电子科技大学 | 多模态高效率mmic功率放大器及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343043B2 (ja) | 移相器 | |
| JP2002076810A (ja) | 移相器 | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| EP0474337A1 (en) | Switched low-loss attenuator | |
| JPH10335901A (ja) | 半導体スイッチ | |
| JP2008544601A (ja) | 移相デバイス | |
| US6952142B2 (en) | Frequency-selective balun transformer | |
| US20040104785A1 (en) | Variable impedance matching circuit | |
| JP3469563B2 (ja) | 移相器及び多ビット移相器 | |
| EP1351388A1 (en) | Phase shifter and multibit phase shifter | |
| JPH01502793A (ja) | 広い周波数範囲にわたって多重出力間の位相差を一定に維持するモノリシック型マイクロ波移相ネットワーク | |
| US10715361B1 (en) | Delay compensation using broadband gain equalizer | |
| US7956702B2 (en) | Balun | |
| JP4263606B2 (ja) | コンパクトな１８０度移相器 | |
| JP3634223B2 (ja) | 移相器 | |
| JP4267511B2 (ja) | 帯域阻止フィルタ | |
| CN112271419B (zh) | 全通滤波器结构超宽带数字移相器 | |
| JPH06216687A (ja) | 周波数可変方向性結合器 | |
| JP2001339276A (ja) | 移相器 | |
| JP2679331B2 (ja) | マイクロ波回路スイツチ及びマイクロ波回路スイツチを備えた移相器 | |
| JP2002135014A (ja) | 分岐回路、高域通過フィルタおよび分波器 | |
| WO2023135663A1 (ja) | 移相回路 | |
| JP3807987B2 (ja) | 高周波回路用のスイッチング回路 | |
| WO2024038637A1 (ja) | デジタル移相器 | |
| JP2677030B2 (ja) | 半導体移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A762 | Written abandonment of application |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A762 |