WO2024038637A1 - デジタル移相器 - Google Patents

デジタル移相器 Download PDF

Info

Publication number
WO2024038637A1
WO2024038637A1 PCT/JP2023/013585 JP2023013585W WO2024038637A1 WO 2024038637 A1 WO2024038637 A1 WO 2024038637A1 JP 2023013585 W JP2023013585 W JP 2023013585W WO 2024038637 A1 WO2024038637 A1 WO 2024038637A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital phase
phase shift
circuit
pair
line
Prior art date
Application number
PCT/JP2023/013585
Other languages
English (en)
French (fr)
Inventor
雄介 上道
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Publication of WO2024038637A1 publication Critical patent/WO2024038637A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/185—Phase-shifters using a diode or a gas filled discharge tube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Definitions

  • the present invention relates to a digital phase shifter.
  • This application claims priority based on Japanese Patent Application No. 2022-130954 filed in Japan on August 19, 2022, the contents of which are incorporated herein.
  • the following non-patent document 1 discloses a digitally controlled phase shift circuit (digital phase shift circuit) that targets high frequency signals such as microwaves, quasi-millimeter waves, or millimeter waves.
  • a digital phase shifter is mounted on a semiconductor substrate with a large number of digital phase shift circuits connected in cascade. That is, the digital phase shift circuit is a unit in the configuration of an actual digital phase shifter, and a desired function is achieved by cascading several dozen of them.
  • the length of the digital phase shifter becomes long.
  • the present invention has been made in view of the above circumstances, and provides a digital phase shifter that can average out the distribution of phase shifts caused by weak reflections occurring before and after a connection.
  • a digital phase shifter includes a plurality of digital phase shift circuit groups in which a plurality of digital phase shift circuits are connected in cascade, and a digital phase shifter that connects between two digital phase shift circuit groups.
  • the digital phase shift circuit includes a signal line, a pair of inner lines provided on both sides of the signal line, and a pair of outer lines provided outside the pair of inner lines. a first ground conductor connected to one end of each of the pair of inner lines and the pair of outer lines; a second ground conductor connected to each other end of the pair of outer lines; and a second ground conductor connected to each other end of the pair of inner lines.
  • a first connection circuit that connects the signal line of the first digital phase shift circuit to the pair of outer lines of the first digital phase shift circuit and the pair of outer lines of the second digital phase shift circuit.
  • a connection line connected to, the first connection circuit being connected in series between the signal line of the first digital phase shift circuit and the signal line of the second digital phase shift circuit.
  • one element of the coil and the capacitor is connected in series in the first connection circuit of the connection part that connects the two digital phase shift circuit groups.
  • the other element of the coil and capacitor is connected in parallel on both sides of the element. This makes it possible to average out the distribution of phase shifts caused by weak reflections occurring before and after the connection.
  • a digital phase shifter includes a plurality of digital phase shift circuit groups in which a plurality of digital phase shift circuits are cascade-connected, and one digital phase shifter that connects between the two digital phase shift circuit groups.
  • the digital phase shift circuit includes a signal line, a pair of inner lines provided on both sides of the signal line, and a pair of outer lines provided outside the pair of inner lines. a first ground conductor connected to one end of each of the pair of inner lines and the pair of outer lines; a second ground conductor connected to each other end of the pair of outer lines; and a second ground conductor connected to each other end of the pair of inner lines.
  • the circuit is set to a high delay mode in which a return current flows, and the connection portion is between the signal line of the first digital phase shift circuit and the second digital phase shift circuit of the two digital phase shift circuits. and a second connection circuit that connects the signal line of the first digital phase shift circuit to the pair of outer lines of the first digital phase shift circuit and the pair of outer lines of the second digital phase shift circuit.
  • connection line connected to the second connection circuit, the second connection circuit being connected in parallel between the signal line of the first digital phase shift circuit and the signal line of the second digital phase shift circuit.
  • a connected third element and a pair of fourth elements connected in series on both sides of the third element, one of the third element and the fourth element being a coil.
  • the other element is a capacitor.
  • the digital phase shifter in the second connection circuit of the connection part that connects two digital phase shift circuit groups, one element of the coil and the capacitor are connected in parallel, and the other elements are connected in parallel.
  • the coil and the other element of the capacitor are connected in series on both sides of the element. This makes it possible to average out the distribution of phase shifts caused by weak reflections occurring before and after the connection.
  • a third aspect of the present invention is that in the digital phase shifter according to the first or second aspect, at least one of the plurality of digital phase shift circuits may be a relaxation circuit that relaxes the distribution of phase shift amount. good.
  • a fourth aspect of the present invention is the digital phase shifter according to any one of the first to third aspects, in which the digital phase shift circuit includes the signal line, the first ground conductor, and the second ground conductor. a second capacitor connected between the signal line and at least one of the first ground conductor and the second ground conductor; and a second capacitor connected between the signal line and at least one of the first ground conductor and the second ground conductor. and a second electronic switch for switching between the two.
  • a fifth aspect of the present invention is that in the digital phase shifter according to any one of the first to fourth aspects, the first ground conductor and the second ground conductor are composed of multiple layers.
  • One layer of the ground conductor extends from the first ground conductor of the first digital phase shift circuit to the second ground conductor of the second digital phase shift circuit and connects the connecting line. It may also be a ground layer that forms a ground layer.
  • a sixth aspect of the present invention is the digital phase shifter according to the fifth aspect, in which the ground layer has a notch portion in which a portion overlapping with the coil and the capacitor is removed, and the capacitor has a cutout portion that overlaps with the coil and the capacitor. and one end side may be connected to the ground layer.
  • a seventh aspect of the present invention is the digital phase shifter according to any one of the first to sixth aspects, wherein the pair of inner lines includes a first inner line and a second inner line.
  • the pair of outer lines includes a first outer line electrically connected to the first inner line, and a second outer line electrically connected to the second inner line. It's okay.
  • FIG. 2 is a circuit diagram showing a digital phase shifter according to a first embodiment.
  • FIG. 1 is a perspective view showing a digital phase shift circuit according to a first embodiment.
  • FIG. 3 is a diagram illustrating a high delay mode of the digital phase shift circuit according to the first embodiment.
  • FIG. 3 is a diagram illustrating a low delay mode of the digital phase shift circuit according to the first embodiment.
  • FIG. 3 is a plan view showing a connecting portion according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a connection section according to the first embodiment. It is a top view which shows the modification of the connection part based on 1st Embodiment.
  • part (a) shows the distribution of the amount of phase shift in a comparative example in which the ⁇ -type circuit is removed
  • part (b) shows the distribution of the amount of phase shift in Example 1.
  • part (a) shows the distribution of the amount of phase shift in a comparative example in which the ⁇ -type circuit is removed
  • part (b) shows the distribution of the amount of phase shift in Example 2.
  • part (a) shows the distribution of the amount of phase shift in a comparative example in which the ⁇ -type circuit is removed
  • part (b) shows the distribution of the amount of phase shift in Example 3.
  • FIG. 7 is a circuit diagram showing a connection section of a digital phase shifter according to a second embodiment.
  • FIG. 7 is a circuit diagram showing a connection section of a digital phase shifter according to a third embodiment. It is a circuit diagram showing the connection part of the digital phase shifter concerning a 4th embodiment. It is a figure explaining the 1st relaxation circuit of relaxation circuits concerning a 5th embodiment. It is a figure explaining the 2nd relaxation circuit of relaxation circuits concerning a 5th embodiment.
  • FIG. 1 is a circuit diagram showing a digital phase shifter 100 according to the first embodiment.
  • the digital phase shifter 100 of the first embodiment includes a plurality of digital phase shift circuits 10 (10-1 to 10-40) and a plurality of connection parts 20 (20-1 to 20-3). and.
  • Such a digital phase shifter 100 shifts the phase of a signal S in a predetermined frequency band using a plurality of cascade-connected digital phase shift circuits 10.
  • the signal S is a high frequency signal having a frequency band such as microwave, quasi-millimeter wave, or millimeter wave.
  • the plurality of digital phase shift circuits 10 are electrically connected in series.
  • FIG. 1 shows an example in which 40 digital phase shift circuits 10 (10-1 to 10-40) are connected in cascade
  • the number of digital phase shift circuits 10 connected in cascade is arbitrary.
  • 40 cascade-connected digital phase shift circuits 10 are arranged in the order in which the signal S shown by the solid arrow in FIG. 2,...,10-40.
  • the direction in which the signal S flows may be reversed as shown by the dotted arrow in FIG.
  • a plurality of digital phase shift circuits 10 constitute a digital phase shift circuit group 30.
  • the 1st to 10th digital phase shift circuits 10-1 to 10-10 constitute a digital phase shift circuit group 30-1, and the 11th to 20th digital phase shift circuits 10-11 10-20 constitute a digital phase shift circuit group 30-2.
  • the 21st to 30th digital phase shift circuits 10-21 to 10-30 constitute a digital phase shift circuit group 30-3, and the 31st to 40th digital phase shift circuits 10-31 to 10-30 constitute a digital phase shift circuit group 30-3.
  • -40 constitutes a digital phase shift circuit group 30-4.
  • the digital phase shifter 100 includes a digital phase shift circuit group 30-1 in which a plurality of digital phase shift circuits 10-1 to 10-10 are connected in cascade, and a plurality of digital phase shift circuits 10-11 to 10-. 20 are cascade-connected digital phase shift circuit group 30-2. Further, the digital phase shifter 100 includes a digital phase shift circuit group 30-3 in which a plurality of digital phase shift circuits 10-21 to 10-30 are connected in cascade, and a plurality of digital phase shift circuits 10-31 to 10-40. A group of digital phase shift circuits 30-4 are connected in cascade.
  • the connecting portion 20 has a bend shape and connects the two digital phase shift circuit groups 30.
  • the connecting portion 20 has a 180° bend shape.
  • the connecting portion 20-1 connects the other end of the digital phase shift circuit group 30-1 opposite to the one end to which the signal S is input and one end of the digital phase shift circuit group 30-2.
  • the connecting portion 20-2 connects the other end of the digital phase shift circuit group 30-2 and one end of the digital phase shift circuit group 30-3.
  • the connecting portion 20-3 connects the other end of the digital phase shift circuit group 30-3 and one end of the digital phase shift circuit group 30-4.
  • connection section 20-1 connects the digital phase shift circuit 10-10 in the digital phase shift circuit group 30-1 and the digital phase shift circuit 10-11 in the digital phase shift circuit group 30-2.
  • the connecting portion 20-2 connects the digital phase shift circuit 10-20 in the digital phase shift circuit group 30-2 and the digital phase shift circuit 10-21 in the digital phase shift circuit group 30-3.
  • the connecting portion 20-3 connects the digital phase shift circuit 10-30 in the digital phase shift circuit group 30-3 and the digital phase shift circuit 10-31 in the digital phase shift circuit group 30-4.
  • the path of the signal S is bent by 180°.
  • the path of the signal S is bent by 180°.
  • the path of the signal S is bent by 180 degrees by connecting the digital phase shift circuit group 30-3 and the digital phase shift circuit group 30-4 through the connecting portion 20-3.
  • the digital phase shift circuit groups 30-1 to 30-4 are arranged in parallel to each other and connected in a meandering manner via the connecting portions 20-1 to 20-3. Note that details of the connecting portion 20 will be described later.
  • FIG. 2 is a perspective view showing the digital phase shift circuit 10 according to the first embodiment.
  • the digital phase shift circuit 10 includes a signal line 1, a pair of inner lines 2 (first inner line 2a and second inner line 2b), and a pair of outer lines 3 (first outer line 3a). and second outer line 3b), a pair of grounding conductors 4 (first grounding conductor 4a and second grounding conductor 4b), a capacitor 5, a plurality of connection conductors 6, four electronic switches 7 (electronic switches 7a, 7b), , 7c, 7d), and a switch control section 8.
  • the signal line 1 is a linear strip-shaped conductor extending in a predetermined direction. That is, the signal line 1 is a long plate-shaped conductor having a constant width W1, a constant thickness, and a predetermined length. In the example shown in FIG. 2, a signal S flows through the signal line 1 from the front side to the back side.
  • the first inner line 2a is a linear strip-shaped conductor. That is, the first inner line 2a is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length. The first inner line 2a extends in the same direction as the signal line 1. The first inner line 2a is provided parallel to the signal line 1, and is spaced apart from the signal line 1 by a predetermined distance M1 on one side (the right side in FIG. 1).
  • the second inner line 2b is a linear strip-shaped conductor. That is, like the first inner line 2a, the second inner line 2b is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length. The second inner line 2b extends in the same direction as the signal line 1. The second inner line 2b is provided parallel to the signal line 1, and is spaced apart from the signal line 1 by a predetermined distance M1 on the other side (the left side in FIG. 1).
  • the first outer line 3a is a linear strip-shaped conductor provided on one side of the signal line 1 at a position farther from the signal line 1 than the first inner line 2a.
  • the first outer line 3a is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length.
  • the first outer line 3a is provided parallel to the signal line 1 at a predetermined distance from the signal line 1, with the first inner line 2a sandwiched therebetween.
  • the first outer line 3a extends in the same direction as the signal line 1, similarly to the first inner line 2a and the second inner line 2b.
  • the second outer line 3b is a linear strip-shaped conductor provided on the other side of the signal line 1 at a position farther from the signal line 1 than the second inner line 2b.
  • the second outer line 3b like the first outer line 3a, is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length.
  • the second outer line 3b is provided parallel to the signal line 1 at a predetermined distance with the second inner line 2b sandwiched therebetween.
  • the second outer line 3b extends in the same direction as the signal line 1, similarly to the first inner line 2a and the second inner line 2b.
  • the first ground conductor 4a is a linear strip-shaped conductor provided at one end of each of the first inner line 2a, second inner line 2b, first outer line 3a, and second outer line 3b. .
  • the first ground conductor 4a is electrically connected to one end of each of the first inner line 2a, the second inner line 2b, the first outer line 3a, and the second outer line 3b.
  • the first ground conductor 4a is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length.
  • the first ground conductor 4a is provided so as to be orthogonal to the first inner line 2a, second inner line 2b, first outer line 3a, and second outer line 3b extending in the same direction. There is.
  • the first ground conductor 4a is provided below and separated from the first inner line 2a, second inner line 2b, first outer line 3a, and second outer line 3b by a predetermined distance.
  • the first ground conductor 4a is set so that one end in the left-right direction is at approximately the same position as the right edge of the first outer line 3a in the left-right direction. Further, the first ground conductor 4a is set so that its other end in the left-right direction is at approximately the same position as the left side edge of the second outer line 3b in the left-right direction.
  • the second ground conductor 4b is a linear strip-shaped conductor provided at the other end of the first inner line 2a, second inner line 2b, first outer line 3a, and second outer line 3b. be.
  • the second ground conductor 4b is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length, like the first ground conductor 4a.
  • the second ground conductor 4b is arranged parallel to the first ground conductor 4a, and similarly to the first ground conductor 4a, the second ground conductor 4b is connected to the first inner line 2a, the second inner line 2b, the first The second outer line 3a and the second outer line 3b are provided so as to be perpendicular to each other.
  • the second ground conductor 4b is provided below and separated from the first inner line 2a, second inner line 2b, first outer line 3a, and second outer line 3b by a predetermined distance.
  • the second ground conductor 4b is set so that one end in the left-right direction is at approximately the same position in the left-right direction as the right edge of the first outer line 3a. Further, the second ground conductor 4b is set so that the other end in the left-right direction is at substantially the same position as the left side edge of the second outer track 3b in the left-right direction. That is, the position of the second ground conductor 4b in the left-right direction is the same as that of the first ground conductor 4a.
  • the capacitor 5 is provided between the other end of the signal line 1 and the second ground conductor 4b.
  • the capacitor 5 has an upper electrode connected to the signal line 1 and a lower electrode electrically connected to the electronic switch 7d.
  • the capacitor 5 is a thin film capacitor with an MIM (Metal Insulator Metal) structure. Note that the capacitor 5 has a capacitance corresponding to the opposing area of the parallel plates.
  • the capacitor 5 may be a comb-tooth capacitor instead of the parallel plate capacitor.
  • connection conductors 6 include at least connection conductors 6a to 6f.
  • the connection conductor 6a is a conductor that electrically and mechanically connects one end of the first inner line 2a and the first ground conductor 4a.
  • the connecting conductor 6a is a conductor that extends in the vertical direction, and one end (upper end) is connected to the lower surface of one end of the first inner track 2a, and the other end (lower end) is a conductor that is connected to the upper surface of the first ground conductor 4a. Connect to.
  • connection conductor 6b is a conductor that electrically and mechanically connects one end of the second inner line 2b and the first ground conductor 4a.
  • connection conductor 6b is a conductor that extends in the vertical direction like the connection conductor 6a, and one end (upper end) is connected to the lower surface of one end of the second inner line 2b, and the other end (lower end) is a conductor that extends in the vertical direction.
  • the ground conductor 4a is connected to the top surface of the ground conductor 4a.
  • connection conductor 6c is a conductor that electrically and mechanically connects one end of the first outer line 3a and the first ground conductor 4a.
  • connection conductor 6c is a conductor that extends in the vertical direction, and one end (upper end) is connected to the lower surface of one end of the first outer line 3a, and the other end (lower end) is connected to the upper surface of the first ground conductor 4a. Connect to.
  • connection conductor 6d is a conductor that electrically and mechanically connects the other end of the first outer line 3a and the second ground conductor 4b.
  • the connecting conductor 6d is a conductor that extends in the vertical direction, and one end (upper end) is connected to the lower surface of the other end of the first outer line 3a, and the other end (lower end) is connected to the lower surface of the second ground conductor 4b. Connect to the top.
  • connection conductor 6e is a conductor that electrically and mechanically connects one end of the second outer line 3b and the first ground conductor 4a.
  • connection conductor 6e is a conductor that extends in the vertical direction, and one end (upper end) is connected to the lower surface of one end of the second outer line 3b, and the other end (lower end) is a conductor that extends to the upper surface of the first ground conductor 4a. Connect to.
  • connection conductor 6f is a conductor that electrically and mechanically connects the other end of the second outer line 3b and the second ground conductor 4b.
  • connection conductor 6f is a conductor that extends in the vertical direction, and one end (upper end) is connected to the lower surface of the other end of the second outer track 3b, and the other end (lower end) is a conductor that extends in the vertical direction. Connect to the top.
  • the connecting conductor 6g is a conductor that electrically and mechanically connects the other end of the signal line 1 and the upper electrode of the capacitor 5.
  • the connection conductor 6g is a conductor extending in the vertical direction, and one end (upper end) is connected to the lower surface of the other end of the signal line 1, and the other end (lower end) is connected to the upper electrode of the capacitor 5.
  • the electronic switch 7a is connected between the other end of the first inner line 2a and the second ground conductor 4b.
  • the electronic switch 7a is, for example, a MOS type FET (field effect transistor), and has a drain terminal electrically connected to the other end of the first inner line 2a, and a source terminal electrically connected to the second ground conductor 4b.
  • the gate terminal is electrically connected to the switch control section 8.
  • the electronic switch 7a is controlled to be closed or opened based on a gate signal input from the switch control unit 8 to the gate terminal.
  • the closed state is a state in which the drain terminal and the source terminal are electrically connected.
  • the open state is a state in which the drain terminal and the source terminal are not electrically connected and electrical connection is interrupted.
  • the electronic switch 7a brings the other end of the first inner line 2a and the second ground conductor 4b into a conductive state where they are electrically connected or into a disconnected state where the electrical connection is cut off. .
  • the electronic switch 7b is connected between the other end of the second inner line 2b and the second ground conductor 4b.
  • the electronic switch 7b is, for example, a MOS FET, and has a drain terminal connected to the other end of the second inner line 2b, a source terminal connected to the second ground conductor 4b, and a gate terminal connected to the switch control section 8. has been done.
  • the electronic switch 7b is controlled to be closed or opened based on a gate signal input from the switch control unit 8 to the gate terminal. Under the control of the switch control unit 8, the electronic switch 7b brings the other end of the second inner line 2b and the second ground conductor 4b into a conductive state where they are electrically connected or into a disconnected state where the electrical connection is cut off. .
  • the electronic switch 7c is connected between the other end of the signal line 1 and the second ground conductor 4b.
  • the electronic switch 7c is, for example, a MOS FET, and has a drain terminal connected to the other end of the signal line 1, a source terminal connected to the second ground conductor 4b, and a gate terminal connected to the switch control section 8. .
  • the electronic switch 7c is provided at the other end of the signal line 1, but the electronic switch 7c is not limited thereto, and may be provided at one end of the signal line 1. Note that the electronic switch 7c may not be used if it is not necessary.
  • the electronic switch 7c is controlled to be closed or opened based on a gate signal input from the switch control unit 8 to the gate terminal. Under the control of the switch control unit 8, the electronic switch 7c brings the other end of the signal line 1 and the second ground conductor 4b into a conductive state where they are electrically connected, or into a disconnected state where the electrical connection is cut off.
  • the electronic switch 7d is connected in series to the capacitor 5 between the other end of the signal line 1 and the second ground conductor 4b.
  • the electronic switch 7d is, for example, a MOS FET.
  • the electronic switch 7d has a drain terminal connected to the lower electrode of the capacitor 5, a source terminal connected to the second ground conductor 4b, and a gate terminal connected to the switch control section 8.
  • the electronic switch 7d is controlled to be closed or opened based on a gate signal input from the switch control unit 8 to the gate terminal. Under the control of the switch control unit 8, the electronic switch 7d puts the lower electrode of the capacitor 5 and the second ground conductor 4b into a conductive state where they are electrically connected, or into a disconnected state where the electrical connection is cut off.
  • the switch control unit 8 is a control circuit that controls the plurality of electronic switches 7a, 7b, 7c, and 7d.
  • the switch control unit 8 includes four output ports.
  • the switch control unit 8 controls each of the plurality of electronic switches 7 to be in an open state or a closed state individually by outputting an individual gate signal from each output port and supplying it to each gate terminal of the plurality of electronic switches 7. .
  • FIG. 2 shows a schematic perspective view of the digital phase shift circuit 10 so that the mechanical structure of the digital phase shift circuit 10 can be easily understood
  • the actual digital phase shift circuit 10 is constructed by using semiconductor manufacturing technology. , formed as a multilayer structure.
  • the digital phase shift circuit 10 includes a signal line 1, a first inner line 2a, a second inner line 2b, a first outer line 3a, and a second outer line 3b formed on a first conductive layer. has been done.
  • the first ground conductor 4a and the second ground conductor 4b are formed on a second conductive layer that faces the first conductive layer with an insulating layer in between.
  • the components formed in the first conductive layer and the components formed in the second conductive layer are interconnected by a via hole.
  • the plurality of connection conductors 6 correspond to via holes buried in the insulating layer.
  • the digital phase shift circuit 10 has a high delay mode and a low delay mode as operating modes. Digital phase shift circuit 10 operates in high delay mode or low delay mode.
  • FIG. 3 is a diagram illustrating the high delay mode of the digital phase shift circuit 10 according to the first embodiment.
  • the high delay mode is a mode in which a first phase difference is generated in the signal S.
  • the electronic switch 7a and the electronic switch 7b are controlled to be open, and the electronic switch 7d is controlled to be closed.
  • the return current R1 flows through the first outer line 3a and the second outer line 3b, so the inductance value is higher than in the low delay mode.
  • a larger amount of delay can be obtained than in low delay mode.
  • the electronic switch 7d is closed, the other end of the signal line 1 and the second ground conductor 4b are electrically connected through the capacitor 5, so that the capacitance value of the digital phase shift circuit 10 also changes. expensive. Therefore, in the high delay mode, a larger amount of delay can be obtained than in the low delay mode.
  • FIG. 4 is a diagram illustrating the low delay mode of the digital phase shift circuit 10 according to the first embodiment.
  • the low delay mode is a mode in which a second phase difference smaller than the first phase difference is generated in the signal S.
  • the electronic switch 7a and the electronic switch 7b are controlled to be in the closed state, and the electronic switch 7d is controlled to be in the open state.
  • the return current R2 flows through the first inner line 2a and the second inner line 2b, so the inductance value is lower than in the high delay mode.
  • the amount of delay in low delay mode is smaller than the amount of delay in high delay mode.
  • a capacitor 5 is connected to the other end of the signal line 1, but since the electronic switch 7d is in an open state, the capacitance of the capacitor 5 does not function (it is not visible from the signal line 1), and the capacitor There is only a very small parasitic capacitance compared to the capacitance of No. 5. Therefore, in the low delay mode, a smaller delay amount can be obtained than in the high delay mode.
  • the low delay mode it is also possible to intentionally increase the loss of the signal line 1 by controlling the electronic switch 7c to a closed state. This is control to make the loss of the high frequency signal in the low delay mode comparable to the loss of the high frequency signal in the high delay mode.
  • the loss of the high frequency signal in the low delay mode is clearly smaller than the loss of the high frequency signal in the high delay mode.
  • This loss difference causes an amplitude difference in the high frequency signal output from the digital phase shift circuit 10 when the operation mode is switched between the low delay mode and the high delay mode.
  • the digital phase shift circuit 10 may eliminate the amplitude difference by controlling the electronic switch 7c to close in the low delay mode.
  • FIG. 5 is a plan view showing the connection section 20 according to the first embodiment.
  • FIG. 6 is a circuit diagram showing a connection section according to the first embodiment. Note that the digital phase shifter 100 of this embodiment includes three connection parts 20 (connection parts 20-1, 20-2, 20-3), and since the three connection parts 20 have the same configuration, Here, the connection section 20-1 will be explained. As shown in FIGS. 5 and 6, the connection section 20-1 includes a connection line 23 and a first connection circuit 50.
  • the connection line 23 connects the outer line 3 of the digital phase shift circuit 10-10 and the outer line 3 of the digital phase shift circuit 10-11.
  • the connection line 23 has a first connection in which one end is connected to the first outer line 3a of the digital phase shift circuit 10-10 and the other end is connected to the first outer line 3a of the digital phase shift circuit 10-11.
  • a line 23a is provided.
  • the first outer line 3a is electrically connected to the first inner line 2a via the ground conductor 4 described above.
  • the first connection line 23a is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length. Note that the first connection line 23a is preferably wider than the first outer line 3a.
  • connection line 23 has one end connected to the second outer line 3b of the digital phase shift circuit 10-10, and the other end connected to the second outer line 3b of the digital phase shift circuit 10-11.
  • the connection line 23b is provided.
  • the second outer line 3b is electrically connected to the second inner line 2b via the ground conductor 4 described above.
  • the second connection line 23b is provided parallel to the first connection line 23a with a predetermined distance therebetween.
  • the second connection line 23b is a long plate-shaped conductor having a constant width, a constant thickness, and a predetermined length. Note that the second connection line 23b is preferably wider than the second outer line 3b. In the example shown in FIG.
  • connection line 23 and the outer line 3 are connected in the same layer, but the connection line 23 and the outer line 3 may be connected in a different layer via vias. That is, it is sufficient that the first connection line 23a and the first outer line 3a are electrically connected, and the second connection line 23b and the second outer line 3b are electrically connected.
  • the first connection circuit 50 connects the signal line 1 of the digital phase shift circuit 10-10 and the signal line 1 of the digital phase shift circuit 10-11. This first connection circuit 50 averages out the distribution of phase shifts caused by weak reflections occurring before and after the connection portion 20.
  • the first connection circuit 50 in the first embodiment constitutes a ⁇ -type circuit shown in FIG.
  • the first connection circuit 50 includes a first element 51 and a second element 52.
  • the first element 51 is connected in series between the signal line 1 of the digital phase shift circuit 10-10 and the signal line 1 of the digital phase shift circuit 10-11.
  • the first element 51 in the first embodiment is the coil L.
  • the coil L for example, a spiral inductor is preferable.
  • the spiral inductor spans almost the entire length of the connection section 20. Note that as the coil L, a wire-wound coil, a laminated coil, a thin film coil, etc. other than the spiral inductor may be used.
  • the second element 52 is connected in parallel to both sides of the first element 51.
  • the second element 52 in the first embodiment is a capacitor C.
  • the capacitor C for example, a thin film capacitor having an MIM (Metal Insulator Metal) structure can be used.
  • the capacitor C has a capacitance corresponding to the opposing area of the parallel plates.
  • the capacitor C may be a comb-tooth capacitor instead of the parallel plate capacitor. Note that the capacitances of the pair of capacitors C are equal to each other.
  • the capacitor C has an upper electrode connected to the end of the coil L, and a lower electrode electrically grounded. Note that the lower electrode of the capacitor C is connected to the connecting line 23 disposed nearby, the inner line 2 and outer line 3 of the digital phase shift circuit 10, the ground conductor 4, and other grounds (frame ground of the digital phase shifter 100, not shown). etc.).
  • FIG. 7 is a plan view showing a modification of the connecting portion 20 according to the first embodiment.
  • the lower electrode 52a of the capacitor C is connected to the ground layer 3A extending from the first ground conductor 4a of the digital phase shift circuit 10-10 to the second ground conductor 4b of the digital phase shift circuit 10-11. may be connected to.
  • the ground layer 3A is a connection line 23 in which one layer of a multilayer ground conductor extends to connect the outer line 3 of the digital phase shift circuit 10-10 and the outer line 3 of the digital phase shift circuit 10-11. is formed. A portion (metal) of the ground layer 3A that overlaps with the coil L and capacitor C is removed to form a cutout 3B.
  • the capacitor C is placed in the notch 3B, and the lower electrode 52a is connected to the ground layer 3A.
  • the lower electrode 52a of the capacitor C may be connected to any one of the inner line 2, outer line 3, and ground conductor 4 of the digital phase shift circuit 10 arranged nearby.
  • Part (a) of FIG. 8 shows the phase shift amount distribution of a comparative example in which the first connection circuit 50 is removed in the digital phase shifter 100 according to the first embodiment
  • part (b) of FIG. is a diagram showing the distribution of the phase shift amount in Example 1 in the digital phase shifter 100 according to the first embodiment.
  • the horizontal axis shows the numbers ("1" to "40") of the digital phase shift circuits 10
  • the vertical axis shows the amount of phase shift for each digital phase shift circuit 10.
  • the signal lines 1 of the two digital phase shift circuits 10 are connected at the connection part 20 by a long plate-shaped conductor (line) having a constant width, constant thickness, and predetermined length.
  • the three element elements of the first connection circuit 50 are not provided.
  • FIG. 8 shows a state in which all digital phase shift circuits 10-1 to 10-40 are set to high delay mode, and then digital phase shift circuits 10-1 to 10-40 are sequentially switched to low delay mode. It shows the phase shift amount distribution obtained when control is performed. Furthermore, FIG. 8 shows the phase shift amount distribution when the frequency of the signal S is 30 [GHz], the inductance of the coil L is 17.27 [pH], and the capacitance of the capacitor C is 28.4 [fF]. It shows.
  • the ideal characteristic of the digital phase shifter 100 is that the upper part of the graph shown in FIG. 8 is flat (no distribution of phase shift amount).
  • control of the digital phase shift circuits 10-1 to 10-40 is started from the digital phase shift circuit 10-1, and is performed sequentially in the order in which the digital phase shift circuits 10-1 to 10-40 are connected.
  • the capacitor is connected to the (grounded conductor of) the side opposite to the side to which the digital phase shift circuit 10-(n+1) is connected. This is because 5 is provided (connected).
  • a digital phase shift circuit 10-1 is provided with a capacitor 5 on the side opposite to the side to which the digital phase shift circuit 10-2 is connected. Control starts from.
  • the distribution of the amount of phase shift is It can be seen that a convex portion is formed.
  • the distribution of the phase shift amount is It can be seen that the convex portion is smaller, and the distribution of the phase shift amount is averaged (flattened (or nearly flattened)) compared to the portion (a) of FIG. Therefore, it can be seen that it is desirable to provide the first connection circuit 50 including the coil L and the capacitor C in the connection section 20.
  • the circuit impedance is strictly determined by the inductance of the coil L and the capacitance of the capacitor C, not by the IC design rules. Further, the shape, configuration (how to bend, size, etc.) and values of the coil L have a degree of freedom, so it is optimal for the purpose of connecting wires over a relatively short distance.
  • Example 1 shown in part (b) of FIG. 8 is an example in which a circuit impedance of 17.5 [ ⁇ ] is strictly achieved in the above three elements. As a result, impedance matching between the digital phase shift circuit 10 and the connecting portion 20 (folding portion) was improved, and the effect of averaging the phase shift amount distribution was obtained.
  • the digital phase shifter 100 of the present embodiment connects a plurality of digital phase shift circuit groups 30 in which a plurality of digital phase shift circuits 10 are cascade-connected, and two digital phase shift circuit groups 30.
  • the digital phase shift circuit 10 includes a signal line 1, a pair of inner lines 2 provided on both sides of the signal line 1, and a pair of inner lines 2 provided outside the pair of inner lines 2.
  • a first ground conductor 4a connected to one end of each of the pair of outer lines 3, the pair of inner lines 2, and the pair of outer lines 3, and the second ground conductor 4a connected to each other end of the pair of outer lines 3.
  • the conductor 4b has at least a pair of electronic switches 7a and 7b (first electronic switches) provided between the other ends of the pair of inner lines 2 and the second ground conductor, and The circuit is set to a low delay mode in which a return current flows or a high delay mode in which a return current flows to a pair of outer lines 3, and the connection portion 20 is connected to the first digital phase shift circuit of the two digital phase shift circuits 10.
  • a first connection circuit 50 connects the signal line 1 of the 10 signal lines 1 and the signal line 1 of the second digital phase shift circuit 10, and connects the pair of outer lines 3 of the first digital phase shift circuit 10 and the second digital phase shift circuit 10.
  • a connection line 23 that connects the pair of outer lines 3 of the phase circuit 10, and the first connection circuit connects the signal line 1 of the first digital phase shift circuit 10 and the second digital phase shift circuit 10. It includes a first element 51 connected in series with the signal line 1, and a pair of second elements 52 connected in parallel on both sides of the first element 51, and the first element 51 is a coil L.
  • the second element 52 is a capacitor C.
  • Part (a) of FIG. 9 shows the phase shift amount distribution of a comparative example in which the first connection circuit 50 is removed in the digital phase shifter 100 according to the first embodiment
  • part (b) of FIG. is a diagram showing the distribution of the phase shift amount in Example 2 in the digital phase shifter 100 according to the first embodiment.
  • Example 2 is an example in which a circuit impedance of 15.0 [ ⁇ ] is strictly achieved in the above three elements. Other conditions are the same as in the case of FIG.
  • the distribution of the amount of phase shift is It can be seen that a convex portion is formed.
  • the distribution of the phase shift amount is It can be seen that the convex portion is smaller, and the distribution of the phase shift amount is averaged (flattened (or nearly flattened)) compared to the portion (a) of FIG.
  • Part (a) of FIG. 10 shows the phase shift amount distribution of a comparative example in which the first connection circuit 50 is removed in the digital phase shifter 100 according to the first embodiment
  • part (b) of FIG. is a diagram showing a distribution of the amount of phase shift in Example 3 in the digital phase shifter 100 according to the first embodiment.
  • Example 3 is an example in which a circuit impedance of 20.0 [ ⁇ ] is strictly achieved in the above three elements. Other conditions are the same as in the case of FIG.
  • the distribution of phase shift amount is It can be seen that a convex portion is formed.
  • the distribution of the phase shift amount is It can be seen that the convex portion has become smaller, and the distribution of the phase shift amount has been averaged (becomes flat (or nearly flat)) compared to the part (a) of FIG. 10.
  • Part (a) of FIG. 11 shows the phase shift amount distribution of a comparative example in which the first connection circuit 50 is removed in the digital phase shifter 100 according to the first embodiment
  • part (b) of FIG. is a diagram showing the distribution of the amount of phase shift in Example 4 in the digital phase shifter 100 according to the first embodiment.
  • Example 4 is an example in which a circuit impedance of 25.0 [ ⁇ ] is strictly achieved in the above three elements. Other conditions are the same as in the case of FIG.
  • FIG. 12 is a circuit diagram showing the connection section 20 of the digital phase shifter 100A according to the second embodiment.
  • the connection section 20 of the second embodiment has a second connection circuit 60 (T-type circuit) that can precisely determine the circuit impedance, similar to the first connection circuit 50 ( ⁇ -type circuit) described above. ) is different from the above embodiment.
  • the second connection circuit 60 includes a third element 61 and a fourth element 62.
  • the third element 61 is connected in parallel between the signal lines 1 of the two digital phase shift circuits 10.
  • the third element 61 in the second embodiment is a capacitor C.
  • the capacitor C has an upper electrode connected between a pair of fourth elements 62, which will be described later, and a lower electrode electrically grounded.
  • the fourth element 62 is provided as a pair on both sides of the third element 61 and is connected in series between the signal lines 1 of the two digital phase shift circuits 10.
  • the fourth element 62 in the second embodiment is the coil L.
  • the coil L for example, a spiral inductor is preferable. Note that the pair of coils L have the same inductance.
  • connection section 20 connects the third element 61 and the third element 61 connected in parallel between the signal lines 1 of the two digital phase shift circuits 10.
  • a second connection circuit 60 including a pair of fourth elements 62 connected in series on both sides of an element 61 is provided, the third element 61 is a capacitor C, and the fourth element 62 is a coil L.
  • the circuit impedance can be precisely determined, so that the distribution of phase shifts caused by weak reflections occurring before and after the connection portion 20 can be averaged.
  • FIG. 13 is a circuit diagram showing the connection section 20 of the digital phase shifter 100B according to the third embodiment.
  • the connection section 20 of the third embodiment includes a second connection circuit 60 that can accurately determine the circuit impedance, similar to the second embodiment described above, but the arrangement of the three elements is different.
  • the third element 61 is a coil L.
  • One end of the coil L is connected between the pair of fourth elements 62, and the other end of the coil L is electrically grounded.
  • the coil L in this case may be either a spiral inductor or a compact line bent into an amendha shape, for example.
  • the fourth element 62 is a capacitor C. Note that the capacitances of the pair of capacitors C are equal to each other.
  • connection section 20 connects the third element 61 and the third element 61 connected in parallel between the signal lines 1 of the two digital phase shift circuits 10.
  • a second connection circuit 60 including a pair of fourth elements 62 connected in series on both sides of an element 61 is provided, the third element 61 is a coil L, and the fourth element 62 is a capacitor C.
  • the circuit impedance can be precisely determined, so that the distribution of phase shifts caused by weak reflections occurring before and after the connection portion 20 can be averaged.
  • FIG. 14 is a circuit diagram showing the connection section 20 of the digital phase shifter 100C according to the fourth embodiment.
  • the connection section 20 of the fourth embodiment includes a first connection circuit 50 that can accurately determine the circuit impedance, similar to the first embodiment described above, but the arrangement of the three elements is different.
  • the first element 51 is a capacitor C.
  • the capacitor C may be a comb-shaped capacitor in order to increase the connection distance between the two digital phase shift circuits 10, but it may also be a parallel plate capacitor connected in series.
  • the second element 52 is the coil L. One end of the coil L is connected to the end of the capacitor C, and the other end of the coil L is electrically grounded.
  • the coil L in this case may be either a spiral inductor or a compact line bent into an amendha shape, for example. Note that the pair of coils L have the same inductance.
  • connection section 20 connects the first element 51 and the first element 51 connected in series between the signal lines 1 of the two digital phase shift circuits 10.
  • a first connection circuit 50 including a pair of second elements 52 connected in parallel on both sides of an element 51 is provided, the first element 51 being a capacitor C, and the second element 52 being a coil L.
  • At least one of the digital phase shift circuits 10-1 to 10-40 described above is configured to reduce the weak
  • This is a relaxation circuit that alleviates the phase shift distribution caused by reflection.
  • the relaxation circuit includes a first relaxation circuit RC1 and a second relaxation circuit RC2, as described later.
  • the first relaxation circuit RC1 is a digital phase shift circuit 10 having a larger phase shift amount than the digital phase shift circuits 10 other than the relaxation circuits (the first relaxation circuit RC1, the second relaxation circuit RC2), and is This is a circuit that alleviates concavities in the distribution of phase shift amounts.
  • the second relaxation circuit RC2 is a digital phase shift circuit 10 having a smaller phase shift amount than the digital phase shift circuits 10 other than the relaxation circuits (the first relaxation circuit RC1, the second relaxation circuit RC2), and is This is a circuit that alleviates the convex portion of the phase shift amount distribution.
  • the digital phase shift circuits 10-7 to 10-10 may be used as the second relaxation circuit RC2.
  • the digital phase shift circuits 10-13 to 10-15 may be used as the first relaxation circuit RC1. Note that the specific configuration of the relaxation circuits (first relaxation circuit RC1, second relaxation circuit RC2) will be described later.
  • FIG. 15 is a diagram illustrating the first relaxation circuit RC1 of the relaxation circuits according to the fifth embodiment.
  • the basic configuration of the first relaxation circuit RC1 is almost the same as that of the digital phase shift circuit 10 (hereinafter referred to as "standard digital phase shift circuit ST") other than the relaxation circuits (first relaxation circuit RC1, second relaxation circuit RC2). It is.
  • the first relaxation circuit RC1 has a slightly different configuration from the standard digital phase shift circuit ST so that it has a larger amount of phase shift than the standard digital phase shift circuit ST.
  • the first relaxation circuit RC1 has a configuration that satisfies at least one of the conditions listed below.
  • ⁇ Condition 1 The length is longer than the standard digital phase shift circuit ST.
  • ⁇ Condition 2 The distance between the signal line 1 and the inner line 2 is shorter than the standard digital phase shift circuit ST.
  • ⁇ Condition 3 The signal line 1 and the outer line 3 is longer than the standard digital phase shift circuit ST.
  • Condition 4 The capacitor 5 is larger than the standard digital phase shift circuit ST.
  • Condition 5 The electronic switches 7a and 7b are larger than the standard digital phase shift circuit ST.
  • Part (a) of FIG. 15 is a diagram showing the first relaxation circuit RC1 that satisfies the above "condition 1".
  • the first relaxation circuit RC1 shown in part (a) of FIG. 15 has a length Pa (length of the signal line 1, inner line 2, outer line 3, etc.) that is longer than the length P of the standard digital phase shift circuit ST. long.
  • Part (b) of FIG. 15 is a diagram showing the first relaxation circuit RC1 that satisfies the above "condition 2".
  • the distance Qa between the signal line 1 and the inner line 2 (the first inner line 2a and the second inner line 2b) It is shorter than the distance Q between the signal line 1 and the inner line 2 (first inner line 2a and second inner line 2b) in .
  • Part (c) of FIG. 15 is a diagram showing the first relaxation circuit RC1 that satisfies the above "condition 3".
  • the distance Ra between the signal line 1 and the outer line 3 (the first outer line 3a and the second outer line 3b) It is longer than the distance R between the signal line 1 and the outer line 3 (the first outer line 3a and the second outer line 3b) in .
  • Part (d) of FIG. 15 is a diagram showing the first relaxation circuit RC1 that satisfies the above "condition 4".
  • the size of the capacitor 5 is larger than the size of the capacitor 5 in the standard digital phase shift circuit ST.
  • the first relaxation circuit RC1 that satisfies the above-mentioned "Condition 5" has the electronic switch 7a and the electronic switch 7b (see FIGS. 2 to 4) having the same size as that of a standard digital phase shift circuit. The size is larger than that of the ST electronic switch 7a and the electronic switch 7b.
  • the first relaxation circuit RC1 has a large phase shift amount compared to the standard digital phase shift circuit ST. Therefore, by using the first relaxation circuit RC1 in place of the standard digital phase shift circuit ST, the amount of phase shift can be increased. Therefore, for example, if the distribution of the amount of phase shift caused by weak reflection occurring before and after the connection portion 20 has a concave portion, the first relaxation circuit RC1 can be used to alleviate the concave portion. be able to.
  • FIG. 16 is a diagram illustrating the second relaxation circuit RC2 of the relaxation circuits according to the fifth embodiment.
  • the basic configuration of the second relaxation circuit RC2 is substantially the same as that of the standard digital phase shift circuit ST, similar to the first relaxation circuit RC1.
  • the second relaxation circuit RC2 has a slightly different configuration from the standard digital phase shift circuit ST so that it has a smaller phase shift amount than the standard digital phase shift circuit ST.
  • the second relaxation circuit RC2 has a configuration that satisfies at least one of the conditions listed below.
  • ⁇ Condition 1 The length is shorter than the standard digital phase shift circuit ST.
  • ⁇ Condition 2 The distance between the signal line 1 and the inner line 2 is longer than the standard digital phase shift circuit ST.
  • ⁇ Condition 3 The signal line 1 and the outer line 3 is shorter than the standard digital phase shift circuit ST.
  • Condition 4 The capacitor 5 is smaller than the standard digital phase shift circuit ST.
  • Condition 5 The electronic switches 7a and 7b are smaller than the standard digital phase shift circuit ST.
  • Part (a) of FIG. 16 is a diagram showing a second relaxation circuit RC2 that satisfies the above "condition 1".
  • the second relaxation circuit RC2 shown in part (a) of FIG. 16 has a length Pa (length of the signal line 1, inner line 2, outer line 3, etc.) that is longer than the length P of the standard digital phase shift circuit ST. short.
  • Part (b) of FIG. 16 is a diagram showing a second relaxation circuit RC2 that satisfies the above "condition 2".
  • the distance Qa between the signal line 1 and the inner line 2 (the first inner line 2a and the second inner line 2b) It is longer than the distance Q between the signal line 1 and the inner line 2 (first inner line 2a and second inner line 2b) in .
  • Part (c) of FIG. 16 is a diagram showing a second relaxation circuit RC2 that satisfies the above "condition 3".
  • the distance Ra between the signal line 1 and the outer line 3 (the first outer line 3a and the second outer line 3b)
  • the distance R between the signal line 1 and the outer line 3 (first outer line 3a and second outer line 3b) is shorter than the distance R between the signal line 1 and the outer line 3 (first outer line 3a and second outer line 3b).
  • Part (d) of FIG. 16 is a diagram showing a second relaxation circuit RC2 that satisfies the above "condition 4".
  • the size of the capacitor 5 is smaller than the size of the capacitor 5 in the standard digital phase shift circuit ST.
  • the second relaxation circuit RC2 that satisfies the above-mentioned "Condition 5" has the size of the electronic switch 7a and the electronic switch 7b (see FIGS. 2 to 4) equal to that of a standard digital phase shift circuit. The size is smaller than that of the ST electronic switch 7a and the electronic switch 7b.
  • the second relaxation circuit RC2 has a small phase shift amount compared to the standard digital phase shift circuit ST. Therefore, by using the second relaxation circuit RC2 in place of the standard digital phase shift circuit ST, the amount of phase shift can be reduced. Therefore, for example, if the distribution of the amount of phase shift caused by weak reflection occurring before and after the connection portion 20 has a convex portion, the convex portion can be removed by using the second relaxation circuit RC2. It can be relaxed.
  • a plurality of digital phase shift circuit groups 30 in which a plurality of digital phase shift circuits 10 are connected in cascade, and one or more bends connecting between two digital phase shift circuit groups 30 are provided.
  • At least one of the digital phase shift circuits 10 forming at least one digital phase shift circuit group 30 is a relaxation circuit that relaxes the distribution of the amount of phase shift. Therefore, the distribution of the amount of phase shift caused by weak reflection occurring before and after the connecting portion 20 can be further alleviated.
  • the above relaxation circuit includes a first relaxation circuit RC1 which is a digital phase shift circuit 10 having a large amount of phase shift compared to the standard digital phase shift circuit ST, and a first relaxation circuit RC1 which is a digital phase shift circuit 10 having a large amount of phase shift compared to the standard digital phase shift circuit ST, and a first relaxation circuit RC1 which is a digital phase shift circuit 10 having a large amount of phase shift compared to the standard digital phase shift circuit ST. It includes at least one of a second relaxation circuit RC2 which is a digital phase shift circuit 10 having a phase shift amount.
  • the first relaxation circuit RC1 concavities in the phase shift amount distribution can be alleviated, and by using the second relaxation circuit RC2, convex portions in the phase shift amount distribution can be alleviated.
  • the first relaxation circuit RC1 and the second relaxation circuit RC2 it is possible to cope with whether the phase shift distribution has a concave portion or a convex portion. It is.
  • the present invention is not limited to the above embodiment and can be freely modified within the scope of the present invention defined in the claims.
  • the frequency of the signal S is 30 [GHz]
  • the frequency of the signal S may be other than 30 [GHz].
  • it may be any frequency in a frequency band such as microwave, sub-millimeter wave, or millimeter wave.
  • the digital phase shift circuit 10 has been described as having a configuration including the capacitor 5 (second capacitor), but a configuration without the capacitor 5 may also be used.
  • the electronic switch 7d (second electronic switch) connected to the lower electrode of the capacitor 5 may not be provided.
  • SYMBOLS 1 Signal line, 2... Inner line, 2a... First inner line, 2b... Second inner line, 3... Outer line, 3A... Ground layer, 3B... Notch, 3a... First outer line, 3b ...Second outer line, 4...Grounding conductor, 4a...First grounding conductor, 4b...Second grounding conductor, 5...Capacitor (second capacitor), 6...Connection conductor, 6a to 6f...Connection conductor, 7... Electronic switch, 7a, 7b... Electronic switch (first electronic switch), 7c... Electronic switch, 7d... Electronic switch (second electronic switch), 8... Switch control unit, 10... Digital phase shift circuit, 10 -1 to 10-40... Digital phase shift circuit, 20...
  • Connection section 20-1 to 20-3... Connection section, 23... Connection line, 23a... First connection line, 23b... Second connection line, 30 ...digital phase shift circuit group, 30-1 to 30-4...digital phase shift circuit group, 50...first connection circuit, 51...first element, 52...second element, 60...second connection circuit , 61...Third element, 62...Fourth element, 100...Digital phase shifter, 100A to 100C...Digital phase shifter, C...Capacitor, L...Coil, R1...Return current, R2...Return current, RC1 ...First relaxation circuit, RC2...Second relaxation circuit, S...Signal, ST...Standard digital phase shift circuit

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

デジタル移相器は、複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、２つのデジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、を備え、接続部は、２つのデジタル移相回路の、第１のデジタル移相回路の信号線路と第２のデジタル移相回路の信号線路との間に直列接続された第１の素子、及び、第１の素子の両側に並列接続された一対の第２の素子を含む第１の接続回路を備え、第１の素子はコイルＬであり、第２の素子はコンデンサである。

Description

デジタル移相器
　本発明は、デジタル移相器に関する。
　　本願は、２０２２年８月１９日に、日本に出願された特願２０２２－１３０９５４号に基づき優先権を主張し、その内容をここに援用する。
　下記非特許文献１には、マイクロ波、準ミリ波、又はミリ波等の高周波信号を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。デジタル移相器は、このデジタル移相回路が多数、縦続接続された状態で半導体基板上に実装される。即ち、デジタル移相回路は、実際のデジタル移相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮する。
　デジタル移相器の構成が、上記のデジタル移相回路が一列に繋げられた構成である場合にはデジタル移相器の長さが長くなる。デジタル移相器の長さを短くするためには、デジタル移相器の構成を、折れ曲がりの構造を有するベンド型の線路等の接続部を用いて折り曲げた構成にすることが考えられる。
A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
　多数のデジタル移相回路が縦続接続された構成のデジタル位相器においては、移相量に分布が生じないことが望ましい。しかしながら、上述したベンド型の線路等の接続部を用いて折り曲げた構成のデジタル位相器は、良好な入出力インピーダンス整合が取られている状況においても、接続部の前後で生ずる微弱な反射に起因して移相量に分布が生じる。
　本発明は、上記事情に鑑みてなされ、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができるデジタル移相器を提供する。
　本発明の第１の態様に係るデジタル移相器は、複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、を備え、前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の第１の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、前記接続部は、２つの前記デジタル移相回路の、第１の前記デジタル移相回路の前記信号線路と第２の前記デジタル移相回路の前記信号線路とを接続する第１の接続回路と、前記第１の前記デジタル移相回路の前記一対の外側線路と前記第２の前記デジタル移相回路の前記一対の外側線路とを電気的に接続する接続線路と、を備え、前記第１の接続回路は、前記第１の前記デジタル移相回路の前記信号線路と前記第２の前記デジタル移相回路の前記信号線路との間に直列接続された第１の素子、及び、前記第１の素子の両側に並列接続された一対の第２の素子を含み、前記第１の素子及び前記第２の素子の、一方の素子はコイルであり、他方の素子はコンデンサである。
　本発明の第１の態様に係るデジタル移相器では、２つのデジタル移相回路群の間を接続する接続部の第１の接続回路において、コイル及びコンデンサの一方の素子を直列接続すると共にその素子の両側にコイル及びコンデンサの他方の素子を並列接続する。これにより、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
　本発明の第２の態様に係るデジタル移相器は、複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、を備え、前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の第１の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、前記接続部は、２つの前記デジタル移相回路の、第１の前記デジタル移相回路の前記信号線路と第２の前記デジタル移相回路の前記信号線路とを接続する第２の接続回路と、前記第１の前記デジタル移相回路の前記一対の外側線路と前記第２の前記デジタル移相回路の前記一対の外側線路とを電気的に接続する接続線路と、を備え、前記第２の接続回路は、前記第１の前記デジタル移相回路の前記信号線路と前記第２の前記デジタル移相回路の前記信号線路との間に並列接続された第３の素子、及び、前記第３の素子の両側に直列接続された一対の第４の素子を含み、前記第３の素子及び前記第４の素子の、一方の素子はコイルであり、他方の素子はコンデンサである。
　本発明の第２の態様に係るデジタル移相器では、２つのデジタル移相回路群の間を接続する接続部の第２の接続回路において、コイル及びコンデンサの一方の素子を並列接続すると共にその素子の両側にコイル及びコンデンサの他方の素子を直列接続する。これにより、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
　本発明の第３の態様は、第１または第２の態様のデジタル移相器において、複数の前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされてもよい。
　本発明の第４の態様は、第１から第３の態様のいずれか一つのデジタル移相器において、前記デジタル移相回路は、前記信号線路と、前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に接続される第２のコンデンサと、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記第２のコンデンサを接続するか否かを切り替える第２の電子スイッチと、を備えてもよい。
　本発明の第５の態様は、第１から第４の態様のいずれか一つのデジタル移相器において、前記第１の接地導体及び前記第２の接地導体は、多層で構成され、多層である前記接地導体の一つの層は、前記第１の前記デジタル移相回路の前記第１の接地導体から前記第２の前記デジタル移相回路の前記第２の接地導体まで延伸して、前記接続線路を形成するグランド層であってもよい。
　本発明の第６の態様は、第５の態様のデジタル移相器において、前記グランド層は、前記コイル及び前記コンデンサと重なる部分が除去された切欠部を有し、前記コンデンサは、前記切欠部に配置されると共に、前記グランド層に一端側が接続されてもよい。
　本発明の第７の態様は、第１から第６の態様のいずれか一つのデジタル移相器において、前記一対の内側線路は、第１の内側線路と、第２の内側線路と、を備え、前記一対の外側線路は、前記第１の内側線路と電気的に接続される第１の外側線路と、前記第２の内側線路と電気的に接続される第２の外側線路と、を備えてもよい。
　上記本発明の一態様によれば、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
第１実施形態に係るデジタル移相器を示す回路図である。 第１実施形態に係るデジタル移相回路を示す斜視図である。 第１実施形態に係るデジタル移相回路の高遅延モードを説明する図である。 第１実施形態に係るデジタル移相回路の低遅延モードを説明する図である。 第１実施形態に係る接続部を示す平面図である。 第１実施形態に係る接続部を示す回路図である。 第１実施形態に係る接続部の変形例を示す平面図である。 第１実施形態に係るデジタル移相器において、（ａ）部はπ型回路を削除した比較例の移相量の分布であり、（ｂ）部は実施例１の移相量の分布を示す図である。 第１実施形態に係るデジタル移相器において、（ａ）部はπ型回路を削除した比較例の移相量の分布であり、（ｂ）部は実施例２の移相量の分布を示す図である。 第１実施形態に係るデジタル移相器において、（ａ）部はπ型回路を削除した比較例の移相量の分布であり、（ｂ）部は実施例３の移相量の分布を示す図である。 第１実施形態に係るデジタル移相器において、（ａ）部はπ型回路を削除した比較例の移相量の分布であり、（ｂ）部は実施例４の移相量の分布を示す図である。 第２実施形態に係るデジタル移相器の接続部を示す回路図である。 第３実施形態に係るデジタル移相器の接続部を示す回路図である。 第４実施形態に係るデジタル移相器の接続部を示す回路図である。 第５実施形態に係る緩和回路のうちの第１緩和回路を説明する図である。 第５実施形態に係る緩和回路のうちの第２緩和回路を説明する図である。
　以下、図面を参照して本発明の実施形態によるデジタル移相器について詳細に説明する。
（第１実施形態）
〈デジタル移相器〉
　図１は、第１実施形態に係るデジタル移相器１００を示す回路図である。図１に示す通り、第１実施形態のデジタル移相器１００は、複数のデジタル移相回路１０（１０－１～１０－４０）と、複数の接続部２０（２０－１～２０－３）と、を備える。このようなデジタル移相器１００は、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
　複数のデジタル移相回路１０は、電気的に縦続接続されている。図１では、４０個のデジタル移相回路１０（１０－１～１０－４０）が縦続接続されている例を図示しているが、縦続接続されるデジタル移相回路１０の数は任意である。図１に示す例では、説明の便宜上、縦続接続されている４０個のデジタル移相回路１０を、図１において実線矢印で示す信号Ｓが流れる順番に、デジタル移相回路１０－１，１０－２，…，１０－４０としている。但し、信号Ｓが流れる方向は、図１において点線矢印で示すように逆でもよい。
　ここで、デジタル移相回路１０は、複数個を単位としてデジタル移相回路群３０を構成する。具体的に、１番目から１０番目までのデジタル移相回路１０－１～１０－１０は、デジタル移相回路群３０－１を構成し、１１番目から２０番目までのデジタル移相回路１０－１１～１０－２０は、デジタル移相回路群３０－２を構成する。また、２１番目から３０番目までのデジタル移相回路１０－２１～１０－３０は、デジタル移相回路群３０－３を構成し、３１番目から４０番目までのデジタル移相回路１０－３１～１０－４０は、デジタル移相回路群３０－４を構成する。
　換言すると、デジタル移相器１００は、複数のデジタル移相回路１０－１～１０－１０が縦続接続されたデジタル移相回路群３０－１と、複数のデジタル移相回路１０－１１～１０－２０が縦続接続されたデジタル移相回路群３０－２と、を有する。また、デジタル移相器１００は、複数のデジタル移相回路１０－２１～１０－３０が縦続接続されたデジタル移相回路群３０－３と、複数のデジタル移相回路１０－３１～１０－４０が縦続接続されたデジタル移相回路群３０－４と、を有する。
　接続部２０は、ベンド型の形状を有しており、２つのデジタル移相回路群３０を接続する。図１に示す例において、接続部２０は、１８０°ベンドの形状を有している。具体的に、接続部２０－１は、デジタル移相回路群３０－１の信号Ｓが入力される一端とは反対側の他端と、デジタル移相回路群３０－２の一端とを接続する。接続部２０－２は、デジタル移相回路群３０－２の他端と、デジタル移相回路群３０－３の一端とを接続する。接続部２０－３は、デジタル移相回路群３０－３の他端と、デジタル移相回路群３０－４の一端とを接続する。
　つまり、接続部２０－１は、デジタル移相回路群３０－１におけるデジタル移相回路１０－１０と、デジタル移相回路群３０－２におけるデジタル移相回路１０－１１とを接続する。接続部２０－２は、デジタル移相回路群３０－２におけるデジタル移相回路１０－２０と、デジタル移相回路群３０－３におけるデジタル移相回路１０－２１とを接続する。接続部２０－３は、デジタル移相回路群３０－３におけるデジタル移相回路１０－３０と、デジタル移相回路群３０－４におけるデジタル移相回路１０－３１とを接続する。
　デジタル移相回路群３０－１とデジタル移相回路群３０－２とが接続部２０－１によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。また、デジタル移相回路群３０－２とデジタル移相回路群３０－３とが接続部２０－２によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。同様に、デジタル移相回路群３０－３とデジタル移相回路群３０－４とが接続部２０－３によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。このように、デジタル移相回路群３０－１～３０－４は、互いに並行に配列され、接続部２０－１～２０－３を介してメアンダ状に接続されている。尚、接続部２０の詳細については後述する。
〈デジタル移相回路〉
　図２は、第１実施形態に係るデジタル移相回路１０を示す斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（電子スイッチ７ａ，７ｂ，７ｃ，７ｄ）、及びスイッチ制御部８を備える。
　信号線路１は、所定方向に延在する直線状の帯状導体である。即ち、信号線路１は、一定幅Ｗ１、一定厚、及び所定長さを有する長尺板状の導体である。図２に示す例では、信号線路１には、手前側から奥側に向かって信号Ｓが流れる。
　第１の内側線路２ａは、直線状の帯状導体である。即ち、第１の内側線路２ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、信号線路１の一方側（図１における右側）に所定の距離Ｍ１だけ離間している。
　第２の内側線路２ｂは、直線状の帯状導体である。即ち、第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、信号線路１の他方側（図１における左側）に所定の距離Ｍ１だけ離間している。
　第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
　第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
　第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。
　第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
　第１の接地導体４ａは、左右方向における一端が第１の外側線路３ａの右側縁部と左右方向において略同一位置となるように設定されている。また、第１の接地導体４ａは、左右方向における他端が第２の外側線路３ｂの左側縁部と左右方向において略同一位置となるように設定されている。
　第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚、及び所定長さを有する長尺板状の導体である。
　第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
　第２の接地導体４ｂは、左右方向における一端が第１の外側線路３ａの右側縁部と左右方向において略同一位置となるように設定されている。また、第２の接地導体４ｂは、左右方向における他端が第２の外側線路３ｂの左側縁部と左右方向において略同一位置となるように設定されている。即ち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。
　コンデンサ５は、信号線路１の他端と第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。尚、コンデンサ５は、平行平板の対向面積に応じた静電容量を有する。但し、コンデンサ５は平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。
　複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
　接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
　接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
　接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
　接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
　接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｆは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
　接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的且つ機械的に接続する導体である。例えば、接続導体６ｇは、上下方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。
　電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。
　電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
　電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
　電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
　電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。尚、図２に示す例では、電子スイッチ７ｃは、信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。尚、電子スイッチ７ｃは、必要がなければ使用しなくてもよい。
　電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
　電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続される。電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。図２に示す例では、電子スイッチ７ｄは、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
　電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
　スイッチ制御部８は、複数の電子スイッチ７ａ，７ｂ，７ｃ，７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。
　図２ではデジタル移相回路１０の機械的構造が解り易いようにデジタル移相回路１０を斜視した模式図を示しているが、実際のデジタル移相回路１０は、半導体製造技術を利用することにより、多層構造物として形成される。
　一例として、デジタル移相回路１０は、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂが第１の導電層に形成されている。第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成されている。第１の導電層に形成された構成要素と第２の導電層に形成された構成要素とは、ビアホール（via hole）によって相互に接続される。複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。
　次に、本実施形態におけるデジタル移相回路１０の動作について説明する。デジタル移相回路１０は、動作モードとして、高遅延モードと低遅延モードとを有する。デジタル移相回路１０は、高遅延モード又は低遅延モードで動作する。
《高遅延モード》
　図３は、第１実施形態に係るデジタル移相回路１０の高遅延モードを説明する図である。高遅延モードは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが開状態に制御され、電子スイッチ７ｄが閉状態に制御される。
　電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。
　信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。高遅延モードでは、電子スイッチ７ａ及び電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示す通り、第１の外側線路３ａ及び第２の外側線路３ｂを流れる。
　高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値が高い。高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。また、電子スイッチ７ｄが閉状態になることで、信号線路１の他端と第２の接地導体４ｂとがコンデンサ５で電気的に接続されるため、デジタル移相回路１０の静電容量値も高い。よって、高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。
《低遅延モード》
　図４は、第１実施形態に係るデジタル移相回路１０の低遅延モードを説明する図である。低遅延モードは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示す通り、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態に制御され、電子スイッチ７ｄが開状態に制御される。
　電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとが電気的に接続された状態となる。電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとが電気的に接続された状態となる。
　信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ２が流れる。低遅延モードでは、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示す通り、第１の内側線路２ａ及び第２の内側線路２ｂを流れる。
　低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値が低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも小さくなる。また、信号線路１の他端にはコンデンサ５が接続されているが、電子スイッチ７ｄが開状態であるため、コンデンサ５の静電容量は機能せず（信号線路１からは見えず）、コンデンサ５の静電容量に比べて極めて小さい寄生容量が存在するのみである。よって、低遅延モードでは、高遅延モードよりも小さい遅延量を得ることができる。
　ここで、低遅延モードでは、電子スイッチ７ｃが閉状態に制御されることにより、信号線路１の損失を意図的に増加させることも可能である。これは、低遅延モードにおける高周波信号の損失を高遅延モードにおける高周波信号の損失と同程度とするための制御である。
　即ち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路１０から出力される高周波信号の振幅差を招来させる。このような事情に対して、デジタル移相回路１０では、低遅延モードで電子スイッチ７ｃを閉状態に制御することにより、上記振幅差を解消することもある。
〈接続部〉
　図５は、第１実施形態に係る接続部２０を示す平面図である。図６は、第１実施形態に係る接続部を示す回路図である。尚、本実施形態のデジタル移相器１００は、３つの接続部２０（接続部２０－１，２０－２，２０－３）を備えるが、３つの接続部２０は同様の構成であるため、ここでは、接続部２０－１について説明する。図５，図６に示す通り、接続部２０－１は、接続線路２３、及び、第１の接続回路５０を備える。
　接続線路２３は、デジタル移相回路１０－１０の外側線路３と、デジタル移相回路１０－１１の外側線路３とを接続する。接続線路２３は、一端がデジタル移相回路１０－１０の第１の外側線路３ａに接続され、他端がデジタル移相回路１０－１１の第１の外側線路３ａに接続される第１の接続線路２３ａを備える。尚、第１の外側線路３ａは、上述した接地導体４を介して第１の内側線路２ａと電気的に接続されている。第１の接続線路２３ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。尚、第１の接続線路２３ａは、第１の外側線路３ａより幅が大きいとよい。
　また、接続線路２３は、一端がデジタル移相回路１０－１０の第２の外側線路３ｂに接続され、他端がデジタル移相回路１０－１１の第２の外側線路３ｂに接続される第２の接続線路２３ｂを備える。尚、第２の外側線路３ｂは、上述した接地導体４を介して第２の内側線路２ｂと電気的に接続されている。第２の接続線路２３ｂは、第１の接続線路２３ａと所定の距離を隔てて平行に設けられている。第２の接続線路２３ｂは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。尚、第２の接続線路２３ｂは、第２の外側線路３ｂより幅が大きいとよい。
　尚、図５に示す例では、接続線路２３と外側線路３が同じ層で接続されているが、接続線路２３がビアを介して外側線路３と違う層で接続されていてもよい。すなわち、第１の接続線路２３ａと第１の外側線路３ａとが電気的に接続されると共に、第２の接続線路２３ｂと第２の外側線路３ｂとが電気的に接続されていればよい。
　第１の接続回路５０は、デジタル移相回路１０－１０の信号線路１と、デジタル移相回路１０－１１の信号線路１と、を接続する。この第１の接続回路５０は、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化する。第１実施形態における第１の接続回路５０は、図６に示す、π型回路を構成している。第１の接続回路５０は、第１の素子５１と、第２の素子５２と、を備える。第１の素子５１は、デジタル移相回路１０－１０の信号線路１と、デジタル移相回路１０－１１の信号線路１との間に直列接続されている。第１実施形態における第１の素子５１は、コイルＬである。コイルＬとしては、例えば、スパイラルインダクタが好ましい。スパイラルインダクタは、接続部２０のほぼ全区間を橋渡ししている。尚、コイルＬとしては、スパイラルインダクタ以外の、巻き線コイル、積層コイル、薄膜コイル等を用いてもよい。
　第２の素子５２は、第１の素子５１の両側に並列接続されている。第１実施形態における第２の素子５２は、コンデンサＣである。コンデンサＣは、例えば、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサを用いることができる。コンデンサＣは、平行平板の対向面積に応じた静電容量を有する。但し、コンデンサＣは平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。尚、一対のコンデンサＣの静電容量は、各々等しい。
　コンデンサＣは、上部電極がコイルＬの端部に接続され、下部電極が電気的に接地されている。尚、コンデンサＣの下部電極は、近くに配置された接続線路２３、デジタル移相回路１０の内側線路２、外側線路３、接地導体４、その他のグランド（図示しないデジタル移相器１００のフレームグランド等）のいずれかに接続されてもよい。
　図７は、第１実施形態に係る接続部２０の変形例を示す平面図である。図７に示す通り、コンデンサＣの下部電極５２ａは、デジタル移相回路１０－１０の第１の接地導体４ａから、デジタル移相回路１０－１１の第２の接地導体４ｂまで延伸するグランド層３Ａに接続されてもよい。
　この変形例において、第１の接地導体４ａ及び第２の接地導体４ｂは、多層で構成されている。グランド層３Ａは、多層である接地導体の一つの層が延伸して、デジタル移相回路１０－１０の外側線路３と、デジタル移相回路１０－１１の外側線路３とを接続する接続線路２３を形成している。グランド層３Ａのうち、コイルＬ及びコンデンサＣと重なる部分（金属）は除去され、切欠部３Ｂとなっている。
　この構成において、コンデンサＣは、切欠部３Ｂに配置され、下部電極５２ａがグランド層３Ａに接続されている。尚、コンデンサＣの下部電極５２ａは、近くに配置されたデジタル移相回路１０の内側線路２、外側線路３、接地導体４のいずれかに接続されてもよい。
〈デジタル移相器の特性１〉
　図８の（ａ）部は、第１実施形態に係るデジタル移相器１００において、第１の接続回路５０を削除した比較例の移相量の分布を示し、図８の（ｂ）部は、第１実施形態に係るデジタル移相器１００において、実施例１の移相量の分布を示す図である。図８に示すグラフは、横軸にデジタル移相回路１０の番号（「１」～「４０」）を示し、縦軸にデジタル移相回路１０毎の移相量を示してある。尚、比較例では、接続部２０において、２つのデジタル移相回路１０の信号線路１の間を、一定幅、一定厚、及び所定長さを有する長尺板状の導体（線路）で接続しており、第１の接続回路５０の３つのエレメント素子を備えていない。
　図８は、デジタル移相回路１０－１～１０－４０の全てが高遅延モードに設定されている状態から、デジタル移相回路１０－１～１０－４０の順で、順次低遅延モードへ切り替え制御を行った場合に得られた移相量分布を示している。また、図８は、信号Ｓの周波数が３０［ＧＨｚ］で、コイルＬのインダクタンスが１７．２７［ｐＨ］、コンデンサＣの静電容量が２８．４［ｆＦ］の場合の移相量分布を示している。デジタル移相器１００の理想的な特性は、図８に示すグラフの上部が平坦であること（移相量の分布がないこと）である。
　尚、デジタル移相回路１０－１～１０－４０の制御は、デジタル移相回路１０－１から開始され、デジタル移相回路１０－１～１０－４０の接続順に順次行われる。これは、デジタル移相回路１０－ｎ（ｎは、１≦ｎ≦３９を満たす整数）では、デジタル移相回路１０－（ｎ＋１）が接続された側とは反対側（の接地導体）にコンデンサ５が設けられている（接続されている）ためである。
　つまり、メアンダ状に接続されたデジタル移相回路群３０－１～３０－４をなすデジタル移相回路１０のうち、最も外側に位置するのは、デジタル移相回路１０－１及びデジタル移相回路１０－４０である。これらデジタル移相回路１０－１及びデジタル移相回路１０－４０のうち、デジタル移相回路１０－２が接続された側とは反対側にコンデンサ５が設けられているデジタル移相回路１０－１から制御が開始される。
　まず、図８の（ａ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
　次に、図８の（ｂ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図８の（ａ）部と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。このため、接続部２０に、コイルＬ及びコンデンサＣを備える第１の接続回路５０を設けることが望ましいことが分かる。
　ところで、ＩＣ（集積回路）上に伝送線路を構成する場合、様々な設計ルールに制約され、とくに低い特性インピーダンスの伝送線路や高い特性インピーダンスの伝送線路の実現、あるいは高精度なインピーダンス制御を実現するのが難しいという問題がある。しかしながら、比較的長い距離信号を伝送するには、様々な設計ルールに制約されながらもＩＣ上に構成された伝送線路を用いるほかない。一方、ベンド型の接続部２０（折り返し部）は、比較的短い距離における信号伝送に相当するため、上記３つのエレメント素子を用いれば回路インピーダンスはコイルＬやコンデンサＣにより厳密に設計、実現することが可能となる。すなわち、回路インピーダンスは、ＩＣのデザインルールではなく、コイルＬのインダクタンスとコンデンサＣのキャパシタンスにより厳密に決定されるからである。また、コイルＬの形状、構成（折り曲げ方やサイズなど）及び値は、自由度があるので比較的短い距離の結線目的に最適である。図８の（ｂ）部に示す実施例１では、上記３つのエレメント素子において厳密に回路インピーダンス１７．５［Ω］を実現した例である。これによって、デジタル移相回路１０と接続部２０（折り返し部）のインピーダンス整合が改善され、移相量分布の平均化という効果が得られた。
　以上の通り、本実施形態のデジタル移相器１００は、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０と、を備え、デジタル移相回路１０は、信号線路１、信号線路１の両側に設けられた一対の内側線路２、一対の内側線路２の外側に設けられた一対の外側線路３、一対の内側線路２及び一対の外側線路３の各一端に接続された第１の接地導体４ａ、一対の外側線路３の各他端に接続された第２の接地導体４ｂ、一対の内側線路２の各他端と第２の接地導体との間に各々設けられる一対の電子スイッチ７ａ，７ｂ（第１の電子スイッチ）を少なくとも有し、一対の内側線路２にリターン電流が流れる低遅延モード又は一対の外側線路３にリターン電流が流れる高遅延モードに設定される回路であり、接続部２０は、２つのデジタル移相回路１０の、第１のデジタル移相回路１０の信号線路１と第２のデジタル移相回路１０の信号線路１とを接続する第１の接続回路５０と、第１のデジタル移相回路１０の一対の外側線路３と第２のデジタル移相回路１０の一対の外側線路３とを接続する接続線路２３と、を備え、第１の接続回路は、第１のデジタル移相回路１０の信号線路１と第２のデジタル移相回路１０の信号線路１との間に直列接続された第１の素子５１、及び、第１の素子５１の両側に並列接続された一対の第２の素子５２を含み、第１の素子５１はコイルＬであり、第２の素子５２はコンデンサＣである。これにより、図８に示すように、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
　尚、第１実施形態のデジタル移相器１００の特性について、さらに以下の実施例２～４を挙げて説明する。以下の実施例２～４に示す通り、回路インピーダンスの制御が移相分布に影響を及ぼすことが分かる。すなわち、上記３つのエレメント素子は厳密な回路インピーダンスの実現に最適である。
〈デジタル移相器の特性２〉
　図９の（ａ）部は、第１実施形態に係るデジタル移相器１００において、第１の接続回路５０を削除した比較例の移相量の分布を示し、図９の（ｂ）部は、第１実施形態に係るデジタル移相器１００において、実施例２の移相量の分布を示す図である。実施例２は、上記３つのエレメント素子において厳密に回路インピーダンス１５．０［Ω］を実現した例である。その他の条件は、図８の場合と同様である。
　まず、図９の（ａ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
　次に、図９の（ｂ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図９の（ａ）部と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。
〈デジタル移相器の特性３〉
　図１０の（ａ）部は、第１実施形態に係るデジタル移相器１００において、第１の接続回路５０を削除した比較例の移相量の分布を示し、図１０の（ｂ）部は、第１実施形態に係るデジタル移相器１００において、実施例３の移相量の分布を示す図である。実施例３は、上記３つのエレメント素子において厳密に回路インピーダンス２０．０［Ω］を実現した例である。その他の条件は、図８の場合と同様である。
　まず、図１０の（ａ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
　次に、図１０の（ｂ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１０の（ａ）部と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。
〈デジタル移相器の特性４〉
　図１１の（ａ）部は、第１実施形態に係るデジタル移相器１００において、第１の接続回路５０を削除した比較例の移相量の分布を示し、図１１の（ｂ）部は、第１実施形態に係るデジタル移相器１００において、実施例４の移相量の分布を示す図である。実施例４は、上記３つのエレメント素子において厳密に回路インピーダンス２５．０［Ω］を実現した例である。その他の条件は、図８の場合と同様である。
　まず、図１１の（ａ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布に凸部が生じていることが分かる。
　次に、図１１の（ｂ）部を参照すると、接続部２０の近傍のデジタル移相回路１０（デジタル移相回路１０－１０、１０－２０、１０－３０等）において、移相量の分布の凸部が小さくなっており、図１１の（ａ）部と比較して、移相量の分布が平均化されている（平坦（または平坦に近い状態）になっている）ことが分かる。
　尚、この実施例４では、図１１の（ａ）部と比較して移相量の分布が平均化されているものの、凸部及び凹部は他の実施例に比べて未だ大きい。この大きい凸部や凹部は、後述する第５実施形態の緩和回路を適用することで緩和することができる。
（第２実施形態）
　次に、本発明の第２実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
〈デジタル移相器〉
　図１２は、第２実施形態に係るデジタル移相器１００Ａの接続部２０を示す回路図である。図１２に示すように第２実施形態の接続部２０は、上述した第１の接続回路５０（π型回路）と同様に、回路インピーダンスを厳密に決定できる第２の接続回路６０（Ｔ型回路）を備える点で、上記実施形態と異なる。
　第２の接続回路６０は、第３の素子６１と、第４の素子６２と、を備える。第３の素子６１は、２つのデジタル移相回路１０の信号線路１の間に並列接続されている。第２実施形態における第３の素子６１は、コンデンサＣである。コンデンサＣは、上部電極が後述する一対の第４の素子６２の間に接続され、下部電極が電気的に接地されている。
　第４の素子６２は、第３の素子６１の両側に一対で設けられ、２つのデジタル移相回路１０の信号線路１の間に直列接続されている。第２実施形態における第４の素子６２は、コイルＬである。コイルＬとしては、例えば、スパイラルインダクタが好ましい。尚、一対のコイルＬのインダクタンスは、各々等しい。
　以上の通り、第２実施形態のデジタル移相器１００Ａでは、接続部２０は、２つのデジタル移相回路１０の信号線路１の間に並列接続された第３の素子６１、及び、第３の素子６１の両側に直列接続された一対の第４の素子６２を含む第２の接続回路６０を備え、第３の素子６１はコンデンサＣであり、第４の素子６２はコイルＬである。これにより、回路インピーダンスを厳密に決定できるため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
（第３実施形態）
　次に、本発明の第３実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
〈デジタル移相器〉
　図１３は、第３実施形態に係るデジタル移相器１００Ｂの接続部２０を示す回路図である。図１３に示すように第３実施形態の接続部２０は、上述した第２実施形態と同様に、回路インピーダンスを厳密に決定できる第２の接続回路６０を備えるが、３つのエレメント素子の配置が異なる。
　第３実施形態において、第３の素子６１は、コイルＬである。コイルＬの一端は一対の第４の素子６２の間に接続され、コイルＬの他端は電気的に接地されている。この場合のコイルＬは、スパイラルインダクタでも、例えばアメンダ状に折り曲げて小型化した線路のどちらであってもよい。
　また、第３実施形態において、第４の素子６２は、コンデンサＣである。尚、一対のコンデンサＣの静電容量は、各々等しい。
　以上の通り、第３実施形態のデジタル移相器１００Ｂでは、接続部２０は、２つのデジタル移相回路１０の信号線路１の間に並列接続された第３の素子６１、及び、第３の素子６１の両側に直列接続された一対の第４の素子６２を含む第２の接続回路６０を備え、第３の素子６１はコイルＬであり、第４の素子６２はコンデンサＣである。これにより、回路インピーダンスを厳密に決定できるため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
（第４実施形態）
　次に、本発明の第４実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
〈デジタル移相器〉
　図１４は、第４実施形態に係るデジタル移相器１００Ｃの接続部２０を示す回路図である。図１４に示すように第４実施形態の接続部２０は、上述した第１実施形態と同様に、回路インピーダンスを厳密に決定できる第１の接続回路５０を備えるが、３つのエレメント素子の配置が異なる。
　第４実施形態において、第１の素子５１は、コンデンサＣである。この場合のコンデンサＣは、２つのデジタル移相回路１０の接続距離を稼ぐため、櫛歯型コンデンサであるとよいが、平行平板コンデンサを直列接続したものであってもよい。
　また、第４実施形態において、第２の素子５２は、コイルＬである。コイルＬの一端はコンデンサＣの端部に接続され、コイルＬの他端は電気的に接地されている。この場合のコイルＬは、スパイラルインダクタでも、例えばアメンダ状に折り曲げて小型化した線路のどちらであってもよい。尚、一対のコイルＬのインダクタンスは、各々等しい。
　以上の通り、第４実施形態のデジタル移相器１００Ｃでは、接続部２０は、２つのデジタル移相回路１０の信号線路１の間に直列接続された第１の素子５１、及び、第１の素子５１の両側に並列接続された一対の第２の素子５２を含む第１の接続回路５０を備え、第１の素子５１はコンデンサＣであり、第２の素子５２はコイルＬである。これにより、回路インピーダンスを厳密に決定できるため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を平均化することができる。
（第５実施形態）
　次に、本発明の第５実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
　第５実施形態では、上記移相量の分布の凸部や凹部をさらに緩和するため、上述したデジタル移相回路１０－１～１０－４０の少なくとも１つが、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和する緩和回路とされている。
　緩和回路には、後述するように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とがある。
　第１緩和回路ＲＣ１は、緩和回路（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して大きな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凹部を緩和する回路である。第２緩和回路ＲＣ２は、緩和回路（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して小さな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凸部を緩和する回路である。
　例えば図１１の（ｂ）部の場合、デジタル移相回路１０－７～１０－１０は、第２緩和回路ＲＣ２とされてもよい。また、デジタル移相回路１０－１３～１０－１５は、第１緩和回路ＲＣ１とされてもよい。尚、緩和回路（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）の具体的構成については後述する。
〈緩和回路〉
　《第１緩和回路》
　図１５は、第５実施形態に係る緩和回路のうちの第１緩和回路ＲＣ１を説明する図である。第１緩和回路ＲＣ１の基本的な構成は、緩和回路（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０（以下、「標準デジタル移相回路ＳＴ」という）とほぼ同様である。但し、第１緩和回路ＲＣ１は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
　具体的に、第１緩和回路ＲＣ１は、以下に列挙する条件の少なくとも１つを満足する構成である。
　・条件１：長さが標準デジタル移相回路ＳＴよりも長い
　・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも短い
　・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも長い
　・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも大きい
　・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも大きい
　図１５の（ａ）部は、上記の「条件１」を満足する第１緩和回路ＲＣ１を示す図である。図１５の（ａ）部に示す第１緩和回路ＲＣ１は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも長い。
　図１５の（ｂ）部は、上記の「条件２」を満足する第１緩和回路ＲＣ１を示す図である。図１５の（ｂ）部に示す第１緩和回路ＲＣ１は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも短い。
　図１５の（ｃ）部は、上記の「条件３」を満足する第１緩和回路ＲＣ１を示す図である。図１５の（ｃ）部に示す第１緩和回路ＲＣ１は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも長い。
　図１５の（ｄ）部は、上記の「条件４」を満足する第１緩和回路ＲＣ１を示す図である。図１５の（ｄ）部に示す第１緩和回路ＲＣ１は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも大きい。尚、図示は省略しているが、上記の「条件５」を満足する第１緩和回路ＲＣ１は、電子スイッチ７ａ及び電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの電子スイッチ７ａ及び電子スイッチ７ｂの大きさよりも大きい。
　第１緩和回路ＲＣ１は、上述の通り、標準デジタル移相回路ＳＴと比較して大きな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第１緩和回路ＲＣ１を用いることで、移相量を大きくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凹部を有している場合には、第１緩和回路ＲＣ１を用いることで、その凹部を緩和することができる。
　《第２緩和回路》
　図１６は、第５実施形態に係る緩和回路のうちの第２緩和回路ＲＣ２を説明する図である。第２緩和回路ＲＣ２の基本的な構成は、第１緩和回路ＲＣ１と同様に、標準デジタル移相回路ＳＴとほぼ同様である。但し、第２緩和回路ＲＣ２は、標準デジタル移相回路ＳＴと比較して小さな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
　具体的に、第２緩和回路ＲＣ２は、以下に列挙する条件の少なくとも１つを満足する構成である。
　・条件１：長さが標準デジタル移相回路ＳＴよりも短い
　・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも長い
　・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも短い
　・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも小さい
　・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも小さい
　図１６の（ａ）部は、上記の「条件１」を満足する第２緩和回路ＲＣ２を示す図である。図１６の（ａ）部に示す第２緩和回路ＲＣ２は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも短い。
　図１６の（ｂ）部は、上記の「条件２」を満足する第２緩和回路ＲＣ２を示す図である。図１６の（ｂ）部に示す第２緩和回路ＲＣ２は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも長い。
　図１６の（ｃ）部は、上記の「条件３」を満足する第２緩和回路ＲＣ２を示す図である。図１６の（ｃ）部に示す第２緩和回路ＲＣ２は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも短い。
　図１６の（ｄ）部は、上記の「条件４」を満足する第２緩和回路ＲＣ２を示す図である。図１６の（ｄ）部に示す第２緩和回路ＲＣ２は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも小さい。尚、図示は省略しているが、上記の「条件５」を満足する第２緩和回路ＲＣ２は、電子スイッチ７ａ及び電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの電子スイッチ７ａ及び電子スイッチ７ｂの大きさよりも小さい。
　第２緩和回路ＲＣ２は、上述の通り、標準デジタル移相回路ＳＴと比較して小さな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第２緩和回路ＲＣ２を用いることで、移相量を小さくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凸部を有している場合には、第２緩和回路ＲＣ２を用いることで、その凸部を緩和することができる。
　以上の通り、第５実施形態では、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０とを備え、少なくとも１つのデジタル移相回路群３０をなすデジタル移相回路１０の少なくとも１つが、移相量の分布を緩和する緩和回路とされている。このため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布をさらに緩和することができる。
　ここで、上記の緩和回路は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するデジタル移相回路１０である第１緩和回路ＲＣ１と、標準デジタル移相回路ＳＴと比較して小さな移相量を有するデジタル移相回路１０である第２緩和回路ＲＣ２との少なくとも一方を含む。第１緩和回路ＲＣ１を用いることで移相量の分布の凹部を緩和することができ、第２緩和回路ＲＣ２を用いることで移相量の分布の凸部を緩和することができる。
　このように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とを用いることで、移相量の分布が凹部を有するものであっても、凸部を有するものであっても対応することが可能である。
　以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されることなく、請求項に定義される本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、信号Ｓの周波数が３０［ＧＨｚ］である場合について説明したが、信号Ｓの周波数は、３０［ＧＨｚ］以外であってもよい。例えば、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域における任意の周波数であってよい。
　また、上記実施形態では、デジタル移相回路１０がコンデンサ５（第２のコンデンサ）を備える構成について説明したが、当該コンデンサ５が無い構成であっても良い。この場合、コンデンサ５の下部電極に接続される電子スイッチ７ｄ（第２の電子スイッチ）が無くても良い。
　１…信号線路、２…内側線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、３Ａ…グランド層、３Ｂ…切欠部、３ａ…第１の外側線路、３ｂ…第２の外側線路、４…接地導体、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ（第２のコンデンサ）、６…接続導体、６ａ～６ｆ…接続導体、７…電子スイッチ、７ａ，７ｂ…電子スイッチ（第１の電子スイッチ）、７ｃ…電子スイッチ、７ｄ…電子スイッチ（第２の電子スイッチ）、８…スイッチ制御部、１０…デジタル移相回路、１０－１～１０－４０…デジタル移相回路、２０…接続部、２０－１～２０－３…接続部、２３…接続線路、２３ａ…第１の接続線路、２３ｂ…第２の接続線路、３０…デジタル移相回路群、３０－１～３０－４…デジタル移相回路群、５０…第１の接続回路、５１…第１の素子、５２…第２の素子、６０…第２の接続回路、６１…第３の素子、６２…第４の素子、１００…デジタル移相器、１００Ａ～１００Ｃ…デジタル移相器、Ｃ…コンデンサ、Ｌ…コイル、Ｒ１…リターン電流、Ｒ２…リターン電流、ＲＣ１…第１緩和回路、ＲＣ２…第２緩和回路、Ｓ…信号、ＳＴ…標準デジタル移相回路

Claims (7)

  1. 　複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、
    　２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、を備え、
    　前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の第１の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
    　前記接続部は、
    　２つの前記デジタル移相回路の、第１の前記デジタル移相回路の前記信号線路と第２の前記デジタル移相回路の前記信号線路とを接続する第１の接続回路と、
    　前記第１の前記デジタル移相回路の前記一対の外側線路と前記第２の前記デジタル移相回路の前記一対の外側線路とを電気的に接続する接続線路と、を備え、
    　前記第１の接続回路は、前記第１の前記デジタル移相回路の前記信号線路と前記第２の前記デジタル移相回路の前記信号線路との間に直列接続された第１の素子、及び、前記第１の素子の両側に並列接続された一対の第２の素子を含み、
    　前記第１の素子及び前記第２の素子の、一方の素子はコイルであり、他方の素子はコンデンサである、
    　デジタル移相器。
  2. 　複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、
    　２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、を備え、
    　前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記一対の内側線路の外側に設けられた一対の外側線路、前記一対の内側線路及び前記一対の外側線路の各一端に接続された第１の接地導体、前記一対の外側線路の各他端に接続された第２の接地導体、前記一対の内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の第１の電子スイッチを少なくとも有し、前記一対の内側線路にリターン電流が流れる低遅延モード又は前記一対の外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
    　前記接続部は、
    　２つの前記デジタル移相回路の、第１の前記デジタル移相回路の前記信号線路と第２の前記デジタル移相回路の前記信号線路とを接続する第２の接続回路と、
    　前記第１の前記デジタル移相回路の前記一対の外側線路と前記第２の前記デジタル移相回路の前記一対の外側線路とを電気的に接続する接続線路と、を備え、
    　前記第２の接続回路は、前記第１の前記デジタル移相回路の前記信号線路と前記第２の前記デジタル移相回路の前記信号線路との間に並列接続された第３の素子、及び、前記第３の素子の両側に直列接続された一対の第４の素子を含み、
    　前記第３の素子及び前記第４の素子の、一方の素子はコイルであり、他方の素子はコンデンサである、
    　デジタル移相器。
  3. 　複数の前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路である、
    　請求項１または２に記載のデジタル移相器。
  4. 　前記デジタル移相回路は、
    　前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に接続される第２のコンデンサと、
    　前記信号線路と、前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記第２のコンデンサを接続するか否かを切り替える第２の電子スイッチと、を備える、
    　請求項１または２に記載のデジタル移相器。
  5. 　前記第１の接地導体及び前記第２の接地導体は、多層で構成され、
    　多層である前記接地導体の一つの層は、前記第１の前記デジタル移相回路の前記第１の接地導体から前記第２の前記デジタル移相回路の前記第２の接地導体まで延伸して、前記接続線路を形成するグランド層である、
    　請求項１または２に記載のデジタル移相器。
  6. 　前記グランド層は、前記コイル及び前記コンデンサと重なる部分が除去された切欠部を有し、
    　前記コンデンサは、前記切欠部に配置されると共に、前記グランド層に一端側が接続されている、
    　請求項５に記載のデジタル移相器。
  7. 　前記一対の内側線路は、第１の内側線路と、第２の内側線路と、を備え、
    　前記一対の外側線路は、前記第１の内側線路と電気的に接続される第１の外側線路と、前記第２の内側線路と電気的に接続される第２の外側線路と、を備える、
    　請求項１または２に記載のデジタル移相器。
PCT/JP2023/013585 2022-08-19 2023-03-31 デジタル移相器 WO2024038637A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-130954 2022-08-19
JP2022130954A JP7200428B1 (ja) 2022-08-19 2022-08-19 デジタル移相器

Publications (1)

Publication Number Publication Date
WO2024038637A1 true WO2024038637A1 (ja) 2024-02-22

Family

ID=84797009

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/013585 WO2024038637A1 (ja) 2022-08-19 2023-03-31 デジタル移相器

Country Status (2)

Country Link
JP (1) JP7200428B1 (ja)
WO (1) WO2024038637A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190158068A1 (en) * 2017-11-22 2019-05-23 International Business Machines Corporation Rf signal switching, phase shifting and polarization control
EP3637542A1 (en) * 2018-10-12 2020-04-15 Analog Devices International Unlimited Company Miniature slow-wave transmission line with asymmetrical ground and associated phase shifter systems
JP7076658B1 (ja) * 2022-02-08 2022-05-27 株式会社フジクラ デジタル移相器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059679B2 (en) 2013-04-23 2015-06-16 International Business Machines Corporation Tunable interconnect structures, and integrated circuit containing the same
US10608335B2 (en) 2017-11-22 2020-03-31 International Business Machines Corporation RF signal switching, phase shifting and polarization control
CN111326839B (zh) 2020-03-04 2022-02-08 电子科技大学 一种片上可重构传输线及通信系统
JP7087215B1 (ja) 2022-02-16 2022-06-20 株式会社フジクラ デジタル移相器
JP7076662B1 (ja) 2022-02-18 2022-05-27 株式会社フジクラ デジタル移相器
JP7076663B1 (ja) 2022-03-22 2022-05-27 株式会社フジクラ デジタル移相器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190158068A1 (en) * 2017-11-22 2019-05-23 International Business Machines Corporation Rf signal switching, phase shifting and polarization control
EP3637542A1 (en) * 2018-10-12 2020-04-15 Analog Devices International Unlimited Company Miniature slow-wave transmission line with asymmetrical ground and associated phase shifter systems
JP7076658B1 (ja) * 2022-02-08 2022-05-27 株式会社フジクラ デジタル移相器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOUSI YAHYA; VALDES-GARCIA ALBERTO: "A Ka-band digitally-controlled phase shifter with sub-degree phase precision", 2016 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM (RFIC), IEEE, 22 May 2016 (2016-05-22), pages 356 - 359, XP032921498, DOI: 10.1109/RFIC.2016.7508326 *

Also Published As

Publication number Publication date
JP7200428B1 (ja) 2023-01-06
JP2024027823A (ja) 2024-03-01

Similar Documents

Publication Publication Date Title
EP0848447B1 (en) Transmission circuit using strip line in three dimensions
US8547188B2 (en) Filter with integrated loading capacitors
JP7076658B1 (ja) デジタル移相器
US7741929B2 (en) Miniature quadrature hybrid
JP4724136B2 (ja) 可変共振器、可変フィルタ、電気回路装置
CN111048877B (zh) 具有不对称接地的微型慢波传输线和相关移相器系统
JP3691710B2 (ja) 無線およびｒｆ用途のための広帯域平衡不平衡変成器
WO2023157339A1 (ja) デジタル移相器
WO2023119717A1 (ja) デジタル移相回路及びデジタル移相器
WO2024018659A1 (ja) デジタル移相器
WO2024038637A1 (ja) デジタル移相器
WO2023157401A1 (ja) デジタル移相器
JP7087215B1 (ja) デジタル移相器
US20170310295A1 (en) Integrated delay modules
WO2024042765A1 (ja) デジタル移相器
WO2019176551A1 (ja) アンテナ装置
US20240030574A1 (en) Power splitter-combiner
JP7219838B1 (ja) デジタル移相器
WO2024018650A1 (ja) デジタル移相器
JP7219839B1 (ja) デジタル移相器
US20230361447A1 (en) Directional coupler
JP4512448B2 (ja) 受動部品
JPH0136321Y2 (ja)
JP2005176334A (ja) バラン回路
JPH10215137A (ja) 高周波用のハイブリッド分配器とインピーダンス変成器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23854677

Country of ref document: EP

Kind code of ref document: A1